JP2003283000A - 磁気抵抗効果素子およびこれを有する磁気メモリ - Google Patents

磁気抵抗効果素子およびこれを有する磁気メモリ

Info

Publication number
JP2003283000A
JP2003283000A JP2002088827A JP2002088827A JP2003283000A JP 2003283000 A JP2003283000 A JP 2003283000A JP 2002088827 A JP2002088827 A JP 2002088827A JP 2002088827 A JP2002088827 A JP 2002088827A JP 2003283000 A JP2003283000 A JP 2003283000A
Authority
JP
Japan
Prior art keywords
layer
magnetic
ferromagnetic
wiring
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002088827A
Other languages
English (en)
Inventor
Katsuya Nishiyama
山 勝 哉 西
Yoshiaki Saito
藤 好 昭 斉
Minoru Amano
野 実 天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002088827A priority Critical patent/JP2003283000A/ja
Priority to TW092106662A priority patent/TW591813B/zh
Priority to US10/395,073 priority patent/US6826078B2/en
Priority to CNB031082718A priority patent/CN1252841C/zh
Priority to KR1020030019182A priority patent/KR100581299B1/ko
Publication of JP2003283000A publication Critical patent/JP2003283000A/ja
Priority to US10/976,840 priority patent/US7355824B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Materials of the active region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1114—Magnetoresistive having tunnel junction effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 サイズを低減しても、ＭＲ比が大きく、熱安
定性が優れ、スイッチング磁場が小さな磁気抵抗効果素
子およびこの磁気抵抗効果素子を用いた磁気メモリを得
ることを可能にする。 【解決手段】 複数の強磁性層が非磁性層を介して積層
された記憶層と、少なくとも１層の強磁性層を有する磁
性膜と、前記記憶層と前記磁性膜との間に設けられたト
ンネルバリア層と、を備え、前記記憶層の強磁性層は、
Ni-Fe-Co三元合金からなり、Ni-Fe-Co三元状態図におい
て、Co90(at%)Fe10(at%)−Fe30(at%)Ni70( at%)の直線、
Fe80(at%)Ni20(at%)−Fe30(at%)Ni70(at%)の直線、Fe
80(at%)Ni20( at%)−Co65(at%) Ni35(at%)の直線が囲む
内側の組成領域およびFe80(at%)Ni20(a t%)−Co65(at%)N
i35(at%)の直線、Co90(at%)Fe10(at%)−Fe70(at%)Ni
30(at%)の直線、Co90(at%)Fe10(at%)−Fe30(at%)Ni
70(at%)の直線が囲む内側の組成領域のうちのいずれか
一方の組成領域から選ばれる組成を有し、前記記憶層と
前記トンネルハ゛リア層の界面および前記磁性膜と前記トンネルハ゛リア層
の界面における最大表面粗さが0.4ｎｍ以下である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果素子
およびこの磁気抵抗効果素子を有する磁気メモリに関す
る。
【０００２】
【従来の技術】磁性体膜を用いた磁気抵抗効果素子は、
磁気ヘッド、磁気センサーなどに用いられているが、固
体磁気メモリに用いることが提案されている。
【０００３】特に、高速読み書き、大容量、低消費電力
動作も可能な次世代の固体不揮発メモリとして、強磁性
体の磁気抵抗効果を利用した磁気ランダムアクセスメモ
リ（以下、ＭＲＡＭ（Magnetic Random Access Memor
y）とも云う）への関心が高まっている。
【０００４】近年、２つの磁性金属層の間に１層の誘電
体を挿入したサンドイッチ構造を有し、膜面に対して垂
直に電流を流し、トンネル電流を利用した磁気抵抗効果
素子として、いわゆる「強磁性トンネル接合素子（以
下、ＴＭＲ（Tunneling Magneto-Resistance effect）
素子とも云う）」が提案されている。強磁性トンネル接
合素子においては、２０％以上の磁気抵抗変化率（ＭＲ
比）が得られるようになったことから（J. Appl. Phys.
79, 4724 (1996)参照）、ＭＲＡＭへの応用の可能性が
高まってきている。
【０００５】この強磁性トンネル接合素子は、強磁性電
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いAl（アルミニウ
ム）層を成膜した後、その表面を酸素グロー放電または
酸素ガスに曝すことによって、Al２O３からなるトンネ
ルバリア層を形成することにより、実現できる。
【０００６】また、この強磁性１重トンネル接合を構成
する一方の強磁性層に接するように反強磁性層を設けて
交換結合力により、上記一方の強磁性層の磁化反転を起
こりにくくして磁化の向きを固定した磁化固定層とした
構造を有する強磁性１重トンネル接合が提案されている
（特開平１０−４２２７号公報参照）。
【０００７】また、誘電体中に分散した磁性粒子を介し
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
【０００８】これらにおいても、２０〜５０％の磁気抵
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
【０００９】ＭＲＡＭにＴＭＲ素子を用いる場合、トン
ネルバリア層を挟む二つの強磁性層のうち、一方が磁化
の向きが変化しないように固定した磁化固着層を磁化基
準層とし、もう一方が磁化の向きが反転し易いようにし
た磁化自由層を記憶層とする。基準層と記憶層の磁化の
向きが平行な状態と反平行な状態を２進情報の “０”
と“１”に対応付けることで情報を記憶することができ
る。
【００１０】記録情報の書き込みは、ＴＭＲ素子近傍に
設けられた書き込み配線に電流を流して発生する誘導磁
場により記憶層の磁化の向きを反転させることにより行
う。また、記録情報の読み出しは、ＴＭＲ効果による抵
抗変化分を検出することにより行う。
【００１１】基準層の磁化の向きを固定するためには、
強磁性層に接するように反強磁性層を設けて交換結合力
により磁化反転を起こりにくくするという方法が用いら
れ、このような構造はスピンバルブ型構造と呼ばれてい
る。この構造において基準層の磁化の向きは磁場を印加
しながら熱処理すること（磁化固着アニール）により決
定される。一方、記憶層は、磁気異方性を与えることに
より磁化容易方向と基準層の磁化の向きとがほぼ同じに
なるように形成されている。
【００１２】これら強磁性１重トンネル接合あるいは強
磁性２重トンネル接合を用いた磁気記憶素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５以上というポテンシャルを有す
る。特に、強磁性２重トンネル接合を用いた磁気記憶素
子は、上述したように、所望の出力電圧値を得るため強
磁性トンネル接合素子に印加する電圧値を増やしても磁
気抵抗変化率の減少が抑えられるため、大きな出力電圧
が得られ、磁気記憶素子として好ましい特性を示す。
【００１３】しかし、メモリのセルサイズに関しては、
メモリセルが１個のトランジスタと１個のＴＭＲ素子か
らなる１トランジスタ−１ＴＭＲアーキテクチャ（例え
ば、ＵＳＰ５，７３４，６０５号公報参照）を用いた場
合、半導体のＤＲＡＭ（Dynamic Random Access Memor
y）以下にサイズを小さくできないという問題がある。
【００１４】この問題を解決するために、ビット線とワ
ード線との間にＴＭＲ素子とダイオードを直列接続した
ダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４
３号公報参照）や、ビット線とワード線の間にＴＭＲ素
子を配置した単純マトリックス型アーキテクチャ（ＤＥ
１９７４４０９５、ＷＯ ９９１４７６０参照）が提
案されている。
【００１５】
【発明が解決しようとする課題】しかし、大容量化して
ＴＭＲ素子のサイズを微小化すると、熱揺らぎの問題が
生じ、スピン情報が消えてしまう可能性が生じる他、Ｔ
ＭＲ素子のサイズの低減にともなうスイッチング磁場の
増大などが問題となってくる。
【００１６】保磁力すなわちスイッチング磁場は、素子
サイズ、形状、強磁性材料の磁化、膜厚等に依存してお
り、一般に記憶素子のサイズが小さくなると、スイッチ
ング磁場は大きくなる。これは、トンネル接合を有する
ＴＭＲ素子を記憶素子としてＭＲＡＭに用いる場合、書
き込みに大きな電流磁場を必要とし、消費電力が大きく
なるということを意味する。さらに高集積化を考えた場
合は、消費電力が大きくなることが、より一層顕著にな
るという点で大きな問題である。
【００１７】また、熱によるＭｎ原子等の拡散の影響で
長期的な熱安定性の問題も存在する。
【００１８】以上説明したように、磁気メモリの超大容
量化を実現するためには、ＴＭＲ素子のサイズを低減し
てもＭＲ比が大きく、スイッチング磁場が小さく，熱安
定性に優れた磁気抵抗効果素子およびそれを用いた磁気
メモリが必要とされる。
【００１９】本発明は、かかる課題の認識に基づいてな
されたものであり、強磁性トンネル接合素子のサイズを
低減してもＭＲ比が大きく、スイッチング磁場が小さ
く，熱安定性に優れた信頼性ある磁気抵抗効果素子およ
びそれを用いた磁気メモリを提供することにある。
【００２０】
【課題を解決するための手段】本発明の第１の態様によ
る磁気抵抗効果素子は、複数の強磁性層が非磁性層を介
して積層された記憶層と、少なくとも１層の強磁性層を
有する磁性膜と、前記記憶層と前記磁性膜との間に設け
られたトンネルバリア層と、を備え、前記記憶層の強磁
性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三元状態
図において、Co 90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)
の直線、Fe80(at%)Ni20(at%)−Fe30(at% )Ni70(at%)の直
線、Fe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の直線が
囲む内側の組成領域およびFe80(at%)Ni20(at%)−Co
65(at%)Ni35(at%)の直線、Co90(at%)Fe10(at%)−Fe
70(at%)Ni30(at%)の直線、Co90(at%)Fe10(at%)−Fe
30(at%)Ni70(at %)の直線が囲む内側の組成領域の内のい
ずれか一方の組成領域から選ばれる組成を有し、前記記
憶層と前記トンネルバリア層の界面および前記磁性膜と
前記トンネルバリア層の界面における最大表面粗さが
０．４ｎｍ以下であることを特徴とする。
【００２１】なお、前記記憶層は、第１の強磁性層、第
１の非磁性層、第２の強磁性層が順次積層され前記第１
および第２の強磁性層が磁気的に結合した構造、および
第１の強磁性層、第１の非磁性層、第２の強磁性層、第
２の非磁性層、第３の強磁性層が順次積層され第１およ
び第２の強磁性層が磁気的に結合し第２および第３の強
磁性層が磁気的に結合した構造のいずれか一方を有して
いても良い。
【００２２】なお、前記磁性膜は下地金属層上に設けら
れ、前記下地金属層は、Ta、Pt、Ruのうちの少なくとも
一つの元素からなっていても良い。
【００２３】なお、前記磁性膜は、非磁性層を強磁性層
が挟んだ構造を有し、前記非磁性層を挟んでいる強磁性
層は反強磁性的に結合しても良い。
【００２４】なお、前記磁性膜は、反強磁性層磁性層に
接して設けられこの反強磁性層との交換結合力により磁
化が固定された強磁性層を有する磁化固着層を備えても
良い。
【００２５】なお、前記磁化固着層の強磁性層は、Co-F
eの二元合金からなることが好ましい。
【００２６】なお、前記反強磁性層は、PtｘMn1-x（49.
5at%≦ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5
at%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかから
なることが好ましい。
【００２７】本発明の第２の態様による磁気メモリは、
第１の配線と、前記第１の配線と交差する第２の配線
と、前記第１の配線と前記第２の配線との交差領域毎に
設けられたメモリセルと、を備え、前記メモリセルは、
記憶素子として、上記磁気抵抗効果素子を有しているこ
とを特徴とする。
【００２８】本発明の第２の態様による磁気メモリは、
第１の配線と、前記第１の配線の上に形成された第１の
磁気抵抗効果素子と、前記第１の配線の下に形成された
第２の磁気抵抗効果素子と、前記第１の配線の上に形成
され前記第１の配線と交差する第２の配線と、前記第１
の配線の下に形成され前記第１の配線と交差する第３の
配線とを備え、前記第１および第２の磁気抵抗効果素子
は、それぞれ上記記載の磁気抵抗効果素子であり、前記
第２及び第３の配線にそれぞれ電流を流しつつ前記第１
の配線に電流を流すことにより前記第１及び第２の磁気
抵抗効果素子の記憶層の磁化をそれぞれ所定の方向に反
転可能であり、前記第１の配線を介して前記前記第１及
び第２の磁気抵抗効果素子にセンス電流を流すことによ
り得られる前記第１および第２の磁気抵抗効果素子から
の出力信号の差分を検出することにより、２値情報のい
ずれかとして読み出すことを特徴とする。
【００２９】
【発明の実施の形態】本発明の実施形態を説明する前
に、本発明をするに至った経緯を説明する。
【００３０】現在、ＭＲＡＭにおいてＴＭＲ素子を記憶
素子として用いる場合、ＴＭＲ素子の両端に生じた磁極
による反磁場の影響により、短辺の長さの逆数に比例し
てスイッチング磁場が増大することが知られている。さ
らに、強磁性体の内部磁化は、中央部付近では磁気異方
性と交換相互作用の効果から、磁化容易方向に沿って平
行に揃っている状態が最も安定である。しかし、両端部
では磁極が発生し静磁エネルギーが増大するため、磁極
発生に伴うエネルギーの増大を犠牲にしてでも静磁エネ
ルギーを減少させようと、中央部と異なる磁化方向を持
つ磁区（エッジドメイン）が形成される。このエッジド
メインは磁化反転過程を複雑にし、無磁場状態における
残留磁化即ち出力となる磁気抵抗変化率を低下させる。
【００３１】したがって、ＭＲＡＭのＴＭＲ素子の記憶
層として用いられる強磁性体として、本質的に保磁力が
小さく、と同時に無磁場状態においても十分な出力が得
られるだけの大きなＭＲ比を有する材料を選択すること
が、高集積化ＭＲＡＭを実現する上で重要である。
【００３２】また、現行のＭＲＡＭにおいては、記憶層
の磁性材料として、Ni-Fe系を用いた例が報告されてい
る（IEEE International Solid-State Circuits Confer
ence, Digest of Technical Papers, 2000, p.128.，IE
EE International Solid-State Circuits Conference,
Digest of Technical Papers, 2000, p.130.参照）。
【００３３】上述の「保磁力が小さい」、「大きなＭＲ
比（ＭＲ変化率）を有する」という条件に注目してNi-F
e系、Co-Fe系両者を比較すると、Co-Fe系は４０％以上
と非常に大きなＭＲ変化率を示すが、保磁力は大きい。
一方Ni-Fe系は、Ni組成が大きい組成範囲(ほぼ８０％ａ
ｔ以上)において、非常に小さな保磁力を示すが、ＭＲ
変化率はCo-Fe系のそれに比べ小さくなってしまう。
【００３４】保磁力の大きさ即ちスイッチング磁場の大
きさは、磁性材料の種類、合金組成に依存するが、一般
的にＭＲ変化率が大きな組成のCo-Fe系合金では保磁力
は大きくなる。一方、ＭＲ変化率は、一般にスピン分極
率の大きい合金組成材料を用いた方が大きい。これに対
して、保磁力の大きさは、磁性材料の種類及び合金組成
のみならず、磁性層より下層の積層構造の材料と、積層
によるラフネスの大きさに大変敏感であることが知られ
ている。ラフネスが大きい場合は磁性層間に磁気的な結
合が生じ、結果的に保磁力は大きくなる。したがって、
記憶層に本質的に保磁力の小さい材料を用いるととも
に、ラフネスの小さい積層構造及び下地材料を選択する
ことも重要となる。
【００３５】特に、記憶層に強磁性層と非磁性層からな
る多層積層構造を用いた場合、記憶層とトンネルバリア
の界面または磁化固着層とトンネルバリアの界面におけ
るラフネスが大きい場合、スイッチング磁場の大きさが
極端に大きくなってしまうという問題がある。しかし、
多層積層構造の記憶層を用いた場合、ラフネスを小さく
すれば単層膜を用いる場合に比べてＭＲ比を大きく保っ
たまま、スイッチング磁場を低減できるというメリット
が存在する。
【００３６】また、多層積層構造の記憶層の強磁性層間
に層間結合(Interlayer Coupling)を生じさせることに
より、セルサイズを低減し記憶層の体積を小さくしても
熱安定性にすぐれた特性を得ることができる。この場
合、ラフネスを小さくする膜構造のトータル設計が必要
となる。
【００３７】以上のように、現行の記憶層として用いら
れている磁性材料においては、「保磁力が小さい」、
「大きなＭＲ変化率を有する」、「熱安定性に優れる」
という３つのの条件を同時には満たしていない。
【００３８】そこで、本発明者は、これら３つの条件を
同時に満たす磁性材料・構造を記憶層とし、かつラフネ
スの小さい積層構造及び下地材料を選択することによっ
て、低消費電力かつ高出力のＴＭＲ素子およびこのＴＭ
Ｒ素子を用いた磁気メモリが得られると考えた。
【００３９】以下、図面を参照して本発明の基本概念及
び実施形態を説明する。
【００４０】一般に、ＴＭＲ素子の記憶層に用いるの
は、外部磁場に速やかに追従して磁化方向を容易に変化
する、いわゆる軟磁性材料であるが、軟磁性材料として
具備すべき主な点としては、（a）初透磁率や最大透磁
率等の透磁率が大きい、（b）残留磁化や飽和磁化が大
きい、（c）保磁力が小さい等が挙げられる。ここで磁
性材料の磁気異方性が磁気歪に起因する場合、初透磁率
は磁歪定数の逆数に比例し、保磁力は磁歪定数に比例す
るため、磁歪定数が小さいほど、ＴＭＲ素子に適した磁
性材料といえる。さらに、ＴＭＲ素子の記憶層として用
いる磁性材料は、これらの条件に加えて、高い出力を得
るために大きな磁気抵抗変化率を示す必要があるが、こ
れはスピン分極率の大きな材料，磁気転移温度（キュー
リ温度）が高い材料をトンネルバリア層を介して配す
る、または、Fe組成の大きな材料を用いることにより実
現できる。
【００４１】ＴＭＲ素子は、トンネルバリア層が複数層
有している図２（ａ）に示す強磁性多重トンネル接合
（図面上では二重接合）と、トンネルバリア層が一層し
か有していない図２（ｂ）に示す強磁性一重トンネル接
合と、がある。すなわち、強磁性一重トンネル接合は、
下地金属層２上に、反強磁性層４、磁化固着層６（ピン
層とも云う）、トンネルバリア層８、磁化自由層１０
（記憶層ともいう）、カバー／ハードマスク層１８を順
次設けた構成となっている。また、強磁性二重トンネル
接合は、下地金属層２上に、反強磁性層４、磁化固着層
６、トンネルバリア層８、記憶層１０、トンネルバリア
層１２、磁化固着層１４、反強磁性層１６、カバー／ハ
ードマスク層１８を順次設けた構成となっている。
【００４２】（第１実施形態）このようなＴＭＲ素子の
ＭＲ比が可及的に大きくかつスイッチング磁場が可及的
に小さくなる、記憶層の構成を見いだすために以下の実
験を行った。
【００４３】まず、本実施形態のＴＭＲ素子は、サイズ
が0.15×0.2μｍ２の強磁性二重トンネル接合型であ
る。そして、記憶層は、Ruからなる非磁性層を強磁性層
で挟んだ三層構造のものであって、Co-Fe-Niの三元合金
とした。この記憶層を構成する強磁性層の膜厚は２ｎｍ
とした。磁化固着層としては大きなＭＲ比を得るため
に、Co-Fe合金、特にCo50Fe50を用いた。反強磁性層はI
rMn合金とした。トンネルバリア層は、AlOxを用いた。
また、下地金属層は、Ta/Ruの二層構造である。したが
って、本実施形態のＴＭＲ素子の構成は、Ta/Ru/IrMn/C
oFe/Ru/CoFe/AlOx/CoFeNi/Ru/CoFeNi/AlOx/CoFe/Ru/CoF
e/IrMn/Ru/上部配線となっている。
【００４４】まず、記憶層の強磁性層を構成するCo-Fe-
Niの三元合金の組成を変えた場合のＴＭＲ素子を作製
し、ＭＲ比およびスイッチング磁場を調べた結果を、図
１に示す。記憶層を構成する強磁性層の組成は図１中に
おいて×で示してある。図１の細かな縦線で示した領域
が、上記ＴＭＲ素子を作製したときにスイッチング磁場
が３５Ｏｅ以下になった領域である。また、図１に示す
Co90(at%)Fe10(at%)−Fe 30(at%)Ni70(at%)の直線より下
の領域が、室温でＭＲ比が４０％以上得られた領域であ
る。
【００４５】この実験結果より、ＴＭＲ素子において、
記憶層の強磁性層はNi-Fe-Co三元合金からなり、Ni-Fe-
Co三元状態図において、Co90(at%)Fe10(at%)−Fe
30(at%)Ni7 0(at%)の直線ｋ１、Fe80(at%)Ni20(at%)−Fe
30(at%)Ni70(at%)の直線ｋ２、Fe80 (at%)Ni20(at%)−Co
65(at%) Ni35(at%)の直線ｋ３が囲む内側の組成領域ｒ
１、またはFe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の
直線ｋ３、Co90(at%)Fe10(at %)−Fe70(at%)Ni30(at%)の
直線ｋ４、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の
直線ｋ５が囲む内側の組成領域ｒ２から選ばれる組成を
有していることが好ましいことがわかった。
【００４６】なお、磁化固着層にCo-Feを用いると４０
％以上のＭＲ比が得られるため好ましい。本実施形態で
は、磁化固着層としてCo50Fe50を用いたが、Co10Fe90〜
Co90Fe10のものを用いても大きくＭＲ特性の傾向は影響
しなかった。
【００４７】次に、記憶層とトンネルバリア層との界面
または磁化固着層とトンネルバリア層とのラフネスの、
スイッチング磁場への影響を調べるために、本実施形態
のＴＭＲ素子の下地金属層２に近い反強磁性層４の膜厚
を８ｎｍ〜１４ｎｍまで２ｎｍおきに変えたＴＭＲ素子
を作製した。なお、下地金属層２から遠い反強磁性層１
６の膜厚は８ｎｍとした。したがって、ラフネスの影響
を調べるのに用いたＴＭＲ素子の構成は、以下のように
なっている。
【００４８】Ta/Ru/IrMn(xnm)/CoFe/Ru/CoFe/AlOx/CoFe
Ni/Ru/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(8nm)/Ru/上部配
線 また、比較のため、下記の構成の比較例１および比較例
２のＴＭＲ素子を作製し、下地金属層２から遠い反強磁
性層１６の膜厚は８ｎｍとし、下地金属層２に近い反強
磁性層４の膜厚を８ｎｍ〜１４ｎｍまで２ｎｍおきに変
えた試料を作製し、ラフネスの影響を調べた。 比較例１；Ta/Al/Ru/IrMn(xnm)/CoFe/Ru/CoFe/AlOx/CoF
eNi/Ru/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(8nm)/Ru/上部
配線 比較例２；Ta/Ru/IrMn(xnm)/CoFe/Ru/CoFe/AlOx/CoFeNi
/AlOx/CoFe/Ru/CoFe/IrMn(8nm)/Ru/上部配線
【００４９】すなわち、比較例１は、本実施形態による
ＴＭＲ素子の下地金属層２の構成をTa/RuからTa/Al/Ru
に代えた構成となっており、比較例２は、本実施形態の
ＴＭＲ素子が三層構造の記憶層を有するのに対して、単
層構造の記憶層を有し、ＴＭＲ素子の下地金属層２の構
成が本実施形態と同じTa/Ruから構成されている。
【００５０】InMｎからなる反強磁性層の膜厚を変化さ
せたとき、断面を透過型電子顕微鏡（以下、ＴＥＭ(Tra
nsparent Electron Microscope)とも云う）で観測した
ところ記憶層または磁化固着層とトンネルバリア層との
界面のラフネス（最大表面粗さ）は、下地金属層に大き
く依存していることが分かった。本実施形態と、比較例
２では、下地金属層２が同じ構成となっているので、反
強磁性層の膜厚が同じ場合ラフネスはほぼ同じであっ
た。しかし、比較例１は、本実施形態と異なり、下地金
属層にTa/Al/Ru を用いているので、Ta/Ruからなる下地
金属層を有する本実施形態のＴＭＲ素子に比べて、ラフ
ネスは大きいことが観測された。
【００５１】本実施形態と比較例１のＴＭＲ素子の、記
憶層または磁化固着層とトンネルバリア層との界面のラ
フネス（最大表面粗さ）に対するスイッチング磁場Ｈ
ｓｗのそれぞれの依存性を図３に、本実施形態と比較例
２のＴＭＲ素子の、記憶層または磁化固着層とトンネル
バリア層との界面ラフネスに対するスイッチング磁場Ｈ
ｓｗのそれぞれの依存性を図４に示す。なお、図３およ
び図４において、ｄは下地金属層に近い反強磁性層の膜
厚を示している。図３から分かるように、本実施形態と
比較例１は、記憶層が同じ多層構造でかつ下地金属層に
近い反強磁性層が同じ膜厚であっても、記憶層または磁
化固着層とトンネルバリア層との界面のラフネスは、下
地金属層にTa/Al/Ru を用いている比較例１のＴＭＲ素
子の方が大きくてスイッチング磁場Ｈｓｗも大きい。ま
た、図４から分かるように、記憶層または磁化固着層と
トンネルバリア層との界面のラフネスを小さくすれば、
記憶層が三層構造の本実施形態の方が、記憶層が単層構
造である比較例２に比べて、小さなスイッチング磁場が
得られる。したがって、記憶層が多層構造の場合は、記
憶層または磁化固着層とトンネルバリア層との界面のラ
フネスは０．４ｎｍ以下であれば、記憶層が単層構造の
場合に比べてスイッチング磁場を小さくすることができ
る。
【００５２】次に、本実施形態、比較例１、および比較
例２のＴＭＲ素子をそれぞれ、８５℃オーブン中で放置
したデータリテンション（データ出力保持時間）の信頼
性試験を行った。その結果を図５に示す。記録層が単層
構造の比較例２のＴＭＲ素子は、記憶層とトンネルバリ
ア層に近い磁化固着層の強磁性層のスピンの方向が、反
平衡状態の時はデータが保持されたが（図５（ｂ）参
照）、平行のときは、データが保持されないビットが観
測された（図５（ａ）参照）。しかし、本実施形態およ
び比較例１のＴＭＲ素子は、両ＴＭＲ素子とも好ましい
信頼性が得られ（図５（ａ）、（ｂ）参照）、記録層に
三層構造を用いれば信頼性ある素子が得られることが分
かった。
【００５３】以上説明したように、本実施形態のＴＭＲ
素子によれば、スイッチング磁場を小さく保ったまま、
ＭＲ変化率が大きく、熱安定性に優れた特性を得ること
ができる。
【００５４】本実施形態においては、記録層は図６
（ａ）に示すように、非磁性層を強磁性層で挟んだ三層
構造のものであったが、図６（ｂ）に示すように、強磁
性層ａ／非磁性層／強磁性層ｂ／非磁性層／強磁性層ａ
なる構造を有しても良い。すなわち、強磁性層が非磁性
層を介して層間結合をしている構造であれば良い。そし
て、その結合強さは、Ｈex＝３ｋＯｅ以下であれば強磁
性的でも反強磁性的でもかまわない。また、図６（ｂ）
に示す構成において、強磁性層ｂは強磁性層ａよりも膜
厚が薄いか非磁性層で分断された構造を有する、いわゆ
る強磁性層ａの反磁場にともなうポテンシャルバリアを
小さくする役目をしている。ＴＭＲ素子の記憶層とし
て、図６（ｂ）に示す構造を用いれば図６（ａ）に示す
構造のものより、さらに小さなスイッチング磁場を得る
ことが可能となる。例えば、強磁性層ａをCo-Fe-Niから
構成し、強磁性層ｂをNi-Feから構成し、非磁性層をRu
から構成した、Co-Fe-Ni/Ru/Ni-Fe/Ru/Co-Fe-Niからな
る５層積層構造の記憶層を、本実施形態の三層積層構造
の記憶層の代わりに用いれば、さらにスイッチング磁場
を１０〜２０％低減することができることが明らかにな
った。
【００５５】また、本実施形態においては、記録層の強
磁性層の膜厚は２ｎｍであったが、１ｎｍ以上３ｎｍ以
下であることが好ましい。１ｎｍ以下になると、強磁性
層が超常磁性になってしまい、強磁性スピンの熱安定性
を保つことができなくなる。また、３ｎｍ以上になると
スイッチング磁場が大きくなりスイイチングするための
電流パルスの絶対値が増大しＥＭ（Electro-migratio
n）の問題が生じてしまう。
【００５６】また、本実施形態においては、磁化固着層
として、Co-Fe二元合金強磁性層を用いたが、磁化固着
層にCo-Fe二元合金強磁性層を用いた場合、Co-Fe-Ni、N
i-Fe、Co-Niを用いた場合よりも大きなＭＲ比を得るこ
とが可能となる。
【００５７】また、本実施形態によるＴＭＲ素子におい
て，磁化固着層は、図７（ａ）に示すように、強磁性層
／非磁性層／強磁性層の三層構造であってトンネルバリ
ア層に近い強磁性層の膜厚が厚いものを用いることが好
ましい。この構造にすると磁化固着層からの浮遊磁場
（stray field)をキャンセルできるため、熱安定性を保
ったたまま、ＭＲカーブのヒステリシス曲線をゼロ磁場
に対して対称に調整することができる。
【００５８】浮遊磁場ＨstrayはＴＭＲ素子の長辺の長
さＬに逆比例する（Ｈstray＝Ｃ／Ｌ）。ここで、Ｃは
定数である。したがって、ＴＭＲ素子の長辺の長さに応
じて、トンネルバリア層に近い強磁性層の厚さをどの程
度厚くすれば良いか一義的に決定できる。
【００５９】また、本実施形態によるＴＭＲ素子におい
て、磁化固着層の、少なくともトンネルバリアに隣接し
た強磁性層が強磁性層／アモルファス磁性層／強磁性層
３層構造を有する構造、例えば図７（ｂ）に示すよう
に、磁化固着層が強磁性層／アモルファス磁性層／強磁
性層／非磁性層／強磁性層の積層構造、もしくは図７
（ｃ）に示すように、強磁性層／アモルファス磁性層／
強磁性層／非磁性層／アモルファス磁性層／強磁性層の
積層構造を用いることが好ましい。なお、アモルファス
磁性層はアモルファス強磁性層が好ましい。上記構造を
用いると、反強磁性層に、Pt-Mn、Ir-Mn、Ni-Mnなどを
用いた場合にもMnの拡散が押さえられ長期安定性を維持
することができ、信頼性あるＴＭＲ素子を提供すること
ができる。
【００６０】なお、アモルファス磁性層はＣｏ、Ｆｅ、
Ｎｉまたはそれら合金に、Ｚｒ、Ｎｂ、Ｂｉ、Ｔａ、Ｗ
などを数％から数１０％混ぜることによって用意に作製
することができる。
【００６１】三層または多層構造の記憶層または磁化固
着層に用いられる非磁性層としては、Ru（ルテニウ
ム）、Ir（イリジウム）、Os（オスニウム）またはそれ
ら合金を用いることが好ましい。
【００６２】また、本実施形態のＴＭＲ果素子におい
て、磁化固着層に接するように設けられた反強磁性層
は、PtｘMn1-x、NiｙMn1-y、IrｚMn1-zのいずれかから
構成され、ここで、４９．５at%≦ｘ，ｙ≦５０．５ at
%、２２at%≦z≦２７at%であり、反強磁性層の膜厚を１
０ｎｍ以下、より好ましくは９ｎｍ以下にすることが好
ましい。これにより、磁化固着層とトンネルバリア層の
界面またはトンネルバリア層と記憶層との界面のラフネ
スをＴＥＭで観測したときピークトウピーク値、すなわ
ち最大表面粗さが０．４ｎｍ以下、好ましくは０．３ｎ
ｍ以下にすることが可能となる。
【００６３】また、ラフネスを抑える方法として、反強
磁性層の下に設けられる下地金属層の電極材料としては
TaまたはW、バッファ層としてはRu、Ir、Ptを用いれ
ば、磁化固着層に接する面のラフネス（最大表面粗さ）
を０．２ｎｍ〜０．４ｎｍ以下とすることができる。
【００６４】また、ＴＭＲ素子のトンネルバリア層とし
ては、Al２O３（酸化アルミニウム）、SiO２（酸化シリ
コン）、MgO（酸化マグネシウム）、AlN（窒化アルミニ
ウム）、Bi２O３（酸化ビスマス）、MgF２（フッ化マグ
ネシウム）、CaF２（フッ化カルシウム）、SrTiO２（酸
化チタン・ストロンチウム）、AlLaO３（酸化ランタン
・アルミニウム）、Al-N-O（酸化窒化アルニウム）、Ga
O（酸化ガリウム）などの各種の絶縁体（誘電体）を用
いることができる。
【００６５】これらの化合物は、化学量論的にみて完全
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
【００６６】このようなＴＭＲ素子は、各種スパッタ
法、蒸着法、分子線エピタキシャル法などの通常の薄膜
形成手段を用いて、所定の基板上に形成することができ
る。この場合の基板としては、例えば、Si（シリコ
ン）、SiO２（酸化シリコン）、Al ２O３（酸化アルミニ
ウム）、スピネル、AlN（窒化アルニウム）など各種の
基板を用いることができる。
【００６７】また、ＴＭＲ素子形状としては、磁化方向
Ｍ１、Ｍ２は、必ずしも直線状である必要はない。ＴＭ
Ｒ素子の形状を図８に示したように、様様なエッジドメ
インを形成しても良い。図８は、本実施形態におけるＴ
ＭＲ素子の記憶層の平面形態の他の具体例を表す模式図
である。すなわち、ＴＭＲ素子の記憶層は、例えば、図
８（ａ）に示すように、長方形の一方の対角両端に突出
部を付加した形状や、図８（ｂ）に示すような平行四辺
形、図８（ｃ）に示すような菱形、図８（ｄ）に示すよ
うな楕円形、図８（ｅ）に示すようなエッジ傾斜型など
の各種の形状とすることができる。
【００６８】ここで、記憶層を図８（ａ）〜（ｃ）およ
び図８（ｅ）に表した形状にパターニングする場合、実
際には角部が丸まる場合が多いが、そのように角部が丸
まってもよい。これらの非対称な形状は、フォトリソグ
ラフィにおいて用いるレチクルのパターン形状を非対称
形状にすることにより容易に作製できる。
【００６９】（第２実施形態）次に、本発明の第２実施
形態によるＴＭＲ素子の構成を図９に示す。この実施形
態のＴＭＲ素子は、下地金属層上に、磁化自由層、トン
ネルバリア層、記憶層、カバー層／ハードマスクを順次
形成した構成となっている。下地金属層／記憶層／トン
ネルバリア層／磁化自由層／カバー層／ハードマスクで
も良い。すなわち、図２（ｂ）に示す第１実施形態のＴ
ＭＲ素子において、反強磁性層および磁化固着層（ピン
層）の代わりに磁化自由層を設けた構成となっている。
【００７０】そして、この実施形態のＴＭＲ素子におい
て、記憶層は、図６に示す第１実施形態の場合と同様
に、強磁性層が非磁性層を介して複数層積層された構成
となっている。また、記憶層とトンネルバリア層との界
面のラフネス（最大表面粗さ）は、０．４ｎｍ以下とな
るように構成されている。磁化自由層は少なくとも一つ
の強磁性層を含んでいる。
【００７１】また、下地金属層は、第１実施形態と同様
の構成となっている。
【００７２】この第２実施形態のＴＭＲ素子も第１実施
形態と同様に、スイッチング磁場を小さく保ったまま、
ＭＲ変化率が大きく、熱安定性に優れた特性を得ること
ができる。
【００７３】（第３実施形態）次に、本発明の第３実施
形態による磁気メモリを、図面を参照して設明する。な
お、この第３実施形態においては、磁気メモリの記憶素
子としては、上記第１および第２実施形態で説明したＴ
ＭＲ素子が用いられる。
【００７４】図１０乃至図１３は、記憶素子としてＴＭ
Ｒ素子を用い、セル選択素子としてＭＯＳトランジスタ
を用いた場合の本実施形態による磁気メモリの単位セル
を単純化して表した断面図である。図１０は、ＴＭＲ素
子の一端がビット線ＢＬに、他端が引き出し電極、接続
プラグを介して選択トランジスタのソースおよびドレイ
ンの一方に接続され、書き込みワード線ＷＬがＴＭＲ素
子の下方に設けられた構成の単位セルを示している。図
１１は、ＴＭＲ素子の一端がワード線ＷＬに、他端が引
き出し電極、接続プラグを介して選択トランジスタのソ
ースおよびドレインの一方に接続され、書き込みビット
線ＢＬがＴＭＲ素子の上方に設けられた構成の単位セル
を示している。図１２は、図１０に示す単位セルにおい
て、ビット線ＢＬおよびワード線ＷＬが磁性体によって
被覆された構成の単位セルを示し、図１３は、図１１に
示す単位セルにおいて、ビット線ＢＬおよびワード線Ｗ
Ｌが磁性体によって被覆された構成の単位セルを示して
いる。
【００７５】図１０乃至図１３の単位セルを有する磁気
メモリにおいて、読み出しはトランジスタにより選択さ
れたＴＭＲ素子に電流を流し、ＴＭＲ素子の抵抗が大き
いか小さいかで“１”か“０”を判断する。ＴＭＲ素子
に対する情報の書き込みは、その上下に設けられたワー
ド線ＷＬとビット線ＢＬとに電流パルスを流すことによ
り生ずる磁場により行う。例えば、ビット線ＢＬとワー
ド線ＷＬのそれぞれに電流を流すと、これらの周囲に電
流磁場が生ずる。これら電流磁場を合成した磁場によ
り、ＴＭＲ素子の記憶層の磁化を反転させることができ
る。
【００７６】この書き込みに際しては、所定の方向に磁
化を反転させるために、ビット線ＢＬとワード線ＷＬの
双方に対して、所定方向の電流パルスを適宜流せばよ
い。このようにすれば、ビット線ＢＬとワード線ＷＬの
いずれかのみに電流を流すことによって磁化反転を生じ
させる場合と比較して、配線あたりの電流量を低減する
ことができるとともにセル選択することができる。その
結果として、配線の疲労が少なく、信頼性の高い磁気メ
モリを提供することができる。図１２および図１３に示
したように、ビット線ＢＬとワード線ＷＬを磁性体で被
覆すれば電流に伴う磁場効率を２倍（図１１）以上〜５
倍以上（図１２）に上げることができ、より消費電力化
が可能となる。
【００７７】図１４は、本実施形態による磁気メモリの
第１の具体例のアーキテクチャを示す模式図である。す
なわち、同図は、メモリアレーの断面構造を示してお
り、このアーキテクチャにおいては、読み出し／書き込
み用ビット線ＢＬに複数のＴＭＲ素子Ｃが並列に接続さ
れている。それぞれのＴＭＲ素子Ｃの他端には、ダイオ
ードＤを介して読み出し／書き込み用ワード線ＷＬが接
続されている。また、各ワード線ＷＬは、各ワード線Ｗ
Ｌを選択する選択トランジスタＳＴｗを介してセンスア
ンプＳＡに接続された構成となっている。また、読み出
し／書き込み用ビット線ＢＬは、このビット線ＢＬを選
択するための選択トランジスタＳＴＢを介して接地され
た構成となっている。
【００７８】この図１４に示す第１の具体例の磁気メモ
リにおいては、読み出し時には、目的のＴＭＲ素子Ｃに
接続されているビット線ＢＬとワード線ＷＬとを選択ト
ランジスタＳＴＢ、ＳＴｗによりそれぞれ選択してセン
スアンプＳＡにより電流を検出する。また、書き込み時
には、やはり目的のＴＭＲ素子Ｃに接続されているビッ
ト線ＢＬとワード線ＷＬとを選択トランジスタＳＴＢ、
ＳＴｗにより選択して、書き込み電流を流す。この際
に、ビット線ＢLとワード線ＷＬにそれぞれ発生する磁
場を合成した書き込み磁場がＴＭＲ素子Ｃの記憶層の磁
化を所定の方向に向けることにより、書き込みができ
る。
【００７９】ダイオードＤは、これら読み出し時あるい
は書き込み時に、マトリクス状に配線されている他のＴ
ＭＲ素子Ｃを介して流れる迂回電流を遮断する役割を有
する。
【００８０】次に、本実施形態による磁気メモリのアー
キテクチャの第２の具体例を、図１５を参照して説明す
る。
【００８１】図１５は、メモリアレーを積層化できるア
ーキテクチャの第２の具体例を表す模式図である。すな
わち、同図は、メモリアレーの断面構造を示す。
【００８２】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢLｗと読み出し用ビット線ＢLｒ
との間に複数のＴＭＲ素子Ｃが並列に接続された「ハシ
ゴ型」の構成とされている。さらに、それぞれのＴＭＲ
素子Ｃに近接して、書き込みワード線ＷＬがビット線Ｂ
Ｌｗと交差する方向に配線されている。
【００８３】ＴＭＲ素子への書き込みは、読み出し／書
き込み用ビット線ＢLｗに書き込み電流を流すことによ
り発生する磁場と、書き込みワード線ＷＬに書き込み電
流を流すことにより発生する磁場との合成磁場をＴＭＲ
素子の記憶層に作用させることにより、行うことができ
る。
【００８４】一方、読み出しの際には、ビット線ＢLｗ
及びＢLｒの間で電圧を印加する。すると、これらの間
で並列に接続されている全てのＴＭＲ素子に電流が流れ
る。この電流の合計をセンスアンプＳＡにより検出しな
がら、目的のＴＭＲ素子に近接したワード線ＷＬに書き
込み電流を印加して、目的のＴＭＲ素子の記憶層の磁化
を所定の方向に書き換える。この時の電流変化を検出す
ることにより、目的のＴＭＲ素子の読み出しを行うこと
ができる。
【００８５】すなわち、書き換え前の記憶層の磁化方向
が書き換え後の磁化方向と同一であれば、センスアンプ
ＳＡにより検出される電流は変化しない。しかし、書き
換え前後で記憶層の磁化方向が反転する場合には、セン
スアンプＳＡにより検出される電流が磁気抵抗効果によ
り変化する。このようにして書き換え前の記憶層の磁化
方向すなわち、格納データを読み出すことができる。但
し、この方法は、読み出しの際に格納データを変化させ
る、いわゆる「破壊読み出し」に対応する。
【００８６】これに対して、ＴＭＲ素子の構成を、第２
実施形態で説明した、磁化自由層／トンネルバリア層／
磁気記録層、という構造とした場合には、「非破壊読み
出し」が可能である。すなわち、この構造のＴＭＲ素子
を用いる場合には、記憶層に磁化方向を記録し、読み出
しの際には、磁化自由層の磁化方向を適宜変化させてセ
ンス電流を比較することにより、記憶層の磁化方向を読
み出すことができる。但しこの場合には、記憶層の磁化
反転磁場よりも磁化自由層の磁化反転磁場のほうが小さ
くなるように設計する必要がある。
【００８７】図１６は、本実施形態による磁気メモリの
アーキテクチャの第３の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。
【００８８】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢLｗに複数のＴＭＲ素子Ｃが並
列に接続され、これらＴＭＲ果素子Ｃの他端には、それ
ぞれ読み出し用ビット線ＢLｒがマトリクス状に接続さ
れている。さらに、これら読み出し用ビット線ＢLｒに
近接して、書き込み用ワード線ＷＬが配線されている。
【００８９】ＴＭＲ素子Ｃへの書き込みは、読み出し／
書き込み用ビット線ＢLｗに書き込み電流を流すことに
より発生する磁場と、書き込みワード線ＷＬに書き込み
電流を流すことにより発生する磁場との合成磁場をＴＭ
Ｒ素子の記憶層に作用させることにより、行うことがで
きる。
【００９０】一方、読み出しの際には、選択トランジス
タＳＴにより書き込みビット線ＢLｗと読み出しビット
線ＢLｒとを選択することにより、目的のＴＭＲ素子に
センス電流を流してセンスアンプＳＡにより検出するこ
とができる。
【００９１】次に、本実施形態による磁気メモリのアー
キテクチャの第４の具体例を、図１７を参照して説明す
る。
【００９２】図１７は、本実施形態による磁気メモリの
アーキテクチャの第４の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。読み
出し用ビット線ＢLｒがリードＬを介してＴＭＲ素子Ｃ
に接続され、ＴＭＲ素子Ｃの直下には書き込み用ワード
線ＷＬが配線されている点が異なる。このようにする
と、ＴＭＲ素子Ｃと書き込みワード線ＷＬとを図１６の
構造よりも接近させることができる。その結果として、
ワード線ＷＬからの書き込み磁場をＴＭＲ素子に対して
より効果的に作用させることができる。
【００９３】次に、差動増幅型、多値型アーキテクチャ
について説明する。
【００９４】図１８、図１９に、本実施形態による磁気
メモリの差動増幅型、多値型アーキテクチャをそれぞれ
示す。図１８（ａ）および図１８（ｂ）は、本実施形態
による磁気メモリの差動増幅型アーキテクチャの正面図
および側面図をそれぞれ示し、図１９（ａ）および図１
９（ｂ）は、本実施形態による磁気メモリの多値型アー
キテクチャの正面図および側面図をそれぞれ示す。
【００９５】それぞれの型の磁気メモリにおいて、ビッ
ト線ＢＬと、ワード線ＷＬ１、ＷＬ２および読み出し用
配線ＲＬ１、ＲＬ２とが交差するように配線され、ビッ
ト線ＢＬとワードＷＬ１、ＷＬ２の交差部にＴＭＲ素子
ＴＭＲ１、ＴＭＲ２が設けられている。このようにＴＭ
Ｒセルを縦方向に積層することによって差動増幅，多値
メモリにしてもセル面積を大きくすることが避けられ
る。
【００９６】図１８において、読み出し時はビット線Ｂ
Ｌから電流を流し、読み出し用配線ＲＬ１、ＲＬ２の終
端に設けられたセンスアンプにより差動増幅を行う。ま
た、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２の信号出力を変えた
場合、このアーキテクチャは多値化が可能となる。な
お、図１８においては、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２
は、強磁性一重トンネル接合である。
【００９７】図１９において、後に詳述するように、ビ
ット線ＢＬ、ワード線ＷＬ１、ＷＬ２とＴＭＲ素子Ｃ
１、Ｃ２との接続関係については、各種の具体例を採用
することができる。例えば、書き込み用と読み出し用の
２本のビット線を設けてＴＭＲ素子に接続してもよい。
また、ワード線ＷＬは、ＴＭＲ素子Ｃ１、Ｃ２に対して
接続する場合も接続しない場合もある。
【００９８】ＴＭＲ素子Ｃ１、Ｃ２は、記憶層を有す
る。この記憶層に、磁化固着層に対して、互いに略反平
行な磁化方向Ｍ１、Ｍ２を有し、磁気抵抗効果素子の磁
化固着層の磁化の方向に対して反平行，平行にスピン情
報を書きこみ、ビット線ＢＬから流したセンス電流を上
記ＴＭＲ素子に流し，差動増幅を行うことで“１”、
“０”を判断する。なお、ＴＭＲ素子Ｃ１は強磁性一重
トンネル接合であり、ＴＭＲ素子Ｃ２は強磁性二重トン
ネル接合である。
【００９９】また、多値記録にする場合は、上記記憶層
に、ＴＭＲ素子の磁化固着層の磁化の方向に対して反平
行，平行にスピン情報を書きこみ、ビット線ＢＬから流
したセンス電流を上記ＴＭＲ素子に流し、差動増幅を行
うことで多値情報を検出する。
【０１００】図１８（ｂ）に本実施形態による差動増幅
型アーキテクチャを用いた場合の書きこみ方法、およ
び、ＴＭＲセルのスピンの方向を合わせて示している。
差動増幅型の場合には、ワード線ＷＬの長手軸方向にＴ
ＭＲ素子の容易軸が形成されていることが好ましい。ワ
ードＷＬの長手軸方向にＴＭＲ素子の容易軸が形成され
ていると、ビット線ＢＬの電流パルスが上下のＴＭＲ素
子に印加する磁場の方向と略１８０度異なるため、上下
のＴＭＲセルに一変に書きこみを行うことができ、高速
書きこみが可能となる。
【０１０１】図１９（ｂ）に本実施形態による多値記録
型アーキテクチャの書きこみ方法、および、実際のＴＭ
Ｒセルのスピンの方向を合わせて示している。多値記録
型アーキテクチャの場合は、上下のＴＭＲ素子に任意に
記録情報を記録することが求められるため、ビット線Ｂ
Ｌの長手軸方向にＴＭＲ素子の容易軸が形成されている
ことが好ましい。ビット線ＢＬの長手軸方向にＴＭＲ素
子の容易軸が形成されていると、ワード線ＷＬ１、ＷＬ
２により上下のＴＭＲ素子に任意な情報記録が可能とな
り、多値記録が可能となる。
【０１０２】なお、図１４〜図１７に示したアーキテク
チャは多層に積層し、大容量化を図ることができる他、
前述した差動型、多値型アーキテクチャ、または、それ
らを積層したアーキテクチャを用いることができる。そ
の場合、例えば図２０に示したようにビット線ＢＬを共
用した方が好ましく。共用したビット線ＢＬにはビット
線ＢＬの側壁に磁性被覆配線を用いることが好ましい。
【０１０３】以上説明したように、第３実施形態の磁気
メモリによれば、ＭＲ比が大きく、熱安定性が優れ、ス
イッチング磁場が小さな、第１または第２実施形態のＴ
ＭＲ素子を記憶素子として用いているので、高集積化及
び低消費電力化が可能となる。
【０１０４】
【発明の効果】以上述べたように、本発明によれば、サ
イズを低減しても、ＭＲ比が大きく、熱安定性が優れ、
スイッチング磁場が小さな磁気抵抗効果素子およびこの
磁気抵抗効果素子を用いた磁気メモリを得ることができ
る。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子
の記憶層の組成にCo-Fe-Niを用いた場合のＭＲ特性，ス
イッチング磁場特性を示す、Co-Fe-Ni三元状態図。
【図２】第１実施形態の磁気抵抗効果素子の構成を示す
構成断面図。
【図３】第１実施形態と比較例１とのスイッチング磁場
の、記憶層または磁化固着層とトンネルバリア層との界
面のラフネス（最大表面粗さ）に対する特性を示す図。
【図４】第１実施形態と比較例２とのスイッチング磁場
の、記憶層または磁化固着層とトンネルバリア層との界
面のラフネス（最大表面粗さ）に対する特性を示す図。
【図５】第１実施形態と比較例１，２の磁気抵抗効果素
子のデータリテンションの信頼性試験を行った結果を示
す図。
【図６】第１実施形態の磁気抵抗効果素子に係る記憶層
の構成を示す断面図。
【図７】第１実施形態の磁気抵抗効果素子に係る磁化固
着層の構成を示す断面図。
【図８】第１実施形態の磁気抵抗効果素子の形状を示す
図。
【図９】第２実施形態の磁気抵抗効果素子の構成を示す
断面図。
【図１０】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
【図１１】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
【図１２】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
【図１３】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
【図１４】第３実施形態による磁気メモリのアーキテク
チャの第１の具体例を示す図。
【図１５】第３実施形態による磁気メモリのアーキテク
チャの第２の具体例を示す図。
【図１６】第３実施形態による磁気メモリのアーキテク
チャの第３の具体例を示す図。
【図１７】第３実施形態による磁気メモリのアーキテク
チャの第４の具体例を示す図。
【図１８】第３実施形態による磁気メモリの第５の具体
例を示す図。
【図１９】第３実施形態による磁気メモリのアーキテク
チャの第６の具体例を示す図。
【図２０】第３実施形態による磁気メモリのアーキテク
チャの第７の具体例を示す図。
【符号の説明】
２ 下地金属層 ４ 反強磁性層 ６ 磁化固着層 ８ トンネルバリア層 １０ 記憶層 １２ トンネルバリア層 １４ 磁化固着層 １６ 反強磁性層 １８ カバー層／ハードマスク
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ４４７ (72)発明者 天 野 実 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5E049 AA01 AA04 AA07 AA09 AC00 AC05 BA06 CB02 DB12 5F083 FZ10 GA05 KA01 KA05 ZA21

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】複数の強磁性層が非磁性層を介して積層さ
    れた記憶層と、少なくとも１層の強磁性層を有する磁性
    膜と、前記記憶層と前記磁性膜との間に設けられたトン
    ネルバリア層と、を備え、前記記憶層の強磁性層は、Ni
    -Fe-Co三元合金からなり、Ni-Fe-Co三元状態図におい
    て、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の直線、
    Fe80(at%)Ni20(at%)−Fe30(at%)Ni70(at%)の直線、Fe
    80(at%)Ni20(at%)−Co65(a t%)Ni35(at%)の直線が囲む内
    側の組成領域およびFe80(at%)Ni20(at%)−Co65(at% )Ni
    35(at%)の直線、Co90(at%)Fe10(at%)−Fe70(at%)Ni
    30(at%)の直線、Co90(at% )Fe10(at%)−Fe30(at%)Ni
    70(at%)の直線が囲む内側の組成領域のうちのいずれか
    一方の組成領域から選ばれる組成を有し、前記記憶層と
    前記トンネルバリア層の界面および前記磁性膜と前記ト
    ンネルバリア層の界面における最大表面粗さが０．４ｎ
    ｍ以下であることを特徴とする磁気抵抗効果素子。
  2. 【請求項２】前記記憶層は、第１の強磁性層、第１の非
    磁性層、第２の強磁性層が順次積層され前記第１および
    第２の強磁性層が磁気的に結合した構造、および第１の
    強磁性層、第１の非磁性層、第２の強磁性層、第２の非
    磁性層、第３の強磁性層が順次積層され第１および第２
    の強磁性層が磁気的に結合し第２および第３の強磁性層
    が磁気的に結合した構造のいずれか一方を有することを
    特徴とする請求項１記載の磁気抵抗効果素子。
  3. 【請求項３】前記磁性膜は下地金属層上に設けられ、前
    記下地金属層は、Ta、Pt、Ruのうちの少なくとも一つの
    元素からなることを特徴とする請求項１または２記載の
    磁気抵抗効果素子。
  4. 【請求項４】前記磁性膜は、非磁性層を強磁性層が挟ん
    だ構造を有し、前記非磁性層を挟んでいる強磁性層は反
    強磁性的に結合していることを特徴とする請求項１乃至
    ３のいずれかに記載の磁気抵抗効果素素子。
  5. 【請求項５】前記磁性膜は、反強磁性層磁性層に接して
    設けられこの反強磁性層との交換結合力により磁化が固
    定された強磁性層を有する磁化固着層を備えたことを特
    徴とする請求項１乃至４のいずれかに記載の磁気抵抗効
    果素子。
  6. 【請求項６】前記磁化固着層の強磁性層は、Co-Feの二
    元合金からなることを特徴とする請求項５記載の磁気抵
    抗効果素子。
  7. 【請求項７】前記反強磁性層は、PtｘMn1-x（49.5at%≦
    ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5 at
    %）、IrｚMn1-z（22at%≦z≦27at%）のいずれかからな
    ることを特徴とする請求項５または６記載の磁気抵抗効
    果素子。
  8. 【請求項８】第１の配線と、前記第１の配線と交差する
    第２の配線と、前記第１の配線と前記第２の配線との交
    差領域毎に設けられたメモリセルと、を備え、前記メモ
    リセルは、記憶素子として、請求項1乃至７のいずれか
    に記載の磁気抵抗効果素子を有していることを特徴とす
    る磁気メモリ。
  9. 【請求項９】第１の配線と、 前記第１の配線の上に形成された第１の磁気抵抗効果素
    子と、 前記第１の配線の下に形成された第２の磁気抵抗効果素
    子と、 前記第１の配線の上に形成され前記第１の配線と交差す
    る第２の配線と、 前記第１の配線の下に形成され前記第１の配線と交差す
    る第３の配線とを備え、 前記第１および第２の磁気抵抗効果素子は、それぞれ請
    求項１乃至７のいずれかに記載の磁気抵抗効果素子であ
    り、 前記第２及び第３の配線にそれぞれ電流を流しつつ前記
    第１の配線に電流を流すことにより前記第１及び第２の
    磁気抵抗効果素子の記憶層の磁化をそれぞれ所定の方向
    に反転可能であり、 前記第１の配線を介して前記前記第１及び第２の磁気抵
    抗効果素子にセンス電流を流すことにより得られる前記
    第１および第２の磁気抵抗効果素子からの出力信号の差
    分を検出することにより、２値情報のいずれかとして読
    み出すことを特徴とする磁気メモリ。
JP2002088827A 2002-03-27 2002-03-27 磁気抵抗効果素子およびこれを有する磁気メモリ Pending JP2003283000A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002088827A JP2003283000A (ja) 2002-03-27 2002-03-27 磁気抵抗効果素子およびこれを有する磁気メモリ
TW092106662A TW591813B (en) 2002-03-27 2003-03-25 Magnetoresistive effect element and magnetic memory having the same
US10/395,073 US6826078B2 (en) 2002-03-27 2003-03-25 Magnetoresistive effect element and magnetic memory having the same
CNB031082718A CN1252841C (zh) 2002-03-27 2003-03-27 磁阻效应元件和具有该磁阻效应元件的磁存储器
KR1020030019182A KR100581299B1 (ko) 2002-03-27 2003-03-27 자기 저항 효과 소자 및 이것을 갖는 자기 메모리
US10/976,840 US7355824B2 (en) 2002-03-27 2004-11-01 Magnetoresistive effect element and magnetic memory having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002088827A JP2003283000A (ja) 2002-03-27 2002-03-27 磁気抵抗効果素子およびこれを有する磁気メモリ

Publications (1)

Publication Number Publication Date
JP2003283000A true JP2003283000A (ja) 2003-10-03

Family

ID=28449473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002088827A Pending JP2003283000A (ja) 2002-03-27 2002-03-27 磁気抵抗効果素子およびこれを有する磁気メモリ

Country Status (5)

Country Link
US (2) US6826078B2 (ja)
JP (1) JP2003283000A (ja)
KR (1) KR100581299B1 (ja)
CN (1) CN1252841C (ja)
TW (1) TW591813B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266252A (ja) * 2003-03-03 2004-09-24 Samsung Electronics Co Ltd 磁気トンネル接合構造体及びその製造方法
JP2007515075A (ja) * 2003-12-18 2007-06-07 フリースケール セミコンダクター インコーポレイテッド Ｍｒａｍ技術のｍｔｊに使用される合成反強磁性体構造
US7420198B2 (en) 2004-09-10 2008-09-02 Samsung Electronics Co., Ltd. Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
JP2009004784A (ja) * 2007-06-19 2009-01-08 Headway Technologies Inc 交換結合膜およびこれを用いた磁気抵抗効果素子、並びに磁気抵抗効果素子の製造方法
JP2010050297A (ja) * 2008-08-22 2010-03-04 Japan Science & Technology Agency トンネル素子およびその製造方法。
JP2020113655A (ja) * 2019-01-11 2020-07-27 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子を製造する方法
JP2020161604A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 磁気センサおよびその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550533B2 (ja) * 2000-07-06 2004-08-04 株式会社日立製作所 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
US7054118B2 (en) * 2002-03-28 2006-05-30 Nve Corporation Superparamagnetic field sensing devices
JP3824600B2 (ja) * 2003-07-30 2006-09-20 株式会社東芝 磁気抵抗効果素子および磁気メモリ
KR100548997B1 (ko) * 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
DE10350161A1 (de) * 2003-10-28 2005-06-09 Infineon Technologies Ag Magnetoresistive Speicherzelle und Verfahren zu deren Herstellung
US7283333B2 (en) * 2004-02-11 2007-10-16 Hitachi Global Storage Technologies Netherlands B.V. Self-pinned double tunnel junction head
US7268986B2 (en) * 2004-03-31 2007-09-11 Hitachi Global Storage Technologies Netherlands B.V. Double tunnel junction using self-pinned center ferromagnet
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
KR100626382B1 (ko) * 2004-08-03 2006-09-20 삼성전자주식회사 식각 용액 및 이를 이용한 자기 기억 소자의 형성 방법
DE102005011414A1 (de) * 2005-03-11 2006-09-14 Singulus Technologies Ag Verfahren zum Herstellen einer dünnen Magnesiumoxidschicht mittels Plasma-Oxidation
JP4008478B2 (ja) * 2005-07-13 2007-11-14 Ｔｄｋ株式会社 磁界検出素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、および磁界検出素子の製造方法
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US8582252B2 (en) * 2005-11-02 2013-11-12 Seagate Technology Llc Magnetic layer with grain refining agent
TWM288757U (en) * 2005-11-08 2006-03-11 Lite On Technology Corp Retaining modular mechanism for a hard disk and a modular frame thereof
US7203089B1 (en) * 2005-11-17 2007-04-10 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes two word line transistors
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
US7932571B2 (en) * 2007-10-11 2011-04-26 Everspin Technologies, Inc. Magnetic element having reduced current density
US7715258B2 (en) * 2007-12-21 2010-05-11 Qimonda Ag Retention test system and method for resistively switching memory devices
KR20110064041A (ko) * 2009-12-07 2011-06-15 삼성전자주식회사 워드 라인에 접속된 감지 증폭기를 포함하는 반도체 장치들
CN102074266A (zh) * 2010-12-17 2011-05-25 电子科技大学 一种稳定剩磁态的自旋阀存储单元
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
WO2016158849A1 (ja) * 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
US10109331B2 (en) * 2016-03-01 2018-10-23 Toshiba Memory Corporation Magnetic storage device with a wiring having a ferromagnetic layer
KR102566954B1 (ko) * 2016-08-04 2023-08-16 삼성전자주식회사 자기 메모리 소자 및 그 제조 방법
US10573449B2 (en) * 2017-10-16 2020-02-25 Tdk Corporation Tunnel magnetoresistive effect element
JP2020043282A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 記憶装置
KR102677779B1 (ko) * 2019-07-19 2024-06-25 삼성전자주식회사 자기 기억 소자
CN114551716B (zh) * 2020-11-26 2025-11-11 浙江驰拓科技有限公司 磁性隧道结自由层及具有其的磁性隧道结结构
JP2023005686A (ja) * 2021-06-29 2023-01-18 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗素子、磁気センサ、および磁気メモリ
TWI790839B (zh) * 2021-12-02 2023-01-21 財團法人工業技術研究院 平面式磁化自旋軌道磁性元件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135117B2 (ja) 1997-09-29 2001-02-13 松下電器産業株式会社 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気抵抗効果素子の製造方法
DE69827737D1 (de) * 1997-09-29 2004-12-30 Matsushita Electric Industrial Co Ltd Magnetowiderstandseffektvorrichtung ,magnetoresistive Kopf und Verfahren zur Herstellung einer Magnetowiderstandseffektvorrichtung
US6069820A (en) 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
JP2000058941A (ja) 1998-08-12 2000-02-25 Read Rite Smi Kk スピンバルブ膜の製造方法
JP2000099923A (ja) * 1998-09-17 2000-04-07 Sony Corp 磁気トンネル素子及びその製造方法
JP3235572B2 (ja) * 1998-09-18 2001-12-04 日本電気株式会社 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用したシステム
JP2000188435A (ja) 1998-12-22 2000-07-04 Sony Corp 磁気トンネリング接合素子およびその製造方法、これを用いた磁気ヘッド、磁気センサ、磁気メモリならびに磁気記録再生装置、磁気センサ装置、磁気メモリ装置
US6381171B1 (en) 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
JP3589346B2 (ja) 1999-06-17 2004-11-17 松下電器産業株式会社 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP3331397B2 (ja) 1999-07-23 2002-10-07 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
JP3321768B2 (ja) * 1999-07-23 2002-09-09 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2002025245A (ja) 2000-06-30 2002-01-25 Nec Corp 不揮発性半導体記憶装置及び情報記録方法
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP2002025015A (ja) * 2000-07-06 2002-01-25 Sony Corp 磁気トンネル効果型磁気ヘッド及びその製造方法
JP4693292B2 (ja) 2000-09-11 2011-06-01 株式会社東芝 強磁性トンネル接合素子およびその製造方法
US6590803B2 (en) * 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
JP3684225B2 (ja) 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP3863484B2 (ja) 2002-11-22 2006-12-27 株式会社東芝 磁気抵抗効果素子および磁気メモリ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266252A (ja) * 2003-03-03 2004-09-24 Samsung Electronics Co Ltd 磁気トンネル接合構造体及びその製造方法
JP2007515075A (ja) * 2003-12-18 2007-06-07 フリースケール セミコンダクター インコーポレイテッド Ｍｒａｍ技術のｍｔｊに使用される合成反強磁性体構造
KR101122970B1 (ko) 2003-12-18 2012-03-15 에버스핀 테크놀러지스, 인크. Ｍｒａｍ 기술의 ｍｔｊｓ에 사용하는 합성 반강자성체구조
US7420198B2 (en) 2004-09-10 2008-09-02 Samsung Electronics Co., Ltd. Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
US7741669B2 (en) 2004-09-10 2010-06-22 Samsung Electronics Co., Ltd. Nonvolatile memory cells employing a transition metal oxide layers as a data storage material layer and methods of manufacturing the same
US7994557B2 (en) 2004-09-10 2011-08-09 Samsung Electronics Co., Ltd. Non-volatile memory cells employing a transition metal oxide layer as a data storage material layer and methods of manufacturing the same
JP2009004784A (ja) * 2007-06-19 2009-01-08 Headway Technologies Inc 交換結合膜およびこれを用いた磁気抵抗効果素子、並びに磁気抵抗効果素子の製造方法
JP2010050297A (ja) * 2008-08-22 2010-03-04 Japan Science & Technology Agency トンネル素子およびその製造方法。
JP2020113655A (ja) * 2019-01-11 2020-07-27 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子を製造する方法
JP7186622B2 (ja) 2019-01-11 2022-12-09 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子を製造する方法
JP2020161604A (ja) * 2019-03-26 2020-10-01 株式会社デンソー 磁気センサおよびその製造方法

Also Published As

Publication number Publication date
KR20030078032A (ko) 2003-10-04
CN1463010A (zh) 2003-12-24
US20050088788A1 (en) 2005-04-28
TW200306677A (en) 2003-11-16
KR100581299B1 (ko) 2006-05-22
US7355824B2 (en) 2008-04-08
US6826078B2 (en) 2004-11-30
US20030185046A1 (en) 2003-10-02
CN1252841C (zh) 2006-04-19
TW591813B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
KR100581299B1 (ko) 자기 저항 효과 소자 및 이것을 갖는 자기 메모리
JP4371781B2 (ja) 磁気セル及び磁気メモリ
CN100407470C (zh) 磁开关元件和磁存储器
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7714399B2 (en) Magnetic memory element and magnetic memory apparatus
US7485938B2 (en) Magneto-resistive effect element and magnetic memory
US6765821B2 (en) Magnetic memory
CN101202325B (zh) 存储元件和存储器
JP4080982B2 (ja) 磁気メモリ
JP2003209226A (ja) 磁気メモリ
JP4040414B2 (ja) 磁気メモリ
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
CN101114694A (zh) 磁单元和磁存储器
JP3638563B2 (ja) 磁気抵抗効果素子およびこれを用いた磁気メモリ
JP4005832B2 (ja) 磁気メモリ及び磁気メモリ装置
JP4277870B2 (ja) 記憶素子及びメモリ
JP2003163330A (ja) 磁気メモリ
JP2004079632A (ja) 半導体集積回路装置
JP2002299574A (ja) 磁気記憶素子、磁気記憶装置および携帯端末装置
US7391641B2 (en) Multi-layered magnetic memory structures
JP2007281502A (ja) 磁気メモリ及び磁気メモリ装置
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ
US7457153B1 (en) Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
JP2007036272A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328