JP2003284337A - スイッチング電源装置 - Google Patents

Abstract

(57)【要約】 【課題】バースト期間と通常動作期間で同じバイアス電
流を供給しているので、バースト期間では過剰なバイア
ス電流を流すことになり、待機時の消費電力を低減する
ことが困難であったという課題を解決する。 【解決手段】トランスの磁束がなくなってから誤差増幅
器の出力がある一定値に達するまでのバースト期間は、
制御回路に供給するバイアス電流を低減するようにし
た。消費電力、特に待機時の消費電力が少なくなり、か
つ従来の制御回路にゲートとバイアス回路を追加するだ
けで構成することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＡＣアダプタな
どに使用されるスイッチング電源装置に関し、特に待機
時の消費電力を低減したスイッチング電源装置に関する
ものである。

【０００２】

【従来の技術】出願人は特願２０００−１６５７１９号
明細書において、軽負荷時および待機時の消費電力を低
減したスイッチング電源装置の発明を提案した。以下、
この発明の概要を説明する。

【０００３】図４にスイッチング電源装置の構成を示
す。図４において、ＴＲは１次巻き線Ｌ１と２次巻き線
Ｌ２とから構成されるトランスである。この２次巻き線
Ｌ２に蓄積されたエネルギーは磁束検出回路１０で検出
される。

【０００４】磁束検出回路１０は２次巻き線Ｌ２と抵抗
Ｒ１によってトランスＴＲに蓄積されたエネルギーを電
圧信号として検出する。この電圧信号はコンパレータＴ
ＲＣＭＰによって基準電圧Ｖｔと比較され、その出力Ｖ
６はフリップフロップＦＦ１をセットする。

【０００５】２０は二次側回路である。２次巻き線Ｌ２
に蓄積されたエネルギーはダイオードＤおよびコンデン
サＣで整流、平滑され、負荷Ｚに供給される。負荷Ｚに
印可される電圧はフィードバック回路３０で検出され
る。

【０００６】すなわち、負荷Ｚにかかる電圧と基準電圧
Ｖｒｅｆの差電圧が誤差増幅器ＥＡで検出され、電流指
令値Ｖ４としてヒステリシス幅Ｖhysを有するコンパレ
ータＣＳＣＭＰ＊に入力される。

【０００７】４０は電流ループ回路である。トランスＴ
Ｒの１次巻き線Ｌ１に流れる電流は抵抗Ｒｓによって電
圧信号Ｖ３に変換され、コンパレータＣＳＣＭＰ＊に入
力される。このコンパレータＣＳＣＭＰ＊の出力Ｖ５は
フリップフロップＦＦ２をリセットすると共にゲートＧ
に入力される。

【０００８】フリップフロップＦＦ１の出力Ｖ７はゲー
トＧに入力される。ゲートＧの出力はフリップフロップ
ＦＦ２をセットする。このフリップフロップＦＦ２の出
力Ｖ２は１次巻き線Ｌ１に流れる電流を制御するスイッ
チング素子ＳＷを制御すると共にフリップフロップＦＦ
１をリセットする。

【０００９】このような回路は図５に示した電源から電
力および各種バイアス電流が供給される。図５におい
て、ＬｓはトランスＴＲに巻かれた補助巻き線である。
この補助巻き線Ｌｓに誘起される電圧をダイオードＤｓ
で整流し、コンデンサＣｓで平滑して電源Ｖｃｃを作
る。また、このＶｃｃをバイアス回路５０に有力して各
種バイアス電流を作成している。

【００１０】次に、図６を用いてこのスイッチング電源
装置の動作を説明する。スイッチング素子ＳＷがオンに
なると抵抗Ｒｓに流れる電流が増加してＶ３が上昇す
る。Ｖ３＝Ｖ４になるとＶ５は高レベルに変化し、ＦＦ
２がリセットされてＶ２が低レベルになり、ＳＷはオフ
になる。２次側巻き線Ｌ２に蓄積されたエネルギーが放
電してＩ２が流れ、負荷Ｚ両端の電圧は上昇して、Ｖ４
は徐々に低下していく。

【００１１】トランスＴＲの磁束が全てなくなるとＶ６
が低レベルになり、ＦＦ１はセットされてＶ７が高レベ
ルになる。負荷Ｚにはエネルギーが供給されなくなるの
でその両端電圧は徐々に低下し、それに応じてＶ４が上
昇する。

【００１２】コンパレータＣＳＣＭＰ＊はヒステリシス
コンパレータであるためにＶ４とＶ３の差がヒステリシ
ス幅Ｖｈｙｓに達するまでＶ５は高レベルを維持し、フ
リップフロップＦＦ２をリセットし続ける。ＳＷの寄生
容量と１次巻き線Ｌ１の共振現象によってＶ６は振動す
るが、フリップフロップＦＦ２がリセットされているの
で、ＳＷはオフ状態を維持する。

【００１３】このように、ＳＷが不必要なオン・オフを
することがなくなるので、軽負荷時または無負荷時の損
失を低減することができる。

【００１４】

【発明が解決しようとする課題】しかしながら、このよ
うなスイッチング電源装置には次のような課題があっ
た。

【００１５】図５に示した電源やバイアス回路はスイッ
チング電源装置が待機中であっても電力を消費する。こ
れらのバイアスはスイッチング電源装置が通常動作時に
必要とされる性能に基づいて設定されるので、待機中は
過剰性能になり、必要以上に電力を消費してしまうとい
う課題があった。近年、各種法規制が厳しくなり、従来
許されていた電力消費も許容されなくなってきた。その
ため、待機中の電力消費を低減する要求が強くなってき
た。

【００１６】従って本発明が解決しようとする課題は、
待機中の消費電力を低減することができるスイッチング
電源装置を提供することにある。

【００１７】

【課題を解決するための手段】このような課題を解決す
るために、本発明のうち請求項１記載の発明は、トラン
スＴＲの１次側Ｌ１に流れる電流をスイッチング素子Ｓ
Ｗで制御し、このトランスの２次側Ｌ２に誘起する電圧
と所定の基準電圧Ｖｒｅｆとの差電圧を誤差増幅器で検
出して、この誤差増幅器ＥＡの出力電圧に基づいてスイ
ッチング素子ＳＷを制御する構成のスイッチング電源装
置であって、２種類のバイアス値を選択して供給するこ
とができるバイアス回路２を有し、トランスＴＲの磁束
が第１の値以下になってから誤差増幅器ＥＡの出力が第
２の値になるまでの間、バイアス回路２により低減され
た第１のバイアス電流を供給し、その他の期間に前記第
１のバイアス電流よりも大きい第２のバイアス電流を供
給するようにしたものである。消費電力を低減すること
ができる。

【００１８】請求項２記載の発明は、請求項１記載の発
明において、トランスＴＲの磁束が前記第１の値以下に
なったことを表す信号と、誤差増幅器ＥＡの出力が前記
第２の値以下であることを表す信号の論理積を演算し、
この論理積の値によってバイアス回路２の出力バイアス
電流値を選択するようにしたものである。

【００１９】請求項３記載の発明は、請求項２記載の発
明において、トランスＴＲの２次側Ｌ２の電圧値と所定
の基準電圧Ｖｔを比較するコンパレータＴＲＣＭＰと、
このコンパレータＴＲＣＭＰの出力によってセットされ
スイッチング素子ＳＷを制御する信号によってリセット
されるフリップフロップＦＦ１とを有し、このフリップ
フロップＦＦ１の出力をトランスＴＲの磁束が前記第１
の値以下になったことを表す信号として用いるようにし
たものである。

【００２０】請求項４記載の発明は、請求項２または請
求項３記載の発明において、誤差増幅器ＥＡの出力とト
ランスＴＲの１次側Ｌ１に流れる電流に関連する信号を
比較するヒステリシスコンパレータＣＳＣＭＰ＊を有
し、このヒステリシスコンパレータＣＳＣＭＰ＊の出力
を誤差増幅器ＥＡの出力が前記第２の値以上になったこ
とを表す信号として用いるようにしたものである。

【００２１】請求項５記載の発明は、請求項１ないし請
求項４記載の発明において、バイアス回路２は前記第１
のバイアス電流を出力する第１のバイアス電流出力部３
と、この第１のバイアス電流よりも大きいバイアス電流
を出力する第２のバイアス電流出力部５とを具備し、前
記第１のバイアス電流を出力するときは第１のバイアス
電流出力部３のみを動作させ、前記第２のバイアス電流
を出力するときは第１のバイアス電流出力部３と第２の
バイアス電流出力部５を同時に動作させて、これらのバ
イアス電流出力部が出力するバイアス電流を加算して出
力するようにしたものである。簡単に構成できる。

【００２２】請求項６記載の発明は、請求項５記載の発
明において、第１のバイアス電流出力部３および第２の
バイアス電流出力部５はカレントミラー回路で構成され
ていることを特徴としたものである。ＩＣ化が容易であ
る。

【００２３】請求項７記載の発明は、請求項５または請
求項６記載の発明において、バイアス回路２は外部信号
によって制御される電流加算スイッチ４を具備し、この
電流加算スイッチ４によって第２のバイアス電流出力部
５の動作を制御するようにしたものである。

【００２４】

【発明の実施の形態】以下に、図に基づいて本発明を詳
細に説明する。図１は本発明の一実施例を示す構成図で
ある。なお、図４と同じ要素には同一符号を付し、説明
を省略する。図１において、１はアンドゲート、２は図
５の５０と同様に図１の回路、すなわちスイッチング電
源装置の制御回路の各部にバイアスを供給するバイアス
回路である。

【００２５】アンドゲート１にはフリップフロップＦＦ
１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５が
入力され、これらの論理積Ｖ８をバイアス回路２に出力
する。バイアス回路２には通常動作時のバイアスと待機
時のバイアスを選択して供給する機能があり、アンドゲ
ート１の出力Ｖ８によってこれらのバイアスを選択し
て、制御回路のしかるべき部分にバイアス電流を供給す
る。

【００２６】次に、図２を用いてこの実施例の動作を説
明する。図２のＶ１〜Ｖ７，Ｉ１、Ｉ２は図６と同じな
ので、説明を省略する。アンドゲート１の出力Ｖ８はＶ
５とＶ７の両方が高レベルの時に高レベルになる。

【００２７】Ｖ６はトランスＴＲの磁束がなくなったと
きに低レベルになり、フリップフロップＦＦ１をセット
する。また、このフリップフロップＦＦ１はスイッチン
グ素子ＳＷをオンにする信号でリセットされるので、フ
リップフロップＦＦ１の出力Ｖ７が高レベルであること
はトランスＴＲに磁束がないことを示している。なお、
トランスＴＲの磁束は小さい値なら必ずしもゼロでなく
てもよい。

【００２８】また、Ｖ５は誤差増幅器ＥＡの出力Ｖ４が
所定の値になったとき、すなわち負荷Ｚ両端の電圧がＶ
ｒｅｆより所定の値だけ下がったときに低レベルにな
る。なお、このときスイッチング素子ＳＷはオフなの
で、Ｖ３＝０である。ＣＳＣＭＰ＊はヒステリシスコン
パレータなので、Ｖ３＝Ｖ４になったときにＶ５は高レ
ベルに戻る。従って、Ｖ５は誤差増幅器ＥＡの出力Ｖ４
が所定の値になるまでの間高レベルを維持していると言
える。

【００２９】このＶ５とＶ７の論理積をアンドゲート１
で演算しているので、アンドゲート１の出力Ｖ８はトラ
ンスＴＲの２次側磁束がなくなってから誤差増幅器の出
力が所定の値以下になるまでの間（バースト期間）高レ
ベルを維持することになる。

【００３０】すなわち、アンドゲート１はバースト期間
を検出する検出器として動作する。このバースト期間の
間バイアス回路２はバイアス電流値を低減して図１回路
の所定の場所に供給する。また、バースト期間でない期
間、すなわちＶ８が低レベルのときは通常のバイアス電
流を供給するようにする。

【００３１】出力電流が少ない待機時においては、バー
スト期間とそうでない期間のデューティ比はほぼ１００
％である。従って、バイアス電流の値はほぼ低減された
電流値になる。そのため、例えば図１に示すような制御
回路の消費電流値が従来例では２．６ｍＡであったもの
が、本実施例によると１．６ｍＡになり、約６２％に削
減することができる。

【００３２】図３にバイアス回路２の構成の一例を示
す。このバイアス回路は２つのカレントミラーと１つの
電流加算スイッチで構成されている。図３において、３
はバースト期間、すなわちバイアス電流を低減するとき
に用いる低減時用カレントミラーであり第１のバイアス
電流出力部として動作する。５はバースト期間でない通
常時に用いる通常動作用カレントミラーであり、第２の
バイアス電流出力部として動作する。４は通常動作用カ
レントミラー５の動作を制御する電流加算スイッチであ
る。なお、Ｖ８はアンドゲート１の出力を表している。

【００３３】Ｖ８が高レベル、すなわちバースト期間で
は電流加算スイッチ４は通常動作用カレントミラー５の
動作を停止させる。そのため、低減時用カレントミラー
３のみが動作し、低減されたバイアス電流が供給され
る。Ｖ８が低レベルになると電流加算スイッチ４は通常
動作用カレントミラー５を動作させる。

【００３４】そのため、通常動作用カレントミラー５と
低減時用カレントミラー３の両方が動作し、これらの出
力電流の加算値がバイアス電流として供給される。その
ため、制御回路には十分なバイアス電流が供給される。

【００３５】なお、この実施例ではフリップフロップＦ
Ｆ１の出力Ｖ７とコンパレータＣＳＣＭＰ＊の出力Ｖ５
の論理積をアンドゲート１で求めてバースト期間を検出
するようにしたが、これに限られるものではない。要
は、トランス２次側の磁束が少なくなってから誤差増幅
器ＥＡの出力が所定の値になるまでの間のバースト期間
を検出できる構成であればよい。

【００３６】また、バイアス回路１の構成は図３構成に
限定されるものではない。少なくとも２種類のバイアス
電流を供給できる回路であって、これらのバイアス電流
を外部信号で選択できる構成であればよい。

【００３７】

【発明の効果】以上説明したことから明らかなように、
本発明によれば、次の効果が期待できる。 請求項１の
発明によれば、トランスＴＲの１次側Ｌ１に流れる電流
をスイッチング素子ＳＷで制御し、このトランスの２次
側Ｌ２に誘起する電圧と所定の基準電圧Ｖｒｅｆとの差
電圧を誤差増幅器で検出して、この誤差増幅器ＥＡの出
力電圧に基づいてスイッチング素子ＳＷを制御する構成
のスイッチング電源装置であって、２種類のバイアス値
を選択して供給することができるバイアス回路２を有
し、トランスＴＲの磁束が第１の値以下になってから誤
差増幅器ＥＡの出力が第２の値になるまでの間バイアス
回路２により低減された第１のバイアス電流を供給し、
その他の期間に前記第１のバイアス電流よりも大きい第
２のバイアス電流を供給するようにした。

【００３８】バースト期間にはバイアス電流を少なくす
るので、消費電力を低減することができるという効果が
ある。特に、負荷に流れる電流がほとんどない待機時で
はバースト期間の占める割合が非常に大きいので、消費
電力の低減効果が大きい。また、簡単な構成でバースト
期間のバイアス電流を低減できるので、コストアップの
要因にならないという効果もある。

【００３９】請求項２記載の発明によれば、請求項１記
載の発明において、トランスＴＲの磁束が前記第１の値
以下になったことを表す信号と、誤差増幅器ＥＡの出力
が前記第２の値以下であることを表す信号の論理積を演
算し、この論理積の値によってバイアス回路２の出力バ
イアス電流値を選択するようにした。アンドゲートだけ
でバースト期間を検出することができるので、構成が簡
単になり、低コストで実現できるという効果がある。

【００４０】請求項３記載の発明によれば、請求項２記
載の発明において、トランスＴＲの２次側Ｌ２の電圧値
と所定の基準電圧Ｖｔを比較するコンパレータＴＲＣＭ
Ｐと、このコンパレータＴＲＣＭＰの出力によってセッ
トされスイッチング素子ＳＷを制御する信号によってリ
セットされるフリップフロップＦＦ１とを有し、このフ
リップフロップＦＦ１の出力をトランスＴＲの磁束が前
記第１の値以下になったことを表す信号として用いるよ
うにした。

【００４１】従来のスイッチング電源の制御回路に内蔵
されている回路をほとんどそのまま利用できるので、構
成が簡単になり、かつコストアップにならないという効
果がある。

【００４２】請求項４記載の発明によれば、請求項２ま
たは請求項３記載の発明において、誤差増幅器ＥＡの出
力とトランスＴＲの１次側Ｌ１に流れる電流に関連する
信号を比較するヒステリシスコンパレータＣＳＣＭＰ＊
を有し、このヒステリシスコンパレータＣＳＣＭＰ＊の
出力を誤差増幅器ＥＡの出力が前記第２の値以下である
ことを表す信号として用いるようにした。

【００４３】従来のスイッチング電源の制御回路に内蔵
されている回路をほとんどそのまま利用できるので、構
成が簡単になり、かつコストアップにならないという効
果がある。

【００４４】請求項５記載の発明によれば、請求項１な
いし請求項４記載の発明において、バイアス回路２は前
記第１のバイアス電流を出力する第１のバイアス電流出
力部３と、この第１のバイアス電流よりも大きいバイア
ス電流を出力する第２のバイアス電流出力部５とを具備
し、前記第１のバイアス電流を出力するときは第１のバ
イアス電流出力部３のみを動作させ、前記第２のバイア
ス電流を出力するときは第１のバイアス電流出力部３と
第２のバイアス電流出力部５を同時に動作させて、これ
らのバイアス電流出力部が出力するバイアス電流を加算
して出力するようにした。

【００４５】第２のバイアス電流出力部の動作・不動作
を行うだけでバイアス電流を変えることができるので、
構成および制御が簡単になるという効果がある。

【００４６】請求項６記載の発明によれば、請求項５記
載の発明において、第１のバイアス電流出力部３および
第２のバイアス電流出力部５はカレントミラー回路で構
成されていることを特徴とした。簡単な回路構成でバイ
アス電流出力部を構成でき、２つのバイアス電流出力部
の連携およびＩＣ化が容易になるという効果がある。

【００４７】請求項７記載の発明によれば、請求項５ま
たは請求項６記載の発明において、バイアス回路２は外
部信号によって制御される電流加算スイッチ４を具備
し、この電流加算スイッチ４によって第２のバイアス電
流出力部５の動作を制御するようにした。構成が簡単に
なり、かつ制御が容易になるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】本発明の動作を示す特性図である。

【図３】バイアス回路の構成図である。

【図４】従来のスイッチング電源装置の構成図である。

【図５】制御回路の電源とバイアスを供給する回路の構
成図である。

【図６】従来のスイッチング電源装置の動作を示す特性
図である。

【符号の説明】

１ アンドゲート ２ バイアス回路 ３ 低減時用カレントミラー ４ 電流加算スイッチ ５ 通常動作用カレントミラー １０ 磁束検出回路 ＥＡ 誤差増幅器 Ｚ 負荷 ＣＳＣＭＰ＊、ＴＲＣＭＰ コンパレータ ＦＦ１ フリップフロップ ＴＲ トランス

Claims (7)

【特許請求の範囲】
1. 【請求項１】トランスの１次側に流れる電流をスイッチ
   ング素子で制御し、このトランスの２次側に誘起する電
   圧と所定の基準電圧との差電圧を誤差増幅器で検出し
   て、この誤差増幅器の出力電圧に基づいて前記スイッチ
   ング素子を制御する構成のスイッチング電源装置におい
   て、 ２種類のバイアス値を選択して供給することができるバ
   イアス回路を有し、前記トランスの磁束が第１の値以下
   になってから前記誤差増幅器の出力が第２の値になるま
   での間、前記バイアス回路により低減された第１のバイ
   アス電流を供給し、その他の期間に前記第１のバイアス
   電流よりも大きい第２のバイアス電流を供給するように
   したことを特徴とするスイッチング電源装置。
2. 【請求項２】前記トランスの磁束が前記第１の値以下に
   なったことを表す信号と、前記誤差増幅器の出力が前記
   第２の値以下であることを表す信号の論理積を演算し、
   この論理積の値によって前記バイアス回路の出力バイア
   ス電流値を選択するようにしたことを特徴とする請求項
   １記載のスイッチング電源装置。
3. 【請求項３】前記トランスの２次側の電圧値と所定の基
   準電圧を比較するコンパレータと、このコンパレータの
   出力によってセットされ前記スイッチング素子を制御す
   る信号によってリセットされるフリップフロップとを有
   し、このフリップフロップの出力を前記トランスの磁束
   が前記第１の値以下になったことを表す信号として用い
   るようにしたことを特徴とする請求項２記載のスイッチ
   ング電源装置。
4. 【請求項４】前記誤差増幅器の出力と前記トランスの１
   次側に流れる電流に関連する信号を比較するヒステリシ
   スコンパレータを有し、このヒステリシスコンパレータ
   の出力を前記誤差増幅器の出力が前記第２の値以下であ
   ることを表す信号として用いるようにしたことを特徴と
   する請求項２または請求項３記載のスイッチング電源装
   置。
5. 【請求項５】前記バイアス回路は前記第１のバイアス電
   流を出力する第１のバイアス電流出力部と、この第１の
   バイアス電流よりも大きいバイアス電流を出力する第２
   のバイアス電流出力部とを具備し、前記第１のバイアス
   電流を出力するときは前記第１のバイアス電流出力部の
   みを動作させ、前記第２のバイアス電流を出力するとき
   は前記第１のバイアス電流出力部と前記第２のバイアス
   電流出力部を同時に動作させて、これらのバイアス電流
   出力部が出力するバイアス電流を加算して出力するよう
   にしたことを特徴とする請求項１ないし請求項４記載の
   スイッチング電源装置。
6. 【請求項６】前記第１のバイアス電流出力部および前記
   第２のバイアス電流出力部はカレントミラー回路で構成
   されていることを特徴とする請求項５記載のスイッチン
   グ電源装置。
7. 【請求項７】前記バイアス回路は外部信号によって制御
   される電流加算スイッチを具備し、この電流加算スイッ
   チによって前記第２のバイアス電流出力部の動作を制御
   するようにしたことを特徴とする請求項５または請求項
   ６記載のスイッチング電源装置。