JP2003302928A

JP2003302928A - プラズマ表示装置およびその駆動回路、並びに駆動方法

Info

Publication number: JP2003302928A
Application number: JP2002110092A
Authority: JP
Inventors: Hironobu Abe; 浩信安倍; Shigeru Kojima; 繁小島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-04-12
Filing date: 2002-04-12
Publication date: 2003-10-24

Abstract

(57)【要約】【課題】画素数が増大しても高輝度、高階調の表示が
可能なプラズマ表示装置およびその駆動回路、並びに駆
動方法を提供する。【解決手段】データドライバは、アドレス電極に、デ
ータパルスＰd ，電荷保持パルスＰh の２種類の電圧信
号を重畳して印加する。データパルスＰd は、アドレス
電極と走査電極の間で放電を開始させるための駆動電圧
であり、パルス幅は従来より狭く、例えば１μｓｅｃ以
下である。電圧値Ｖd は、走査パルスとの和が放電開始
電圧よりも高くなるように設定されている。電荷保持パ
ルスＰh は、データパルス印加により開始される放電を
画素領域の内部の荷電粒子を所定量とするまで持続させ
るように電界を保持するための駆動電圧である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、交流プラズマ放電
を利用して表示を行うプラズマ表示装置、およびその駆
動回路、並びに駆動方法に関する。

【０００２】

【従来の技術】プラズマディスプレイ（ＰＤＰ：Plasma
Display Panel) は、従来、テレビジョン受像機やコン
ピュータ用ディスプレイにおいて広く用いられてきた陰
極線管（ＣＲＴ）では実現が難しいとされる薄型・大画
面化が可能であり、特に大型ディスプレイへの今後の展
開が期待されている。

【０００３】図８は、従来のＡＣ型プラズマ表示装置の
表示パネルの構成を表している。この表示パネル１００
は、前面ガラス基板１０１と背面ガラス基板１０２とが
対向配置された構造を有し、表示面側の前面ガラス基板
１０１上には、発光表示のための放電を行う電極対１０
７（維持電極１０７Ｘ，走査電極１０７Ｙ）が複数形成
されている。この電極１０７Ｘ，１０７Ｙは、放電ギャ
ップを介して並列しており、それぞれに電気抵抗を低減
するためのバス電極１１０Ｘ，１１０Ｙが一体的に付設
されている。また、その上には、誘電体層１０８，保護
層１０９が順に形成されている。

【０００４】一方、背面ガラス基板１０２の上には、複
数のアドレス電極１０３が電極対１０７と交差する方向
に配列するように形成されている。アドレス電極１０３
の上には誘電体層１０４が形成され、更にその上に、各
アドレス電極１０３毎に空間を仕切るための隔壁１０５
が形成されている。隔壁１０５の間には、赤（Ｒ;Re
d），緑（Ｇ;Green）および青（Ｂ;Blue ）の３原色の
蛍光体１０６が周期的に塗布形成されている。

【０００５】こうした前面ガラス基板１０１と背面ガラ
ス基板１０２に挟まれた放電空間は、周縁部において気
密封止され、放電ガスで満たされている。ここで、維持
電極１０７Ｘ，走査電極１０７Ｙに所定の電圧を印加す
ると、電極対１０７の間のガス中にプラズマ放電が生じ
る。このプラズマからは紫外線が放射されるが、これが
蛍光体１０６に当たることで画素が発光するようになっ
ている。

【０００６】図９は、表示パネル１００における電極構
造を示す平面図である。ここでは、維持電極１０７Ｘ，
走査電極１０７Ｙが各ｎ本（Ｘ₁，Ｙ₁，Ｘ₂，Ｙ₂，
・・・，Ｘ_n，Ｙ_n）、アドレス電極１０３がｍ本（Ａ
₁，Ａ₂，・・・，Ａ_m）設けられており、電極対１０
７とアドレス電極１０３とが交差して、同図に点線で示
したように、各交点を画素とするｍ×ｎドットのマトリ
クスを構成している。このプラズマ表示装置は、表示パ
ネル１００に接続された駆動回路から各電極に駆動パル
スが供給されることにより動作し、画素毎のＯＮ／ＯＦ
Ｆ（発光／非発光）の制御は通常３段階で行われる。各
動作期間は、動作内容にちなんでリセット期間，アドレ
ス期間およびサスティン（放電維持）期間と呼ばれる。
選択消去方式を例にとると、画素を構成する３電極に
は、図１０（Ａ）〜（Ｃ）に示したような電圧波形が印
加される。

【０００７】リセット期間では、全ての電極１０７Ｘ，
１０７Ｙの対間で放電させ、全画素領域内に壁電荷を一
様に蓄積させることにより、それ以前に各画素に蓄積さ
れた情報を全消去して画面全体を均一な荷電状態とす
る。

【０００８】次のアドレス期間では、壁電荷の有無によ
り２値状態を形成し、発光させる画素を選択する。すな
わち、走査電極１０７Ｙ（Ｙ₁，Ｙ₂，・・・，Ｙ_n）
に対しては、所定のタイミングで順次走査パルスを印加
する。同時に、ｍ本の全アドレス電極１０３（Ａ₁，Ａ
₂，・・・，Ａ_m）それぞれには、電圧印加された走査
電極１０７Ｙとの組合せにより選択される画素の発光／
非発光に応じた（この場合では非発光画素に対して）デ
ータパルスを、走査電極１０７Ｙ側の走査タイミングに
合わせて印加してゆく。その結果、非発光の画素では、
放電が生じ、壁電荷が消去される。この動作を、データ
書き込みという。

【０００９】次に、サスティン期間では、全画素におけ
る電極１０７Ｘ，１０７Ｙの対に、交流パルス電圧を印
加する。このとき、壁電荷が残っている画素のみが選択
的に放電開始電圧に達して放電が発生・維持され、期間
中、発光が継続される。

【００１０】こうしてＰＤＰはディジタル制御のもとに
発光表示を行うようになっており、駆動方式としてはサ
ブフィールド法が一般的に用いられる。サブフィールド
法は、１フィールドの表示画面をいくつかのサブフィー
ルドに時分割し、発光時間の時間幅変調により明るさの
階調を表す方式である。これによれば、図１１に示した
ように、１フィールドの表示期間（16.7msec）がＮビッ
トの画像データのビット桁に応じて重み付けされ、それ
ぞれ２^k回（ｋ＝０〜Ｎー１）発光させるＮ個のサブフ
ィールドに分割される。例えば、１画素あたりの画像デ
ータを８ビットとすると、１フィールドの表示期間はサ
ブフィールドＳＦ１〜ＳＦ８に分割され、各サブフィー
ルドＳＦ１〜ＳＦ８のサスティン期間における発光回数
は順に２ ⁰(1) ，２¹(2)，２²(4)，・・・，２⁷(128)回
に設定される。これら８個のサブフィールドのオン／オ
フを組み合わせると０〜２５５回の各回数で発光させる
ことができ、２５６階調で表示が行われる。

【００１１】

【発明が解決しようとする課題】最近では、こうした平
面型のプラズマ表示装置はほぼ実用化の域に達している
が、表示パネルの画素数を増加させようとすると画質を
低下させるおそれがあった。画素数、特に垂直方向の画
素数の増加は、走査電極の増分に伴い、上述のアドレス
期間を長くする。その結果、各サブフィールドにおける
サスティン期間は相対的に短くなり、表示の輝度が低下
する。従って、走査電極数を増加させてゆくと、サステ
ィン期間が充分に確保されず、暗すぎて適正輝度で表示
することがままならない状況に陥ってしまう。

【００１２】これを、以下に具体例で説明する。１走査
あたりの走査パルスの幅は、一般に２〜３μｓｅｃであ
るので、これを仮に３μｓｅｃとする。また、例えばＶ
ＧＡ(Video Graphics Array;画素数640 ×480)の表示パ
ネルでは走査電極が４８０本あるので、一回のアドレス
期間は４８０×３＝１４４０（μｓｅｃ）となる。これを、２５６階調を実現するために８サブフ
ィールドで駆動するものとすると、１フィールドの画面
を表示させるには、１４４０（μｓｅｃ）×８≒１１．５（ｍｓｅｃ）のアドレス期間が必要となる。

【００１３】一方、通常のＴＶ信号は、１フィールド分
の画像情報の送信に約１６．７ｍｓｅｃを要する。つま
り、この時間内に１枚の画像表示を完了しなければ、以
下に続く画像を処理しきれなくなる。従って、この１フ
ィールド期間からアドレス期間を差し引いた時間１６．７−１１．５＝５．２（ｍｓｅｃ）が、リセット期間とサスティン期間に費やすことのでき
る時間である。このように、一般的な画素数で表示する
場合であっても、実際にサスティン期間はアドレス期間
よりも短く、充分な時間が充てられているわけではな
い。

【００１４】また、ＸＧＡ(eXtended Graphics Array;
画素数1024×768)の表示パネルでは、同様にしてアドレ
ス期間を見積もると、７６８（ｌｉｎｅ）×３（μｓｅｃ）×８（ＳＦ）≒１
８．４（ｍｓｅｃ）となり、１フィールド１６．７ｍｓｅｃをオーバーして
しまう。これは、２５６階調で表示ができないことを意
味する。

【００１５】そのため、現在商品化されているＰＤＰで
は、階調数を減らす、または図１２のように画面を上下
２つのブロックに分割し、上下２つの走査電極群１０７
Ｙ₁，１０７Ｙ₂を同時に走査してゆくなどの手段を講
じて、アドレス期間の短縮が図られている。

【００１６】前者では、例えば６サブフィールドとして
階調数を２５６から６４に減らすと、アドレス期間は、７６８（ｌｉｎｅ）×３（μｓｅｃ）×６（ＳＦ）≒１
３．８（ｍｓｅｃ）となる。一方、後者では、走査電極の総数は２ｎ本であ
るがｎ本分の走査時間で書き込みが行われ、アドレス期
間は、７６８／２（ｌｉｎｅ）×３（μｓｅｃ）×８（ＳＦ）
≒９．２（ｍｓｅｃ）となり、サスティン期間がようやく確保される。しかし
ながら、階調数を減らす場合、当然画質が劣るために自
然画が表示できず、そのままではＴＶ表示に適用できな
くなるという問題があった。

【００１７】また、画面を２分割する場合は、アドレス
電極１０３Ａ₁，１０３Ａ₂を上下別々に引き出されな
ければならず、電極本数に相まって個々のアドレス電極
に付設する駆動用ＩＣも倍増するが、ＰＤＰ用のＩＣは
高価であり、これによるコスト上昇も問題となってい
た。また、電極数が増大することにより、電極の配線ピ
ッチが小さくなり、表示パネル自身や表示パネルと駆動
回路の接続に用いるフレキシブル基板の歩留まり、さら
にはフレキシブル基板を表示パネルに接続する際の歩留
まりを低下させるおそれがあった。こうした生産上の問
題のほか、この場合には分割画面は互いに独立に駆動さ
れることから、特に動画表示の際に画面の境目で画像の
不連続性が目立つという問題があった。このように、画
面分割による弊害は相当に大きかった。

【００１８】そのほかには、データ書き込み時の駆動パ
ルスの幅を小さくして、走査を早く行うことでアドレス
期間を短縮することが考えられる。しかしながら、アド
レス電極に印加する駆動パルスの幅を短くすると、画素
選択機能が損なわれることがわかっている。これは、画
素空間内のイオンや電荷などが定常状態となる前に放電
が打ち切られてしまうために、放電に十分な時間が与え
られず、画素内に保持される電荷が所定量とならないこ
とによる。その結果、書き込みが不充分な画素は、ＯＮ
／ＯＦＦが不確定な状態となり、サスティン期間におい
て放電したりしなかったりすることがあった。これは、
特に動画表示の際に、ちらつき等の表示ノイズを生じる
原因となっていた。

【００１９】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、画素数が増大しても高輝度、高階調
の表示が可能なプラズマ表示装置およびその駆動回路、
並びに駆動方法を提供することにある。

【００２０】

【課題を解決するための手段】本発明によるプラズマ表
示装置の駆動方法は、画素領域の発光制御を、走査電極
に順に走査電圧を印加してゆくと共に、アドレス電極
に、アドレス電極と走査電極との間で放電を開始させる
ための第１の駆動電圧、および、第１の駆動電圧の印加
により開始される放電を画素領域の内部の荷電粒子を所
定量とするまで持続させるように電界を保持するための
第２の駆動電圧の２種類の電圧を印加することにより行
うものである。

【００２１】本発明によるプラズマ表示装置の駆動回路
は、アドレス電極と走査電極との間で放電を開始させる
ための第１の駆動電圧を生成し、アドレス電極に印加す
る第１の電圧印加手段、および、第１の駆動電圧の印加
により開始される放電を画素領域の内部の荷電粒子を所
定量とするまで持続させるように電界を保持するための
第２の駆動電圧を生成し、アドレス電極に印加する第２
の電圧印加手段を備えたものである。

【００２２】本発明によるプラズマ表示装置は、対向配
置された第１の基板および第２の基板と、第１の基板の
上に並列するように設けられ、走査電圧が印加される走
査電極と、第２の基板の上に走査電極と交差して並列す
るように設けられ、発光制御のための駆動電圧が印加さ
れるアドレス電極と、走査電極とアドレス電極との交差
領域に設けられた画素領域とを備えたプラズマ表示装置
であって、本発明の駆動回路を備えているものである。

【００２３】本発明によるプラズマ表示装置の駆動方法
では、データ書き込みの際に、アドレス電極に対して第
１の駆動電圧を印加してデータ書き込みのための放電を
開始し、第２の駆動電圧を印加して電界を保持形成し、
第１の駆動電圧により生じた放電を持続させる。

【００２４】本発明によるプラズマ表示装置の駆動回路
では、第１の電圧印加手段が、アドレス電極と走査電極
との間で放電を開始させるための第１の駆動電圧を生成
し、第２の電圧印加手段が、第１の駆動電圧の印加によ
り開始される放電を画素領域の内部の荷電粒子を所定量
とするまで持続させるように電界を保持するための第２
の駆動電圧を生成する。

【００２５】本発明によるプラズマ表示装置では、本発
明の駆動回路が備えられ、本発明の駆動方法によって表
示が行われる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２７】〔第１の実施の形態〕図１は、本発明の第
１の実施の形態に係るプラズマ表示装置の概略構成を示
す構成図である。このプラズマ表示装置は、表示パネル
１０と駆動回路からなり、表示パネル１０は従来と同様
に構成されている。すなわち、ｎ本の維持電極１７Ｘ
（Ｘ₁，Ｘ₂，・・・，Ｘ_n）および走査電極１７Ｙ
（Ｙ₁，Ｙ₂，・・・，Ｙ_n）からなる電極対１７と、
ｍ本のアドレス電極１３（Ａ₁，Ａ₂，・・・，Ａ_m）
とが交差し、交点となる各領域を画素とするｍ×ｎのマ
トリクスを構成している。同図では、こうした電極構造
を表示面側から見た様子が表されており、維持電極１７
Ｘ，走査電極１７Ｙはサスティンドライバ２１に、アド
レス電極１３はデータドライバ２２に電気的に接続され
ている。また、駆動回路は、これら表示パネル１０の各
電極に接続され、所定の電圧信号を出力するドライバ２
１，２２のほか、映像信号処理部や制御部などから構成
されている。後者は従来どおりに構成されるため、その
図示および説明は適宜省略する。

【００２８】サスティンドライバ２１は、リセット期
間，サスティン期間のそれぞれに電極対１７ごとにリセ
ットパルス、サスティンパルスを印加すると共に、アド
レス期間には走査電極１７Ｙに走査パルスを印加するよ
うになっている。この走査パルスは、パルス幅が後述の
データパルスＰd とほぼ同じとなっている。

【００２９】また、データドライバ２２は、データパル
スを生成するパルス発生回路２２Ａ、および電荷保持パ
ルスを生成するパルス発生回路２２Ｂを備えており、個
々のアドレス電極１３に対して、パルス発生回路２２
Ａ，２２Ｂによって生成されるデータパルスＰd ，電荷
保持パルスＰh の２種類の電圧信号を重畳して印加する
ようになっている。なお、本実施の形態では、データパ
ルスＰd ，電荷保持パルスＰh がそれぞれ、本発明の
「第１の駆動電圧」，「第２の駆動電圧」に対応し、パ
ルス発生回路２２Ａ，パルス発生回路２２Ｂが、「第１
の電圧印加手段」，「第２の電圧印加手段」に対応して
いる。

【００３０】図２は、データパルスＰd および電荷保持
パルスＰh の形状を説明するための図であり、（Ａ）
は、アドレス期間においてパルスＰd ，パルスＰh が印
加されるアドレス電極１３の電圧波形図、（Ｂ）は、従
来のアドレス期間におけるアドレス電極の電圧波形図で
ある。

【００３１】データパルスＰd は、アドレス電極１３と
走査電極１７Ｙとの間で放電を開始させるための駆動電
圧であり、通常のデータ信号と同様に、映像データから
生成されたＯＮ／ＯＦＦ信号に基づいて、データ書き込
みの場合はＯＮ表示画素、データ消去の場合はＯＦＦ表
示画素に対して出力されるようにパルス発生回路２２Ａ
に制御されている。データパルスＰd の電圧値Ｖd は、
走査パルスの電圧値との和が走査電極１７Ｙとアドレス
電極１３との間における放電開始電圧よりも高くなるよ
うに設定されている。また、データパルスＰd は放電の
きっかけを与えるだけでよいので、そのパルス幅は、従
来の２μｓｅｃ程度よりも狭くすることができる。ここ
では、データパルスＰd のパルス幅は、例えば１μｓｅ
ｃ以下とする。

【００３２】電荷保持パルスＰh は、データパルス印加
により開始される放電を画素領域の内部の荷電粒子を所
定量とするまで持続させるように電界を保持するための
駆動電圧であり、パルス発生回路２２Ｂによって印加さ
れるようになっている。通常、個々のアドレス放電にお
いては、放電を安定して終了させるのに通常は２〜３μ
ｓｅｃかかるが、ここでは、電荷保持パルスＰh をアド
レス期間中、全てのアドレス電極１３に持続的に印加す
ることで、放電を開始した画素領域については放電を持
続させ、安定して終了させるようにしている。また、上
記の理由から、最後列の走査電極１７Ｙを走査してから
２〜３μｓｅｃ、少なくとも１μｓｅｃの間は印加し続
けるようになっている。この電荷保持パルスＰh の電圧
値Ｖh は、走査パルスの電圧値との和が走査電極１７
Ｙ，アドレス電極１３の間の放電開始電圧よりも低くな
るように設定される。

【００３３】次に、このプラズマ表示装置の駆動方法を
説明する。ここでは、サブフィールド法により階調制御
を行い、各サブフィールドにおけるリセット、アドレス
およびサスティンの基本動作は通常通りに行うものとす
る。

【００３４】図３（Ａ）〜（Ｃ）は、本実施の形態の駆
動方法に係る駆動電圧波形（１サブフィールド分）を示
すタイムチャートである。まず、リセット放電を通常と
同様に行う。全ての維持電極１７Ｘ，走査電極１７Ｙ
に、サスティンドライバ２１から正負のパルスを印加
し、各電極対１７間で放電させる。これにより、全ての
画素領域に壁電荷が形成された状態、もしくは、全画素
領域内から電荷が消去された状態のいずれかを均一に形
成する。

【００３５】次いで、アドレッシングを行う。サスティ
ンドライバ２１から走査電極１７Ｙ（Ｙ₁，Ｙ₂，・・
・，Ｙ_n）に走査パルスを印加し、同時に、データドラ
イバ２２からは、アドレス電極１３（Ａ₁，Ａ₂，・・
・，Ａ_m）に、走査タイミングに同期させたデータパル
スＰd と、全ての走査電極１７Ｙを走査する間保持され
る電荷保持パルスＰh とを重畳させて印加する。

【００３６】データパルスＰd は、データ発生回路２２
Ａによって生成され、データ書き込みの場合はＯＮ表示
画素、データ消去の場合はＯＦＦ表示画素のアドレス電
極１３に印加される。データパルスＰd ，走査パルスの
各電圧値が、走査電極１７Ｙ，アドレス電極１３の両極
に電圧がかけられたときにのみ放電開始電圧を超えるよ
うに設定されているので、データパルスＰd が印加され
た画素領域にのみアドレス放電が発生する。これによ
り、表示パネル１０は、画素のうちＯＮ表示画素の領域
内にのみ壁電荷が選択的に形成された状態となる。この
ときの走査パルス，データパルスＰd の幅は共に１μｓ
ｅｃ以下であり、走査は高速で行われる。

【００３７】また、データパルスＰd は１μｓｅｃ以下
という短時間しか印加されず、アドレス放電のきっかけ
となるが、放電を維持することはない。そのかわり、本
実施の形態では、データ発生回路２２Ｂが生成した電荷
保持パルスＰh が、アドレス電極１３に持続的に印加さ
れており、データパルスＰd の印加後の画素領域におい
て放電を維持する、あるいは放電によって生じた電子や
イオン等の粒子の速やかな移動を促すように電界が形成
される。なお、この電荷保持パルスＰh は、最後列の走
査電極１７Ｙが走査されて（最後にデータパルスＰd が
印加されて）から、さらに１μｓｅｃ以上（より具体的
には２〜３μｓｅｃ以上）の所定時間ｔの間印加され
る。これにより、放電は、画素領域内の荷電粒子を所定
量とするまで充分な期間をもって安定的に行われる。す
なわち、選択書き込み方式ではＯＮ表示画素に十分量の
壁電荷が形成され、選択消去方式ではＯＦＦ表示画素か
ら壁電荷が十分に消去されて、中途半端に壁電荷が残存
することが防止される。

【００３８】よって、データ書き込み動作は高速で行わ
れるにもかかわらず、この段階でＯＮ／ＯＦＦが不確定
な状態にある画素の発生は抑制される。

【００３９】次に、通常と同様にサスティン放電を行
う。すなわち、全ての維持電極１７Ｘ，走査電極１７Ｙ
にサスティンドライバ２１からサスティンパルスを印加
し、各電極対１７間で放電させる。ここでは、各画素領
域は、そのＯＮ／ＯＦＦに応じた正規の電荷量を保持し
ているので、異常放電が発生したり、ＯＮ表示画素で放
電しなかったりすることが防止される。よって、ちらつ
き等の表示ノイズの発生が抑制される。

【００４０】このように本実施の形態においては、放電
を開始させるために短時間印加されるデータパルスＰd
と、放電を維持するために充分に長い時間印加される電
荷保持パルスＰh の２種類のパルスをアドレス電極１３
に重畳して印加してアドレス放電を行うようにしたの
で、走査電極１７Ｙあたりの走査時間が、データパルス
Ｐd のパルス幅に応じて短縮されるために、アドレス期
間全体を短縮することができる。よって、相対的にサス
ティン期間を延長し、表示輝度を向上させることが可能
となる。また、アドレス期間の短縮分だけ表示パネル１
０の走査電極数を増加させることができ、より画素数の
多い表示パネルであっても、高い輝度や階調を犠牲にす
ることなく表示を行うことができる。また、ここでは、
データパルスＰd の幅を短くして走査するにも関わら
ず、電荷保持パルスＰh によって所定量の壁電荷が正規
の領域に安定して形成され、画素のＯＮ／ＯＦＦが適正
に確定されることから、ちらつき等のノイズのない表示
を行うことができる。このように、データパルスＰd と
電荷保持パルスＰh に従来のデータパルスの機能を分担
させることにより、高速なアドレッシングと、画素領域
の安定した電荷制御とを両立することができる。

【００４１】さらに、ここでは、表示パネル１０は従来
と同様に構成されているので、データドライバ２２をパ
ルス発生回路２２Ａ，２２Ｂにて構成するようにした以
外に従来からの変更点がなくて済む。

【００４２】〔第２の実施の形態〕図４は、本発明の第
２の実施の形態に係るプラズマ表示装置の概略構成を示
す構成図であり、図５は、このプラズマ表示装置の表示
パネルの構成を示している。この表示パネル３０は、従
来は画素ごとに１本であったアドレス電極が、２本以上
の所定本数で組をなすように設けられているものであ
る。なお、本実施の形態のプラズマ表示装置では、第１
の実施の形態と同様の構成要素には同一の符号を付すも
のとし、本実施の形態において第１の実施の形態と同様
の作用効果については、その説明を適宜省略する。

【００４３】表示側に位置する前面ガラス基板３１は、
高い透明性を有する必要があり、例えば高歪点ガラスや
ソーダライムガラスが用いられる。前面ガラス基板３１
の上には、維持電極３７Ｘ，走査電極３７Ｙからなる複
数の電極対３７が並列するように設けられている。これ
ら電極対３７は、例えばＩＴＯ（Indium-Tin Oxide）か
らなる透明電極であり、それぞれの側縁にバス電極が付
設されている。また、その上には、例えばＳｉＯ₂から
なる誘電体層３８，ＭｇО（酸化マグネシウム）からな
る保護層３９が順に設けられている。

【００４４】一方の背面ガラス基板３２もまた、高歪点
ガラスやソーダライムガラスを板状に形成したものであ
る。ここでは、この背面ガラス基板３２上に、例えばＡ
ｌ（アルミニウム）などの金属薄膜からなる２本のアド
レス電極３３Ａ，３３Ｂが、画素単位に組をなすように
配設されている。こられアドレス電極３３Ａ，３３Ｂ
は、延長方向が電極対３７の延長方向と直交してマトリ
クスを構成するように設けられ、その交点が画素領域を
形成している。

【００４５】アドレス電極３３Ａ，３３Ｂの上には、例
えばＳｉＯ₂（二酸化珪素）からなる誘電体層３４が設
けられ、さらに誘電体層３４の上には、放電空間を各ア
ドレス電極３３Ａ，３３Ｂの組毎に区画するための隔壁
３５が設けられている。この隔壁３５は、例えば断面が
台形状であり、主として低融点ガラスにより形成されて
いる。これら隔壁３５の間には、隔壁３５の側面および
誘電体層３４の露出面上に蛍光体３６が設けられてい
る。

【００４６】このように構成された前面ガラス基板３１
と背面ガラス基板３２は、その間に放電空間を介して対
向配置され、周縁部においてスペーサ（図示せず）を介
して気密封止されている。放電空間には放電ガスが封入
されており、隔壁３５により区切られた放電空間は、個
々の放電セルを構成すると共に画素単位で発光するよう
になっている。放電ガスとしては、例えばＨｅ，Ｎｅ，
Ａｒ，Ｘｅ，Ｋｒの希ガスのうちの１種以上が用いら
れ、ＮｅとＸｅの混合ガスあるいはＸｅのみからなるガ
スが好ましい。放電ガス圧は、放電を行う維持電極３７
Ｘ、３７Ｙおよびアドレス電極３３Ａ，３３Ｂの相互間
距離とも関係して、高輝度、高効率の放電を安定して行
うことが可能な圧力に設定される。この表示パネル３０
は、各画素領域ごとにアドレス電極３３Ａ，３３Ｂの２
本をパターン形成することを除けば、従来と同様にして
製造することができる。

【００４７】ここで、維持電極３７Ｘ，走査電極３７Ｙ
は、第１の実施の形態と同様にサスティンドライバ２１
に接続され、同様にパルス印加されるようになってい
る。

【００４８】また、アドレス電極３３Ａには、パルス発
生回路４２Ａにより生成されるデータパルスＰd をデー
タドライバ４２から印加されるようになっている。すな
わち、データドライバ４２，パルス発生回路４２Ａは、
従来のデータドライバと同様の構成とされる。さらに、
アドレス電極３３Ｂには、パルス発生回路４２Ｂにより
生成される電荷保持パルスＰh が印加されるようになっ
ている。従って、本実施の形態では、画素単位にデータ
パルスＰd ，電荷保持パルスＰh が印加されるものの、
これらのパルスはそれぞれ、相異なるアドレス電極３３
Ａ，３３Ｂに印加される。なお、本実施の形態では、パ
ルス発生回路４２Ａ，パルス発生回路４２Ｂがそれぞ
れ、「第１の電圧印加手段」，「第２の電圧印加手段」
に対応している。

【００４９】次に、このプラズマ表示装置の駆動方法を
説明する。

【００５０】図６（Ａ）〜（Ｄ）は、本実施の形態の駆
動方法に係る駆動電圧波形（１サブフィールド分）を示
すタイムチャートである。本実施の形態においても、リ
セット期間・サスティン期間の各動作は、従来と同様に
行われる。ただし、アドレス期間については、サスティ
ンドライバ２１から走査電極１７Ｙ（Ｙ₁，Ｙ₂，・・
・，Ｙ_n）に走査パルスを印加すると同時に、データド
ライバ４２からアドレス電極３３Ａ（Ａ₁，Ａ₂，・・
・，Ａ_m）に、走査タイミングに同期させたデータパル
スＰd を印加して、データの書き込みが行われる。この
ときの走査パルス，データパルスＰd の幅は共に１μｓ
ｅｃ以下であり、走査は高速で行われる。さらに、全て
の走査電極１７Ｙを走査する間にわたって、パルス発生
回路４２Ｂからアドレス電極３３Ｂ（Ｂ₁，Ｂ₂，・・
・，Ｂ_m）に電荷保持パルスＰhを印加する。これによ
り、データパルスＰd の印加後の画素領域において放電
が維持され、放電は、画素領域内の荷電粒子を所定量と
するまで充分な期間をもって安定的に行われる。

【００５１】よって、データ書き込み動作は高速で行わ
れるにもかかわらず、この段階でＯＮ／ＯＦＦが不確定
な状態にある画素の発生は抑制される。

【００５２】このように本実施の形態では、画素ごとに
アドレス電極３３Ａ，３３Ｂを有する表示パネル３０を
用い、これらアドレス電極３３Ａ，３３Ｂのそれぞれに
データパルスＰd ，電荷保持パルスＰh の２種類のパル
スを印加してアドレス放電を行うようにしたので、デー
タドライバ４２には従来のアドレス駆動用ＩＣをそのま
ま用い、所定のパルス幅のデータパルスＰd を印加する
ことができる。その他の効果は、上記第１の実施の形態
と同様である。

【００５３】なお、本発明は、上記各実施の形態に限定
されず、種々の変形実施が可能である。例えば、上記第
２の実施の形態では、１本のアドレス電極１３に２種類
のパルスＰd ，Ｐh を重畳して印加するようにしたが、
その場合のドライバの構成は実施の形態に限定されず、
２種の電圧波形を加算した波形を出力する公知の回路構
成方法によって実現される。

【００５４】また、第２の実施の形態では、アドレス電
極３３Ｂは共通電極として１つのパルス発生回路４２Ｂ
に接続されるようにしたが、両者の接続形態は、上記実
施の形態で説明したものに限らず、様々に変形が可能で
ある。例えば、アドレス電極３３Ｂの１本１本に対して
パルス発生回路を別々に接続するようにしてもよい。ま
た、アドレス電極３３Ｂを所定本数ごとに組となし、こ
の組ごとにパルス発生回路を別々に接続するようにして
もよい。

【００５５】また、第２の実施の形態では、アドレス電
極を、相異なるパルスが印加されるアドレス電極３３
Ａ，３３Ｂの２本として説明したが、画素単位に３本以
上の本数を設けるようにしてもよい。その場合、データ
パルス印加用の電極のほかには、全て電荷保持パルスを
印加してもよいし、電荷保持パルスに加え、他の機能を
有するパルスを印加してもよい。さらに、アドレス電極
３３Ａ，３３Ｂは、基板３２の面上に平行に並べられる
ようにしたが、図７に示すように、アドレス電極３３
Ａ，３３Ｂを基板面に垂直方向に設けるようにしても構
わない。

【００５６】

【発明の効果】以上説明したように本発明に係るプラズ
マ表示装置およびその駆動回路によれば、アドレス電極
と走査電極との間で放電を開始させるための第１の駆動
電圧を生成し、アドレス電極に印加する第１の電圧印加
手段、および、第１の駆動電圧の印加により開始される
放電を画素領域の内部の荷電粒子を所定量とするまで持
続させるように電界を保持するための第２の駆動電圧を
生成し、アドレス電極に印加する第２の電圧印加手段を
備えるようにしており、また、本発明によるプラズマ表
示装置の駆動方法によれば、画素領域の発光制御を、走
査電極に順に走査電圧を印加してゆくと共に、アドレス
電極に、アドレス電極と走査電極との間で放電を開始さ
せるための第１の駆動電圧、および、第１の駆動電圧の
印加により開始される放電を前記画素領域の内部の荷電
粒子を所定量とするまで持続させるように電界を保持す
るための第２の駆動電圧の２種類の電圧を印加すること
により行うようにしたので、走査時間が第１の駆動電圧
の印加時間に応じて短縮され、従来、長い時間が必要で
あったアドレス期間全体を短縮することができる。従っ
て、画素数が増大しても高輝度、高階調の表示が可能と
なる。同時に、走査時間を短縮するにも関わらず、第１
の駆動電圧印加後に第２の駆動電圧が印加されることに
よって、所定量の壁電荷が正規の領域に安定して形成さ
れ、画素のＯＮ／ＯＦＦが適正に確定される。従って、
高輝度化と共に、ちらつき等のノイズのない表示を行う
ことが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るプラズマ表示
装置の要部を示す構成図である。

【図２】図１に示したプラズマ表示装置に印加されるパ
ルスの形状を説明するための図であり、（Ａ）はデータ
パルスＰd ，電荷保持パルスＰh の電圧波形図、（Ｂ）
は従来のデータパルスの電圧波形図である。

【図３】図１に示したプラズマ表示装置の駆動シーケン
スを示す電圧波形図である。

【図４】本発明の第２の実施の形態に係るプラズマ表示
装置の要部を示す構成図である。

【図５】図４に示したプラズマ表示装置の表示パネルの
構成を示す部分斜視図である。

【図６】図４に示したプラズマ表示装置の駆動シーケン
スを示す電圧波形図である。

【図７】図４に示したプラズマ表示装置の表示パネルの
変形例に係る表示パネルの構成を表す断面図である。

【図８】従来のプラズマ表示装置の表示パネルの構成を
示す部分斜視図である。

【図９】図８に示したプラズマ表示装置の表示パネルの
概略の電極構造を示す平面構成図である。

【図１０】図８に示したプラズマ表示装置の表示パネル
に入力される電圧波形を示す図である。

【図１１】図８に示したプラズマ表示装置の一般的な駆
動方法を説明するための図である。

【図１２】従来の画面を２分割して駆動されるプラズマ
表示装置の電極構造を示す概略の構成図である。

【符号の説明】

１０，３０…表示パネル、３１…前面ガラス基板、３２
…背面ガラス基板、１３，３３Ａ，３３Ｂ…アドレス電
極、３４…誘電体層、３５…隔壁、３６…蛍光体層、１
７，３７…電極対、１７Ｘ，３７Ｘ…維持電極、１７
Ｙ，３７Ｘ…走査電極、３８…誘電体層、３９…保護
層、２１，４１…サスティンドライバ、２２，４２…デ
ータドライバ、２２Ａ，２２Ｂ，４２Ａ，４２Ｂ…パル
ス発生回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/66 １０１Ｇ０９Ｇ 3/28 ＪＦターム(参考） 5C058 AA11 BA01 BA05 BA07 BA25 BB03 5C080 AA05 BB05 CC03 DD07 DD08 FF01 FF12 HH04 HH06 JJ04 JJ06

Claims

【特許請求の範囲】

【請求項１】対向配置された第１の基板および第２の
基板と、前記第１の基板の上に並列するように設けら
れ、走査電圧が印加される走査電極と、前記第２の基板
の上に前記走査電極と交差して並列するように設けら
れ、発光制御のための駆動電圧が印加されるアドレス電
極と、前記走査電極と前記アドレス電極との交差領域に
設けられた画素領域とを備えたプラズマ表示装置の駆動
方法であって、前記画素領域の発光制御を、前記走査電極に順に走査電圧を印加してゆくと共に、前記アドレス電極に、前記アドレス電極と走査電極との
間で放電を開始させるための第１の駆動電圧、および、
前記第１の駆動電圧の印加により開始される放電を前記
画素領域の内部の荷電粒子を所定量とするまで持続させ
るように電界を保持するための第２の駆動電圧の２種類
の電圧を印加することにより行うことを特徴とするプラ
ズマ表示装置の駆動方法。
【請求項２】前記アドレス電極に、前記第１の駆動電圧として、前記走査電圧との和が前記
走査電極とアドレス電極との間における放電開始電圧よ
りも高い電圧を、前記画素領域の発光／非発光に応じて
単発的に印加すると共に、前記第２の駆動電圧として、少なくとも前記第１の駆動
電圧の印加により開始される放電が前記画素領域の内部
の荷電粒子を所定量とするまでの間、前記走査電圧との
和が前記放電開始電圧よりも低い電圧を持続的に印加す
ることを特徴とする請求項１記載のプラズマ表示装置の
駆動方法。
【請求項３】前記第１の駆動電圧の幅を２μｓｅｃ以
下とすることを特徴とする請求項２記載のプラズマ表示
装置の駆動方法。
【請求項４】前記第２の駆動電圧を、その印加期間が
前記走査電圧を最後列の走査電極に印加してから１μｓ
ｅｃ以上の期間を含むように印加することを特徴とする
請求項２記載のプラズマ表示装置の駆動方法。
【請求項５】前記第１および第２の駆動電圧を、前記
アドレス電極に重畳して印加することを特徴とする請求
項１記載のプラズマ表示装置の駆動方法。
【請求項６】前記アドレス電極が前記発光単位領域ご
とに複数設けられているプラズマ表示装置において、前記第１および第２の駆動電圧を前記アドレス電極に分
配して印加することを特徴とする請求項１記載のプラズ
マ表示装置の駆動方法。
【請求項７】対向配置された第１の基板および第２の
基板と、前記第１の基板の上に並列するように設けら
れ、走査電圧が印加される走査電極と、前記第２の基板
の上に前記走査電極と交差して並列するように設けら
れ、発光制御のための駆動電圧が印加されるアドレス電
極と、前記走査電極と前記アドレス電極との交差領域に
設けられた画素領域とを備えたプラズマ表示装置の駆動
回路であって、前記アドレス電極と前記走査電極との間で放電を開始さ
せるための第１の駆動電圧を生成し、前記アドレス電極
に印加する第１の電圧印加手段、および、前記第１の駆動電圧の印加により開始される放電を前記
画素領域の内部の荷電粒子を所定量とするまで持続させ
るように電界を保持するための第２の駆動電圧を生成
し、前記アドレス電極に印加する第２の電圧印加手段を
備えたことを特徴とするプラズマ表示装置の駆動回路。
【請求項８】前記第１の電圧印加手段は、前記第１の
駆動電圧として、前記走査電圧との和が前記走査電極と
アドレス電極との間における放電開始電圧よりも高いパ
ルス電圧を、前記画素領域の発光／非発光に応じて生成
することを特徴とする請求項７記載のプラズマ表示装置
の駆動回路。
【請求項９】前記第１の駆動電圧のパルス幅は、２μ
ｓｅｃ以下であることを特徴とする請求項８記載のプラ
ズマ表示装置の駆動回路。
【請求項１０】前記第２の電圧印加手段は、前記第２
の駆動電圧として、前記走査電圧との和が前記放電開始
電圧よりも低い電圧を生成し、少なくとも前記第１の駆
動電圧の印加により開始される放電が前記画素領域の内
部の荷電粒子を所定量とするまでの間、持続的に印加す
ることを特徴とする請求項７記載のプラズマ表示装置の
駆動回路。
【請求項１１】前記第２の電圧印加手段は、前記第２
の駆動電圧を、前記走査電圧を最後列の走査電極に印加
してから１μｓｅｃ以上の期間を含む期間に印加するこ
とを特徴とする請求項１０記載のプラズマ表示装置の駆
動回路。
【請求項１２】前記第１および第２の電圧印加手段
は、前記第１および第２の駆動電圧を前記アドレス電極
に重畳して印加するように、共に前記アドレス電極の各
々に電気的に接続されていることを特徴とする請求項７
記載のプラズマ表示装置の駆動回路。
【請求項１３】前記アドレス電極が、前記発光単位領
域ごとに２本以上の所定本数で組をなすように設けられ
ているプラズマ表示装置において、前記第１および第２の電圧印加手段は、前記組をなした
アドレス電極のうち、互いに異なるものに電気的に接続
されていることを特徴とする請求項７記載のプラズマ表
示装置の駆動回路。
【請求項１４】対向配置された第１の基板および第２
の基板と、前記第１の基板の上に並列するように設けら
れ、走査電圧が印加される走査電極と、前記第２の基板
の上に前記走査電極と交差して並列するように設けら
れ、発光制御のための駆動電圧が印加されるアドレス電
極と、前記走査電極と前記アドレス電極との交差領域に
設けられた画素領域とを備えたプラズマ表示装置であっ
て、前記アドレス電極と前記走査電極との間で放電を開始さ
せるための第１の駆動電圧を生成し、前記アドレス電極
に印加する第１の電圧印加手段、および、前記第１の駆動電圧の印加により開始される放電を前記
画素領域の内部の荷電粒子を所定量とするまで持続させ
るように電界を保持するための第２の駆動電圧を生成
し、前記アドレス電極に印加する第２の電圧印加手段を
備えていることを特徴とするプラズマ表示装置。
【請求項１５】前記第１および第２の電圧印加手段
は、前記第１および第２の駆動電圧を前記アドレス電極
に重畳して印加するように、共に前記アドレス電極の各
々に電気的に接続されていることを特徴とする請求項１
４記載のプラズマ表示装置。
【請求項１６】前記アドレス電極は、前記発光単位領
域ごとに２本以上の所定本数で組をなすように設けられ
ており、前記第１および第２の電圧印加手段は、前記組をなした
アドレス電極のうち、互いに異なるものに電気的に接続
されていることを特徴とする請求項１４記載のプラズマ
表示装置。