JP2003303921A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003303921A
JP2003303921A JP2002105207A JP2002105207A JP2003303921A JP 2003303921 A JP2003303921 A JP 2003303921A JP 2002105207 A JP2002105207 A JP 2002105207A JP 2002105207 A JP2002105207 A JP 2002105207A JP 2003303921 A JP2003303921 A JP 2003303921A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor element
tape
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002105207A
Other languages
English (en)
Other versions
JP3831287B2 (ja
Inventor
Masaru Kawakami
勝 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2002105207A priority Critical patent/JP3831287B2/ja
Priority to KR20030011906A priority patent/KR100944285B1/ko
Priority to US10/372,942 priority patent/US6979593B2/en
Priority to TW92104240A priority patent/TWI283457B/zh
Publication of JP2003303921A publication Critical patent/JP2003303921A/ja
Application granted granted Critical
Publication of JP3831287B2 publication Critical patent/JP3831287B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H10P72/7414—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support the auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H10P72/7418—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. a chip mounting substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H10P72/7442—Separation by peeling
    • H10P72/7446—Separation by peeling using a peeling wheel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 極薄ウエハの汚染及び損傷を防止し、極薄ウ
エハから製造した極薄半導体素子の汚染及び損傷を防止
して半導体装置の製造コストの低減を図る。 【解決手段】 縦横に製品形成部を有する配線母基板と
ウエハを用意し、ウエハ主面を保護テープで被い、ウエ
ハ裏面を研磨して１００μｍの厚さの極薄ウエハを形成
し、ダイシングテープに貼った極薄ウエハをダイシング
して極薄半導体素子（チップ）を形成し、ダイシングテ
ープ上のチップをコレットでピックアップして、配線母
基板の各製品形成部に固定し、各半導体素子主面の保護
テープを除去し、ワイヤボンディングし、半導体素子及
びワイヤ等を絶縁性樹脂層で被い、配線母基板の裏面に
バンプ電極を形成し、支持体に貼り付けた配線母基板を
樹脂層共々支持体の途中深さまで切断して複数の半導体
装置を形成し、支持体から各半導体装置を取り外して厚
さ０．５ｍｍ以下の半導体装置を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に、製品形成部が主面に縦横に整列配置
形成される基板（配線母基板）を用い、各製品形成部に
厚さが１００μｍ以下と薄い半導体素子（半導体チッ
プ）を搭載し、半導体素子の各電極と配線母基板の配線
を導電性のワイヤで接続し、配線母基板の主面側を絶縁
性の樹脂層で被い、配線母基板の裏面の配線上にバンプ
電極（突起電極）を形成し、次いで配線母基板を樹脂層
共々製品形成部の境界で切断して薄型の半導体装置を製
造する技術に適用して有効な技術に関する。
【０００２】
【従来の技術】半導体装置（半導体集積回路装置）の製
造技術の一つとして、製品形成部を主面に縦横に整列配
置形成した配線母基板を用い、各製品形成部に半導体素
子を搭載し、半導体素子の各電極と配線母基板の配線を
導電性のワイヤで接続し、配線母基板の主面側を絶縁性
の樹脂層で被い、その後配線母基板を樹脂層共々製品形
成部の境界で切断して半導体装置を製造する技術が知ら
れている。
【０００３】また、特開平１０−２７８３６号公報に
は、配線母基板を使う半導体装置の製造方法ではない
が、機能素子の動作検査を行った後の基板の表面に保護
テープを貼り付け、その後基板の裏面を削り、基板の裏
面にダイシングテープを貼り付け、基板を切断して複数
の機能素子毎に分離してチップ部品を形成し、チップ部
品をダイシングテープからピックアップして所定のパッ
ケージ部材に所定のペースト材を介して搭載し、ペース
ト材を硬化させた後、保護テープを除去する技術が開示
されている。この技術においては、６２０μｍ厚さの基
板をバックグラインドして４００μｍとしている。ま
た、ダイシングテープからチップ部品をピックアップす
る場合、１本の突き上げピンでチップ部品を突き上げる
とともに、平コレットでチップ部品を保持している。
【０００４】
【発明が解決しようとする課題】半導体装置の薄型化か
ら、本出願人においては、厚さが１００μｍ以下となる
半導体素子を組み込んだ厚さ０．５ｍｍ以下の半導体装
置を検討している。この場合、製品形成部を主面に縦横
に整列形成した配線母基板を使用し、製造の最終段階で
配線母基板を縦横に切断して各製品形成部を半導体装置
とする方法を採用している。
【０００５】図１５は本発明に先立って検討した半導体
装置の模式的断面図、図１６は同半導体装置の製造方法
を示すフローチャートである。半導体装置６０は、図１
５に示すように、配線基板構造からなる基板６１と、こ
の基板６１の主面（図中上面）に固定された半導体素子
６２と、半導体素子６２の表面の図示しない電極と基板
６１の主面に形成された図示しない配線を接続する導電
性のワイヤ６３と、半導体素子６２やワイヤ６３等を被
い基板６１の主面に設けられた絶縁性樹脂からなる封止
体６４と、基板６１の裏面に設けられたバンプ電極（突
起電極）６５とからなっている。バンプ電極６５は基板
６１の裏面に設けられた図示しない配線上に形成されて
いる。基板６１の周面および封止体６４の周面はダイシ
ングブレードで切断された面となることから、基板６１
および封止体６４の各周面は各周面毎にそれぞれ同一面
上に位置している。
【０００６】このような半導体装置６０を、例えば、図
１６に示すフローチャートに従って製造する。即ち、半
導体素子になる半導体素子部が主面に縦横に整列形成さ
れた半導体母基板（ウエハ）を用意した後、ウエハの主
面全域に保護テープを貼り付ける（Ｓ３０１）。つぎ
に、７５０μｍの厚さのウエハが１００ｍｍの厚さにな
るようにウエハの裏面を研磨（バックグラインド：Ｂ
Ｇ）する（Ｓ３０２）。
【０００７】つぎに、ウエハから保護テープを剥離し
（Ｓ３０３）、ウエハの裏面にダイシングテープを貼り
付ける（Ｓ３０４）。その後、ダイシングブレードでウ
エハを縦横に切断する（ダイシング：Ｓ３０５）。ダイ
シングブレードによる切断では、半導体素子部の境で切
断を行い、かつ切断はダイシングテープの途中深さとす
る。従って、分離された各半導体素子はダイシングテー
プに支持された状態になっている。
【０００８】つぎに、半導体装置を構成する製品形成部
が主面に縦横に整列形成された配線母基板を用意した
後、ダイシングテープ上の半導体素子を１個ずつピック
アップして前記各製品形成部の半導体素子固定部に運ん
で固定し（チップボンディング：Ｓ３０６）、ついで半
導体素子の電極と配線母基板の配線を導電性のワイヤで
接続する（ワイヤボンディング：Ｓ３０７）。
【０００９】つぎに、半導体素子及びワイヤを被うよう
に配線母基板の主面に絶縁性樹脂層を形成する（樹脂層
形成：Ｓ３０８）。つぎに、配線母基板の裏面にバンプ
電極（突起電極）を形成する（Ｓ３０９）。バンプ電極
は配線母基板の裏面の配線（電極）上に形成する。
【００１０】つぎに、絶縁性樹脂層の主面に支持体を貼
り付けるとともに、ダイシングブレードによって製品形
成部の境界に沿い、かつ配線母基板から絶縁性樹脂層を
経て前記支持体の途中深さまで切断して各製品形成部を
個片化する（Ｓ３１０）。この切断による個片化によっ
て、図１５に示すような半導体装置６０が複数製造され
ることになる。
【００１１】しかし、このような半導体装置の製造方法
では、ウエハの裏面をバックグラインド（研磨）してウ
エハの厚さを１００μｍ以下と従来の４００μｍに比較
して大幅に薄くする。このような極薄ウエハは割れ、欠
けがさらに起き易く、取扱いが難しい。
【００１２】また、チップボンディング工程において、
突き上げ針をダイシングテープの下から突き上げて半導
体素子を浮かせるとともに、降下させるコレットの下面
に半導体素子を真空吸着保持して半導体素子のピックア
ップを行うが、このコレットによる半導体素子の取扱い
において、半導体素子（半導体チップ）が１００μｍ以
下と薄いため、割れ，欠けが発生しやすい。また、直接
コレットの保持面が半導体素子に接触するため、半導体
素子の表面に傷が付きやすくなる。
【００１３】本発明の目的は、極薄の半導体母基板（ウ
エハ）の割れ，欠けを起き難くして半導体装置の製造歩
留りの向上を高めることにある。本発明の他の目的は、
半導体素子の製造及び半導体素子の搭載等半導体素子の
取扱い時の半導体素子の割れ，欠け発生を抑止して安価
な半導体装置を製造する方法を提供することにある。本
発明の前記ならびにそのほかの目的と新規な特徴は、本
明細書の記述および添付図面からあきらかになるであろ
う。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１５】（１）本発明の半導体装置の製造方法にお
いては、半導体母基板（ウエハ）及び製品形成部が主面
に縦横に整列形成された配線母基板をそれぞれ用意し、
ウエハの主面を耐熱性で透明な粘着テープからなる保護
テープで被うとともに、ウエハの裏面を研磨（バックグ
ラインド）してウエハを１００μｍ以下の厚さにし、枠
によって支持されるダイシングテープに裏面を介してウ
エハを貼り付け、ダイシングブレードによってウエハの
主面側を保護テープを含んでダイシングテープの途中深
さまで切断してダイシングテープで支持される複数の半
導体素子（半導体チップ）を形成し、ダイシングテープ
上の半導体素子を真空吸着型のコレットで１個づつピッ
クアップして、半導体母基板の各製品形成部の半導体素
子固定部に運んで固定し、各半導体素子の主面に貼り付
けられている保護テープを除去し、半導体素子の電極と
配線母基板の配線を導電性のワイヤで接続し、半導体素
子及びワイヤ等を被うように配線母基板の主面に絶縁性
樹脂層を形成し、絶縁性樹脂層の主面に支持体を貼り付
けて支持体によって配線母基板を支持させ、ダイシング
ブレードによって製品形成部の境界に沿いかつ配線母基
板から絶縁性樹脂層を経て前記支持体の途中深さまで切
断して各製品形成部を個片化（半導体素子化）し、支持
体から製品形成部を剥がすことによって半導体装置を製
造する。前記絶縁性樹脂層を形成した後、前記配線母基
板の裏面の配線表面に突起電極（バンプ電極）を形成す
る。絶縁性樹脂層の厚さを選択して半導体装置の厚さを
０．５ｍｍ以下に製造する。
【００１６】前記（１）の手段によれば、（ａ）ウエハ
はその主面が保護テープで被われる。従って、ウエハ取
扱い時にウエハの主面が汚染されたり、傷が付いたりし
難くなる。また、保護テープはウエハの主面を保護する
だけでなく強度部材ともなる。この結果、ウエハ取扱い
時に割れ，欠けが起き難くなる。これはバックグライン
ドによってさらに薄くなったウエハにおいてはより効果
的である。
【００１７】（ｂ）ウエハ主面が保護テープで保護され
ていることから、ダイシングブレードによる切断時、表
面の汚染防止が可能となるばかりでなく、切断した縁や
半導体素子部の表面が損傷され難くなる。この結果、半
導体素子の割れ，欠けが起き難くなり、半導体素子の品
質向上及び製造歩留りが向上する。
【００１８】（ｃ）ダイシング後も、半導体素子は保護
テープで主面を保護されていることから、表面の汚染や
傷付きが防止できる。また、保護テープが強度部材とな
ることから、ピックアップ時の突き上げ針による突き上
げや、コレットによる真空吸着保持，搬送及びチップ固
定においても半導体素子は損傷され難くなる。
【００１９】（ｄ）絶縁性樹脂層形成後、配線母基板を
樹脂層とともに切断することから一度に多量の半導体装
置を製造することができ、半導体装置の製造コストの低
減を図ることができる。
【００２０】（ｅ）半導体素子は１００μｍ以下となる
ことから、樹脂層を薄くすることで、製造される半導体
装置の厚さを０．５ｍｍ以下と薄型化できる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００２２】（実施形態１）図１乃至図１４は本発明の
一実施形態（実施形態１）である半導体装置の製造方法
に係わる図である。図１は本実施形態１の半導体装置の
模式的断面図、図２乃至図１４は本実施形態１の半導体
装置の製造方法に係わる図である。
【００２３】図１は本実施形態１の半導体装置の製造方
法によって製造された半導体装置１の模式的断面図であ
る。本実施形態１の半導体装置１は、図１に示すよう
に、配線基板構造からなる基板２と、この基板２の主面
（図中上面）に固定された半導体素子３と、半導体素子
３の表面の図示しない電極と基板２の主面に形成された
図示しない配線を接続する導電性のワイヤ４と、半導体
装置１やワイヤ４等を被うとともに基板２の主面に設け
られた絶縁性樹脂からなる封止体５と、基板２の裏面に
設けられたバンプ電極（突起電極）６とからなってい
る。バンプ電極６は基板２の裏面に設けられた図示しな
い配線上に形成されている。基板２の周面および封止体
５の周面はダイシングブレードで切断された面となるこ
とから、基板２および封止体５の各周面は各周面毎にそ
れぞれ同一面上に位置している。
【００２４】基板２は１００μｍ程度の厚さになり、半
導体素子３は１００μｍ程度の厚さとなり、封止体５の
厚さは２００μｍ程度となり、バンプ電極６の基板２の
裏面からの突出長さは１００μｍ程度になり、半導体装
置１は０．５ｍｍ以下と薄型になっている。
【００２５】このような半導体装置１は、図２のフロー
チャートに示すように、ウエハを用意した後、保護テー
プ貼付（Ｓ１０１）、バックグラインド（Ｓ１０２）、
ダイシングテープ貼付（Ｓ１０３）、ダイシング（Ｓ１
０４）、チップボンディング（Ｓ１０５）、保護テープ
剥離（除去：Ｓ１０６）、ワイヤボンディング（Ｓ１０
７）、樹脂層形成（Ｓ１０８）、バンプ電極形成（Ｓ１
０９）、個片切断（Ｓ１１０）の各工程を経て最終製品
となって製造される。
【００２６】つぎに、前記各工程に沿って半導体装置の
製造方法を説明する。最初に、半導体母基板（ウエハ）
３ａ及び配線母基板２ａを用意する。前記ウエハ３ａ
は、図３に示すように、図示しないが、円形となるとと
もにその一部は直線状に切断されて方向識別用の面（Ｏ
ＦＦ）になっている。また、このＯＦＦに沿って縦横に
半導体素子部が整列形成されている。この半導体素子部
は矩形の半導体素子となる部分であり、所定の回路素子
が形成されている。また、この半導体素子部の主面（図
では上面）には、図示しないが電極が露出している。ウ
エハ２ａは、例えば、７５０μｍの厚さになり、８イン
チの直径となっている。図３で示す点線は裏面研磨（バ
ックグラインド）による最終研磨位置である。
【００２７】一方、前記配線母基板２ａは、図７及び図
８に示すように平面的に見て、周縁の枠部１１と、枠部
１１の内側の一群の製品形成部１２とからなっている。
製品形成部１２は１個の半導体装置１を製造する部分で
あり、図８に示すように、配線母基板２ａの主面におい
て縦横に整列配置形成されている。各製品形成部１２に
おいては、省略してあるが、その主面及び主面の反対面
となる裏面に配線が設けられているとともに、表裏の配
線は配線母基板２ａを貫通するように充填された導体で
電気的に接続されている。主面は半導体素子が固定され
る面であり、裏面はバンプ電極等の外部電極端子が形成
される面である。配線母基板２ａは、ガラスエポキシ樹
脂基板等の樹脂配線基板からなっている。
【００２８】つぎに、図３に示すように、前記ウエハ３
ａの主面全域に保護テープ１５を貼り付ける（Ｓ１０
１：図３参照）。保護テープ１５は、ダイシング時にウ
エハ３ａの主面のダイシングライン等が見えるように透
明となっている。また、保護テープ１５は半導体装置の
各製造工程における熱に対して十分耐えるような耐熱性
テープ（耐熱温度２００℃程度）となっている。また、
保護テープ１５は一面が接着可能な粘着テープになって
いる。さらに、保護テープ１５は、１００μｍ程度の厚
さとなり、強度部材として作用する。保護テープ１５と
しては、例えばポリイミド樹脂テープからなっている。
【００２９】なお、保護テープ１５として、耐熱性の紫
外線照射硬化型テープを使用してもよい。この場合、ウ
エハ３ａの主面に紫外線照射硬化型テープを貼り付け、
除去するときは紫外線照射硬化型テープに紫外線を照射
して接着部分を硬化させて接着性を劣化させる。その
後、この紫外線照射硬化型テープを除去（剥離）させ
る。
【００３０】ウエハ３ａはその主面が保護テープ１５で
被われることから、ウエハ取扱い時にウエハ３ａの主面
が汚染されたり、傷が付いたりし難くなる。また、保護
テープ１５はウエハ３ａの主面を保護するだけでなく強
度部材ともなる。この結果、ウエハ取扱い時に割れ，欠
けが起き難くなる。
【００３１】つぎに、７５０μｍの厚さのウエハが１０
０ｍｍの厚さになるようにウエハの裏面を研磨（バック
グラインド：ＢＧ）する（Ｓ１０２）。このバックグラ
インドにおいても強度が不十分なウエハ３ａは保護テー
プ１５によって補強されることになる。この補強はバッ
クグラインドによってさらに薄くなったウエハにおいて
はより効果的である。
【００３２】つぎに、図４に示すように、ウエハ３ａを
その裏面を介して常用のダイシングテープ１６に貼り付
ける（Ｓ１０３）。ダイシングテープ１６はその外周部
分が支持枠１７に張り付けられている。その後、図５に
示すように、ダイシングブレード１８でウエハ３ａを縦
横に切断する（ダイシング：Ｓ１０４）。ダイシングブ
レード１８による切断では、ウエハ３ａにおいて縦横に
整列形成された半導体素子部の境で切断を行う。即ち、
ダイシングは格子状に行われる。この場合、第１の方向
に順次切断した後、この第１の方向に直交する第２の方
向に順次切断を行い格子状の切断が終了する。
【００３３】このダイシングにおいては、切断はダイシ
ングテープ１６の途中深さとする。従って、切断によっ
て分離された各半導体素子３はダイシングテープ１６に
貼り付いて支持された状態になっている。
【００３４】このダイシングにおいては、保護テープ１
５も切断されるが、貼り付いたままであることから、半
導体素子３の主面は保護テープ１５によって保護され
る。また、ダイシングブレード１８による切断時、ウエ
ハ３ａ及び切断によって形成される半導体素子３の表面
の汚染防止が可能となるばかりでなく、切断した縁や半
導体素子３の表面が損傷され難くなり、半導体素子３の
割れ，欠けが起き難くなり、半導体素子の品質向上及び
製造歩留りが向上する。このダイシングの後も、ダイシ
ングテープ１６に支持された半導体素子３はその表面
（主面）を保護テープ１５で保護されることになる。
【００３５】つぎに、ダイシングテープ１６上の半導体
素子３を１個ずつピックアップして配線母基板２ａの各
製品形成部１２の半導体素子固定部に運んで固定する
（チップボンディング：Ｓ１０５）。図８及び図７は配
線母基板２ａの主面に保護テープ１５付きの半導体素子
３が固定（搭載）された状態を示す平面図及び断面図で
ある。
【００３６】また、図６（ａ）〜（ｄ）は、ダイシング
テープ１６上の半導体素子３をピックアップする状態を
示す模式図である。即ち、図６（ａ）に示すように、ダ
イシングテープ１６の上方から真空吸着型のコレット２
０を所定の半導体素子３の真上に降下させ、四角錐窪み
面からなる保持面に半導体素子３を近接させる〔図６
（ｂ）参照〕。
【００３７】つぎに、前記コレット２０の真下に位置さ
せた複数の突き上げ針２１を上昇させ、ダイシングテー
プ１６を貫通させて半導体素子３を押し上げる。これに
連動させて、コレット２０に真空吸引動作させてコレッ
ト２０の四角錐窪み面に半導体素子３を真空吸着保持さ
せる〔図６（ｃ）参照〕。その後、コレット２０は半導
体素子３を所定箇所に運ぶ〔図６（ｄ）参照〕。
【００３８】コレット２０は、前記配線母基板２ａの各
製品形成部１２の半導体素子固定部に順次半導体素子３
を運び、半導体素子固定部と半導体素子３との間に予め
供給しておいた接合材で固定する。
【００３９】この固定時、半導体素子３の主面の周縁は
コレット２０の四角錐窪み面の各傾斜した面に支持され
るため、半導体素子３は常にコレット２０の中心に寄る
ように作用する。従って、配線母基板２ａに対するコレ
ット２０の停止位置に対応して半導体素子３の固定位置
は正確に決まることになる。また、コレット２０は四角
錐窪み面で半導体素子３を捕らえるため、コレット２０
を配線母基板２ａの主面に平行に振動させて半導体素子
３を固定することができる。半導体素子３の固定は銀ペ
ースト等のペースト材、金と錫の合金層あるいは金とシ
リコンの合金層等による固定である。なお、突き上げ針
２１は細いため、曲がったり損傷したりしないようにそ
れぞれガイド２２に沿って上下動する構造になってい
る。
【００４０】また、図８において半導体素子３の周囲の
実線及び破線は後述する切断線であり、半導体素子３を
囲むこれらの線による四角形領域が製品形成部１２であ
る。前記実線及び破線に沿ってＶ溝等を設けておき、配
線母基板２ａを製品形成部１２毎に個片化する際、簡単
に切断が行えるようにしておいてもよい。
【００４１】つぎに、配線母基板２ａの主面に固定され
た半導体素子３の表面の保護テープ１５を除去（剥離）
する（Ｓ１０６）。図９には保護テープ１５を除去する
手段を３例示してある。
【００４２】第１の保護テープ除去手段は、図９（ａ）
に示すように、テープ巻き出しリール３０から解き出し
てテープ巻き取りリール３１に巻き取る粘着テープ３２
を、配線母基板２ａの主面に固定された半導体素子３の
主面に貼り付けられている保護テープ１５に押し付け
て、粘着テープ３２に保護テープ１５を接着させ、その
後、粘着テープ３２を半導体素子３から相対的に離すこ
とによって半導体素子３から保護テープ１５を取り除く
ことができる。
【００４３】具体的には、テープ巻き出しリール３０か
ら解き出した粘着テープ３２の背面に移動ローラ３３を
矢印に示すように加圧状態で接触させ、この移動ローラ
３３を矢印（細線及び太線で示す矢印）に示すように回
転移動させながら半導体素子３上の保護テープ１５に粘
着テープ３２を押し付けて保護テープ１５を粘着テープ
３２に接着させることによって、半導体素子３の主面か
ら保護テープ１５を剥離する。
【００４４】テープ巻き出しリール３０とテープ巻き取
りリール３１を配線母基板２ａの長さ以上に配置し、解
き出した粘着テープ３２の上から細長い移動ローラ３３
を、配線母基板２ａの左端から右端に回転させながら移
動することによって、粘着テープ３２の裏面に各半導体
素子３の主面を被っていた保護テープ１５を接着させる
ことができ、配線母基板２ａを所定高さ降下させること
によって半導体素子３に貼り付いていた保護テープ１５
を剥がすことができる。
【００４５】この剥離手段では、粘着テープ３２による
接着力を半導体素子３に対する保護テープ１５の接着力
よりも大きくさせておき、保護テープ１５を粘着テープ
３２に付着させて保護テープ１５を半導体素子３から剥
がすものである。
【００４６】第２の保護テープ除去手段は、図９（ｂ）
に示すように、配線母基板２ａの各製品形成部１２上の
半導体素子３に対応する真空吸引ノズル３５を有する真
空吸引治具３６を用意した後、真空吸引ノズル３５の先
端を各半導体素子３上の保護テープ１５に重ねて矢印３
７に示すように真空吸引して真空吸引ノズル３５で保護
テープ１５を保持する。その後、真空吸引治具３６を配
線母基板２ａから矢印３８に示すように離して保護テー
プ１５を半導体素子３の主面から剥離（除去）する。
【００４７】この剥離手段では、真空吸引ノズル３５に
よる真空吸引力を半導体素子３に対する保護テープ１５
の接着力よりも大きくさせておき、保護テープ１５を真
空吸引ノズル３５に吸引させて保護テープ１５を半導体
素子３から剥がすものである。
【００４８】第３の保護テープ除去手段は、図９（ｃ）
に示すように、配線母基板２ａに固定されている全ての
半導体素子３の主面側の保護テープ１５に、１枚の粘着
テープ４０を接着し、その後粘着テープ４０を配線母基
板２ａ（半導体素子３）から遠ざけることによって保護
テープ１５を半導体素子３から剥がして除去するもので
ある。即ち、粘着テープ４０による接着力を半導体素子
３に対する保護テープ１５の接着力よりも大きくさせて
おき、保護テープ１５を粘着テープ４０に付着させて保
護テープ１５を半導体素子３から剥がすものである。
【００４９】保護テープとして紫外線照射硬化型テープ
を用いる場合は、保護テープを半導体素子から剥離する
際、紫外線を保護テープに照射させて接着力を弱めてか
ら保護テープの剥離を行う。この剥離は、前述の３つの
剥離手段が使用できることは勿論である。
【００５０】つぎに、半導体素子３の図示しない電極と
配線母基板２ａの図示しない配線を導電性のワイヤ４で
接続する（ワイヤボンディング：Ｓ１０７）。図１１及
び図１０は配線母基板２ａの配線と半導体素子３の電極
をワイヤ４で接続した模式的平面図と模式的断面図であ
る。
【００５１】つぎに、半導体素子３及びワイヤ４を被う
ように配線母基板２ａの主面に絶縁性樹脂層５ａを形成
する（樹脂層形成：Ｓ１０８）。図１３及び図１２は配
線母基板２ａの主面に絶縁性樹脂層５ａを形成した状態
を示す配線母基板２ａの模式的断面図及び模式的平面図
である。
【００５２】絶縁性樹脂層５ａは、トランスファモール
ド法による片面モールドで形成する。絶縁性樹脂層５ａ
は、例えば、エポキシ樹脂で形成する。この際、絶縁性
樹脂層５ａの厚さを選択して半導体装置１の厚さが０．
５ｍｍ以下になるようにする。
【００５３】つぎに、配線母基板２ａの裏面にバンプ電
極（突起電極）６を形成する（図１４参照：Ｓ１０
９）。バンプ電極６は配線母基板２ａの裏面の図示しな
い配線（電極）上に形成する。
【００５４】つぎに、図１４に示すように配線母基板２
ａの主面に支持枠４４に貼り付けられた支持体（粘着テ
ープ）４５を貼り付けるとともに、ダイシングブレード
４６によって製品形成部の境界に沿い、かつ配線母基板
２ａから絶縁性樹脂層５ａを経て支持体４５の途中深さ
まで切断して各製品形成部を個片化して半導体装置１を
形成する（Ｓ１１０）。分離された半導体装置１は支持
体４５に貼り付けられた状態になっている。そこで、各
半導体装置１を支持体４５から取り外す（剥離）ことに
よって図１に示すような半導体装置１が複数製造される
ことになる。
【００５５】半導体装置１の四角形状からなる基板２の
各周面と、この各周面に対応する封止体５の各周面は、
配線母基板２ａ及び絶縁性樹脂層５ａをダイシングブレ
ードで切断することからそれぞれ同一平面に位置する平
坦な面になっている。
【００５６】本実施形態１によれば以下の効果を有す
る。 （１）ウエハ３ａはその主面が保護テープ１５で被われ
る。従って、ウエハ取扱い時にウエハ３ａの主面が汚染
されたり、傷が付いたりし難くなる。また、保護テープ
１５はウエハ３ａの主面を保護するだけでなく強度部材
ともなる。この結果、ウエハ取扱い時に割れ，欠けが起
き難くなる。これはバックグラインドによってさらに薄
くなったウエハ３ａにおいてはより効果的である。
【００５７】（２）ウエハ主面が保護テープ１５で保護
されていることから、ダイシングブレード１８による切
断時、表面の汚染防止が可能となるばかりでなく、切断
した縁や半導体素子部の表面が損傷され難くなる。この
結果、半導体素子３の割れ，欠けが起き難くなり、半導
体素子３の品質向上及び製造歩留りが向上する。
【００５８】（３）ダイシング工程において、前記ウエ
ハ３ａはダイシングテープ１６と保護テープ１５で挟ま
れた構造となり、この状態でダイシングが行われること
から、ダイシングによる半導体素子３の割れ欠け（チッ
ピング）が発生し難くなるとともに、半導体素子３が反
り難くなる。即ち、主面が保護テープ１５で保護され、
ダイシングテープ１６に貼り付けられた半導体素子３を
ピックアップして配線母基板２ａに固定することから、
半導体素子３の割れ欠けが発生し難くなり、製造歩留り
の向上が図れる。
【００５９】（４）透明な保護テープ１５でウエハ３ａ
の主面を被うことから、ウエハ３ａをダイシングする際
のダイシングラインの目視が容易になり、ダイシングの
作業効率向上とダイシング歩留り向上が図れる。
【００６０】（５）ダイシング後も、半導体素子３は保
護テープ１５で主面を保護されていることから、表面の
汚染や傷付きが防止できる。また、保護テープ１５が強
度部材となることから、ピックアップ時の突き上げ針２
１による突き上げや、コレット２０による真空吸着保
持，搬送及びチップ固定においても半導体素子３は損傷
され難くなる。
【００６１】（６）絶縁性樹脂層５ａの形成後、配線母
基板２ａを樹脂層とともに切断することから一度に多量
の半導体装置１を製造することができ、半導体装置１の
製造コストの低減を図ることができる。
【００６２】（７）半導体素子３は１００μｍ以下とな
ることから、樹脂層を薄くすることで、製造される半導
体装置１の厚さを０．５ｍｍ以下と薄型化できる。
【００６３】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。実施形
態では、製品形成部に単一の半導体素子を搭載した例に
ついて説明したが、複数の半導体素子を搭載する構成に
ついても適用できる。また、必要とするならば、チップ
コンデンサやチップ抵抗等の受動部品の搭載も可能であ
る。また、基板の裏面にバンプ電極を設ける構造とした
が、外部電極端子はこれ以外の構成のものでもよい。
【００６４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）薄いウエハの割れ，欠けを防止できることから半
導体装置の製造歩留りの向上を高めることができる。 （２）半導体素子の製造及び半導体素子の搭載等、半導
体素子の取扱い時の半導体素子の割れ，欠け発生を抑止
することができることから半導体装置の製造コストの低
減を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体装置の製造方法によって製造された半導体装置の断面
図である。
【図２】本実施形態１の半導体装置の製造方法を示すフ
ローチャートである。
【図３】本実施形態１の半導体装置の製造方法におい
て、主面に保護テープを貼り付けた状態を示すウエハの
模式図である。
【図４】本実施形態１の半導体装置の製造方法におい
て、バックグラインドしたウエハをダイシングテープに
貼り付けた状態を示すウエハの模式図である。
【図５】本実施形態１の半導体装置の製造方法におい
て、ウエハをダイシングブレードでダイシングする状態
を示すウエハの模式図である。
【図６】本実施形態１の半導体装置の製造方法におい
て、ダイシングテープから半導体素子をピックアップし
て配線母基板にチップボンディングを行う状態を示す模
式図である。
【図７】本実施形態１の半導体装置の製造方法におい
て、配線母基板に半導体素子を整列配置搭載した状態を
示す模式的断面図である。
【図８】本実施形態１の半導体装置の製造方法におい
て、配線母基板に半導体素子を整列配置搭載した状態を
示す模式的平面図である。
【図９】本実施形態１の半導体装置の製造方法におい
て、半導体素子に貼り付けられている保護テープを除去
する方法を示す模式図である。
【図１０】本実施形態１の半導体装置の製造方法におい
て、配線母基板の配線と半導体素子の電極をワイヤで接
続した状態を示す模式的断面図である。
【図１１】本実施形態１の半導体装置の製造方法におい
て、配線母基板の配線と半導体素子の電極をワイヤで接
続した状態を示す模式的平面図である。
【図１２】本実施形態１の半導体装置の製造方法におい
て、配線母基板主面に絶縁性樹脂層を形成した状態を示
す配線母基板の模式的断面図である。
【図１３】本実施形態１の半導体装置の製造方法におい
て、配線母基板主面に絶縁性樹脂層を形成した状態を示
す配線母基板の模式的平面図である。
【図１４】本実施形態１の半導体装置の製造方法におい
て、配線母基板と絶縁性樹脂層を切断する状態を示す模
式的断面図である。
【図１５】本発明に先立って検討した半導体装置の模式
的断面図である。
【図１６】本発明に先立って検討した半導体装置の製造
方法を示すフローチャートである。
【符号の説明】
１…半導体装置、２…基板、２ａ…配線母基板、３…半
導体素子、３ａ…半導体母基板（ウエハ）、４…ワイ
ヤ、５…封止体、５ａ…絶縁性樹脂層、６…バンプ電極
（突起電極）、１１…枠部、１２…製品形成部、１５…
保護テープ、１６…ダイシングテープ、１７…支持枠、
１８…ダイシングブレード、２０…コレット、２１…突
き上げ針、２２…ガイド、３０…テープ巻き出しリー
ル、３１…テープ巻き取りリール、３２…粘着テープ、
３３…移動ローラ、３５…真空吸引ノズル、３６…真空
吸引治具、３７，３８…矢印、４０…粘着テープ、４５
…支持体、４６…ダイシングブレード、６０…半導体装
置、６１…基板、６２…半導体素子、６３…ワイヤ、６
４…封止体、６５…バンプ電極（突起電極）。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】半導体素子部が主面に縦横に整列形成され
    た半導体母基板及び製品形成部が主面に縦横に整列形成
    された配線母基板をそれぞれ用意する工程と、 前記半導体母基板の主面全域に保護テープを貼り付ける
    工程と、 前記半導体母基板の裏面を所定厚さ除去する工程と、 前記半導体母基板を裏面を介してダイシングテープに貼
    り付ける工程と、 ダイシングブレードによって前記半導体素子部の境界に
    沿い、かつ前記半導体母基板の主面から前記ダイシング
    テープの途中深さまで切断して複数の半導体素子を形成
    する工程と、 前記ダイシングテープ上の前記半導体素子を１個ずつピ
    ックアップして前記各製品形成部に固定する工程と、 前記各半導体素子の主面に貼り付けられている前記保護
    テープを除去する工程と、 前記各製品形成部において前記半導体素子の電極と前記
    配線母基板の配線を導電性のワイヤで接続する工程と、 前記半導体素子及び前記ワイヤを被うように前記配線母
    基板の主面に絶縁性樹脂層を形成する工程と、 前記半導体母基板を前記絶縁性樹脂層の主面を介して支
    持体を貼り付ける工程と、 ダイシングブレードによって前記製品形成部の境界に沿
    い、かつ前記配線母基板から前記絶縁性樹脂層を経て前
    記支持体の途中深さまで切断して複数の半導体装置を形
    成する工程と、 前記支持体から各半導体装置を分離する工程とによって
    半導体装置を製造することを特徴とする半導体装置の製
    造方法。
  2. 【請求項２】前記絶縁性樹脂層を形成した後、前記配線
    母基板の裏面の配線上に突起電極を形成することを特徴
    とする請求項１に記載の半導体装置の製造方法。
  3. 【請求項３】前記保護テープは耐熱性で透明な粘着テー
    プであることを特徴とする請求項１に記載の半導体装置
    の製造方法。
  4. 【請求項４】前記保護テープは耐熱性の紫外線照射硬化
    型テープであり、前記半導体母基板に貼り付け、除去前
    に紫外線を照射して接着部分を硬化させて接着性を劣化
    させることを特徴とする請求項１に記載の半導体装置の
    製造方法。
  5. 【請求項５】前記半導体母基板の裏面を所定厚さ除去し
    て厚さ１００μｍ前後以下の厚さの半導体母基板を形成
    することを特徴とする請求項１に記載の半導体装置の製
    造方法。
  6. 【請求項６】前記ダイシングテープ上の前記半導体素子
    のピックアップは、前記ダイシングテープの下から前記
    半導体素子に向かって突き上げる複数の突き上げ針によ
    る前記半導体素子の突き上げと、前記突き上げられた半
    導体素子を真空吸着保持する真空吸着型コレットで行う
    ことを特徴とする請求項１に記載の半導体装置の製造方
    法。
  7. 【請求項７】前記コレットは吸着面に四角錐窪み面を有
    する角錐コレットであり、前記半導体素子を前記四角錐
    窪み面で保持し、この四角錐窪み面で前記半導体素子の
    固定位置を決定することを特徴とする請求項６に記載の
    半導体装置の製造方法。
  8. 【請求項８】前記各半導体素子の主面に貼り付けられて
    いる前記保護テープに粘着テープを接着した後、前記粘
    着テープを前記半導体素子から遠ざけることによって前
    記保護テープを前記半導体素子から除去することを特徴
    とする請求項１記載の半導体装置の製造方法。
  9. 【請求項９】テープ巻き出しリールから解き出してテー
    プ巻き取りリールに巻き取る粘着テープを前記保護テー
    プに押し付けて粘着テープに前記保護テープを接着させ
    た後、前記粘着テープを前記半導体素子から相対的に離
    して前記半導体素子から前記保護テープを取り除くこと
    を特徴とする請求項８に記載の半導体装置の製造方法。
  10. 【請求項１０】前記テープ巻き出しリールから解き出し
    た前記粘着テープの背面に移動ローラを接触させ、この
    移動ローラを回転移動させながら前記半導体素子に前記
    粘着テープを押し付けて前記保護テープを前記粘着テー
    プに接着させることを特徴とする請求項９に記載の半導
    体装置の製造方法。
  11. 【請求項１１】前記配線母基板の各製品形成部上の前記
    半導体素子に対応する真空吸引ノズルを有する真空吸引
    治具を用意した後、前記真空吸引ノズルの先端を前記各
    半導体素子上の前記保護テープに重ねて真空吸引して前
    記真空吸引ノズルで前記保護テープを保持した後、前記
    真空吸引治具を前記配線母基板から離して前記保護テー
    プを除去することを特徴とする請求項８に記載の半導体
    装置の製造方法。
  12. 【請求項１２】前記絶縁性樹脂層の厚さを選択して半導
    体装置の厚さを０．５ｍｍ以下に製造することを特徴と
    する請求項１に記載の半導体装置の製造方法。
  13. 【請求項１３】前記各製品形成部に複数の半導体素子を
    固定することを特徴とする請求項１記載の半導体装置の
    製造方法。
JP2002105207A 2002-04-08 2002-04-08 半導体装置の製造方法 Expired - Fee Related JP3831287B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002105207A JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法
KR20030011906A KR100944285B1 (ko) 2002-04-08 2003-02-26 반도체장치의 제조방법
US10/372,942 US6979593B2 (en) 2002-04-08 2003-02-26 Method of manufacturing a semiconductor device
TW92104240A TWI283457B (en) 2002-04-08 2003-02-27 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002105207A JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303921A true JP2003303921A (ja) 2003-10-24
JP3831287B2 JP3831287B2 (ja) 2006-10-11

Family

ID=28672353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002105207A Expired - Fee Related JP3831287B2 (ja) 2002-04-08 2002-04-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6979593B2 (ja)
JP (1) JP3831287B2 (ja)
KR (1) KR100944285B1 (ja)
TW (1) TWI283457B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407379C (zh) * 2004-05-20 2008-07-30 株式会社瑞萨科技 半导体器件的制造方法
JP2012023100A (ja) * 2010-07-12 2012-02-02 Dainippon Printing Co Ltd 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same
JPWO2014119178A1 (ja) * 2013-01-30 2017-01-26 京セラ株式会社 実装構造体の製造方法
KR20190013164A (ko) * 2017-07-31 2019-02-11 (주) 엔지온 반도체칩의 제조방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407422C (zh) 2001-06-07 2008-07-30 株式会社瑞萨科技 半导体装置及其制造方法
JP2003234359A (ja) * 2002-02-08 2003-08-22 Hitachi Ltd 半導体装置の製造方法
KR100486290B1 (ko) * 2002-12-23 2005-04-29 삼성전자주식회사 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP4563097B2 (ja) * 2003-09-10 2010-10-13 浜松ホトニクス株式会社 半導体基板の切断方法
KR100532287B1 (ko) * 2003-09-17 2005-11-29 삼성전자주식회사 휴대용 카메라 모듈의 미세 이물질 제거 장치 및 방법
JP3933118B2 (ja) * 2003-10-02 2007-06-20 ソニー株式会社 半導体装置の製造方法および半導体装置の製造装置
JP4130167B2 (ja) * 2003-10-06 2008-08-06 日東電工株式会社 半導体ウエハの剥離方法
JP3664171B2 (ja) * 2003-10-27 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法及び半導体装置の製造装置
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
CN100388446C (zh) * 2004-06-02 2008-05-14 鸿骐昶驎科技股份有限公司 用于芯片基板封装的具粘着定位技术的系统及方法
US7534702B2 (en) * 2004-06-29 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
CN100395886C (zh) * 2004-07-16 2008-06-18 新光电气工业株式会社 半导体器件的制造方法
FR2874127B1 (fr) * 2004-08-03 2006-12-08 United Monolithic Semiconduct Boitier miniature hyperfrequence pour montage en surface et procede de fabrication du boitier
US7112470B2 (en) * 2004-09-15 2006-09-26 International Business Machines Corporation Chip dicing
KR100856977B1 (ko) * 2004-11-11 2008-09-04 야마하 가부시키가이샤 반도체 장치, 반도체 웨이퍼, 칩 사이즈 패키지, 및 그제조 및 검사 방법
KR100651562B1 (ko) * 2005-06-14 2006-11-29 삼성전기주식회사 전자부품 내장형 회로기판의 제조방법
US7662648B2 (en) * 2005-08-31 2010-02-16 Micron Technology, Inc. Integrated circuit inspection system
JP2007134390A (ja) * 2005-11-08 2007-05-31 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5055798B2 (ja) * 2006-03-17 2012-10-24 日立金属株式会社 半導体装置の製造方法
US7846776B2 (en) * 2006-08-17 2010-12-07 Micron Technology, Inc. Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US20080085572A1 (en) * 2006-10-05 2008-04-10 Advanced Chip Engineering Technology Inc. Semiconductor packaging method by using large panel size
US20080315376A1 (en) * 2007-06-19 2008-12-25 Jinbang Tang Conformal EMI shielding with enhanced reliability
JP2009004406A (ja) * 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
US7829389B2 (en) * 2007-10-05 2010-11-09 Texas Instruments Incorporated Roll-on encapsulation method for semiconductor packages
WO2009156970A1 (en) * 2008-06-26 2009-12-30 Nxp B.V. Packaged semiconductor product and method for manufacture thereof
JP4758470B2 (ja) * 2008-12-18 2011-08-31 シャープ株式会社 突起電極の形成方法及び置換金めっき液
US20100184255A1 (en) * 2009-01-22 2010-07-22 Chien Liu Manufacturing method for package structure
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
CN102097340A (zh) * 2010-12-14 2011-06-15 沈阳中光电子有限公司 用cob灌胶封装制作smd的方法
JP2013033910A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板、ｌｅｄパッケージ、及びｌｅｄパッケージの製造方法
CN102903642B (zh) * 2011-07-29 2015-04-15 万国半导体(开曼)股份有限公司 一种将芯片底部和周边包封的芯片级封装方法
JP5988130B2 (ja) 2012-01-30 2016-09-07 株式会社エンプラス レンズアレイの製造方法およびこれに用いるフィルム担持基板およびフィルム貼着用治具
JP5924110B2 (ja) * 2012-05-11 2016-05-25 株式会社ソシオネクスト 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
KR102061695B1 (ko) * 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
JP6479532B2 (ja) * 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10896840B2 (en) * 2018-09-19 2021-01-19 Semiconductor Components Industries, Llc Tape heating methods
KR102818699B1 (ko) * 2020-01-29 2025-06-09 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
US11784092B2 (en) * 2020-02-27 2023-10-10 Micron Technology, Inc. Disposing protective cover film and underfill layer over singulated integrated circuit dice for protection during integrated circuit processing
CN114628261B (zh) * 2020-12-10 2024-11-15 武汉新芯集成电路股份有限公司 半导体器件的制作方法
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法
TWI753825B (zh) * 2021-05-11 2022-01-21 財團法人工業技術研究院 微型元件結構及顯示裝置
US11729915B1 (en) 2022-03-22 2023-08-15 Tactotek Oy Method for manufacturing a number of electrical nodes, electrical node module, electrical node, and multilayer structure
CN114815340A (zh) * 2022-05-19 2022-07-29 豪威半导体（上海）有限责任公司 Lcos显示器及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112345A (ja) * 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
JPH0691153B2 (ja) * 1987-11-28 1994-11-14 日東電工株式会社 保護フイルムの剥離方法
JP3438369B2 (ja) * 1995-01-17 2003-08-18 ソニー株式会社 部材の製造方法
JP3498877B2 (ja) * 1995-12-05 2004-02-23 株式会社東芝 半導体製造装置および半導体装置の製造方法
JPH1027836A (ja) 1996-07-11 1998-01-27 Sony Corp 半導体装置の製造方法および半導体製造装置
JP2000022044A (ja) * 1998-07-02 2000-01-21 Mitsubishi Electric Corp 半導体装置とその製造方法
JP2000077576A (ja) * 1998-09-02 2000-03-14 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP2002026182A (ja) * 2000-07-07 2002-01-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3605009B2 (ja) * 2000-08-03 2004-12-22 三洋電機株式会社 半導体装置の製造方法
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
TW522531B (en) * 2000-10-20 2003-03-01 Matsushita Electric Industrial Co Ltd Semiconductor device, method of manufacturing the device and mehtod of mounting the device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100407379C (zh) * 2004-05-20 2008-07-30 株式会社瑞萨科技 半导体器件的制造方法
JP2012023100A (ja) * 2010-07-12 2012-02-02 Dainippon Printing Co Ltd 埋め込み部品具有配線板、埋め込み部品具有配線板の製造方法
US8513793B2 (en) 2010-07-16 2013-08-20 Samsung Electronics Co., Ltd. Stacked semiconductor package and method of fabricating the same
JPWO2014119178A1 (ja) * 2013-01-30 2017-01-26 京セラ株式会社 実装構造体の製造方法
KR20190013164A (ko) * 2017-07-31 2019-02-11 (주) 엔지온 반도체칩의 제조방법
KR102007709B1 (ko) * 2017-07-31 2019-08-06 (주)엔지온 반도체칩의 제조방법

Also Published As

Publication number Publication date
TW200308055A (en) 2003-12-16
KR100944285B1 (ko) 2010-02-24
KR20030081014A (ko) 2003-10-17
JP3831287B2 (ja) 2006-10-11
US6979593B2 (en) 2005-12-27
US20030190795A1 (en) 2003-10-09
TWI283457B (en) 2007-07-01

Similar Documents

Publication Publication Date Title
JP3831287B2 (ja) 半導体装置の製造方法
KR100609806B1 (ko) 반도체 장치의 제조 방법
CN100407379C (zh) 半导体器件的制造方法
KR100606254B1 (ko) 반도체장치및그제조방법
US6551906B2 (en) Method of fabricating semiconductor device
CN100367451C (zh) 半导体装置及其制造方法
JP4769429B2 (ja) 半導体装置の製造方法
US20070262445A1 (en) Stack MCP and manufacturing method thereof
JP2011181822A (ja) 半導体装置の製造方法
JP2000164534A (ja) ウェ―ハの分離装置及び方法
JPH11204551A (ja) 半導体装置の製造方法
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
JP2003234359A (ja) 半導体装置の製造方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3756689B2 (ja) 半導体装置及びその製造方法
CN103871863A (zh) 半导体装置的制造方法以及半导体制造装置
JPH0621219A (ja) 半導体装置の製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP4207696B2 (ja) 半導体パッケージの製造方法
JP2008159724A (ja) 半導体装置の製造方法
CN101174572B (zh) 半导体装置及其制造方法
WO2007049356A1 (ja) 半導体装置およびその製造方法
TWI479556B (zh) 一種用於超薄晶圓工藝的管芯貼片方法
JP3618268B2 (ja) 半導体装置の製造方法
CN100383929C (zh) 一种半导体处理制程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060713

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees