JP2003309209A

JP2003309209A - 配線基板

Info

Publication number: JP2003309209A
Application number: JP2002113738A
Authority: JP
Inventors: Masao Kuroda; 正雄黒田; Yasuhiro Sugimoto; 康宏杉本; Hiroyuki Deguchi; 洋行出口
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2002-04-16
Filing date: 2002-04-16
Publication date: 2003-10-31

Abstract

(57)【要約】【課題】搭載するＩＣチップから搭載するコンデンサ
までのインダクタンスを小さくすることができる配線基
板を提供すること。【解決手段】配線基板１０１は、主面側第２絶縁層１
２４の表面１２４Ｈ上に形成され、ＩＣチップＩＣの端
子と接続される多数のＩＣ接続端子１３１と、同じ表面
１２４Ｈ上に形成され、コンデンサＣＯＮの端子と接続
される複数のコンデンサ接続端子１３７とを備える。ま
た、同じ表面１２４Ｈに、略ベタ状の接地プレーン層１
６５を備える。この接地プレーン層１６５は、ＩＣ接続
端子１３１のうち接地ＩＣ接続端子１３１Ｇ、及び、コ
ンデンサ接続端子１３７のうち接地コンデンサ接続端子
１３７Ｇにそれぞれ接続し、接地電位とされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＣチップとコン
デンサが搭載される配線基板に関し、特に、ＩＣチップ
の端子と接続されるＩＣ接続端子と、コンデンサの端子
と接続されるコンデンサ接続端子とが同一面上に形成さ
れた配線基板に関する。

【０００２】

【従来の技術】従来より、ＩＣチップとコンデンサが搭
載される配線基板が知られている。例えば、図７〜図１
２に示す配線基板９０１が挙げられる。図７は簡略化し
た部分断面図を、図８は基板主面９０２側から見た簡略
化した平面図を、図９は基板裏面９０３側から見た簡略
化した平面図を示す。また、図１０は主面側第３導体層
９６５の１／８部分の簡略化した部分平面図を、図１１
は主面側第１導体層９６１の１／８部分の簡略化した部
分平面図を、図１２は裏面側第１導体層９７１の１／８
部分の簡略化した部分平面図を示す。

【０００３】この配線基板９０１は、図７中に破線で示
すＩＣチップＩＣ１及び複数のコンデンサＣＯＮ１が搭
載される基板主面９０２と、マザーボードに接続される
基板裏面９０３とを有する略矩形の略板形状である。配
線基板９０１は、その中心にコア基板９１１を備える。
このコア基板９１１のコア主面９１２上には、絶縁層
（主面側第１絶縁層９２１，主面側第２絶縁層９２４）
が積層され、さらにその上には、主面側ソルダーレジス
ト層９２７が積層されている。また同様に、コア基板９
１１のコア裏面９１３上にも、絶縁層（裏面側第１絶縁
層９４１，裏面側第２絶縁層９４４）が積層され、さら
にその上にも、裏面側ソルダーレジスト層９４７が積層
されている。

【０００４】このうちコア基板９１１には、これを貫通
する多数のスルーホール導体９１６が所定の位置に形成
されている。主面側第１絶縁層９２１には、これを貫通
する多数のフィルドビア９２３が所定の位置に形成さ
れ、また、主面側第２絶縁層９２４にも、これを貫通す
る多数のフィルドビア９２６が所定の位置に形成されて
いる。主面側ソルダーレジスト層９２７には、これを貫
通する多数の主面側開口９２８が所定の位置に形成され
ている。この主面側開口９２８には、ＩＣチップＩＣ１
が搭載される領域に形成された平面視円形状の多数の第
１主面側開口９２９と、コンデンサＣＯＮ１が搭載され
る領域に形成された平面視矩形状の複数の第２主面側開
口９３０がある。

【０００５】各々の第１主面側開口９２９には、ＩＣチ
ップＩＣ１の端子と接続されるＩＣ接続端子９３１が、
主面側第２絶縁層９２４の表面９２４Ｈ上に形成されて
いる（図７及び図８参照）。これらのＩＣ接続端子９３
１は、主面側Ｎｉメッキ層９３３とこれに溶着したハン
ダバンプ９３５とからなる。ＩＣ接続端子９３１として
は、電源電位とされる多数の電源ＩＣ接続端子９３１Ｐ
と、接地電位とされる多数の接地ＩＣ接続端子９３１Ｇ
と、信号が伝送される多数の信号ＩＣ接続端子９３１Ｓ
がある。一方、各々の第２主面側開口９３０には、コン
デンサＣＯＮ１の端子と接続されるコンデンサ接続端子
９３７が、主面側第２絶縁層９２４の表面９２４Ｈ上、
即ち、ＩＣ接続端子９３１と同一面上に形成されている
（図７及び図８参照）。これらのコンデンサ接続端子９
３７も、主面側Ｎｉメッキ層９３３とハンダバンプ９３
５とからなる。コンデンサ接続端子９３７としては、電
源電位とされる複数の電源コンデンサ接続端子９３７Ｐ
と、接地電位とされる複数の接地コンデンサ接続端子９
３７Ｇがある。

【０００６】他方、図７に示すように、裏面側第１絶縁
層９４１にも、これを貫通する多数のフィルドビア９４
３が所定の位置に形成され、また、裏面側第２絶縁層９
４４にも、これを貫通する多数のフィルドビア９４６が
所定の位置に形成されている。裏面側ソルダーレジスト
層９４７には、これを貫通する平面視略円形状の多数の
裏面側開口９４８が形成され、各々の裏面側開口９４８
には、マザーボードの端子と接続される裏面接続端子９
５１が形成されている（図７及び図９参照）。

【０００７】コア基板９１１と主面側第１絶縁層９２１
との層間、即ち、コア主面９１２には、図７及び図１１
に示すように、電源電位とされる電源コアプレーン層
（主面側第１導体層）９６１が略ベタ状に形成されてい
る。この電源コアプレーン層９６１には、図１１中に
「×」印で示す位置に、電源電位とされるスルーホール
導体９１６が基板裏面９０３側から接続すると共に、主
面側第１絶縁層９２１のフィルドビア９２３のうち電源
電位とされるものが基板主面９０２側から接続してい
る。一方、接地電位とされるあるいは信号が伝送される
スルーホール導体９１６や、接地電位とされるあるいは
信号が伝送されるフィルドビア９２３は、電源コアプレ
ーン層９６１に形成された開口９６２内を絶縁しつつ貫
通している。

【０００８】主面側第１絶縁層９２１と主面側第２絶縁
層９２４との層間には、図７に示すように、配線やパッ
ドを有する所定パターンの主面側配線層（主面側第２導
体層）９６３が形成されている。この主面側配線層９６
３は、主面側第１絶縁層９２１のフィルドビア９２３
や、主面側第２絶縁層９２４のフィルドビア９２６と接
続している。

【０００９】主面側第２絶縁層９２４と主面側ソルダー
レジスト層９２７との層間、即ち、主面側第２絶縁層９
２４の表面９２４Ｈには、図７及び図１０に示すよう
に、ＩＣ接続端子用パッド９６７とコンデンサ接続端子
用パッド９６８を有する主面側第３導体層９６５が形成
されている。ＩＣ接続端子用パッド９６７には、主面側
第２絶縁層９２４のフィルドビア９２６が基板裏面９０
３側から接続すると共に、ＩＣ接続端子９３１が基板主
面９０２側から接続している。一方、コンデンサ接続用
パッド９６８には、主面側第２絶縁層９２４のフィルド
ビア９２６が基板裏面９０３側から接続すると共に、コ
ンデンサ接続端子９３７が基板主面９０２側から接続し
ている。

【００１０】他方、コア基板９１１と裏面側第１絶縁層
９４１との層間、即ち、コア裏面９１３には、図７及び
図１２に示すように、接地電位とされる接地コアプレー
ン層（裏面側第１導体層）９７１が略ベタ状に形成され
ている。この接地コアプレーン層９７１には、図１２中
に「×」印で示す位置に、接地電位とされるスルーホー
ル導体９１６が基板主面９０２側から接続すると共に、
裏面側第１絶縁層９４１のフィルドビア９４３のうち接
地電位とされるものが基板裏面９０３側から接続してい
る。一方、電源電位とされるあるいは信号が伝送される
スルーホール導体９１６や、電源電位とされるあるいは
信号が伝送されるフィルドビア９４３は、接地コアプレ
ーン層９７１に形成された開口９７２内を絶縁しつつ貫
通している。

【００１１】裏面側第１絶縁層９４１と裏面側第２絶縁
層９４４との層間には、図７に示すように、配線やパッ
ドを有する所定パターンの裏面側配線層（裏面側第２導
体層）９７３が形成されている。この裏面側配線層９７
３は、裏面側第１絶縁層９４１のフィルドビア９４３
や、裏面側第２絶縁層９４４のフィルドビア９４６と接
続している。裏面側第２絶縁層９４４と裏面側ソルダー
レジスト層９４７との層間には、図７に示すように、多
数の裏面接続端子用パッド９７６を有する裏面側第３導
体層９７５が形成されている。この裏面接続端子用パッ
ド９７６には、裏面側第２絶縁層９４４のフィルドビア
９４６が基板主面９０２側から接続すると共に、裏面接
続端子９５１が基板裏面９０３側から接続している。

【００１２】以上の説明から明らかなように、この配線
基板９０１では、電源電位の供給は、電源ＩＣ接続端子
９３１Ｐから、ＩＣ接続端子用パッド９６７と、フィル
ドビア９２６，９２３と、電源コアプレーン層９６１
と、フィルドビア９２３，９２６と、コンデンサ接続端
子用パッド９６８とを順に通り、電源コンデンサ接続端
子９３７Ｐに至る経路を経由して行われる。一方、接地
電位の供給は、接地ＩＣ接続端子９３１Ｇから、ＩＣ接
続端子用パッド９６７と、フィルドビア９２６，９２３
と、スルーホール導体９１６と、接地コアプレーン層９
７１と、スルーホール導体９１６と、フィルドビア９２
３，９２６と、コンデンサ接続端子用パッド９６８とを
順に通り、接地コンデンサ接続端子９３７Ｇに至る経路
を経由して行われる。

【００１３】

【発明が解決しようとする課題】しかしながら、このよ
うな配線基板９０１は、コア基板９１１が比較的厚いた
め、コア主面９１２にある電源コアプレーン層９６１
と、コア裏面９１３にある接地コアプレーン層９７１と
の間の距離が大きく、相互インダクタンスが大きい。こ
のため、搭載するＩＣチップＩＣ１から搭載するコンデ
ンサＣＯＮ１までのインダクタンスが大きくなる。ま
た、接地電位を供給する経路のうち、ＩＣチップＩＣ１
から接地コアプレーン層９７１に至る経路、及び、この
接地コアプレーン層９７１からコンデンサＣＯＮ１に至
る経路に、インダクタンスの大きいスルーホール導体９
１６が介在する。このため、搭載するＩＣチップＩＣ１
から搭載するコンデンサＣＯＮ１までのインダクタンス
が大きくなる。

【００１４】本発明はかかる現状に鑑みてなされたもの
であって、ＩＣチップとコンデンサが搭載される配線基
板について、ＩＣチップからコンデンサまでのインダク
タンスを小さくすることができる配線基板を提供するこ
とを目的とする。

【００１５】

【課題を解決するための手段、作用及び効果】その解決
手段は、ＩＣチップとコンデンサが搭載される配線基板
であって、絶縁層と、この絶縁層の表面上に形成され、
上記ＩＣチップの端子と接続される多数のＩＣ接続端子
であって、第１の電位とされる多数の第１ＩＣ接続端子
を含むＩＣ接続端子と、上記絶縁層の表面上に形成さ
れ、上記コンデンサの端子と接続される複数のコンデン
サ接続端子であって、上記第１の電位とされる複数の第
１コンデンサ接続端子を含むコンデンサ接続端子と、上
記絶縁層の表面に形成された略ベタ状のプレーン層であ
って、上記多数の第１ＩＣ接続端子及び上記複数の第１
コンデンサ接続端子にそれぞれ接続し、上記第１の電位
とされる第１プレーン層と、を備える配線基板である。

【００１６】この配線基板には、ＩＣチップの端子と接
続される多数のＩＣ接続端子と、コンデンサの端子と接
続される複数のコンデンサ接続端子とが、同一面上（絶
縁層の表面上）に形成されている。そして、本発明で
は、同じ絶縁層の表面に、第１の電位（例えば接地電
位）とされる略ベタ状の第１プレーン層が形成されてい
る。この第１プレーン層は、ＩＣ接続端子のうち第１の
電位とされる多数の第１ＩＣ接続端子、及び、コンデン
サ接続端子のうち第１の電位とされる複数の第１コンデ
ンサ接続端子にそれぞれ接続している。このような配線
基板は、第１の電位を供給する経路のうち、第１ＩＣ接
続端子から第１プレーン層に至る経路、及び、この第１
プレーン層から第１コンデンサ接続端子に至る経路に、
インダクタンスの大きなスルーホール導体が介在しな
い。さらに、ビア導体も介在しない。その上、第１プレ
ーン層は、インダクタンスの小さい略ベタ状のプレーン
層である。従って、ＩＣチップからコンデンサまでのイ
ンダクタンスを小さくすることができる。

【００１７】本発明の配線基板は、上記の構成を満たす
ものであればいずれのものでもよい。例えば、絶縁層
は、１層からなるものでも、多層からなるものでもよ
く、多層からなる場合には、それらの層間に配線層等の
導体層が形成されていてもよい。そして、配線基板とし
ては、コア基板の両面に絶縁層が積層されたものや、さ
らに、これらの絶縁層上にそれぞれソルダーレジスト層
が積層されたもの、また、コア基板の片面に絶縁層が積
層されたものや、さらに、この絶縁層上にソルダーレジ
スト層が積層されたものなどが挙げられる。また、コア
基板のない配線基板であってもよい。なお、絶縁層を構
成する絶縁体は、アルミナ、窒化アルミニウム、ガラス
セラミック、低温焼成セラミックなどのセラミックで
も、エポキシ樹脂、ＢＴ樹脂などの樹脂でも、あるい
は、ガラス−エポキシ樹脂複合材料、セラミック−樹脂
複合材料などの複合材料などであってもよい。また、Ｉ
Ｃ接続端子やコンデンサ接続端子は、いずれの形態でも
よく、例えば、絶縁層の表面のパッド上に被着した金属
層からなるものや、このような金属層とこれに溶着した
ハンダバンプとからなるものなどが挙げられる。

【００１８】また、他の解決手段は、ＩＣチップとコン
デンサが搭載される配線基板であって、コア主面とコア
裏面を有するコア基板と、上記コア主面上に積層された
絶縁層と、この絶縁層の表面上に形成され、上記ＩＣチ
ップの端子と接続される多数のＩＣ接続端子であって、
第１の電位とされる多数の第１ＩＣ接続端子、及び、第
２の電位とされる多数の第２ＩＣ接続端子、を含むＩＣ
接続端子と、上記絶縁層の表面上に形成され、上記コン
デンサの端子と接続される複数のコンデンサ接続端子で
あって、上記第１の電位とされる複数の第１コンデンサ
接続端子、及び、上記第２の電位とされる複数の第２コ
ンデンサ接続端子、を含むコンデンサ接続端子と、上記
絶縁層の表面に形成された略ベタ状のプレーン層であっ
て、上記多数の第１ＩＣ接続端子及び上記複数の第１コ
ンデンサ接続端子にそれぞれ接続し、上記第１の電位と
される第１プレーン層と、上記コア主面に形成された略
ベタ状のプレーン層であって、上記多数の第２ＩＣ接続
端子及び上記複数の第２コンデンサ接続端子に、上記絶
縁層を貫通するビア導体を介してそれぞれ接続し、上記
第２の電位とされる第２コアプレーン層と、を備える配
線基板である。

【００１９】この配線基板には、ＩＣチップの端子と接
続される多数のＩＣ接続端子と、コンデンサの端子と接
続される複数のコンデンサ接続端子とが、同一面上（絶
縁層の表面上）に形成されている。そして、本発明で
は、同じ絶縁層の表面に、第１の電位（例えば接地電
位）とされる略ベタ状の第１プレーン層が形成されてい
る。この第１プレーン層は、ＩＣ接続端子のうち第１の
電位とされる多数の第１ＩＣ接続端子、及び、コンデン
サ接続端子のうち第１の電位とされる複数の第１コンデ
ンサ接続端子にそれぞれ接続している。さらに、コア基
板のコア主面には、第２の電位（例えば電源電位）とさ
れる略ベタ状の第２コアプレーン層が形成されている。
この第２コアプレーン層は、ＩＣ接続端子のうち第２の
電位とされる多数の第２ＩＣ接続端子、及び、コンデン
サ接続端子のうち第２の電位とされる複数の第２コンデ
ンサ接続端子に、絶縁層を貫通するビア導体を介してそ
れぞれ接続している。

【００２０】このような配線基板は、第１の電位を供給
する経路のうち、第１ＩＣ接続端子から第１プレーン層
に至る経路、及び、この第１プレーン層から第１コンデ
ンサ接続端子に至る経路に、インダクタンスの大きなス
ルーホール導体が介在しない。さらに、ビア導体も介在
しない。その上、第１プレーン層は、インダクタンスの
小さい略ベタ状のプレーン層である。従って、ＩＣチッ
プからコンデンサまでのインダクタンスを小さくするこ
とができる。さらに、第２の電位を供給する経路のう
ち、第２ＩＣ接続端子から第２コアプレーン層に至る経
路、及び、この第２コアプレーン層から第２コンデンサ
接続端子に至る経路にも、インダクタンスの大きなスル
ーホール導体が介在しない。その上、第２コアプレーン
層は、インダクタンスの小さい略ベタ状のプレーン層で
ある。従って、ＩＣチップからコンデンサまでのインダ
クタンスを小さくすることができる。

【００２１】また、コア基板に比べ絶縁層の厚さは小さ
くすることができるため、絶縁層の表面にある第１プレ
ーン層と、絶縁層の裏面（コア主面）にある第２コアプ
レーン層との距離を小さくすることができ、相互インダ
クタンスを小さくすることができる。従って、ＩＣチッ
プからコンデンサまでのインダクタンスを小さくするこ
とができる。なお、コア基板は、前述した絶縁層と同様
に、１層からなるものでも、多層からなるものでもよ
く、多層からなる場合には、それらの層間に配線層等の
導体層が形成されていてもよい。また、コア基板を構成
する絶縁体も、前述した絶縁層と同様に、セラミックで
も樹脂でも複合材料などでもよい。

【００２２】さらに、上記の配線基板であって、前記コ
ア裏面に形成された略ベタ状のプレーン層であって、前
記多数の第１ＩＣ接続端子の少なくとも一部、及び、前
記複数の第１コンデンサ接続端子の少なくとも一部に、
前記絶縁層を貫通するビア導体及び前記コア基板を貫通
するスルーホール導体を介してそれぞれ接続し、前記第
１の電位とされる第１コアプレーン層を備える配線基板
とすると良い。

【００２３】本発明の配線基板は、上述の配線基板に加
え、さらに、コア基板のコア裏面に、第１の電位（例え
ば接地電位）とされる略ベタ状の第１コアプレーン層が
形成されている。この第１コアプレーン層は、多数の第
１ＩＣ接続端子の少なくとも一部、及び、複数の第１コ
ンデンサ接続端子の少なくとも一部に、絶縁層を貫通す
るビア導体及びコア基板を貫通するスルーホール導体を
介してそれぞれ接続している。このような配線基板は、
第１の電位を供給する経路として、第１ＩＣ接続端子の
少なくとも一部から、第１コアプレーン層を経て、第１
コンデンサ接続端子の少なくとも一部に至る経路をも有
しており、しかも、第１コアプレーン層はインダクタン
スの小さい略ベタ状のプレーン層である。従って、ＩＣ
チップからコンデンサまでのインダクタンスをさらに小
さくすることができる。

【００２４】

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつ説明する。本実施形態の配線基板１０１
について、図１に簡略化した部分断面図を、図２に基板
主面１０２側から見た簡略化した平面図を、図３に基板
裏面１０３側から見た簡略化した平面図を示す。また、
図４に主面側第３導体層１６５の１／８部分の簡略化し
た部分平面図を、図５に主面側第１導体層の１６１の１
／８部分の簡略化した部分平面図を、図６に裏面側第１
導体層１７１の１／８部分の簡略化した部分平面図を示
す。

【００２５】この配線基板１０１は、図１中に破線で示
す１個のＩＣチップＩＣ及び８個のコンデンサＣＯＮが
搭載される基板主面１０２と、マザーボードに接続され
る基板裏面１０３とを有する略矩形の略板形状である。
その大きさは、約４０ｍｍ×約４０ｍｍ×約１．１ｍｍ
である。配線基板１０１は、その中心に、ＢＴ樹脂から
なり誘電率が約４．５で厚さが約８００μｍのコア基板
１１１を備える。このコア基板１１１のコア主面１１２
上には、エポキシ樹脂等からなり誘電率が約３．７で厚
さがそれぞれ約４０μｍの２層の絶縁層（主面側第１絶
縁層１２１，主面側第２絶縁層１２４）が積層されてい
る。さらにこの絶縁層上には、同じくエポキシ樹脂等か
らなる厚さ約２１μｍの主面側ソルダーレジスト層１２
７が積層されている。また同様に、コア基板１１１のコ
ア裏面１１３上には、エポキシ樹脂等からなり誘電率が
約３．７で厚さがそれぞれ約４０μｍの２層の絶縁層
（裏面側第１絶縁層１４１，裏面側第２絶縁層１４４）
が積層されている。さらにこの絶縁層上には、同じくエ
ポキシ樹脂等からなる厚さ約２１μｍの裏面側ソルダー
レジスト層１４７が積層されている。

【００２６】このうちコア基板１１１には、これを貫通
する直径約１００μｍの多数のスルーホール１１５が所
定の位置に形成され、その内周面には、Ｃｕからなる略
筒状の厚さ約１８μｍのスルーホール導体１１６がそれ
ぞれ形成されている。各スルーホール導体１１６内に
は、エポキシ樹脂等からなる略円柱形状の樹脂充填体１
１７がそれぞれ形成されている。

【００２７】主面側第１絶縁層１２１には、これを貫通
する直径約６５μｍの多数のビア孔１２２が所定の位置
に形成され、その内部には、Ｃｕからなるフィルドビア
１２３がそれぞれ形成されている。主面側第２絶縁層１
２４にも、これを貫通する直径約６５μｍの多数のビア
孔１２５が所定の位置に形成され、その内部には、Ｃｕ
からなるフィルドビア１２６がそれぞれ形成されてい
る。

【００２８】主面側ソルダーレジスト層１２７には、こ
れを貫通する多数の主面側開口１２８が所定の位置に形
成されている。主面側開口１２８には、ＩＣチップＩＣ
が搭載される約１２．５ｍｍ×約１２．５ｍｍの矩形状
のＩＣチップ搭載領域１０５に形成された第１主面側開
口１２９と、コンデンサＣＯＮを搭載するコンデンサ搭
載領域１０６に形成された第２主面側開口１３０があ
る。第１主面側開口１２９は、直径約９０μｍの平面視
円形状であり、約２００μｍの間隔で３８４４個形成さ
れている。また、第２主面側開口１３０は、約３．４ｍ
ｍ×約０．５ｍｍの平面視矩形状であり、全部で１６個
形成されている。

【００２９】各々の第１主面側開口１２９には、ＩＣチ
ップＩＣの端子と接続されるＩＣ接続端子１３１がそれ
ぞれ形成されている（図１及び図２参照）。従って、３
６００個のＩＣ接続端子１３１が、約２００μｍの間隔
で主面側第２絶縁層１２４の表面１２４Ｈ上に形成され
ている。これらのＩＣ接続端子１３１は、第１主面側開
口１２９内に形成された主面側Ｎｉメッキ層１３３と、
この主面側Ｎｉメッキ層１３３の表面に溶着し、主面側
ソルダーレジスト層１２７の表面を越えて突出するハン
ダバンプ１３５とからなる。ＩＣ接続端子１３１として
は、電源電位とされる１４７４個の電源ＩＣ接続端子１
３１Ｐと、接地電位とされる１４７４個の接地ＩＣ接続
端子１３１Ｇと、信号が伝送される多数の信号ＩＣ接続
端子１３１Ｓがある。

【００３０】一方、各々の第２主面側開口１３０には、
コンデンサＣＯＮの端子と接続されるコンデンサ接続端
子１３７がそれぞれ形成されている（図１及び図２参
照）。従って、１６個のコンデンサ接続端子１３７が、
主面側第２絶縁層１２４の表面１２４Ｈ上に形成されて
いる。これらのコンデンサ接続端子１３７も、第２主面
側開口１３０内に形成された主面側Ｎｉメッキ層１３３
と、この主面側Ｎｉメッキ層１３３の表面に溶着したハ
ンダバンプ１３５とからなる。コンデンサ接続端子１３
７としては、電源電位とされる８個の電源コンデンサ接
続端子１３７Ｐと、接地電位とされる８個の接地コンデ
ンサ接続端子１３７Ｇがある。

【００３１】他方、図１に示すように、裏面側第１絶縁
層１４１にも、これを貫通する直径約６５μｍの多数の
ビア孔１４２が所定の位置に形成され、その内部には、
Ｃｕからなるフィルドビア１４３がそれぞれ形成されて
いる。裏面側第２絶縁層１４４にも、これを貫通する直
径約６５μｍの多数のビア孔１４５が所定の位置に形成
され、その内部には、Ｃｕからなるフィルドビア１４６
がそれぞれ形成されている。裏面側ソルダーレジスト層
１４７には、これを貫通する直径約５５０μｍの平面視
円形状の１４４４個の裏面側開口１４８が、約１ｍｍの
間隔で略格子状に多数形成されている。各々の裏面側開
口１４８には、マザーボードの端子と接続される裏面接
続端子１５１がそれぞれ形成されている（図１及び図３
参照）。これらの裏面接続端子１５１は、裏面側開口１
４８内に形成された裏面側Ｎｉメッキ層１５３と、この
裏面側Ｎｉメッキ層１５３の表面に被着した裏面側Ａｕ
メッキ層１５５とからなる。裏面接続端子１５１として
は、電源電位とされる２７４個の電源裏面接続端子、接
地電位とされる２７４個の接地裏面接続端子、信号が伝
送される多数の信号裏面接続端子がある。

【００３２】コア基板１１１と主面側第１絶縁層１２１
との層間、即ち、コア主面１１２には、図１及び図５に
示すように、電源電位とされる厚さ約３５μｍの電源コ
アプレーン層（主面側第１導体層）１６１が略ベタ状に
形成されている。この電源コアプレーン層１６１には、
図５中に「×」印で示す位置に、電源電位とされるスル
ーホール導体１１６が基板裏面１０３側から接続すると
共に、主面側第１絶縁層のフィルドビア１２３のうち電
源電位とされるものが基板主面１０２側から接続してい
る。一方、接地電位とされるあるいは信号が伝送される
スルーホール導体１１６や、接地電位とされるあるいは
信号が伝送されるフィルドビア１２３は、電源コアプレ
ーン層１６１に形成された直径約３５０μｍの円形状の
開口１６２内を絶縁しつつ貫通している。なお、図５中
では、信号の伝送に関わるスルーホール導体１１６及び
フィルドビア１２３が貫通する開口は省略してある。

【００３３】主面側第１絶縁層１２１と主面側第２絶縁
層１２４との層間には、図１に示すように、配線やパッ
ドを有する所定パターンの厚さ約１４．５μｍの主面側
配線層（主面側第２導体層）１６３が形成されている。
この主面側配線層１６３は、主面側第１絶縁層１２１の
フィルドビア１２３や主面側第２絶縁層１２４のフィル
ドビア１２６と接続している。

【００３４】主面側第２絶縁層１２４と主面側ソルダー
レジスト層１２７との層間、即ち、主面側第２絶縁層１
２４の表面１２４Ｈには、図１及び図４に示すように、
接地プレーン層１６５とＩＣ接続端子用パッド１６７と
コンデンサ接続端子用パッド１６８とを有する厚さ約１
４．５μｍの主面側第３導体層１６４が形成されてい
る。具体的には、接地電位とされる接地プレーン層１６
５が略ベタ状に形成されている。接地プレーン層１６５
には、図４中に「×」印で示す位置に、主面側第２絶縁
層１２４のフィルドビア１２６のうち接地電位とされる
ものが基板裏面１０３側から接続すると共に、接地ＩＣ
接続端子１３１Ｇ及び接地コンデンサ接続端子１３７Ｇ
が基板主面１０２側から接続している。

【００３５】また、直径約１２５μｍの円形状のＩＣ接
続端子用パッド１６７が、接地プレーン層１６５に設け
られた直径約１７５μｍの開口１６６内に、接地プレー
ン層１６５と絶縁するように形成されている。また、約
３．５ｍｍ×約０．６ｍｍの矩形状のコンデンサ接続端
子用パッド１６８が、接地プレーン層１６５に設けられ
た約３．６ｍｍ×約０．７ｍｍの矩形状の開口１６６内
に、接地プレーン層１６５と絶縁するように形成されて
いる。ＩＣ接続端子用パッド１６７には、主面側第２絶
縁層１２４のフィルドビア１２６のうち電源電位とされ
るあるいは信号が伝送されるものが基板裏面１０３側か
ら接続すると共に、電源ＩＣ接続端子１３１Ｐあるいは
信号ＩＣ接続端子１３１Ｓが基板主面１０２側から接続
している。一方、コンデンサ接続用パッド１６８には、
主面側第２絶縁層１２４のフィルドビア１２６のうち電
源電位とされるものが基板裏面１０３側から接続すると
共に、電源コンデンサ接続端子１３７Ｐが基板主面１０
２側から接続している。

【００３６】他方、コア基板１１１と裏面側第１絶縁層
１４１との層間、即ち、コア裏面１１３には、図１及び
図６に示すように、接地電位とされる厚さ約３５μｍの
接地コアプレーン層（裏面側第１導体層）１７１が略ベ
タ状に形成されている。この接地コアプレーン層１７１
には、図６中に「×」印で示す位置に、スルーホール導
体１１６のうち接地電位とされるものが基板主面１０２
側から接続すると共に、裏面側第１絶縁層１４１のフィ
ルドビア１４３のうち接地電位とされるものが基板裏面
１０３側から接続している。一方、電源電位とされるあ
るいは信号が伝送されるスルーホール導体１１６、電源
電位とされるあるいは信号が伝送されるフィルドビア１
４３は、接地コアプレーン層１７１に形成された直径約
３５０μｍの円形状の開口１７２内を絶縁しつつ貫通し
ている。なお、図６中では、信号の伝送に関わるスルー
ホール導体１１６及びフィルドビア１４３が貫通する開
口は省略してある。

【００３７】裏面側第１絶縁層１４１と裏面側第２絶縁
層１４４との層間には、図１に示すように、配線やパッ
ドを有する所定パターンの厚さ約１４．５μｍの裏面側
配線層（裏面側第２導体層）１７３が形成されている。
この裏面側配線層１７３は、裏面側第１絶縁層１４１の
フィルドビア１４３や裏面側第２絶縁層１４４のフィル
ドビア１４６と接続している。また、裏面側第２絶縁層
１４４と裏面側ソルダーレジスト層１４７との層間に
は、多数の裏面接続端子用パッド１７６を有する厚さ約
１４．５μｍの裏面側第３導体層１７５が形成されてい
る。各々の裏面接続端子用パッド１７６には、裏面側第
２絶縁層１４４のフィルドビア１４６が基板主面１０２
側から接続すると共に、裏面接続端子１５１が基板裏面
１０３側から接続している。

【００３８】以上の説明から明らかなように、この配線
基板１０１では、電源電位の供給は、電源ＩＣ接続端子
１３１Ｐから、ＩＣ接続端子用パッド１６７と、フィル
ドビア１２６，１２３と、電源コアプレーン層１６１
と、フィルドビア１２３，１２６と、コンデンサ接続端
子用パッド１６８とを順に通り、電源コンデンサ接続端
子１３７Ｐに至る経路を経由して行われる。一方、接地
電位の供給は、接地ＩＣ接続端子１３１Ｇから、接地プ
レーン層１６５を通り、接地コンデンサ接続端子１３７
Ｇに至る経路を経由して行われる。またさらに、接地Ｉ
Ｃ接続端子１３１Ｇから、接地プレーン層１６５と、フ
ィルドビア１２６，１２３と、スルーホール導体１１６
と、接地コアプレーン層１７１と、スルーホール導体１
１６と、フィルドビア１２３，１２６と、接地プレーン
層１６５とを順に通り、接地コンデンサ接続端子１３７
Ｇに至る経路をも経由して行われる。

【００３９】このような配線基板１０１は、接地電位を
供給する経路のうち、接地ＩＣ接続端子１３１Ｇから接
地プレーン層１６５に至る経路、及び、この接地プレー
ン層１６５から接地コンデンサ接続端子１３７Ｇに至る
経路に、インダクタンスの大きなスルーホール導体が介
在しない。さらに、ビア導体も介在しない。その上、接
地プレーン層１６５は、インダクタンスの小さい略ベタ
状のプレーン層である。従って、ＩＣチップＩＣからコ
ンデンサＣＯＮまでのインダクタンスを小さくすること
ができる。さらに、電源電位を供給する経路のうち、電
源ＩＣ接続端子１３１Ｐから電源コアプレーン層１６１
に至る経路、及び、この電源コアプレーン層１６１から
電源コンデンサ接続端子１３７Ｐに至る経路にも、イン
ダクタンスの大きなスルーホール導体が介在しない。そ
の上、電源コアプレーン層１６１は、インダクタンスの
小さい略ベタ状のプレーン層である。従って、ＩＣチッ
プＩＣからコンデンサＣＯＮまでのインダクタンスを小
さくすることができる。

【００４０】また、コア基板１１１の厚さ（約８００μ
ｍ）に比べ絶縁層の厚さ（２層で約８０μｍ）は小さい
ため、絶縁層の表面（主面側第２絶縁層１２４の表面１
２４Ｈ）にある接地プレーン層１６５と、絶縁層の裏面
（コア主面１１２）にある電源コアプレーン層１６１と
の距離を小さくすることができ、相互インダクタンスを
小さくすることができる。従って、ＩＣチップＩＣから
コンデンサＣＯＮまでのインダクタンスを小さくするこ
とができる。さらに、本実施形態では、接地電位を供給
する経路として、接地ＩＣ接続端子１３１Ｇから、コア
裏面１１３にある接地コアプレーン層１７１を経て、接
地コンデンサ接続端子１３７Ｇに至る経路をも有してお
り、しかも、この接地コアプレーン層１７１もインダク
タンスの小さい略ベタ状のプレーン層である。従って、
ＩＣチップＩＣからコンデンサＣＯＮまでのインダクタ
ンスをさらに小さくすることができる。

【００４１】以上で説明したように、本実施形態の配線
基板１０１は、ＩＣチップＩＣからコンデンサＣＯＮま
でのインダクタンスを小さくするように設計されてい
る。このため、解析の結果、従来形態で示した配線基板
９０１のインダクタンスが基板全体で６９．５ｐＨであ
ったのに対して、本実施形態の配線基板１０１のインダ
クタンスは、基板全体で２３．５ｐＨと従来の３４％程
度まで低減された。

【００４２】次いで、この配線基板１０１の製造方法に
ついて説明する。この配線基板１０１は、公知の手法に
より製造することができる。即ち、まず、コア基板１１
１を用意し、これにドリル等で所定の位置にスルーホー
ル１１５を穿孔する。次に、Ｃｕ無電解メッキとＣｕ電
解メッキを順次施し、スルーホール１１５の内周面に略
筒状のスルーホール導体１１６を形成すると共に、コア
主面１１２とコア裏面１１３の略全面にベタ状導体層を
形成する。次に、スルーホール導体１１６内に樹脂ペー
ストを印刷充填し、その後、樹脂ペーストを熱硬化させ
て、樹脂充填体１１７を形成する。そして、この樹脂充
填体１１７の端部を研磨除去し、コア主面１１２及びコ
ア裏面１１３を面一にする。さらに、Ｃｕ無電解メッキ
とＣｕ電解メッキを順次施し、樹脂充填体１１７上に蓋
メッキ層を形成する。次に、コア主面１１２とコア裏面
１１３のベタ状導体層上に、フォトリソグラフィ法によ
り所定パターンのエッチングレジスト層をそれぞれ形成
する。そして、エッチングレジスト層から露出する導体
層をエッチング除去し、ベタ状導体層から主面側第１導
体層１６１と裏面側第１導体層１７１を形成する。

【００４３】次に、コア主面１１２及び主面側第１導体
層１６１上に、フォトリソグラフィ法により、ビア孔１
２２を所定の位置に有する主面側第１絶縁層１２１を形
成する。また同様にして、コア裏面１１３及び裏面側第
１導体層１７１上に、ビア孔１４２を所定の位置に有す
る裏面側第１絶縁層１４１を形成する。次に、主面側第
１絶縁層１２１のビア孔１２２にフィルドビア１２３を
形成すると共に、裏面側第１絶縁層１４１のビア孔１４
２にフィルドビア１４３を形成する。また、主面側第１
絶縁層１２１上に主面側第２導体層１６３を形成し、裏
面側第１絶縁層１４１上に裏面側第２導体層１７３を形
成する。具体的には、Ｃｕ無電解メッキを施し、主面側
第１絶縁層１２１上及びそのビア孔１２２内、裏面側第
１絶縁層１４１上及びそのビア孔１４２内に、無電解メ
ッキ層を形成する。その後、主面側第１絶縁層１２１上
の無電解メッキ層上と裏面側第１絶縁層１４１上の無電
解メッキ層上に、フォトリソグラフィ法により所定パタ
ーンのメッキレジスト層を形成する。その後、Ｃｕ電解
メッキを施し、各々のメッキレジスト層から露出する無
電解メッキ層上に所定パターンの電解メッキ層を形成す
る。その後、メッキレジスト層をそれぞれ剥離して、露
出した無電解メッキ層をエッチングにより除去し、所定
パターンの主面側第２導体層１６３と裏面側第２導体層
１７３を形成する。なお、Ｃｕ電解メッキの際は、フィ
ルドビア形成用のメッキ液を使用する。

【００４４】次に、主面側第１絶縁層１２１及び主面側
第２導体層１６３上に、フォトリソグラフィ法により、
ビア孔１２５を所定の位置に有する主面側第２絶縁層１
２４を形成する。また同様にして、裏面側第１絶縁層１
４１及び裏面側第２導体層１７３上に、ビア孔１４５を
所定の位置に有する裏面側第２絶縁層１４４を形成す
る。次に、主面側第２絶縁層１２４のビア孔１２５にフ
ィルドビア１４６を形成すると共に、裏面側第２絶縁層
１４４のビア孔１４５にフィルドビア１３６を形成す
る。また、主面側第２絶縁層１２４上に主面側第３導体
層１６４を形成し、裏面側第２絶縁層１４４上に裏面側
第３導体層１７５を形成する。この工程は、前述したフ
ィルドビア１２３，１４３、主面側第２導体層１６３及
び裏面側第２導体層１７３の形成と同様に行えばよい。

【００４５】次に、主面側第２絶縁層１２４及び主面側
第３導体層１６５上に、フォトリソグラフィ法により、
主面側開口１２８を所定の位置に有する主面側ソルダー
レジスト層１２７を形成する。また同様にして、裏面側
第２絶縁層１４４及び裏面側第３導体層１７５上に、裏
面側開口１４８を所定の位置に有する裏面側ソルダーレ
ジスト層１４７を形成する。次に、Ｎｉメッキを施し、
主面側ソルダーレジスト層１２７の主面側開口１２８内
に露出する主面側第３導体層１６５上に、主面側Ｎｉメ
ッキ層１３３を被着させる。またこれと共に、裏面側ソ
ルダーレジスト層１４７の裏面側開口１４８内に露出す
る裏面側第３導体層１７５上にも、裏面側Ｎｉメッキ層
１５３を被着させる。その後、Ａｕメッキを施し、酸化
防止のため、主面側Ｎｉメッキ層１３３上に、厚さ約
０．０５μｍのごく薄い主面側Ａｕメッキ層を形成する
と共に、裏面側Ｎｉメッキ層１５３上にも、厚さ約０．
０５μｍのごく薄い裏面側Ａｕメッキ層１５５を形成す
る。

【００４６】次に、各々の主面側Ｎｉメッキ層１３３上
にハンダバンプ１３５を形成する。具体的には、まず、
主面側開口１２８に対応した所定パターンの印刷マスク
を用いて、各々の主面側開口１２８にハンダペーストを
印刷する。その後、これをリフローし、ハンダバンプ１
３５を形成する。その際、主面側Ａｕメッキ層のＡｕ
は、ハンダ内に拡散するので、ハンダバンプ１３５は、
主面側Ｎｉメッキ層１３３に溶着する。以上のようにし
て、配線基板１０１が完成する。

【００４７】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、絶縁層の表面（主面側第２絶縁層１２４の表面１
２４Ｈ）に接地電位とされる接地プレーン層１６５を形
成し、一方、コア主面１１２には、電源電位とされる電
源コアプレーン層１６１を形成している。しかし、絶縁
層の表面に電源電位とされる電源プレーン層を形成し、
コア主面１１２に接地電位とされる接地コアプレーン層
を形成することもできる。このような形態としても、前
述した作用効果を得ることができる。また、コア裏面１
１３には、接地電位とされる接地コアプレーン層１７１
を形成しているが、これも、電源電位とされる電源コア
プレーン層に変えることができる。

【図面の簡単な説明】

【図１】実施形態に係る配線基板の簡略化した部分断面
図である。

【図２】実施形態に係る配線基板の基板主面側から見た
簡略化した平面図である。

【図３】実施形態に係る配線基板の基板裏面側から見た
簡略化した平面図である。

【図４】実施形態に係る配線基板の主面側第３導体層の
簡略化した部分平面図である。

【図５】実施形態に係る配線基板の主面側第１導体層の
簡略化した部分平面図である。

【図６】実施形態に係る配線基板の裏面側第１導体層の
簡略化した部分平面図である。

【図７】従来技術に係る配線基板の簡略化した部分断面
図である。

【図８】実施形態に係る配線基板の基板主面側から見た
簡略化した平面図である。

【図９】実施形態に係る配線基板の基板裏面側から見た
簡略化した平面図である。

【図１０】実施形態に係る配線基板の主面側第３導体層
の簡略化した部分平面図である。

【図１１】実施形態に係る配線基板の主面側第１導体層
の簡略化した部分平面図である。

【図１２】実施形態に係る配線基板の裏面側第１導体層
の簡略化した部分平面図である。

【符号の説明】

１０１配線基板１０２基板主面１０３基板裏面１１１コア基板１１２コア主面１１３コア裏面１２１主面側第１絶縁層１２４主面側第２絶縁層１２４Ｈ（主面側第２絶縁層の）表面（絶縁層の表
面）１２７主面側ソルダーレジスト層１３１ＩＣ接続端子１３１Ｐ電源ＩＣ接続端子（第２ＩＣ接続端子）１３１Ｇ接地ＩＣ接続端子（第１ＩＣ接続端子）１３１Ｓ信号ＩＣ接続端子１３７コンデンサ接続端子１３７Ｐ電源コンデンサ接続端子（第２コンデンサ接
続端子）１３７Ｇ接地コンデンサ接続端子（第１コンデンサ接
続端子）１３７Ｓ信号コンデンサ接続端子１６１電源コアプレーン層（第２コアプレーン層）１６５接地プレーン層（第１プレーン層）１７１接地コアプレーン層（第１コアプレーン層）ＩＣＩＣチップＣＯＮコンデンサ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 ＥＢ (72)発明者出口洋行愛知県名古屋市瑞穂区高辻町14番18号日本特殊陶業株式会社内Ｆターム(参考） 5E338 AA03 BB04 CC01 CC04 CC06 CD23 EE14 5E346 AA32 AA43 BB02 BB03 BB04 BB06 CC09 CC10 CC32 CC37 CC38 CC40 DD02 DD22 FF45 HH03 HH04 HH06

Claims

【特許請求の範囲】

【請求項１】ＩＣチップとコンデンサが搭載される配線
基板であって、絶縁層と、この絶縁層の表面上に形成され、上記ＩＣチップの端子
と接続される多数のＩＣ接続端子であって、第１の電位
とされる多数の第１ＩＣ接続端子を含むＩＣ接続端子
と、上記絶縁層の表面上に形成され、上記コンデンサの端子
と接続される複数のコンデンサ接続端子であって、上記
第１の電位とされる複数の第１コンデンサ接続端子を含
むコンデンサ接続端子と、上記絶縁層の表面に形成された略ベタ状のプレーン層で
あって、上記多数の第１ＩＣ接続端子及び上記複数の第
１コンデンサ接続端子にそれぞれ接続し、上記第１の電
位とされる第１プレーン層と、を備える配線基板。
【請求項２】ＩＣチップとコンデンサが搭載される配線
基板であって、コア主面とコア裏面を有するコア基板と、上記コア主面上に積層された絶縁層と、この絶縁層の表面上に形成され、上記ＩＣチップの端子
と接続される多数のＩＣ接続端子であって、第１の電位とされる多数の第１ＩＣ接続端子、及び、第２の電位とされる多数の第２ＩＣ接続端子、を含むＩＣ接続端子と、上記絶縁層の表面上に形成され、上記コンデンサの端子
と接続される複数のコンデンサ接続端子であって、上記第１の電位とされる複数の第１コンデンサ接続端
子、及び、上記第２の電位とされる複数の第２コンデンサ接続端
子、を含むコンデンサ接続端子と、上記絶縁層の表面に形成された略ベタ状のプレーン層で
あって、上記多数の第１ＩＣ接続端子及び上記複数の第
１コンデンサ接続端子にそれぞれ接続し、上記第１の電
位とされる第１プレーン層と、上記コア主面に形成された略ベタ状のプレーン層であっ
て、上記多数の第２ＩＣ接続端子及び上記複数の第２コ
ンデンサ接続端子に、上記絶縁層を貫通するビア導体を
介してそれぞれ接続し、上記第２の電位とされる第２コ
アプレーン層と、を備える配線基板。
【請求項３】請求項２に記載の配線基板であって、前記コア裏面に形成された略ベタ状のプレーン層であっ
て、前記多数の第１ＩＣ接続端子の少なくとも一部、及
び、前記複数の第１コンデンサ接続端子の少なくとも一
部に、前記絶縁層を貫通するビア導体及び前記コア基板
を貫通するスルーホール導体を介してそれぞれ接続し、
前記第１の電位とされる第１コアプレーン層を備える配
線基板。