JP2003309610A - 通信装置 - Google Patents
通信装置Info
- Publication number
- JP2003309610A JP2003309610A JP2002110842A JP2002110842A JP2003309610A JP 2003309610 A JP2003309610 A JP 2003309610A JP 2002110842 A JP2002110842 A JP 2002110842A JP 2002110842 A JP2002110842 A JP 2002110842A JP 2003309610 A JP2003309610 A JP 2003309610A
- Authority
- JP
- Japan
- Prior art keywords
- line driver
- output
- lsi
- signal
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】ＬＳＩの出力をラインドライバーへの入力部に
対して外付けのハードウェアを接続することなく、通信
回路の構成を単純化し、部品点数を削減することが可能
な通信装置を提供する。 【解決手段】ラインドライバーへのデータ信号と、ライ
ンドラバーの出力を制御する信号を有するＬＳＩを備
え、ＬＳｌのデータ信号出力部はトライステートの形態
とし、当該トライステートの出力部を制御する信号を内
部で抵抗によりプルダウンさせて通常Ｌレベルにクラン
プし、ラインドライバーをアクティブにする時はＨレベ
ルを出力とすることにより上位局からアドレスを指定さ
れて応答するようにした通信装置であって、ＬＳＩを同
一基校上に複数搭載した時に、ＬＳＩの出力をラインド
ライバーへの入力部に対してコモン接続するようにした
ものである。
対して外付けのハードウェアを接続することなく、通信
回路の構成を単純化し、部品点数を削減することが可能
な通信装置を提供する。 【解決手段】ラインドライバーへのデータ信号と、ライ
ンドラバーの出力を制御する信号を有するＬＳＩを備
え、ＬＳｌのデータ信号出力部はトライステートの形態
とし、当該トライステートの出力部を制御する信号を内
部で抵抗によりプルダウンさせて通常Ｌレベルにクラン
プし、ラインドライバーをアクティブにする時はＨレベ
ルを出力とすることにより上位局からアドレスを指定さ
れて応答するようにした通信装置であって、ＬＳＩを同
一基校上に複数搭載した時に、ＬＳＩの出力をラインド
ライバーへの入力部に対してコモン接続するようにした
ものである。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ネットワーク等を
利用し、各種信号の授受を行うサーボドライブ装置等の
通信装置であって、特に、その通信回路の構成を単純化
し、部品点数を削減した通信装置に関するものである。 【０００２】 【従来の技術】一般に、ネットワーク等を利用し、信号
の授受を行うサーボドライブ装置においては、信号の入
出力を行うＬＳＩが複数存在する場合、その信号を送る
回路を同一モジュールにより、複数軸にまとめて構成す
る場合が多い。 【０００３】その場合、ソフトウエアーまたは部品を共
通化するため、ＬＳＩより信号を送る回路は、それぞれ
を単軸のまま、回路の一部に論理和をとるなどして構成
し、コスト削減のため、ラインドライバーおよびレシー
バーを共有するなどして、部品点数の削減を行ってい
る。 【０００４】上記ＬＳＩが単一であって、単軸の回路と
する場合の従来の回路構成を、図３に示す。なお、図３
においては、ラインドライバーとラインレシーバーは一
体化され、ラインドライバレシーバ１として記載されて
いる。ここで、２はＬＳＩ（ＡＳＩＣ）である。 【０００５】ＬＳＩ（ＡＳＩＣ）２へは、入力信号とし
ての受信データＲＸＤがラインドライバレシーバ１を介
して入力され、ＬＳＩからは、出力信号としての送信デ
ータＴＸＤおよび送信時にラインドライバーレシーバ１
をアクティブにする信号ＤＴ／Ｒがラインドライバレシ
ーバ１へ出力される。 【０００６】そして、信号ＤＴ／Ｒがハイレベルになる
ことで、ラインドライバーレシーバ１はアクティブとな
り、送信データＴＸＤはラインドライバレシーバ１を介
して右の半２重伝送路へ出力されることになる。 【０００７】一方、ＬＳＩが複数であって、多軸の回路
とする場合の従来の回路構成を、図４に示す。 【０００８】この従来の回路では、子局であるＬＳＩ２
が３個の場合を示すが、各ＬＳＩ２より出力される送信
データＴＸＤおよび信号ＤＴ／Ｒは、図に示すように論
理回路３〜７を介するなどして、ラインドライバレシー
バへ出力される。 【０００９】複数のＬＳＩ２から上位局から指定された
ＬＳＩ２の出力を選択してラインドライバレシーバ１へ
出力するためには、信号ＤＴ／Ｒを用いて、前述した論
理回路を用いて対象となるＬＳＩ２の送信データＴＸＤ
を選択し、該ＬＳＩ２よりの送信データＴＸＤをライン
ドライバレシーバ１に入力するとともに、ＤＴ／Ｒの論
理和をとってラインドライバレシーバ１をアクティブと
し、送信データＴＸＤを右の半２重伝送路へ出力するよ
うにしている。 【００１０】 【発明が解決しようとする課題】しかしながら、上述し
たサーボドライブ装置においては、ＬＳＩ２より信号を
送る回路自体が複雑であるばかりか、回路の一部に論理
回路等を用いているため、部品点数が多いという不都合
があった。 【００１１】本発明は上記課題を解決するためになされ
たものであり、ＬＳＩの出力をラインドライバーへの入
力部に対して外付けのハードウェアを接続することな
く、通信回路の構成を単純化し、部品点数を削減するこ
とが可能な通信装置を提供することを目的とする。 【００１２】 【課題を解決するための手段】上記問題を解決するため
に、本発明は、ラインドライバーへのデータ信号と、前
記ラインドライバーの出力を制御する信号を有するＬＳ
Ｉを備え、前記ＬＳＩのデータ信号出力部はトライステ
ートの形態とし、当該トライステートの出力部を制御す
る信号を内部で抵抗によりプルダウンさせて通常Ｌレベ
ルにクランプし、前記ラインドライバーをアクティブに
する時はＨレベルを出力とすることにより上位局からア
ドレスを指定されて応答するようにした通信装置であっ
て、前記ＬＳＩを同一基板上に複数搭載した時に、前記
ＬＳＩの出力をラインドライバーへの入力部に対してコ
モン接続するようにしたものである。 【００１３】 【発明の実施の形態】本発明の実施例を図に基づいて説
明する。 【００１４】本発明の特徴は以下のとおりである。 【００１５】図１は、本発明に係る一実施例の個々のＬ
ＳＩの出力部を示すものであって、送信データＴＸＤお
よび信号ＤＴ／Ｒの出力部には、トライステートバッフ
ァがそれぞれ設けられている。なお、ここで言うトライ
ステートとは、デジタル回路の出力がハイレベルとロー
レベルとそれ以外のフローティングの状態という３つの
状態をとりえるものであり、通常データバス等において
使用されている。 【００１６】さらに信号ＤＴ／Ｒの出力部は抵抗によっ
てプルダウンされており、ＤＴ／Ｒｉ信号がハイレベル
のとき以外はＤＴ／Ｒ出力はローレベルに固定されてい
る。 【００１７】そして、ＬＳＩ２より従来ＤＴ／Ｒの信号
として直に出力されていた信号ＤＴ／Ｒｉにより、上述
のトライステートの制御を行う。 【００１８】図中信号ＤＴ／Ｒｉは、ハイレベルおよび
ローレベルの２値状態をとり、該信号ＤＴ／Ｒｉをロー
レベルとすることにより、各トライステートバッファの
出力状態をフローティングの状態に制御することができ
る。 【００１９】すなわち、信号ＤＴ／Ｒｉがローレベルの
状態では、送信データＴＸＤはフローティングの状態を
とり、信号ＤＴ／Ｒはフローティングの状態を図中の抵
抗でプルダウンされてローレベルに固定される。 【００２０】一方、信号ＤＴ／Ｒｉがハイレベルの状態
では、送信データＴＸＤとしてはＴＸＤｉのデータがそ
のまま出力される。 【００２１】図２は、本発明の一実施例における複数の
ＬＳＩとラインドライバレシーバの接続状態を示すもの
である。この実施例では、子局であるＬＳＩ２が３個の
場合を示す。 【００２２】上位局から指定されたＬＳＩのＤＴ／Ｒｉ
信号はハイレベルとなりこのＬＳＩのＴＸＤ出力はＴＸ
Ｄｉのデータがそのまま出力される。上位局から指定さ
れていない他のＬＳＩ２はＴＤ／Ｒｉがローレベルであ
り、それぞれのＴＸＤ出力はフローティング状態とな
る。 【００２３】これら３つのＴＸＤ出力を単純にプリント
基板上で接続すると、出力がはっきりと決定されている
上位局から指定されたＬＳＩのデータが有効になり、ラ
インドライバーレシーバー１に入力される。 【００２４】一方、ＤＴ／Ｒもプリント基板上で接続す
るだけで、アクティブハイのワイヤードＯＲとなり、ハ
イレベルが出力され、ラインドライバーをアクティブに
する。 【００２５】上述のように各ＬＳＩ２の出力部を構成す
ることにより、各ＬＳＩ２からの全ての出力をプリント
基板上で単なるワイヤードのコモン接続とすることが可
能となり、各ＬＳＩ２より出力される送信データＴＸＤ
および信号ＤＴ／Ｒは、従来のように論理回路などを介
する必要がなくなる。 【００２６】 【発明の効果】以上のように本発明によれば、ラインド
ライバー１へのデータ信号と、ラインドライバー１の出
力を制御する信号を有するＬＳＩ２を備え、ＬＳＩ２の
データ信号出力部はトライステートの形態とし、当該ト
ライステートの出力部を制御する信号を内部で抵抗によ
りプルダウンさせて通常Ｌレベルにクランプし、ライン
ドライバー１をアクティブにする時はＨレベルを出力と
することにより上位局からアドレスを指定されて応答す
るようにした通信装置であって、ＬＳＩ２を同一基板上
に複数搭載した時に、ＬＳＩ２の出力をラインドライバ
ー１への入力部に対してコモン接続するようにしたの
で、ＬＳＩの出力をラインドライバーへの入力部に対し
て外付けのハードウエアを接続することなく、通信回路
の構成を単純化し、部品点数を削減することが可能な通
信装置を提供することができる。
利用し、各種信号の授受を行うサーボドライブ装置等の
通信装置であって、特に、その通信回路の構成を単純化
し、部品点数を削減した通信装置に関するものである。 【０００２】 【従来の技術】一般に、ネットワーク等を利用し、信号
の授受を行うサーボドライブ装置においては、信号の入
出力を行うＬＳＩが複数存在する場合、その信号を送る
回路を同一モジュールにより、複数軸にまとめて構成す
る場合が多い。 【０００３】その場合、ソフトウエアーまたは部品を共
通化するため、ＬＳＩより信号を送る回路は、それぞれ
を単軸のまま、回路の一部に論理和をとるなどして構成
し、コスト削減のため、ラインドライバーおよびレシー
バーを共有するなどして、部品点数の削減を行ってい
る。 【０００４】上記ＬＳＩが単一であって、単軸の回路と
する場合の従来の回路構成を、図３に示す。なお、図３
においては、ラインドライバーとラインレシーバーは一
体化され、ラインドライバレシーバ１として記載されて
いる。ここで、２はＬＳＩ（ＡＳＩＣ）である。 【０００５】ＬＳＩ（ＡＳＩＣ）２へは、入力信号とし
ての受信データＲＸＤがラインドライバレシーバ１を介
して入力され、ＬＳＩからは、出力信号としての送信デ
ータＴＸＤおよび送信時にラインドライバーレシーバ１
をアクティブにする信号ＤＴ／Ｒがラインドライバレシ
ーバ１へ出力される。 【０００６】そして、信号ＤＴ／Ｒがハイレベルになる
ことで、ラインドライバーレシーバ１はアクティブとな
り、送信データＴＸＤはラインドライバレシーバ１を介
して右の半２重伝送路へ出力されることになる。 【０００７】一方、ＬＳＩが複数であって、多軸の回路
とする場合の従来の回路構成を、図４に示す。 【０００８】この従来の回路では、子局であるＬＳＩ２
が３個の場合を示すが、各ＬＳＩ２より出力される送信
データＴＸＤおよび信号ＤＴ／Ｒは、図に示すように論
理回路３〜７を介するなどして、ラインドライバレシー
バへ出力される。 【０００９】複数のＬＳＩ２から上位局から指定された
ＬＳＩ２の出力を選択してラインドライバレシーバ１へ
出力するためには、信号ＤＴ／Ｒを用いて、前述した論
理回路を用いて対象となるＬＳＩ２の送信データＴＸＤ
を選択し、該ＬＳＩ２よりの送信データＴＸＤをライン
ドライバレシーバ１に入力するとともに、ＤＴ／Ｒの論
理和をとってラインドライバレシーバ１をアクティブと
し、送信データＴＸＤを右の半２重伝送路へ出力するよ
うにしている。 【００１０】 【発明が解決しようとする課題】しかしながら、上述し
たサーボドライブ装置においては、ＬＳＩ２より信号を
送る回路自体が複雑であるばかりか、回路の一部に論理
回路等を用いているため、部品点数が多いという不都合
があった。 【００１１】本発明は上記課題を解決するためになされ
たものであり、ＬＳＩの出力をラインドライバーへの入
力部に対して外付けのハードウェアを接続することな
く、通信回路の構成を単純化し、部品点数を削減するこ
とが可能な通信装置を提供することを目的とする。 【００１２】 【課題を解決するための手段】上記問題を解決するため
に、本発明は、ラインドライバーへのデータ信号と、前
記ラインドライバーの出力を制御する信号を有するＬＳ
Ｉを備え、前記ＬＳＩのデータ信号出力部はトライステ
ートの形態とし、当該トライステートの出力部を制御す
る信号を内部で抵抗によりプルダウンさせて通常Ｌレベ
ルにクランプし、前記ラインドライバーをアクティブに
する時はＨレベルを出力とすることにより上位局からア
ドレスを指定されて応答するようにした通信装置であっ
て、前記ＬＳＩを同一基板上に複数搭載した時に、前記
ＬＳＩの出力をラインドライバーへの入力部に対してコ
モン接続するようにしたものである。 【００１３】 【発明の実施の形態】本発明の実施例を図に基づいて説
明する。 【００１４】本発明の特徴は以下のとおりである。 【００１５】図１は、本発明に係る一実施例の個々のＬ
ＳＩの出力部を示すものであって、送信データＴＸＤお
よび信号ＤＴ／Ｒの出力部には、トライステートバッフ
ァがそれぞれ設けられている。なお、ここで言うトライ
ステートとは、デジタル回路の出力がハイレベルとロー
レベルとそれ以外のフローティングの状態という３つの
状態をとりえるものであり、通常データバス等において
使用されている。 【００１６】さらに信号ＤＴ／Ｒの出力部は抵抗によっ
てプルダウンされており、ＤＴ／Ｒｉ信号がハイレベル
のとき以外はＤＴ／Ｒ出力はローレベルに固定されてい
る。 【００１７】そして、ＬＳＩ２より従来ＤＴ／Ｒの信号
として直に出力されていた信号ＤＴ／Ｒｉにより、上述
のトライステートの制御を行う。 【００１８】図中信号ＤＴ／Ｒｉは、ハイレベルおよび
ローレベルの２値状態をとり、該信号ＤＴ／Ｒｉをロー
レベルとすることにより、各トライステートバッファの
出力状態をフローティングの状態に制御することができ
る。 【００１９】すなわち、信号ＤＴ／Ｒｉがローレベルの
状態では、送信データＴＸＤはフローティングの状態を
とり、信号ＤＴ／Ｒはフローティングの状態を図中の抵
抗でプルダウンされてローレベルに固定される。 【００２０】一方、信号ＤＴ／Ｒｉがハイレベルの状態
では、送信データＴＸＤとしてはＴＸＤｉのデータがそ
のまま出力される。 【００２１】図２は、本発明の一実施例における複数の
ＬＳＩとラインドライバレシーバの接続状態を示すもの
である。この実施例では、子局であるＬＳＩ２が３個の
場合を示す。 【００２２】上位局から指定されたＬＳＩのＤＴ／Ｒｉ
信号はハイレベルとなりこのＬＳＩのＴＸＤ出力はＴＸ
Ｄｉのデータがそのまま出力される。上位局から指定さ
れていない他のＬＳＩ２はＴＤ／Ｒｉがローレベルであ
り、それぞれのＴＸＤ出力はフローティング状態とな
る。 【００２３】これら３つのＴＸＤ出力を単純にプリント
基板上で接続すると、出力がはっきりと決定されている
上位局から指定されたＬＳＩのデータが有効になり、ラ
インドライバーレシーバー１に入力される。 【００２４】一方、ＤＴ／Ｒもプリント基板上で接続す
るだけで、アクティブハイのワイヤードＯＲとなり、ハ
イレベルが出力され、ラインドライバーをアクティブに
する。 【００２５】上述のように各ＬＳＩ２の出力部を構成す
ることにより、各ＬＳＩ２からの全ての出力をプリント
基板上で単なるワイヤードのコモン接続とすることが可
能となり、各ＬＳＩ２より出力される送信データＴＸＤ
および信号ＤＴ／Ｒは、従来のように論理回路などを介
する必要がなくなる。 【００２６】 【発明の効果】以上のように本発明によれば、ラインド
ライバー１へのデータ信号と、ラインドライバー１の出
力を制御する信号を有するＬＳＩ２を備え、ＬＳＩ２の
データ信号出力部はトライステートの形態とし、当該ト
ライステートの出力部を制御する信号を内部で抵抗によ
りプルダウンさせて通常Ｌレベルにクランプし、ライン
ドライバー１をアクティブにする時はＨレベルを出力と
することにより上位局からアドレスを指定されて応答す
るようにした通信装置であって、ＬＳＩ２を同一基板上
に複数搭載した時に、ＬＳＩ２の出力をラインドライバ
ー１への入力部に対してコモン接続するようにしたの
で、ＬＳＩの出力をラインドライバーへの入力部に対し
て外付けのハードウエアを接続することなく、通信回路
の構成を単純化し、部品点数を削減することが可能な通
信装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例におけるＬＳＩの出力部の
回路構成 【図２】 ＬＳＩが複数の通信回路を有する本発明の一
実施例の回路構成 【図３】 ＬＳＩが単一で単軸の通信回路を有する従来
の回路構成 【図４】 ＬＳＩが複数で多軸の通信回路を有する従来
の回路構成 【符号の説明】 １：ラインドライバーレシーバー ２：ＬＳＩ ３〜７：論理回路
回路構成 【図２】 ＬＳＩが複数の通信回路を有する本発明の一
実施例の回路構成 【図３】 ＬＳＩが単一で単軸の通信回路を有する従来
の回路構成 【図４】 ＬＳＩが複数で多軸の通信回路を有する従来
の回路構成 【符号の説明】 １：ラインドライバーレシーバー ２：ＬＳＩ ３〜７：論理回路
Claims (1)
- 【特許請求の範囲】 【請求項１】 ラインドライバーへのデータ信号と、前
記ラインドライバーの出力を制御する信号を有するＬＳ
Ｉを備え、前記ＬＳＩのデータ信号出力部はトライステ
ートの形態とし、当該トライステートの出力部を制御す
る信号を内部で抵抗によりプルダウンさせて通常Ｌレベ
ルにクランプし、前記ラインドライバーをアクティブに
する時はＨレベルを出力とすることにより上位局からア
ドレスを指定されて応答するようにした通信装置であっ
て、前記ＬＳＩを同一基板上に複数搭載した時に、前記
ＬＳＩの出力をラインドライバーへの入力部に対してコ
モン接続するようにしたことを特徴とする通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110842A JP2003309610A (ja) | 2002-04-12 | 2002-04-12 | 通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110842A JP2003309610A (ja) | 2002-04-12 | 2002-04-12 | 通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003309610A true JP2003309610A (ja) | 2003-10-31 |
Family
ID=29393853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110842A Abandoned JP2003309610A (ja) | 2002-04-12 | 2002-04-12 | 通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003309610A (ja) |
-
2002
- 2002-04-12 JP JP2002110842A patent/JP2003309610A/ja not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088137B2 (en) | System, method and program product for extending range of a bidirectional data communication bus | |
| US20040153597A1 (en) | Communication control semiconductor device and interface system | |
| US7096310B2 (en) | Switch configurable for a plurality of communication protocols | |
| EP1775897B1 (en) | Interleaving in a NoC (Network on Chip) employing the AXI protocol | |
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| US6119183A (en) | Multi-port switching system and method for a computer bus | |
| US6996650B2 (en) | Method and apparatus for implementing multiple configurable sub-busses of a point-to-point bus | |
| JP2012235427A (ja) | バスコントローラの接続方法および通信システム | |
| US7218136B2 (en) | Transmission circuit, data transfer control device and electronic equipment | |
| EP0836302B1 (en) | Communication system having a closed loop bus structure | |
| CN118100900A (zh) | 音频接口物理层 | |
| JP7091456B2 (ja) | 車載電子制御装置 | |
| US10795847B2 (en) | Coupler for an automation system | |
| JP2007529114A (ja) | 構成可能な入出力端子 | |
| US20040168000A1 (en) | Method and device for data transmission control between IDE apparatuses | |
| JP7052929B2 (ja) | 情報処理装置及び通信切替方法 | |
| JP4033707B2 (ja) | Ｉｃカード及びその制御方法 | |
| CN222053183U (zh) | 面向汽车应用的视频数据交换装置、车载光纤通信架构 | |
| TWI894391B (zh) | 匯流排仲裁電路及包括其的資料傳輸系統 | |
| JPH0916517A (ja) | バスインタフェース | |
| JP3315375B2 (ja) | 信号伝送システム | |
| JPH0738399A (ja) | 双方向バッファ回路 | |
| CN109313621B (zh) | 全双工与半双工串口信号转换电路及机器人 | |
| JP2000242569A (ja) | シリアルインタフェース制御システム及びこのシステムで使用される制御装置 | |
| JP2718746B2 (ja) | 端末インタフェースの受信データ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050309 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060330 |