JP2003524902A - 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法 - Google Patents

半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法

Info

Publication number
JP2003524902A
JP2003524902A JP2001562834A JP2001562834A JP2003524902A JP 2003524902 A JP2003524902 A JP 2003524902A JP 2001562834 A JP2001562834 A JP 2001562834A JP 2001562834 A JP2001562834 A JP 2001562834A JP 2003524902 A JP2003524902 A JP 2003524902A
Authority
JP
Japan
Prior art keywords
layer
electrode
silicon
integrated circuit
acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001562834A
Other languages
English (en)
Other versions
JP4843175B2 (ja
Inventor
ロナルド、デッカー
ウィルヘルムス、エム．シー．ドルマンス
ルカス、レイテン
ヘンリクス、ジー．アール．マース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003524902A publication Critical patent/JP2003524902A/ja
Application granted granted Critical
Publication of JP4843175B2 publication Critical patent/JP4843175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 キャリア基板と接続され互いに隣り合って配置された半導体素子と圧電フィルタを備えたハイブリッド集積回路を製造する方法。半導体素子は、シリコン層に形成されている半導体領域を含み、圧電フィルタは、音響反射層に配置された音響共振部を含み、音響共振部は、圧電材料層と音響反射層の間に配置された第１の電極、圧電材料、並びに圧電層の反対面に配置され第１の電極に面した第２の電極を含む。半導体素子はシリコンウェハの第２の面上に形成される。同じ面に圧電材料層と第１の電極も形成され、その後、その表面は音響反射層で被覆される。次に、接着層が、形成された構成を音響反射層とともにキャリア基板に付着させるために使用される。フィルタの配置では、シリコンがウェハの第２の面から除去される。比較的厚い音響反射層はパターニングされる必要がなく、よって反射層をエッチングするとき下方に存在する面にダメージを与え得ない。

Description

【発明の詳細な説明】
【０００１】 本発明は、互いに隣り合うようにキャリア基板上に設けられた半導体素子と圧
電フィルタとを備えたハイブリッド集積回路を製造する方法に関する。半導体素
子はシリコン層内に設けられた半導体領域を含む。圧電フィルタは音響反射層上
に形成された音響共振部を含む。その音響共振部は、圧電材料層と、この圧電材
料層および音響反射層の間に配置された第１の電極と、圧電材料層の反対側に第
１の電極に対して反対側に配置された第２の電極とを含む。
【０００２】 半導体素子は、単一のトランジスタでもよいが、半導体材料層内に形成され、
多くのトランジスタを含み、必要であれば受動部品（passive component）をさ
らに付加した集積回路でもよい。薄膜音響波共振部（Thin Film Acoustic Wave
Resonators）とも呼ばれている圧電フィルタは、500MHzと5GHzとの間の範囲にお
ける共振周波数を有するように、かつ、Q値（quality factors Q）が1000以上で
あるように製造され、例えば、長さおよび幅が200μｍの狭い領域に製造され得
る。このようなフィルタを用いることによって、選択増幅器(selective amplifi
ers)などのハイブリッド集積回路は、キャリア基板上に設けられることができ、
また、前述の周波数の信号を処理する、GSM電話技術（GSM telephony）などのパ
ーソナル無線通信技術（personal wireless communication）用装置における使
用に特に適している。
【０００３】 実際には、圧電材料層は、例えば、窒化アルミニウム（ＡｌＮ）または酸化亜
鉛（ＺｎＯ）の層でよい。これらの層は、これらの材料内を伝搬する前述の周波
数の音響波の半波長に等しい厚さに形成される。共振部が上に形成されている音
響反射層は、実際には、一般に、いくつかのサブレイヤを高い音響インピーダン
スと低い音響インピーダンスとに交互に構成する。通常慣用されている場合とし
ては、例えば、約100Ｇｇ／ｍ２sの比較的高い音響インピーダンスを有するタン
グステンと、それぞれ約13Ｇｇ／ｍ２sまたは約2Ｇｇ／ｍ２sの比較的低い音響
インピーダンスを有する酸化シリコンまたは合成樹脂とからなるサブレイヤから
形成される。これらの層は、前述の周波数の音響波がこれらの材料内を伝搬する
際の波長の４分の１波長に等しい厚さに形成される。前述の周波数帯における周
波数において、圧電層および反射層はともに1から3μｍの範囲内の厚さを有する
。
【０００４】 ＵＳ3,414,832は、第１の例として、シリコンのキャリア基板から開始される
前述の段落において記載された方法を開示する。この基板において、半導体素子
、即ち、バイポーラ・トランジスタが形成される。続いて、半導体素子の次に圧
電フィルタが設けられる。このために、まず、音響反射層が基板上に部分的に形
成され、その後、この層の上に音響共振部が形成される。最後に、半導体素子を
そのフィルタに接続する金属が形成される。第２の例においては、絶縁すること
から開始され、まず、セラミック基板上に半導体素子を含む半導体結晶が設けら
れる。このポイントから後、該方法は、第１の例に関して記述された方法と同じ
方法で実行される。
【０００５】 実際には、半導体素子の隣りに音響反射層を設けることは困難であることがわ
かっている。この目的のため、このような層は、半導体素子の上に、および隣り
合うように堆積されなければならない。その後、エッチング処理によってパター
ニングされなければならならず、その結果として、その層は半導体素子から再度
除去される。堆積された層は部分的に厚さが異なる場合があり、また、エッチン
グ処理は部分的に異なるエッチング速度で実行される場合がある。その結果、そ
の層が半導体素子から完全に除去されることを確実にするために、エッチング処
理は、その層が除去されるために厳密に必要とされる期間を越える期間の間実行
される。実際には、“オーバーエッチ期間”（“overetch time”）を約20％に
するのが通常である。音響反射層が半導体素子に用いられている層と比較して厚
い場合には、半導体素子に用いられている層は、”オーバーエッチング期間“の
間に完全にエッチングされてしまう可能性がある。このことによって、もはや使
用することができないほどに半導体素子はダメージを受ける結果となる。
【０００６】 本発明の目的は、上述した欠点を克服することである。これを達成するために
、本発明に従った方法は、半導体素子が補助的シリコンスライス板（auxiliary
slice of silicon）の第１の面に形成され、その後、第１の電極を支持する圧電
材料層が補助的スライス板の上の同じ第１の面において形成され、その後、この
ように形成された構造には、そのフリー表面領域（free surface area）上に、
音響反射層が設けられ、続いて、この層とともにキャリア基板に付着され、その
後、音響共振部が設けられている補助的なスライス板の第２の面からシリコンが
除去されることを特徴とする。
【０００７】 半導体素子の形成後、圧電材料層がシリコンの補助的スライス板上に堆積され
、続いて、パターンに従ってエッチングされる。この層は、音響反射層に比較し
て薄い。圧電材料層の厚さは、現実的には、1から3μｍの間の範囲である。この
ような薄い層は、半導体素子が“オーバーエッチング期間”によって使用できな
くなるほどに半導体素子層に影響を与えることなしに、パターンに従って容易に
エッチングされることができる。半導体素子に、並びに音響共振部に設けられる
音響反射層は、パターンに従ってエッチングされない。従って、ハイブリッド集
積回路は、音響反射層がパターンに従ってエッチングされることなく、キャリア
基板上に設けられることができる。
【０００８】 好ましくは、半導体領域は、シリコンのスライス板の上層に形成され、そのス
ライス板にはその上層の上に配置されている酸化シリコン層が形成され、その後
、第１の電極を支持している圧電材料層がこの酸化シリコン層上に形成され、そ
の後、このように形成された構造のフリー表面（free surface）に音響反射層が
設けられ、その構造は、続いてキャリア基板に前述の層とともに付着され、その
後、補助的スライス板の第２の面の表面が上層の直前で停止するシリコン除去の
処理を受け、続いて、音響共振部の位置においてシリコンが酸化シリコン層まで
下方へ除去される。表面全体に施される第１のシリコン除去段階は、通常用いら
れている機械的化学的研磨処理によって実行され得る。第２の段階において、酸
化シリコン層が音響共振部の位置において露出され、その酸化シリコン層はエッ
チング停止層として作用する。水酸化カリウムを入れたエッチング容器内におい
て、シリコンは酸化シリコンに関して選択性良くエッチングされ得る。このエッ
チング処理の間に、補助的スライス板の半導体素子の在る領域がマスクされ、そ
れによって、その領域においてシリコンが除去されることを防止する。
【０００９】 酸化シリコン層が上層の下に埋め込まれて設けられているシリコンスライス板
のその上層に半導体領域が形成されている場合には、シリコンはその補助的スラ
イス板の第２の面からさらに容易に除去され得る。その上層は、ほとんど半導体
素子まで除去され、その後、第１の電極を支持する圧電材料層が露出された酸化
シリコン層上に形成され、その後、このように形成された構造のフリー表面に音
響反射層が設けられ、その後、その構造は、この層とともにキャリア基板に付着
され、その後、補助的スライス板の第２の面の表面からシリコンが埋め込まれた
酸化シリコン層まで下方へ除去される。使用されるそのスライス板はＳＯＩ（Si
licon-On-Insulator）のスライス板である。また、この場合、除去工程における
第１の段階として、通常の機械的化学的研磨処理が実行され得る。続くマスクな
しの段階において、埋め込まれていた酸化シリコン層が露出されるまでシリコン
がエッチングされる。約600μｍの厚さのスライス板のうち、例えば、約500μｍ
が研磨処理によって除去され、残りがエッチングによって除去され得る。
【００１０】 補助的スライス板上における共振部の圧電層が形成された後、第１の電極がそ
の上に形成される。補助的スライス板の第1の面に配置された酸化シリコン層上
に音響共振部を形成するに先立って、第２の電極が設けられる場合には、音響共
振部の配置について、第１の電極の反対側の第２の電極が同様の方法で共振部上
に形成され、その後、第１の電極を載せる圧電材料層がこの第２の電極上に形成
される。
【００１１】 この方法の欠点は、共振部の圧電材料層が前述の第２の電極上に形成されなけ
ればならないことにある。この電極にダメージを与えることを防止するために、
圧電材料層は比較的低温で堆積されなければならない。例えば、第２の電極がア
ルミニウムまたはタングステンの層において形成されていた場合、補助的スライ
ス板は、圧電材料層の堆積の間に350℃よりも高い温度に熱してはならない。等
しく方向付けられた結晶を含む圧電材料層を得るためには、高温でその層を堆積
することが望ましい。このことは、圧電材料層が補助的スライス板の第１の面に
配置された酸化シリコン層上に直接形成され、その後、第１の電極が設けられ、
このように形成された構造のフリー表面に音響共振部層が設けられ、続いて、前
述の構造がこの層とともにキャリア基板に取り付けられ、その後、酸化シリコン
層が補助的スライス板の第２の面から露出され、続いて、音響共振部が配置され
る領域において、この層に開口が設けられ、第２の電極が設けられれば、可能に
なる。従って、圧電材料層は、第２の電極の形成に先立って形成される。よって
、堆積工程の間の加熱によって引き起こされるこの電極へのダメージは防止され
る。
【００１２】 圧電フィルタは集積回路内において半導体素子へ接続されなければならない。
第１および第２の電極の両方が半導体素子へ接続される場合には、２つの金属化
層が形成されなければならない。つまり、補助的スライス板から見たときに、１
つの金属化層は共振部の下に、他の１つの金属化層は共振部の上になければなら
ない。共振部が比較的厚く、即ち、厚みが1から3μｍの範囲であるので、第２の
金属化層を設けることは容易でない。この層を設けるために、比較的厚い共振部
の上やそれに隣接して延伸する導電部、それだけでなく、共振部のエッジを越え
て延伸する導電部を形成しなければならない。特に、後者の導電部は、高さにお
いて比較的大きく異なる部位を橋渡ししなければならないので、形成することが
困難である。第２の電極がともに第１の電極の反対側に配置される２つのサブ電
極にされた場合には、２つの連続して接続された共振部が２つのサブ電極の間に
形成され、この問題は回避される。この場合、たった１種類の金属が共振部の上
またはその近傍に形成されればよく、高さが異なるように橋渡しする前述の段階
は実行する必要がない。
【００１３】 補助的基板が音響反射層の一部を形成する接着層によってキャリア基板へ付着
された場合、特に、音響共振部の第１の電極が音響反射層の一部を形成する場合
にも、簡単な構成が得られる。実際には、接着層が比較的低い音響インピーダン
スを有し、電極材料がそれより非常に大きな音響インピーダンスを有するのでこ
のようなことが可能になる。第１の電極の厚さは、フィルタの所望される共振周
波数に対応するために選択されなければならず、接着層は、その非常に低い音響
インピーダンスのためにより非常に厚くすることができる。
【００１４】 本発明のこれらのおよび他の特徴は、次に記述される実施の形態に関連して説
明され明らかにされる。
【００１５】 図面は、模式的であり、同一スケールで記載されているわけではなく、また、
一致する要素にはできる限り同じ参照番号が付されている。簡単化のために、製
造される半導体素子は、図示されているように、単一のバイポーラ・トランジス
タである。実際には、半導体素子は、多くのトランジスタを含む集積半導体回路
を代替的に用いてもよい。集積半導体回路には、例えば、抵抗器、キャパシタま
たはコイルなどの受動素子が付加されていてもよい。圧電フィルタを含む半導体
素子は、例えば、500ＭＨzから5ＧＨzの間の周波数を有する信号を処理すること
ができる選択的増幅器を形成することができる。
【００１６】 図１から図１１は、ハイブリッド集積回路の第１の実施の形態による製造のい
くつかの段階における模式的断面図である。図１０に示されているように、ハイ
ブリッド集積回路は、互いにキャリア基板３の上に隣り合うように設けられた半
導体素子１および圧電フィルタ２を備える。半導体素子１は、シリコン層４に設
けられた半導体領域５、６を含む。圧電フィルタ２は、音響反射層７の上に形成
された音響共振部８、９、１０を含む。その音響共振部は、圧電材料層８と、こ
の層８および音響反射層７の間に位置付けられている第１の電極９と、第1の電
極９に対して反対側に位置付けられ圧電材料層８の他の面に配置されている第２
の電極１０とを含む。
【００１７】 記述されている実施の形態において、半導体素子１がシリコンの補助的スライ
ス板１２の第１の面１１上に設けられ、その後、第１の電極９を搭載した圧電材
料層８が、補助スライス板の同じ第１の面１１上に設けられる。
【００１８】 第１の実施の形態において、補助スライス板１２は、上層１３に約800nmの厚
さにエピタキシャル成長せられることで設けられた約600μｍの厚さのシリコン
のスライス板である。本実施の形態において、補助スライス板１２は、約5×10
１５atoms／ccの低濃度でｎ型にドーピングされ、トランジスタ１が後に形成さ
れる領域においては、約10２０atoms／ccの高濃度でｎ型にドーピングされた埋
め込み層１４が形成されている。これから記述されるように、層１３の一部分は
、そのトランジスタの半導体領域５および６が形成されるシリコン層４を形成す
る。層１３には、後に形成されるトランジスタのコレクタのためのドーピングと
して役立ち得るｎ型のドーピングが施される。埋め込み層１４は、高濃度でｎ型
にドーピングされ、トランジスタ１のコレクタのための接続層として作用し得る
。上層１３内において、5×10１７atoms／ccの不純物濃度でｐ型にドーピングさ
れた約200nmのディープベース領域５、および2×10２０atoms／ccの不純物濃度
で約100nmのディープエミッタ領域６が、通常用いられている方法で形成される
。トランジスタ１のコレクタ領域は、エミッタ領域６の下に位置付けられる層１
３の部分１５によって形成される。
【００１９】 上層１３の上に、約600nmの厚さの酸化シリコン層１６が、エミッタ領域６お
よびベース領域５のそれぞれの接続を可能とする開口１７および１８を有するよ
うに形成される。図示する面上の外側に他の開口が、埋め込み層１４の接続、従
って、トランジスタのコレクタ１５の接続を可能にするように、酸化シリコン層
１７内において形成される。
【００２０】 酸化シリコン層１６の上には、金属、例えば、約500nmの厚さのアルミニウム
の層が、導電部１９と、第１の実施の形態においては、後に形成される音響共振
部８、９、１０の電極１０と、を含むように形成される。
【００２１】 半導体素子１、および、本実施の形態においては、電極１０の形成後、音響共
振部８、９、１０は、スライス板１２の第１の面上に半導体素子１に隣り合うよ
うに形成される。この目的を達成するために、圧電材料層が位置付けられ、続い
て、図３に示されている部分８が完全に残存するようにパターンに従ってエッチ
ングされる。実際には、圧電材料層は、例えば、窒化アルミニウム（ＡｌＮ）ま
たは酸化亜鉛（ＺｎＯ）の層でよい。これらの層は、これらの材料内を伝搬する
前述の周波数の音響波の有する波長の半波長に等しい厚さに形成される。500Ｍ
Ｈzと5ＧＨzとの間の周波数帯域内の周波数用に、圧電層は1から3μｍの範囲内
の厚みを有する。この層８は、例えば、約200μｍの長さおよび幅を有する。
【００２２】 堆積された層は部分的に異なる厚みを示す場合があり、エッチング工程では、
部分的にエッチングレートが異なる場合がある。従って、確実に層が全体的に半
導体素子から除去されるように、エッチング処理は、その層をエッチングして除
去するために厳密に必要とされる期間よりも長い期間の間実行される。実際には
、約20％の“オーバーエッチング期間”が、通常、設定される。圧電材料層は1
から2μｍの間の比較的薄い厚みを有する。このような薄い層は、半導体素子が
“オーバーエッチング期間”によって使用できなくなるほどに半導体素子層に悪
影響を与えてしまうことなく、パターンに従って容易にエッチングされ得る。
【００２３】 導電部１９および圧電材料層８の上に、約250μｍの厚みの酸化シリコン層２
０が堆積され、酸化シリコン層２０には、開口２１が形成される。続いて、その
開口２１内に、約1μｍの厚さのタングステン電極９が配設される。この電極は
、図示する面の外側において、導電部１９の１つに電極９を接続する接続部も形
成する層によって形成される。従って、共振部８、９、１０は、補助的スライス
板１２上において半導体素子１の隣りに形成される。続いて、音響反射層７が、
図５において示され、前述のように形成された構造の全くのフリー表面（entire
free surface）の上に堆積される。本実施の形態において、この音響反射層は
、５つの約1μｍの厚みのサブレイヤの積層から構成されている層である。1μｍ
の厚みのタングステン電極９上には、約1μｍの厚みの酸化シリコン層である積
層の第１の層が設けられ、その上に約1μｍの厚みのタングステン層が堆積され
、続いて、約1μｍの厚みの酸化シリコン層、約1μｍの厚みのタングステン層、
最後に、約1μｍの厚みの酸化シリコン層が堆積される。
【００２４】 共振部を搭載する音響反射層は、実際には、一般に、高い音響インピーダンス
と低い音響インピーダンスとを交互に有するようにいくつかのサブレイヤから構
成される。通常用いられているサブレイヤは、例えば、約100Gg/m２sという比較
的高い音響インピーダンスを有するタングステンと、例えば、それぞれ約13Gg/m ２ sおよび約2Gg/m２sという比較的低い音響インピーダンスを有する酸化シリコ
ンまたは合成樹脂（synthetic resin）とから形成される。これらのレイヤは、
これらの材料内を伝播する前述の周波数の音響波における波長の4分の1に等しい
厚みに形成される。
【００２５】 次に、図６に示す構造は、接着層２２（例えば、ポリイミド）によって、キャ
リア基板３（本実施の形態においては2から3mmの厚みを有するガラス板）の上に
付着される。次に、補助的スライス板１２の第２の面２３の全表面は、上層１３
の直前で停止するシリコン除去の処理を受け、続いて、シリコンが、音響共振部
８、９、１０の領域において酸化シリコン層１７まで下方へ除去される。その表
面に亘って施される第１のシリコン除去段階は、通常用いられている機械的化学
的研磨処理によって実行されることができ、600μｍの厚みのスライス板１２か
ら400μｍが除去される。第２の段階において、酸化シリコン層１６が音響共振
部８、９、１０の領域において露出され、その酸化シリコン層１６はエッチング
停止層として作用し得る。水酸化カリウムを入れたエッチング容器内において、
シリコンは酸化シリコンに対して非常に選択性良くエッチングされ得る。このエ
ッチング処理の間に、エッチングマスク２４が半導体素子１の領域に形成される
。本実施の形態においては、そのエッチングマスクは、約200nmの厚さの窒化シ
リコン層で形成される。
【００２６】 露出された酸化シリコン層１６には、最後に、開口（図示せず）が設けられ、
ハイブリッド集積回路が外部と接続することができる。
【００２７】 図１１から１８は、半導体素子１および圧電フィルタ２を備えたハイブリッド
集積回路の第２の実施の形態による製造のいくつかの段階における模式的断面図
である。本実施の形態によれば、半導体素子は半導体領域５および６を含むバイ
ポーラ・トランジスタであり、圧電フィルタ２は音響反射層７の上に形成される
音響共振部８、９、１０を有し、前述のバイポーラ・トランジスタおよび圧電フ
ィルタは、キャリア基板３上に互いに隣り合って配置されている。
【００２８】 第２の実施の形態において、補助的スライス板２５は、そのスライス板内に埋
め込まれた絶縁材料層２６（本実施の形態においては埋め込まれた酸化シリコン
層）を含む約600μｍの厚みのシリコンスライス板であり、その絶縁材料層の上
には、約10２０atoms／ccでｎ型のドーピングされた約100nmの厚みのシリコン単
結晶層２７が位置付けられている。約800nmの厚みの上層２８が層２７の上に形
成される。本実施の形態によれば、その上層は、約5×10１５atoms／ccで低濃度
のｎ型にドーピングされている。このドーピングは、後に形成されるトランジス
タのコレクタのドーピングとして役立つ。層２７は、高濃度のｎ型にドーピング
され、トランジスタ１のコレクタのための接続層として作用する。
【００２９】 ｎ型のドーピング層２８において、5×10１７atoms／ccのドーピング濃度でｐ
型にドーピングされた約200nmのディープベース領域５と、2×10２０atoms／cc
のドーピング濃度を有する約100nmのディープエミッタ領域６とが、通常用いら
れている方法で形成される。トランジスタ１のコレクタ領域は、エミッタ領域６
の下に位置する層２８のうちの部分１５によって形成される。続いて、酸化シリ
コン層２６の上に位置付けられている層２７および２８はトランジスタ近傍まで
除去され、それによって、シリコン層４には、半導体領域５および６が残存して
形成されている。次に、酸化シリコン層２９がこの層の上に形成される。該酸化
シリコン層はそれぞれエミッタ領域６およびベース領域５の接続のための開口３
０および３１を有する。
【００３０】 酸化シリコン層２６および２９上には、金属（例えば、約200nmの厚みのアル
ミニウム層）が形成され、この金属は、導電部１９と、第２の実施の形態におい
て後に形成される音響共振部８、９、１０のうちの電極１０とを有する。
【００３１】 半導体素子１、本実施の形態においては電極１０の形成の後、音響共振部８、
９、１０が、スライス板１２の第１の面１１の上であって半導体素子１の隣りに
形成される。本目的のために、圧電材料層が配置され、続いて、圧電材料層は、
図１３に示されるように部分８が保護されるようなパターンに従ってエッチング
される。この層８は、例えば、約200μｍの幅および長さを有する。本実施の形
態においても、圧電材料層は、半導体素子が“オーバーエッチング期間”によっ
て使用できなくなるほどに半導体素子層に悪影響を与えてしまうことなく、パタ
ーンに従ってエッチングされ得る。
【００３２】 導電部１９および圧電材料層８の上に、約250nmの厚みの酸化シリコン層２０
が堆積され、そこに開口２１が形成され、次に、開口２１の内側に、約1μｍの
厚みのタングステン電極９が設けられる。この電極は、図示する面の外側におい
て、導電部１９の１つに電気的に接続するように形成される接続も形成される層
において形成される。従って、共振部８、９、１０は、補助的スライス板２５上
において、半導体素子１に隣り合うように形成される。続いて、音響反射層７が
、図５に示されているこのように形成された構造の全フリー表面上に堆積される
。本実施の形態においても、音響反射層は、酸化シリコンおよびタングステンの
サブレイヤの積層から構成される層である。
【００３３】 続いて、図１６において示される構造は、接着層２２（例えば、ポリイミド）
によって、キャリア基板３（本実施の形態においては、2,3ｍｍの厚みを有する
ガラス板）上に設けられる。次に、シリコンが、補助的シリコンスライス板１５
の第２の面２３の表面全体からシリコン層２６まで下方へ除去される。本実施の
形態においても、シリコンは、２つの段階で除去され得る。第１の段階では、通
常に用いられている機械的化学的研磨処が施され、600μｍの厚みのスライス板
１２のうち400μｍが除去される。第２の段階は、水酸化カリウムを入れたエッ
チング容器内で実行される。第２の実施の形態においては、シリコンはマスクを
使用することなく除去され、それによって、本実施の形態は第１の実施の形態よ
りも簡単化されている。
【００３４】 露出されたシリコン層２６には、ハイブリッド集積回路が外部と接続するため
に、最後に、開口（図示せず）が設けられる。
【００３５】 この２つの実施の形態において、共振部８、９、１０のうち、圧電層８の形成
の後、その層の上に電極９が形成される。この電極は、共振部８、９、１０のう
ち、第１の電極９を形成する。キャリア基板３の上にフィルタ２が搭載された後
、この電極は、キャリア基板から見て、共振部８、９、１０の下に位置付けられ
る。この２つの実施の形態において、第２の電極１０は、図３および図１３を参
照して、音響層８に先立って形成される。続いて、圧電層８がこの第２の電極の
上に設けられる。
【００３６】 図１９から２２は、第３の実施の形態による製造のいくつかの段階における模
式的断面図である。この製造は、初期において、図１および図２に示されている
ものと同じ方法で行われる。図１９に示すように、酸化シリコン層１６上には、
開口１７および１８が設けられる前に、圧電層８が形成される。次に、酸化シリ
コン層に開口１７および１８が形成され、導電部１９を含む金属が形成される。
【００３７】 圧電材料層８は、酸化シリコン層１６上に直に形成される。前述した２つの実
施の形態において、この層８は、第２の電極１０の上に形成される。第２の電極
１０へのダメージを防止するために、圧電材料層は、比較的低温で堆積されなけ
ればならない。第２の電極が、例えば、アルミニウムまたはタングステンの層で
形成されている場合には、補助的スライス板は、圧電材料層の堆積の間に、約35
0℃を超える温度には熱することができない。等しい方向性を有する結晶からな
る圧電材料層を得るために、高温においてその層を堆積することが所望される。
このことは、第３の実施の形態において記載されている方法を使用すれば可能に
なる。
【００３８】 図１９において示される構造の形成の後、開口２１を有する酸化シリコン層２
０が形成され、その後、共振部８、９、１０のうち第１の電極９が開口２１の内
側に形成される。続いて、音響反射層７が堆積される。
【００３９】 続いて、図２０に示される構造は、接着層２２によってキャリア基板３に固定
される。次に、シリコンが補助的スライス板１２の第２の面２３の表面全体から
除去され、その処理は上層１３の直前で停止し、続いて、シリコンが音響共振部
８、９、１０の領域において酸化シリコン層１７まで下方へ除去される。この工
程において、エッチングマスク２４が半導体素子１の領域に設けられている。
【００４０】 最後に、酸化シリコン層１６には、音響共振部の領域において、共振部８、９
、１０のうち第２の電極１０を設ける部分に開口２１が形成される。実際には、
より多くの開口が露出された酸化シリコン層１６に形成されてもよく、それによ
って、第２の電極１０は導電部１９へ接続されることができ、ハイブリッド集積
回路が外部に接続されるように形成されることができる。
【００４１】 図２３から図２５は、第４の実施の形態による製造のいくつかの段階における
模式的断面図である。この製造は、初期においては、図１１および図１２に示さ
れているように行われる。図２３に図示されているように、開口３０および３１
が酸化シリコン層２９に設けられる前に、圧電層８が酸化シリコン層２６上に形
成される。続いて、開口３０および３１が酸化シリコン層２９に形成され、導電
部１９を含む金属が設けられる。
【００４２】 圧電材料層８は、第１および第２の実施の形態のように第２の電極１０の上で
はなく、第３の実施の形態と同様に、酸化シリコン層２６の上に直に形成される
。このことによって、第３の実施の形態において記載されているように、圧電材
料層は比較的高温において堆積されることができる。
【００４３】 図２３に示されている構造の形成後、開口２１を有する酸化シリコン層２０が
形成され、その後、共振部８、９、１０のうち第１の電極９が開口２１の内側に
設けられる。次に、音響反射層７は堆積され、このように形成された構造は、接
着層２２によってキャリア基板９に固定される。続いて、シリコンが、補助的シ
リコンスライス板１２における第２の面２３の表面全体から酸化シリコン層２６
に至るまで下方へ除去される。
【００４４】 最後に、酸化シリコン層２６には、音響共振部の領域において、共振部８、９
、１０のうち第２の電極１０を設ける部分に開口３３が形成される。実際には、
より多くの開口が露出された酸化シリコン層２６に形成されてもよく、それによ
って、第２の電極１０は導電部１９へ接続されることができ、ハイブリッド集積
回路が外部に接続されるように形成されることができる。
【００４５】 この集積回路において、圧電フィルタ２は半導体素子１へ接続されなければな
らない。第２の電極１０と同様に第１の電極９が半導体素子１に接続されている
とした場合、２つの金属層が形成されなければならない。即ち、その１つは導電
部１９を含み、他の１つは第１の電極９を含むものである。共振部が比較的厚い
、即ち、1から3μｍの範囲にある場合には、第１の電極９を含む第２の金属層は
容易に設けることができない。この層は、比較的厚い共振部８の上や近傍の両方
に位置する導電部だけでなく、その共振部のエッジを越えて延伸する導電部も含
めなければならない。
【００４６】 特に、高さにおいて比較的大きく異なる部位を橋渡ししなければならない後者の
導電部は、形成することが困難である。この問題は、音響共振部８の第２の電極
１０が、図２６および図２７において示されているように、第１の電極９に対し
て、ともに対向する２つのサブ電極３４および３５を含むようにされている場合
には、それによって、２つの直列接続された共振部が２つのサブ電極３４および
３５の間に形成される。その結果、金属だけがその共振部の上およびその近傍に
形成されればよく、高さの異なる部位への橋渡しをする前述の段階を採用する必
要がない。これは、図２５に示される第４の実施の形態のハイブリッド集積回路
に対応したものとして図２６に示され、図１８に示される第２の実施の形態に対
応したものとして図２７（？）に示される。上述した他の実施の形態による製造
を簡単化させるという同じ結果を導くことは明らかである。
【００４７】 簡単な構成は、さらに、補助的基板１２、２５が音響反射層７の一部を形成す
る接着層によってキャリア基板３へ固定されている場合、特に、音響共振部のう
ち第１の電極９が音響反射層７の一部を形成している場合にも得られる。これは
実際に実現可能である。なぜなら、接着層は比較的低い音響抵抗を示し、電極材
料はそれより非常に高い音響抵抗を示すからである。第１の電極９の厚みは、そ
のフィルタの所望される共振周波数に従うように選択され、一方、接着層は、そ
の非常に低い音響インピーダンスのために非常に厚い厚みを有する。図２８にお
いて第４の実施の形態として示されているのがこの結果である。本実施の形態に
おいても、他の上述した実施の形態の製造を簡単にするという同じ結果になるこ
とは明らかである。
【図面の簡単な説明】
【図１】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図３】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図４】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図５】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図６】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図７】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図８】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図９】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１０】 本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１１】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１２】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１３】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１４】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１５】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１６】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１７】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１８】 本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図１９】 本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２０】 本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２１】 本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２２】 本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２３】 本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２４】 本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２５】 本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の
形態の製造におけるいくつかの段階の模式的断面図。
【図２６】 前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的
断面図。
【図２７】 前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的
断面図。
【図２８】 前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的
断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウィルヘルムス、エム．シー．ドルマンス オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ルカス、レイテン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ (72)発明者 ヘンリクス、ジー．アール．マース オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5J108 AA07 BB07 BB08 CC11 JJ04 KK02 KK07 MM11

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 互いに隣り合ってキャリア基板上に設けられた半導体素子および圧電フィルタ
    を備え、前記半導体素子はシリコン層に設けられた半導体領域を含み、前記圧電
    フィルタは音響反射層上に形成された音響共振部を含み、前記音響共振部は、圧
    電材料層と、該層および前記音響反射層の間に位置付けられた第1の電極と、前
    記圧電材料層の他の面であって第1の電極に対して反対側に配置された第2の電極
    とを含むハイブリッド集積回路を製造する方法であって、 前記半導体素子は補助的シリコンスライス板の第１の面に形成され、その後、
    前記第１の電極を支持する圧電材料層が前記補助的スライス板の同じ第1の面に
    設けられ、その後、このように形成された該構造が、音響反射層とともにそのフ
    リー表面領域上に形成され、続いて、該音響反射層とともに前記キャリア基板に
    付着され、その後、前記補助的スライス板の前記第２の面から、前記音響共振部
    の領域におけるシリコンが除去されることを特徴とするハイブリッド集積回路を
    製造する方法。
  2. 【請求項２】 前記半導体領域はシリコンスライス板の上層に形成され、該スライス板には、
    該上層の上に酸化シリコン層が設けられ、その後、前記第１の電極を支持する前
    記圧電材料層が該酸化シリコン層上に形成され、その後、このように形成された
    該構造のフリー表面には、音響反射層が設けられ、続いて、前記構造は、前記音
    響反射層とともに前記キャリア基板へ付着され、その後、前記補助的スライス基
    板の前記第２の面の表面は前記上層の直前で停止するシリコン除去処理を施され
    、続いて、前記音響共振部の領域において、シリコンは前記酸化シリコン層まで
    下方へ除去されることを特徴とする請求項１に記載のハイブリッド集積回路を製
    造する方法。
  3. 【請求項３】 前記半導体領域は、シリコンスライス板の上層であって、該上層の下方に埋め
    込まれた酸化シリコン層を有するシリコンスライス板の該上層に形成され、前記
    半導体素子に隣り合う部分の該上層が除去され、その後、前記第１の電極を支持
    する圧電材料層が、露出された前記酸化シリコン層上に形成され、その後、この
    ように形成された該構造のフリー表面には音響反射層が設けられ、その後、該構
    造は、該音響反射層とともに前記キャリア基板へ付着され、その後、シリコンが
    、前記補助的スライス板の第２の面の表面から前記埋め込まれた酸化シリコン層
    まで下方へ除去されることを特徴とする請求項１に記載のハイブリッド集積回路
    を製造する方法。
  4. 【請求項４】 まず、前記補助的スライス板の第１の面に配置された前記酸化シリコン層が、
    前記第２の電極とともに、前記音響共振部の領域に設けられ、その後、前記第１
    の電極を搭載した前記圧電材料層が前記第２の電極上に形成されることを特徴と
    する請求項２または請求項３に記載のハイブリッド集積回路を製造する方法。
  5. 【請求項５】 前記圧電材料層は、前記補助的スライス板の第１の面に配置された前記酸化シ
    リコン層上に直接に形成され、その後、前記第１の電極が設けられ、このように
    形成された該構造のフリー表面上に音響反射層が形成され、続いて、前記構造は
    該音響反射層とともに前記キャリア基板へ付着され、その後、前記酸化シリコン
    層が前記補助的スライス板の第２の面から露出され、続いて、前記酸化シリコン
    層には、前記音響共振部の領域において、前記第２の電極が形成される開口が設
    けられることを特徴とする請求項２または請求項３に記載のハイブリッド集積回
    路を製造する方法。
  6. 【請求項６】 前記第２の電極は、ともに前記第１の電極の反対側に配置される２つのサブ電
    極になるようにされ、それによって、前記２つのサブ電極の間に２つの直列接続
    された共振部が形成されることを特徴とする請求項４または請求項５に記載のハ
    イブリッド集積回路を製造する方法。
  7. 【請求項７】 前記補助的スライス板は、接着層により前記キャリア基板へ付着されることを
    特徴とする請求項１から請求項６のいずれかに記載のハイブリッド集積回路を製
    造する方法。
  8. 【請求項８】 前記補助的スライス板は、前記音響反射層の一部を形成する接着層により前記
    キャリア基板へ付着されることを特徴とする請求項１から請求項６のいずれかに
    記載のハイブリッド集積回路を製造する方法。
  9. 【請求項９】 前記音響共振部のうち前記第１の電極は前記音響反射層の一部を形成すること
    を特徴とする請求項１から請求項８のいずれかに記載のハイブリッド集積回路を
    製造する方法。
JP2001562834A 2000-02-22 2001-02-09 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法 Expired - Fee Related JP4843175B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00200614 2000-02-22
EP00200614.6 2000-02-22
PCT/EP2001/001500 WO2001063758A1 (en) 2000-02-22 2001-02-09 Method of manufacturing a hybrid integrated circuit comprising a semiconductor element and a piezoelectric filter

Publications (2)

Publication Number Publication Date
JP2003524902A true JP2003524902A (ja) 2003-08-19
JP4843175B2 JP4843175B2 (ja) 2011-12-21

Family

ID=8171061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001562834A Expired - Fee Related JP4843175B2 (ja) 2000-02-22 2001-02-09 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法

Country Status (8)

Country Link
US (1) US6379987B1 (ja)
EP (1) EP1175727B1 (ja)
JP (1) JP4843175B2 (ja)
KR (1) KR100791657B1 (ja)
AT (1) ATE342608T1 (ja)
DE (1) DE60123709T2 (ja)
TW (1) TW533609B (ja)
WO (1) WO2001063758A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074727A (ja) * 2005-09-05 2007-03-22 St Microelectronics Sa 音響共振器を含む集積回路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020029882A (ko) * 2002-03-02 2002-04-20 주식회사 에이엔티 엘시엠피 공정법에 의한 탄성파소자의 제작방법
KR100934957B1 (ko) * 2008-02-22 2010-01-06 한국과학기술연구원 압전 폴리머 기판을 이용한 하이브리드 전기소자와 그제조방법
US20120163131A1 (en) * 2010-12-22 2012-06-28 Sondex Limited Mono-directional Ultrasound Transducer for Borehole Imaging
DE102017130924B3 (de) * 2017-12-21 2019-05-16 RF360 Europe GmbH Hybridfilter
DE102017130926A1 (de) * 2017-12-21 2019-06-27 RF360 Europe GmbH Waferanordnung, Verfahren zur Fertigung von derselben und Hybridfilter
EA035222B1 (ru) * 2018-10-09 2020-05-18 Открытое акционерное общество "Межгосударственная Корпорация Развития" Монолитный пьезоэлектрический фильтр

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3414832A (en) * 1964-12-04 1968-12-03 Westinghouse Electric Corp Acoustically resonant device
JPS58137317A (ja) * 1982-02-09 1983-08-15 Nec Corp 圧電薄膜複合振動子
JPS6175614A (ja) * 1984-09-21 1986-04-18 Nec Corp 薄膜圧電振動子の製造方法
JPH04184985A (ja) * 1990-11-20 1992-07-01 Canon Inc 圧電体変位素子の製造方法
US5646583A (en) * 1996-01-04 1997-07-08 Rockwell International Corporation Acoustic isolator having a high impedance layer of hafnium oxide
JP3809712B2 (ja) * 1996-08-27 2006-08-16 セイコーエプソン株式会社 薄膜デバイスの転写方法
EP0890978B1 (en) * 1997-07-10 2005-09-28 STMicroelectronics S.r.l. Process for manufacturing high-sensitivity capacitive and resonant integrated sensors, particularly accelerometers and gyroscopes, and relative sensors
EP0895090B1 (en) * 1997-07-31 2003-12-10 STMicroelectronics S.r.l. Process for manufacturing high-sensitivity accelerometric and gyroscopic integrated sensors, and sensor thus produced
KR100316383B1 (ko) * 1998-10-30 2002-02-19 윤덕용 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법
JP4820520B2 (ja) * 2000-02-22 2011-11-24 エヌエックスピー ビー ヴィ 担体基板上の音響反射層に音響共振子を備えた圧電フィルタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007074727A (ja) * 2005-09-05 2007-03-22 St Microelectronics Sa 音響共振器を含む集積回路

Also Published As

Publication number Publication date
DE60123709D1 (de) 2006-11-23
ATE342608T1 (de) 2006-11-15
US20020031855A1 (en) 2002-03-14
DE60123709T2 (de) 2007-09-20
US6379987B1 (en) 2002-04-30
KR20020000631A (ko) 2002-01-05
KR100791657B1 (ko) 2008-01-03
EP1175727B1 (en) 2006-10-11
WO2001063758A1 (en) 2001-08-30
TW533609B (en) 2003-05-21
EP1175727A1 (en) 2002-01-30
JP4843175B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
TWI264139B (en) Structure and fabrication procedures to achieve high-Q and low insertion loss film bulk acoustic resonators
US6377137B1 (en) Acoustic resonator filter with reduced electromagnetic influence due to die substrate thickness
US7212082B2 (en) Method of manufacturing piezoelectric thin film device and piezoelectric thin film device
JP4345049B2 (ja) 薄膜音響共振器及びその製造方法
US7299529B2 (en) Film bulk acoustic resonator (FBAR) process using single-step resonator layer deposition
CN111917393A (zh) 体声波谐振器及制造方法、体声波谐振器组件、滤波器及电子设备
CN114744974B (zh) 体声波谐振器及其制造方法、滤波器及电子设备
US12068735B2 (en) Acoustic wave device and manufacturing method thereof
US20060202769A1 (en) Piezoelectric thin film device and method of producing the same
CN105811914A (zh) 一种体声波器件、集成结构及制造方法
WO2022228385A1 (zh) 具有加厚电极的体声波谐振器、滤波器及电子设备
KR100697398B1 (ko) 압전 필터 제조 방법
JP4843175B2 (ja) 半導体素子および圧電フィルタを備えたハイブリッド集積回路を製造する方法
US7436051B2 (en) Component for fabricating an electronic device and method of fabricating an electronic device
CN115051673B (zh) 体声波谐振器及其制造方法、滤波器及电子设备
CN213152017U (zh) 一种晶体滤波元件
KR100518103B1 (ko) 압전박막 공진기 및 그 제조방법
KR20030058061A (ko) 용적 탄성파 공진기를 이용한 모노-다이 무선설비 밴드패스 필터 제조 방법
KR20040073227A (ko) 실리콘 국부 산화를 이용한 멤브레인 구조 제조 방법 및멤브레인 구조
JP2001016068A (ja) 圧電共振子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110909

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111007

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees