JP2004079902A - 導電性接触構造及びその製造方法 - Google Patents

導電性接触構造及びその製造方法 Download PDF

Info

Publication number
JP2004079902A
JP2004079902A JP2002240809A JP2002240809A JP2004079902A JP 2004079902 A JP2004079902 A JP 2004079902A JP 2002240809 A JP2002240809 A JP 2002240809A JP 2002240809 A JP2002240809 A JP 2002240809A JP 2004079902 A JP2004079902 A JP 2004079902A
Authority
JP
Japan
Prior art keywords
layer
opening
pad
metal
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002240809A
Other languages
English (en)
Inventor
Chih-Hsien Yang
楊士賢
Yueh-Cheng Chuang
莊岳鎭
Bor-Ru Shue
許伯如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US10/205,449 priority Critical patent/US6776622B2/en
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to JP2002240809A priority patent/JP2004079902A/ja
Publication of JP2004079902A publication Critical patent/JP2004079902A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/031Manufacture or treatment of conductive parts of the interconnections
    • H10W20/0698Local interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425Barrier, adhesion or liner layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体基板の中のソース/ドレイン領域へ電気的に接続するための導電性接続構造及びその製造方法を提供する。
【解決手段】パッド開口及び底部開口を含むはめ込み開口は、半導体基板上の誘電層中に形成される。パッド開口は、ソース/ドレイン領域を露出している底部開口より大きく且つ底部開口の上に配置される。底部開口及びパッド開口は、それぞれ底部プラグ及び金属パッド層を形成するためにポリシリコン層とタングステン層で逐次的に充満される。
【選択図】 図5

Description

【0001】
【本発明の分野】
本発明は、半導体構造及びその製造方法に、そして更に詳しくは接触構造の抵抗を減らすことができる導電性接触構造及びその製造方法に関する。
【0002】
【本発明の背景】
近年、半導体デバイスの先進的な微小サイズ化に伴い、半導体デバイスを製造する際の配線は増々多層化されてきている。結果として、製造ステップ、即ち接触プラグや媒体プラグ(以下、一般的に「接触プラグ」と呼ぶ。)の製造工程は増え続けており、そして半導体デバイスの製造工程は増々複雑化してきている。
【0003】
絶縁フィルムである中間層の中に形成させた接触プラグを通る上方レベル配線と、半導体基板中の拡散不純物層の導電性領域との間の接続は、半導体デバイスにおける重要な製造技術の一つである。集積回路デバイスの集積密度の度合が増加するにつれて、接触プラグのために絶縁層の中に形成された接触開口は、高密度デバイスを保証するために小さな開口サイズを有することが要求される。接触開口にはそれに重なる導体との間の整列余裕を増大させるためには、接触開口の限界寸法を縮小することが必要となる。
【0004】
接触開口の限界寸法が減少するにつれて、接触開口を製造するためのフォトリソグラフィ工程の整列許容誤差は相対的に減少する。従って、ミスアライメントエラーにより起こる歩留り損失を防ぐために、高精度な制御が要求される。限界寸法の低減の下でも高整列許容誤差を有する新しい先進的製造方法を開発することが必要となる。
【0005】
更に、限界寸法の最小化及び配線層の上昇の条件において、接触開口のアスペクト比は増加し、そしてこのことは接触開口を導電性材料で充満することを一層困難にする。その結果生じた接触プラグにおいては、隙間が不可避的に形成されてそのため接触プラグの抵抗が増加し、そして電流短絡さえ引き起こす。それ故に、デバイスの動作速度は不可避的に減速し、また不良デバイスが不可避的に製造される。また更には、接触開口は伝統的に接触プラグを形成するためにポリシリコンで充満される。たとえ接触平面の底部中のオーム抵抗を下げることができても、残念ながら、自然の酸化シリコン層が自然と形成される。その自然の酸化シリコン層を除去するためには、湿式クリーニング方法が使用される。そのため隣接しているシリコンベースの誘電層は損傷を受け、そしてかくして接触開口のオリジナルサイズを修正することとなる。
【0006】
【発明の概要】
本発明の一目的は、接触開口のアスペクト比を減らし、そして接触プラグの中の空隙の形成を防ぐ導電性接触構造及び製造方法を提供することである。
【0007】
本発明の他の目的は、接触構造の抵抗を低減でき、そして金属パッド層の利用によりデバイスの動作速度を高める導電性接触構造及び製造方法を提供することである。
【0008】
本発明のさらなる目的は、自然の酸化シリコン層なしの金属パッド層を使用する導電性接触構造及び製造方法を提供することである。金属パッドより上の接触開口のサイズは、自然の酸化シリコン層を除去する必要が無いことから変化することはないのであろう。
【0009】
一面において、本発明はソース/ドレイン領域を覆っている第1の誘電層を有する半導体基板中のソース/ドレイン領域へ電気的に接続するための、導電性接触構造を形成する方法を提供する。この方法は以下のステップを含む。パッド開口及び底部開口は第1の誘電層の中に形成される。パッド開口はソース/ドレイン領域を露出するために、底部開口より大きく且つ底部開口上に配置される。底部開口及びパッド開口は、それぞれにポリシリコン層及び第1の金属層で充満される。第2の誘電層は、第1の誘電層の上に形成され、且つ頂部開口はその中に形成される。底部開口から実質的に離れてシフトしている頂部開口は金属層を露出するために、パッド開口より小さく且つパッド開口上に配置される。次に頂部開口は、そのうえに第2の金属層で充満される。
【0010】
他の面において、本発明は半導体基板中のソース/ドレイン領域へ電気的に接続するために、半導体基板上に配置された誘電層の中の導電性接触構造を提供する。導電性接触構造体は、底部プラグ、金属パッド層及び頂部プラグから成る。
底部プラグは、ソース/ドレイン領域上に配列され且つそれへ電気的に接続される。棒状の形状を有する金属パッド層は、底部プラグより大きい。金属パッド層の一端は、底部プラグ上に配置され且つそれへ電気的に接続される。頂部プラグは、底部プラグから離れて実質的にシフトしている位置を有する。
【0011】
【好ましい具体例の詳細な説明】
本発明は、底部プラグと頂部プラグとの間に金属パッド層のより大きな面積を形成する導電性接触構造及び製造方法を提供する。導電性接触構造のための接触開口のアスペクト比を減少させることができる。接触開口のためのフォトリソグラフィ工程のアラインメント窓を拡大し、ミスアライメントエラーによる歩留り損失を低減することができる。更に、金属パッド層を使用するために、接触構造の抵抗を減少させることができる。もし、表面上に自然の酸化金属層が形成されても、金属パッド層より上の接触開口のサイズは、酸化金属層を除去する工程の間は変化することはないであろう。
【0012】
図1を参照すると、図1は本発明の好ましい一具体例に従った概略的なレイアウト図である。このレイアウトは半導体基板に適応される。レイアウト図の中には、図示されている複数の交差配置されたアクティブ領域AAがある。各々のアクティブ領域AAは分離構造、例えば浅溝分離(STI)によって分離される。
複数の並行した制御ゲートGCは、半導体基板の上に形成される。各々の制御ゲートの対は、同じ縦列にアクティブ領域AAの上に配置される。接触プラグHBを含んでいる本発明の導電性接触構造は、ビットラインのような接触プラグHB上の導電性構造へアクティブ領域AAを電気的に接続するために、2つの制御ゲートGCの間のアクティブ領域AAより上の位置に形成される。
【0013】
以下に続く詳細な説明において、本発明の導電性接触構造及び製造方法が詳述されるであろう。図2−5は本発明の好ましい一具体例に従った図1の断面I−Iに一致する導電性接触構造の概略的断面図である。図2を参照すると、格子方位<100>を持ったシリコン基板のような半導体基板が用意される。浅溝分離(STI)のような分離構造102は、アクティブ領域AA(即ち、図1のアクティブ領域)の区域を形成するために基板100に形成される。制御ゲートGC間のアクティブ領域AAの中心部分は、ソース/ドレイン領域104として役立たすように計画される。制御ゲートGCとソース/ドレイン領域104とを含むトランジスタデバイスの製造工程が完了した後、誘電層110は基板100を覆うように形成される。誘電層110は、例えば酸化シリコン又は低誘電性の他の材料から造ることができ、例えば、化学的蒸着,スピンコーティングなどにより形成される。
【0014】
頂部のパッド開口114及び底部の底部開口112を含むはめ込み開口は、誘電層110の中に形成される。底部開口112は、例えば円柱状の開口であり、そしてソース/ドレイン領域104を露出させる。棒状の開口のようなパッド開口114は、底部開口112より大きい。パッド開口114は、底部開口112の幅に実質的に類似した幅を有し且つ底部開口112より長い。パッド開口114の底部は底部開口112へ接続され、ソース/ドレイン領域に隣接した分離構造102の上に延長される。パッド開口114及び底部開口112は、はめ込み開口111を構成する。はめ込み開口の形成方法は以下に続く例示的なステップであるが、これらに限定されるものでない。例えば、底部開口112に類似した過渡的開口は、底部開口112の決められた位置に形成される。次に、パッド開口114のパターンを有するフォトレジスト層は、パッド開口114へ境界を画定するために誘電層110上に形成される。誘電層110の露光部分は、パッド開口114を形成するためにイオン反応性エッチング(RIE)のようなものにより除去され、そして同時に過渡的開口の底部は、底部開口112を形成するためにソース/ドレイン領域104が露出されるまでエッチングされる。パッド開口114の深さは、過渡的開口及びエッチング時間の制御により最適化することができる。パッド開口114の下の誘電層110の部分は残されるため、制御ゲートGC間の分離を改善し、そしてこのようにして接続キャパシタスを低減させることができる。
【0015】
図3を参照すると、次に底部開口112はソース/ドレイン領域104へ電気的に接続された底部プラグ116を形成するために、ポリシリコン層で充満される。底部プラグ116のための製造工程は、例えばパッド開口114及び底部開口112を充満するために、ポリシリコンの層を沈着し、次に必要な部分を配置する底部開口112の中に残すようにエッチング戻しを行うことができる。パッド開口114の底部中の誘電層110の部分は、エッチング停止点を検出するための層であることができる。
【0016】
図4を参照すると、パッド開口114は次に金属パッド層120を形成するために金属層で充満される。金属層で充満する前に、チタニウム/窒化チタニウム(Ti/TiN)層又はTi/TiN/Ti層のような薄いバリアー層118は、誘電層又は金属層を湿気又は熱移動に対して護るためにパッド開口114の内側に適合して形成される。もし仮にバリアー層118が底部チタニウム層を有するとすれば、珪化チタニウムが接触抵抗を低減するように界面に形成されるであろう。その金属層は、好ましくはタングステン(W)層である。金属パッド層120は、例えばパッド開口114を充満するためにタングステンで沈着し、次に必要な部分を残すようにエッチングし戻すか、又は選択的なタングステン沈着を使用することにより、形成することができる。もし金属パッド層120がポリシリコンより低い固有抵抗を有するタングステンから造られるならば、駆動電流を改善するように接触構造の実効抵抗は減少されるであろう。
【0017】
図5を参照すると、他の誘電層122が誘電層110の上に形成されている。
誘電層122は酸化シリコン又は低誘電性の他の材料から造ることができ、そして化学的蒸着(CVD)又はスピンコーティングなどにより形成させることができる。頂部開口124は、次に図1の接触プラグHBの位置に対応して誘電層122の中に形成される。頂部開口124は金属パッド層120、即ち、パッド開口114の位置へ整列され、そして金属パッド層の一部分を露出させる。頂部開口124は、底部プラグ116から離れて実質的にシフトした位置、即ち、底部開口112から偏位した位置にある。頂部開口124は円柱状の開口であり且つ金属パッド層120より短い長さを有する。従って、より大きな作業窓が頂部開口のフォトリソグラフィ工程の間に得られ、そのためミスアライメントエラーの許容誤差を改善することができ、このようにして歩留り損失は低減される。
【0018】
その結果構造が形成された後、ウエハーは移送工程の間に大気にさらされることが避けられないため、ウエハーの頂部表面は酸化物を形成するように大気の酸素によって自然と酸化されるであろう。頂部開口124の下の金属パッド層120の露出された部分は、酸化タングステンのような頂部表面上の酸化金属を形成するように、自然と酸化されるであろう。酸化金属に対する除去剤は、酸化シリコン又はシリコンベースの材料を侵食しないであろうから、頂部開口124に隣接している誘電層122は侵食されないであろうし、頂部開口124の大きさが変化することはないであろう。従って、金属材料で頂部開口124を充満することにより後で形成されたプラグの大きさは、頂部開口124の大きさの変化により引き起こされる隣接した導電性構造との短絡を防ぐように固定される。
【0019】
頂部開口124は、次に、金属パッド層120へ電気的に接続された頂部プラグ128を形成するために、金属材料で充満される。金属層で充満する前に、Ti/TiN層又はTi/TiN/Ti層のような薄いバリアー層126は、誘電層122を湿気から護るために又は金属層の熱移動から護るために頂部開口124の内側に適合して形成される。金属層はチタニウム,タングステン,アルミニウム,銅,銀,金及びこれらの合金の群から選ばれた材料より造ることができる。頂部プラグ128は、例えば頂部開口124を充満するために金属層を沈着し、次に頂部開口124中の必要な部分へエッチング戻しによって形成することができる。金属パッド層120は低い固有抵抗を有するため、頂部プラグ128からの電流は、金属パッド層を介して底部プラグ116及びソース/ドレイン領域104に至るまでの通過が容易化され、従ってデバイスの動作速度が改善される。その後は、ビットライン又はキャパシターなどのような金属回路又は他の導電性構造が頂部プラグ128と電気的に接続するために頂部プラグ128の上に形成される。例えば、もし金属回路が形成されるならば、金属回路及び頂部プラグ128は一体的に又は別々に形成されることができる。もし金属回路及び頂部プラグ128が一体的に形成されるとすれば、その製造工程は、例えば頂部開口124を充満するために誘電層122上に金属層を形成することでよい。金属層は、次に従来のフォトリソグラフティ及びエッチング工程により金属回路の所望のパターンを得るように区画される。もし金属回路が個々に形成されるとすれば、その製造工程は当業者によく知られており、従って、ここではより詳細に説明しない。
【0020】
上記説明に従って、本発明は導電性接触構造及び製造方法を提供する。金属パッド層は金属パッド層及び電導プラグの積層された接触構造を形成するために、底部及び頂部プラグとの間に挿入される。フォトリソグラフティ工程の間のアラインメントの作業窓を拡大することができ、そして接触開口のアスペクト比を減少させることができ、そして製造方法の困難性を低減できる。更には、金属層を使用することにより、総抵抗を減少させることができる。
【0021】
その技術における当業者には理解されるように、本発明の以上の好ましい具体例は、本発明の限定ではなく本発明の例示である。特許請求の範囲の精神及び範囲内に含まれる種々の修飾及び類似の構成を包含することが意図され、その範囲はすべてそのような修飾及び類似の構成が含まれるように最も広い解釈に従うべきである。
【図面の簡単な説明】
【図1】本発明の好ましい一具体例による概略的なレイアウト図である。
【図2】本発明の好ましい一具体例による概略的な断面図である。
【図3】本発明の好ましい一具体例による概略的な断面図である。
【図4】本発明の好ましい一具体例による概略的な断面図である。
【図5】本発明の好ましい一具体例による概略的な断面図である。
【符号の説明】
AA・・・アクティブ領域
GC・・・制御ゲート
HB・・・接触プラグ
100・・・半導体基板
102・・・分離構造
104・・・ソース/ドレイン領域
110,122・・・誘電層
111・・・はめ込み開口
112・・・底部開口
114・・・パッド開口
116・・・底部プラグ
118,126・・・薄いバリアー層
120・・・金属パッド層
124・・・頂部開口
128・・・頂部プラグ

Claims (20)

  1. ソース/ドレイン領域を覆う第1の誘電層を有する半導体基板中にソース/ドレイン領域へ電気的に接続するための導電性接触構造を形成する方法であって、前記第1の誘電層中に、前記ソース/ドレイン領域を露出させる底部開口と、該底部開口より大きくかつその上に位置するパッド開口を形成するステップ、
    前記底部開口を充満するようにポリシリコン層を形成するステップ、
    前記パット開口を充満するように第1の金属層を形成するステップ、
    前記第1の誘電層の上に第2の誘電層を形成するステップ、
    前記第2の誘電層中に、前記パット開口より小さくかつその上に位置し、そして前記底部開口から離れて実質的にシフトしている頂部開口を形成するステップ、および
    前記頂部開口を充満するように第2の金属層を形成するステップ、
    よりなる方法。
  2. 前記パッド開口は前記ソース/ドレイン領域に隣接した分離構造上に延長されている請求項1の方法。
  3. 前記金属層はタングステン層よりなる請求項1の方法。
  4. 前記パッド開口を充満するために前記第1の金属層を形成する前に、前記パッド開口の内側に薄いバリアー層を形成することを更に含んでいる請求項1の方法。
  5. 前記第2の誘電層の材料はチタニウム,タングステン,アルミニウム,銅,銀,金及びそれらの組合せからなる群から選ばれる請求項1の方法。
  6. 前記底部開口を充満するためにポリシリコン層を形成するステップは、
    前記底部開口及び前記パッド開口をポリシリコン材料で充満し、そして前記底部開口中に前記ポリシリコン層を形成するために、前記第1の誘電層において終点を有するように前記ポリシリコン層材料をエッチングを戻すことによって該パッド開口中の前記ポリシリコン材料を除去するステップよりなる請求項1の方法。
  7. 半導体基板中のソース/ドレイン領域へ電気的に接続するために、前記半導体基板上に配置された誘電層中の導電性接触構造であって、
    前記ソース/ドレイン領域上に配置され且つ電気的に接続された底部プラグ;前記底部プラグ上に配列され且つ電気的に接続された、前記底部プラグより大きな金属パッド層;及び
    前記金属パッド層上に配置され且つ電気的に接続され、前記底部プラグから離れて実質的に移動している頂部プラグを備えることを特徴とする前記導電性接触構造。
  8. 前記底部プラグの材料はポリシリコンよりなる請求項7の構造。
  9. 前記金属パッド層は前記ソース/ドレイン領域に隣接した分離構造上へ延長している請求項7の構造。
  10. 前記金属パッド層の形状は棒状よりなる請求項7の構造。
  11. 前記金属パッド層の材料はタングステンよりなる請求項7の構造。
  12. 前記金属パッド層と前記誘電層との間に薄いバリアー層を更に備えている請求項7の構造。
  13. 前記頂部プラグの材料はチタニウム,タングステン,アルミニウム,銅,銀,金及びそれらの組合せからなる群から選ばれる請求項7の構造。
  14. 半導体基板中の導電性領域へ電気的に接続するために、前記半導体基板上に配置された誘電層中の導電性接触構造であって、
    前記導電性領域上に配列され且つ電気的に接続された底部プラグ;
    前記底部プラグ上に配列され且つ電気的に接続された、前記底部プラグより大きな金属パッド層を備えることを特徴とする前記導電性接触構造。
  15. 前記底部プラグの材料はポリシリコンよりなる請求項14の構造。
  16. 前記金属パッド層は前記ソース/ドレイン領域に隣接した分離構造上へ延長している請求項14の構造。
  17. 前記金属パッド層の形状は棒状よりなる請求項14の構造。
  18. 前記金属パッド層の材料はタングステンよりなる請求項14の構造。
  19. 前記金属パッド層と前記誘電層との間に薄いバリアー層を更に備えている請求項14の構造。
  20. 前記金属パッド上に配置され且つ電気的に接続され、前記底部プラグから離れてシフトしている金属プラグを更に備えている請求項14の構造。
JP2002240809A 2002-07-26 2002-08-21 導電性接触構造及びその製造方法 Pending JP2004079902A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/205,449 US6776622B2 (en) 2002-07-26 2002-07-26 Conductive contact structure and process for producing the same
JP2002240809A JP2004079902A (ja) 2002-07-26 2002-08-21 導電性接触構造及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/205,449 US6776622B2 (en) 2002-07-26 2002-07-26 Conductive contact structure and process for producing the same
JP2002240809A JP2004079902A (ja) 2002-07-26 2002-08-21 導電性接触構造及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004079902A true JP2004079902A (ja) 2004-03-11

Family

ID=32328276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002240809A Pending JP2004079902A (ja) 2002-07-26 2002-08-21 導電性接触構造及びその製造方法

Country Status (2)

Country Link
US (1) US6776622B2 (ja)
JP (1) JP2004079902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184606A (ja) * 2006-01-06 2007-07-19 Hynix Semiconductor Inc 半導体素子の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4778765B2 (ja) * 2005-10-07 2011-09-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7880303B2 (en) * 2007-02-13 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked contact with low aspect ratio
CN101969094B (zh) * 2009-07-27 2012-08-29 中国科学院上海硅酸盐研究所 一种用于热电材料的涂层及其含有该涂层的器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
US6522013B1 (en) * 1997-12-18 2003-02-18 Advanced Micro Devices, Inc. Punch-through via with conformal barrier liner
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
US6603166B2 (en) * 2001-03-14 2003-08-05 Honeywell International Inc. Frontside contact on silicon-on-insulator substrate
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
WO2002091496A2 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
KR100385960B1 (ko) * 2001-06-16 2003-06-02 삼성전자주식회사 자기 정렬된 금속 콘택 플러그를 구비하는 반도체 소자 및그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184606A (ja) * 2006-01-06 2007-07-19 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
US20040018754A1 (en) 2004-01-29
US6776622B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
TWI683417B (zh) 三維記憶體元件及其製作方法
TW201334042A (zh) 使用犧牲閘電極形成半導體裝置之方法及犧牲自對準接觸結構
CN108269805A (zh) 半导体存储装置以及其制作方法
US4933297A (en) Method for etching windows having different depths
JP3102405B2 (ja) 半導体装置の製造方法
JP2001110745A (ja) 半導体集積回路を製造する方法
CN100377307C (zh) 多层堆栈栅极结构及其制作方法
JPH11195704A (ja) 半導体装置およびその製造方法
US20070046421A1 (en) Structure and method for forming thin film resistor with topography controlled resistance density
KR20040045055A (ko) 2중 콘택 스페이서를 포함하는 반도체 소자 및 그 제조방법
KR100709568B1 (ko) 지그재그 배열의 스토리지노드를 구비한 반도체소자의 제조방법
JP2004079902A (ja) 導電性接触構造及びその製造方法
JP2005197700A (ja) 半導体素子の金属パターン形成方法
JP2002050702A (ja) 半導体装置
US6656825B2 (en) Semiconductor device having an improved local interconnect structure and a method for forming such a device
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR100457044B1 (ko) 반도체 소자의 제조 방법
CN112750773A (zh) 生产接触晶体管的栅极和源极/漏极通孔连接的方法
JPH11135623A (ja) 多層配線装置及びその製造方法
CN100487886C (zh) 形成半导体器件的位线的方法
KR100800823B1 (ko) Mim 커패시터를 갖는 반도체 소자의 배선 제조 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
JP2003077936A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPH10106973A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080226