JP2004102755A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004102755A JP2004102755A JP2002265090A JP2002265090A JP2004102755A JP 2004102755 A JP2004102755 A JP 2004102755A JP 2002265090 A JP2002265090 A JP 2002265090A JP 2002265090 A JP2002265090 A JP 2002265090A JP 2004102755 A JP2004102755 A JP 2004102755A
- Authority
- JP
- Japan
- Prior art keywords
- command
- card
- type electronic
- semiconductor integrated
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】コマンドの転送プロトコルが等しくもそのコマンド体系が異なる二種類のカード型電子機器においては、内蔵する半導体集積回路を各々でつくる必要があるが、費用面などにおいて無駄が多いという課題を有していた。
【解決手段】第１のカード型電子機器特有の動作を行う第１の制御部と、第２のカード型電子機器特有の動作を行う第２の制御部と、第１のカード型電子機器と第２のカード型電子機器に共通の動作を行う第３の制御部と、内部制御信号の極性に応じて第１の制御部と第２の制御部の出力の何れかを第３の制御部へ出力する論理回路とを備えることを特徴とする半導体集積回路である。内部信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておけば、半導体集積回路を一からつくる必要がなく、課題が解決できる。
【選択図】 図１
【解決手段】第１のカード型電子機器特有の動作を行う第１の制御部と、第２のカード型電子機器特有の動作を行う第２の制御部と、第１のカード型電子機器と第２のカード型電子機器に共通の動作を行う第３の制御部と、内部制御信号の極性に応じて第１の制御部と第２の制御部の出力の何れかを第３の制御部へ出力する論理回路とを備えることを特徴とする半導体集積回路である。内部信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておけば、半導体集積回路を一からつくる必要がなく、課題が解決できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の技術に関する。特に、コマンド体系をもつカード型電子機器に内蔵するための半導体集積回路の技術に関する。
【０００２】
【従来の技術】
近年、ＰＤＡやデジタルスチルカメラ等の様々な携帯機器が急速に浸透しており、それら携帯機器間では、マルチメディアカード（以下ＭＭＣと称する）に代表されるカード型電子機器を用いてのデータの遣り取りが盛んに行われている。一般的に、カード型電子機器ではその動作がコマンドによって制御される。カード型電子機器内部には、それらコマンドの動作を制御するための半導体集積回路が内蔵されている。
【０００３】
ＭＭＣは、縦３２ｍｍ横２４ｍｍ厚さ１．４ｍｍの形状をしたカード型電子機器であり、その動作モードとしてＭＭＣモードとＳＰＩモードがある（非特許文献１）。
【０００４】
ＭＭＣの電気的結合端子は、図６に示す７ピンである。同図において、ＭＭＣ１００のＳＰＩモードでの動作においては、１０１がチップセレクト端子、１０２がＤＡＴＡ−ＩＮ端子、１０３がＧＮＤ端子、１０４がＶＤＤ端子、１０５がクロック端子、１０６がＧＮＤ端子、１０７がＤＡＴＡ−ＯＵＴ端子、として機能する。
【０００５】
ＳＰＩモードでは、図７（ａ）に示す４８ビット長のコマンドをＤＡＴＡ−ＩＮ端子１０２から受信する。図７（ａ）において、１３０はスタートビット（”０”）、１３１は転送方向を示すビット（”１”）、１３２はコマンドインデックス（６ビット長）、１３３はアーギュメント（３２ビット長）、１３４はＣＲＣ７（７ビット長）、１３５はエンドビット（”１”）である。コマンドインデックス１３２はコマンド番号を２進数表示したものであり、たとえばＣＭＤ１の場合は”０００００１”となる。
【０００６】
ＭＭＣは、ＤＡＴＡ−ＩＮ端子１０２に図７（ａ）に示す４８ビット長のコマンドを受信したら、ホストに対してレスポンス情報をＤＡＴＡ−ＯＵＴ端子１０７より出力する。レスポンス情報は１もしくは２バイト長であり、コマンドによって形式が決定される。たとえば入力コマンドがＣＭＤ１の場合は、ホストに対して図７（ｂ）に示す８ビット長のレスポンス情報をＤＡＴＡ−ＯＵＴ端子より出力する。図７（ｂ）において、１４０はスタートビット（”０”）、１４１はパラメータエラーを示すビット（エラー時”１”）、１４２はアドレスエラーを示すビット（エラー時”１”）、１４３はイレーズシーケンスエラーを示すビット（エラー時”１”）、１４４はコマンドＣＲＣエラーを示すビット（エラー時”１”）、１４５はイリーガルコマンドエラーを示すビット（エラー時”１”）、１４６はイレーズシーケンスの状況を示すビット（シーケンスリセット時”１”）、１４７はカード初期化の完了状況を示すビット（カードが初期化処理中のとき”１”）、である（非特許文献２、非特許文献３）。
【０００７】
近年、従来あるカード型電子機器とコマンドの転送プロトコル仕様が等しくもそのコマンド体系が互いに異なるカード型電子機器が発表されている。例として、ＭＭＣからコマンド体系を若干変更したＳＤメモリカードやセキュアマルチメディアカードなどがある。
【０００８】
【非特許文献１】
岡田浩人、他１名、”マルチメディアカード＆ＳＤカードインターフェースの設計”、インターフェース２００１年１０月号、ＣＱ出版社、ｐ１５６−１６１
【非特許文献２】
落合則宏、他１名、”マルチメディアカード＆ＳＤカードインターフェースの設計”、インターフェース２００１年１２月号、ＣＱ出版社、ｐ１３７−１４７
【非特許文献３】
岡田浩人、”マルチメディアカード活用法”、インターフェース１９９９年１２月号、ＣＱ出版社、ｐ１２４−１３１
【０００９】
【発明が解決しようとする課題】
これらのカード型電子機器は、コマンドの転送プロトコル仕様が等しくもそのコマンド体系が異なるので、それぞれのカード型電子機器に内蔵する半導体集積回路は別個につくる必要がある。たとえば、ＭＭＣ内の半導体集積回路をそのままＳＤメモリカードに適用することは、コマンド体系の仕様が異なるためにできない。
【００１０】
しかしながら、それら異種のカード型電子機器間には、機能としての共通部分が多くあるため、半導体集積回路を各々に新規につくることは、費用面やＴＡＴ面において無駄が多いという課題を有していた。
【００１１】
【課題を解決するための手段】
課題解決のために、本発明が提供する半導体集積回路は、コマンド体系をもつ第１のカード型電子機器と第２のカード型電子機器に内蔵する半導体集積回路であって、第１のカード型電子機器特有の動作を行う第１の制御部と、第２のカード型電子機器特有の動作を行う第２の制御部と、第１のカード型電子機器と第２のカード型電子機器に共通の動作を行う第３の制御部と、内部制御信号の極性に応じて第１の制御部と第２の制御部の出力の何れかを第３の制御部へ出力する論理回路とを備えることを特徴とする半導体集積回路である。内部信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておけば、半導体集積回路を一からつくる必要がなく、課題が解決できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
本実施の形態については、ある特定のコマンド（コマンドＡ）が受付可能なコマンド体系をもつカード型電子機器Ａと、ある特定のコマンド（コマンドＢ）を受付たあとで初めてコマンドＡが受け付け可能となるコマンド体系をもつカード型電子機器Ｂに搭載する半導体集積回路について述べる。カード型電子機器Ａとカード型電子機器Ｂのコマンドとレスポンスの通信プロトコルは、ＭＭＣと同じく図７に示すものとする。
【００１４】
図１では、本発明を適用した半導体集積回路の一構成例を示している。同図において、半導体集積回路３００は、ＤＡＴＡ−ＩＮ端子の信号３０１から図７（ａ）に示す通信プロトコルのコマンドを入力してエンドビット１３５まで受け付けたときに”１”となるパルス信号３０２を出力するコマンド検知部３０３と、カード型電子機器のコマンドのそれぞれに対応したイネーブル出力を一本ずつ割り当てて（うち、コマンドＡに対応したイネーブル出力信号を３０４、コマンドＡ以外のコマンドそれぞれに対応したイネーブル出力信号群を３０５とする）、コマンドをコマンドインデックス１３２まで受け付けたときに当該コマンドのイネーブル出力を”１”とするコマンド判別部３０６と、一旦コマンドＢを受け付けたら”１”を出力するコマンドＢ受付履歴部３０７と、常に”１”を出力するＨ出力部３０８と、Ｈ出力部３０８の出力信号を内部端子３０９に接続し、コマンドＢ受付履歴部３０７の出力信号を内部端子３１０に接続し、内部制御信号３１１の値が”１”であれば出力信号３１２を端子３０９の値とし、内部制御信号３１１の値が”０”であれば出力信号３１２を端子３１０とする切り替えスイッチ３１３と、コマンドＡイネーブル信号３０４と切り替えスイッチ３１３の出力３１２とのＡＮＤ演算を行い信号３１４を新コマンドＡイネーブル出力信号とするＡＮＤ回路３１５と、パルス信号３０２とイネーブル信号群３０５と信号３１４を入力として、パルス信号３０２が”１”となったときにイネーブル信号群３０５と信号３１４に応じて当該コマンドの処理を行うコマンド処理部３１６と、その他の動作を制御する制御部３１７をもつ。コマンド処理部３１６では、パルス信号３０２が”１”になっているにもかかわらず信号群３０５と信号３１４のどれも”１”でない場合にはイリーガルなコマンドを受け付けたときの処理を行う。
【００１５】
以上のように構成された半導体集積回路３００では、カード型電子機器Ａの動作機構であるＨ出力部３０８とカード型電子機器Ｂの動作機構であるコマンドＢ受付履歴部３０７とを具備し、内部制御信号３１１にて具備した機構の何れかを選択活性化することで、カード型電子機器Ａとカード型電子機器Ｂのどちらか所望の動作を司る半導体集積回路となる。内部制御信号３１１は、半導体集積回路３００のマスクオプションやボンディングオプションでの設定によって、変更可能にしておく。
【００１６】
つまり、半導体集積回路３００において、特許請求の範囲における第１の制御部はＨ出力部３０８であり、第２の制御部はコマンドＢ受付履歴部３０７であり、第３の制御部はコマンド検知部３０３とコマンド判別部３０６とＡＮＤ回路３１５と制御部３１７であり、論理回路部はスイッチ３１３である。
【００１７】
本発明を適用した半導体集積回路３００について、以下、その動作を説明する。
【００１８】
（１）内部制御信号３１１を”１”（カード型電子機器Ａの動作モード）に設定したとき
半導体集積回路３００において、内部制御信号３１１を”１”としたとき、スイッチ３１３内の結線は３０９端子側となる。つまり、信号３１２はＨ出力部３０８の出力となり、つねに”１”となる。信号３１２がつねに”１”であるので、ＡＮＤ回路３１５の出力信号３１４はコマンドＡイネーブル信号３０４と等価な論理となる。
【００１９】
コマンドＡが入力されたときの半導体集積回路３００の動作タイミングチャートを図２に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３３０で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３０４が”１”となるので、信号３１４も”１”となる。エンドビット１３５まで受け付けたタイミング３３１でパルス信号３０２が”１”となり、これをうけてコマンド処理部３１６はコマンドＡの動作を行う。
【００２０】
つまり、内部制御信号３１１を”１”固定とすることで、半導体集積回路３００は、コマンドＢの受付履歴によるところなくコマンドＡを受付可能な動作となる。これはカード型電子機器Ａのコマンド体系にそっている。
【００２１】
（２）内部制御信号３１１を”０”（カード型電子機器Ｂの動作モード）に設定したとき
半導体集積回路３００において、内部制御信号３１１を”０”としたとき、スイッチ３１３内の結線は３１０端子側となる。つまり、信号３１２はコマンドＢ受付履歴部３０７の出力となり、コマンドＢを受け付けた履歴があれば”１”、コマンドＢを受け付けた履歴がない場合は”０”となる。
【００２２】
コマンドＢを受け付けた履歴があり、そのときにコマンドＡが入力された場合の半導体集積回路３００の動作タイミングチャートを図３に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３３５で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３１２は”１”であり、かつ信号３０４が”１”となるので、信号３１４も”１”となる。エンドビット１３５まで受け付けたタイミング３３６でパルス信号３０２が”１”となり、これをうけてコマンド処理部３１６はコマンドＡの動作を行う。
【００２３】
コマンドＢを受け付けた履歴がなく、そのときにコマンドＡが入力された場合の半導体集積回路３００の動作タイミングチャートを図４に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３４０で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３１２は”０”であり、かつ信号３０４が”１”になろうとも、信号３１４は”０”のままとなる。エンドビット１３５まで受け付けたタイミング３４１でパルス信号３０２が”１”となるが、信号３１４も信号群３０５も”０”のままであるので、コマンド処理部３１６はイリーガルなコマンドを受け付けたときの処理を行う。
【００２４】
つまり、内部制御信号３１１を”０”固定とすることで、半導体集積回路３００は、コマンドＢの受付履歴によりコマンドＡを受付可否を制御する動作となる。これはカード型電子機器Ｂのコマンド体系にそっている。
【００２５】
本実施の形態において、セレクタ３１３は内部結線を変更する動作として説明したが、セレクタの内部構成はその機能を実現すればどのような構成でもかまわない。
【００２６】
また、本実施の形態においては、ＭＭＣと同じコマンド通信プロトコルをもつ二つのカード型電子機器の動作機構を一つの半導体集積回路に具備する構成について説明したが、本発明は、コマンドの転送プロトコルをＭＭＣと等価なものに限定したものではない。
【００２７】
また、本発明の構成を論理圧縮した半導体集積回路についても、その原理は本発明の半導体集積回路と同じであるので、本発明の趣旨からは逸脱しない。つまり、本実施の形態にて説明した半導体集積回路３００は、内部制御信号３１１とＨ出力部３０８とセレクタ３１３とを論理圧縮することにより図５に示すようなＯＲ論理回路４００を用いた構成がとれるが、これは単に論理の圧縮をしただけであるので、本発明の趣旨からは逸脱していないものといえる。
【００２８】
【発明の効果】
本発明の半導体集積回路は、その内部制御信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておくことで、複数のカード型電子機器に搭載することが可能となる。つまり、それぞれのカード型電子機器に搭載する半導体集積回路を一から別個に開発する必要がなく、ＴＡＴ面やコスト面で有利となる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の一構成例を示す図
【図２】内部制御信号３１１をカード型電子機器Ａの動作モードにして、コマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図３】内部制御信号３１１をカード型電子機器Ｂの動作モードにして、コマンドＢを受け付けた履歴がある場合にコマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図４】内部制御信号３１１をカード型電子機器Ｂの動作モードにして、コマンドＢを受け付けた履歴がない場合にコマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図５】本発明を適用した半導体集積回路の一構成例にて、論理の圧縮を行った半導体集積回路を示す図
【図６】ＭＭＣの端子を示す図
【図７】ＭＭＣのコマンドの転送プロトコルを示す図およびＭＭＣのレスポンス情報の転送プロトコルを示す図
【符号の説明】
３００ 半導体集積回路
３０１ コマンド信号
３０３ コマンド検知部
３０６ コマンド判別部
３０７ コマンドＢ受付履歴部
３０８ Ｈ出力部
３１１ 内部制御信号（動作モード選択信号）
３１３ スイッチ
３１５ ＡＮＤ回路
３１６ コマンド処理部
３１７ 制御部
【発明の属する技術分野】
本発明は、半導体集積回路の技術に関する。特に、コマンド体系をもつカード型電子機器に内蔵するための半導体集積回路の技術に関する。
【０００２】
【従来の技術】
近年、ＰＤＡやデジタルスチルカメラ等の様々な携帯機器が急速に浸透しており、それら携帯機器間では、マルチメディアカード（以下ＭＭＣと称する）に代表されるカード型電子機器を用いてのデータの遣り取りが盛んに行われている。一般的に、カード型電子機器ではその動作がコマンドによって制御される。カード型電子機器内部には、それらコマンドの動作を制御するための半導体集積回路が内蔵されている。
【０００３】
ＭＭＣは、縦３２ｍｍ横２４ｍｍ厚さ１．４ｍｍの形状をしたカード型電子機器であり、その動作モードとしてＭＭＣモードとＳＰＩモードがある（非特許文献１）。
【０００４】
ＭＭＣの電気的結合端子は、図６に示す７ピンである。同図において、ＭＭＣ１００のＳＰＩモードでの動作においては、１０１がチップセレクト端子、１０２がＤＡＴＡ−ＩＮ端子、１０３がＧＮＤ端子、１０４がＶＤＤ端子、１０５がクロック端子、１０６がＧＮＤ端子、１０７がＤＡＴＡ−ＯＵＴ端子、として機能する。
【０００５】
ＳＰＩモードでは、図７（ａ）に示す４８ビット長のコマンドをＤＡＴＡ−ＩＮ端子１０２から受信する。図７（ａ）において、１３０はスタートビット（”０”）、１３１は転送方向を示すビット（”１”）、１３２はコマンドインデックス（６ビット長）、１３３はアーギュメント（３２ビット長）、１３４はＣＲＣ７（７ビット長）、１３５はエンドビット（”１”）である。コマンドインデックス１３２はコマンド番号を２進数表示したものであり、たとえばＣＭＤ１の場合は”０００００１”となる。
【０００６】
ＭＭＣは、ＤＡＴＡ−ＩＮ端子１０２に図７（ａ）に示す４８ビット長のコマンドを受信したら、ホストに対してレスポンス情報をＤＡＴＡ−ＯＵＴ端子１０７より出力する。レスポンス情報は１もしくは２バイト長であり、コマンドによって形式が決定される。たとえば入力コマンドがＣＭＤ１の場合は、ホストに対して図７（ｂ）に示す８ビット長のレスポンス情報をＤＡＴＡ−ＯＵＴ端子より出力する。図７（ｂ）において、１４０はスタートビット（”０”）、１４１はパラメータエラーを示すビット（エラー時”１”）、１４２はアドレスエラーを示すビット（エラー時”１”）、１４３はイレーズシーケンスエラーを示すビット（エラー時”１”）、１４４はコマンドＣＲＣエラーを示すビット（エラー時”１”）、１４５はイリーガルコマンドエラーを示すビット（エラー時”１”）、１４６はイレーズシーケンスの状況を示すビット（シーケンスリセット時”１”）、１４７はカード初期化の完了状況を示すビット（カードが初期化処理中のとき”１”）、である（非特許文献２、非特許文献３）。
【０００７】
近年、従来あるカード型電子機器とコマンドの転送プロトコル仕様が等しくもそのコマンド体系が互いに異なるカード型電子機器が発表されている。例として、ＭＭＣからコマンド体系を若干変更したＳＤメモリカードやセキュアマルチメディアカードなどがある。
【０００８】
【非特許文献１】
岡田浩人、他１名、”マルチメディアカード＆ＳＤカードインターフェースの設計”、インターフェース２００１年１０月号、ＣＱ出版社、ｐ１５６−１６１
【非特許文献２】
落合則宏、他１名、”マルチメディアカード＆ＳＤカードインターフェースの設計”、インターフェース２００１年１２月号、ＣＱ出版社、ｐ１３７−１４７
【非特許文献３】
岡田浩人、”マルチメディアカード活用法”、インターフェース１９９９年１２月号、ＣＱ出版社、ｐ１２４−１３１
【０００９】
【発明が解決しようとする課題】
これらのカード型電子機器は、コマンドの転送プロトコル仕様が等しくもそのコマンド体系が異なるので、それぞれのカード型電子機器に内蔵する半導体集積回路は別個につくる必要がある。たとえば、ＭＭＣ内の半導体集積回路をそのままＳＤメモリカードに適用することは、コマンド体系の仕様が異なるためにできない。
【００１０】
しかしながら、それら異種のカード型電子機器間には、機能としての共通部分が多くあるため、半導体集積回路を各々に新規につくることは、費用面やＴＡＴ面において無駄が多いという課題を有していた。
【００１１】
【課題を解決するための手段】
課題解決のために、本発明が提供する半導体集積回路は、コマンド体系をもつ第１のカード型電子機器と第２のカード型電子機器に内蔵する半導体集積回路であって、第１のカード型電子機器特有の動作を行う第１の制御部と、第２のカード型電子機器特有の動作を行う第２の制御部と、第１のカード型電子機器と第２のカード型電子機器に共通の動作を行う第３の制御部と、内部制御信号の極性に応じて第１の制御部と第２の制御部の出力の何れかを第３の制御部へ出力する論理回路とを備えることを特徴とする半導体集積回路である。内部信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておけば、半導体集積回路を一からつくる必要がなく、課題が解決できる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
本実施の形態については、ある特定のコマンド（コマンドＡ）が受付可能なコマンド体系をもつカード型電子機器Ａと、ある特定のコマンド（コマンドＢ）を受付たあとで初めてコマンドＡが受け付け可能となるコマンド体系をもつカード型電子機器Ｂに搭載する半導体集積回路について述べる。カード型電子機器Ａとカード型電子機器Ｂのコマンドとレスポンスの通信プロトコルは、ＭＭＣと同じく図７に示すものとする。
【００１４】
図１では、本発明を適用した半導体集積回路の一構成例を示している。同図において、半導体集積回路３００は、ＤＡＴＡ−ＩＮ端子の信号３０１から図７（ａ）に示す通信プロトコルのコマンドを入力してエンドビット１３５まで受け付けたときに”１”となるパルス信号３０２を出力するコマンド検知部３０３と、カード型電子機器のコマンドのそれぞれに対応したイネーブル出力を一本ずつ割り当てて（うち、コマンドＡに対応したイネーブル出力信号を３０４、コマンドＡ以外のコマンドそれぞれに対応したイネーブル出力信号群を３０５とする）、コマンドをコマンドインデックス１３２まで受け付けたときに当該コマンドのイネーブル出力を”１”とするコマンド判別部３０６と、一旦コマンドＢを受け付けたら”１”を出力するコマンドＢ受付履歴部３０７と、常に”１”を出力するＨ出力部３０８と、Ｈ出力部３０８の出力信号を内部端子３０９に接続し、コマンドＢ受付履歴部３０７の出力信号を内部端子３１０に接続し、内部制御信号３１１の値が”１”であれば出力信号３１２を端子３０９の値とし、内部制御信号３１１の値が”０”であれば出力信号３１２を端子３１０とする切り替えスイッチ３１３と、コマンドＡイネーブル信号３０４と切り替えスイッチ３１３の出力３１２とのＡＮＤ演算を行い信号３１４を新コマンドＡイネーブル出力信号とするＡＮＤ回路３１５と、パルス信号３０２とイネーブル信号群３０５と信号３１４を入力として、パルス信号３０２が”１”となったときにイネーブル信号群３０５と信号３１４に応じて当該コマンドの処理を行うコマンド処理部３１６と、その他の動作を制御する制御部３１７をもつ。コマンド処理部３１６では、パルス信号３０２が”１”になっているにもかかわらず信号群３０５と信号３１４のどれも”１”でない場合にはイリーガルなコマンドを受け付けたときの処理を行う。
【００１５】
以上のように構成された半導体集積回路３００では、カード型電子機器Ａの動作機構であるＨ出力部３０８とカード型電子機器Ｂの動作機構であるコマンドＢ受付履歴部３０７とを具備し、内部制御信号３１１にて具備した機構の何れかを選択活性化することで、カード型電子機器Ａとカード型電子機器Ｂのどちらか所望の動作を司る半導体集積回路となる。内部制御信号３１１は、半導体集積回路３００のマスクオプションやボンディングオプションでの設定によって、変更可能にしておく。
【００１６】
つまり、半導体集積回路３００において、特許請求の範囲における第１の制御部はＨ出力部３０８であり、第２の制御部はコマンドＢ受付履歴部３０７であり、第３の制御部はコマンド検知部３０３とコマンド判別部３０６とＡＮＤ回路３１５と制御部３１７であり、論理回路部はスイッチ３１３である。
【００１７】
本発明を適用した半導体集積回路３００について、以下、その動作を説明する。
【００１８】
（１）内部制御信号３１１を”１”（カード型電子機器Ａの動作モード）に設定したとき
半導体集積回路３００において、内部制御信号３１１を”１”としたとき、スイッチ３１３内の結線は３０９端子側となる。つまり、信号３１２はＨ出力部３０８の出力となり、つねに”１”となる。信号３１２がつねに”１”であるので、ＡＮＤ回路３１５の出力信号３１４はコマンドＡイネーブル信号３０４と等価な論理となる。
【００１９】
コマンドＡが入力されたときの半導体集積回路３００の動作タイミングチャートを図２に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３３０で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３０４が”１”となるので、信号３１４も”１”となる。エンドビット１３５まで受け付けたタイミング３３１でパルス信号３０２が”１”となり、これをうけてコマンド処理部３１６はコマンドＡの動作を行う。
【００２０】
つまり、内部制御信号３１１を”１”固定とすることで、半導体集積回路３００は、コマンドＢの受付履歴によるところなくコマンドＡを受付可能な動作となる。これはカード型電子機器Ａのコマンド体系にそっている。
【００２１】
（２）内部制御信号３１１を”０”（カード型電子機器Ｂの動作モード）に設定したとき
半導体集積回路３００において、内部制御信号３１１を”０”としたとき、スイッチ３１３内の結線は３１０端子側となる。つまり、信号３１２はコマンドＢ受付履歴部３０７の出力となり、コマンドＢを受け付けた履歴があれば”１”、コマンドＢを受け付けた履歴がない場合は”０”となる。
【００２２】
コマンドＢを受け付けた履歴があり、そのときにコマンドＡが入力された場合の半導体集積回路３００の動作タイミングチャートを図３に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３３５で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３１２は”１”であり、かつ信号３０４が”１”となるので、信号３１４も”１”となる。エンドビット１３５まで受け付けたタイミング３３６でパルス信号３０２が”１”となり、これをうけてコマンド処理部３１６はコマンドＡの動作を行う。
【００２３】
コマンドＢを受け付けた履歴がなく、そのときにコマンドＡが入力された場合の半導体集積回路３００の動作タイミングチャートを図４に示す。同図において、コマンドＡが入力されたとき、コマンドインデックス１３２を受け付けたタイミング３４０で、コマンドＡに対応したイネーブル出力３０４が”１”となる。信号３１２は”０”であり、かつ信号３０４が”１”になろうとも、信号３１４は”０”のままとなる。エンドビット１３５まで受け付けたタイミング３４１でパルス信号３０２が”１”となるが、信号３１４も信号群３０５も”０”のままであるので、コマンド処理部３１６はイリーガルなコマンドを受け付けたときの処理を行う。
【００２４】
つまり、内部制御信号３１１を”０”固定とすることで、半導体集積回路３００は、コマンドＢの受付履歴によりコマンドＡを受付可否を制御する動作となる。これはカード型電子機器Ｂのコマンド体系にそっている。
【００２５】
本実施の形態において、セレクタ３１３は内部結線を変更する動作として説明したが、セレクタの内部構成はその機能を実現すればどのような構成でもかまわない。
【００２６】
また、本実施の形態においては、ＭＭＣと同じコマンド通信プロトコルをもつ二つのカード型電子機器の動作機構を一つの半導体集積回路に具備する構成について説明したが、本発明は、コマンドの転送プロトコルをＭＭＣと等価なものに限定したものではない。
【００２７】
また、本発明の構成を論理圧縮した半導体集積回路についても、その原理は本発明の半導体集積回路と同じであるので、本発明の趣旨からは逸脱しない。つまり、本実施の形態にて説明した半導体集積回路３００は、内部制御信号３１１とＨ出力部３０８とセレクタ３１３とを論理圧縮することにより図５に示すようなＯＲ論理回路４００を用いた構成がとれるが、これは単に論理の圧縮をしただけであるので、本発明の趣旨からは逸脱していないものといえる。
【００２８】
【発明の効果】
本発明の半導体集積回路は、その内部制御信号の極性をマスクオプションやボンディングオプション等で切り替えられるようにしておくことで、複数のカード型電子機器に搭載することが可能となる。つまり、それぞれのカード型電子機器に搭載する半導体集積回路を一から別個に開発する必要がなく、ＴＡＴ面やコスト面で有利となる。
【図面の簡単な説明】
【図１】本発明を適用した半導体集積回路の一構成例を示す図
【図２】内部制御信号３１１をカード型電子機器Ａの動作モードにして、コマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図３】内部制御信号３１１をカード型電子機器Ｂの動作モードにして、コマンドＢを受け付けた履歴がある場合にコマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図４】内部制御信号３１１をカード型電子機器Ｂの動作モードにして、コマンドＢを受け付けた履歴がない場合にコマンドＡを受け付けた場合の半導体集積回路３００内の信号の動作タイミングチャート
【図５】本発明を適用した半導体集積回路の一構成例にて、論理の圧縮を行った半導体集積回路を示す図
【図６】ＭＭＣの端子を示す図
【図７】ＭＭＣのコマンドの転送プロトコルを示す図およびＭＭＣのレスポンス情報の転送プロトコルを示す図
【符号の説明】
３００ 半導体集積回路
３０１ コマンド信号
３０３ コマンド検知部
３０６ コマンド判別部
３０７ コマンドＢ受付履歴部
３０８ Ｈ出力部
３１１ 内部制御信号（動作モード選択信号）
３１３ スイッチ
３１５ ＡＮＤ回路
３１６ コマンド処理部
３１７ 制御部
Claims (1)
- コマンド体系をもつ第１のカード型電子機器と第２のカード型電子機器に内蔵する半導体集積回路であって、
第１のカード型電子機器特有の動作を行う第１の制御部と、
第２のカード型電子機器特有の動作を行う第２の制御部と、
第１のカード型電子機器と第２のカード型電子機器に共通の動作を行う第３の制御部と、
内部制御信号の極性に応じて第１の制御部と第２の制御部の出力の何れかを第３の制御部へ出力する論理回路部と
を備えることを特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002265090A JP2004102755A (ja) | 2002-09-11 | 2002-09-11 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002265090A JP2004102755A (ja) | 2002-09-11 | 2002-09-11 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004102755A true JP2004102755A (ja) | 2004-04-02 |
Family
ID=32264320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002265090A Pending JP2004102755A (ja) | 2002-09-11 | 2002-09-11 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004102755A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100869233B1 (ko) | 2007-05-17 | 2008-11-18 | 삼성전자주식회사 | 메모리 카드와 그 제조 방법 및 그 동작 방법 그리고 그적용이 가능한 디지털 기기 |
| US8055824B2 (en) | 2005-01-31 | 2011-11-08 | Ricoh Company, Ltd. | Interface unit for interfacing host unit and peripheral unit |
-
2002
- 2002-09-11 JP JP2002265090A patent/JP2004102755A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8055824B2 (en) | 2005-01-31 | 2011-11-08 | Ricoh Company, Ltd. | Interface unit for interfacing host unit and peripheral unit |
| KR100869233B1 (ko) | 2007-05-17 | 2008-11-18 | 삼성전자주식회사 | 메모리 카드와 그 제조 방법 및 그 동작 방법 그리고 그적용이 가능한 디지털 기기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7711865B2 (en) | Multi-standard protocol storage devices | |
| US20230106495A1 (en) | Memory card and host device thereof | |
| US6801956B2 (en) | Arrangement with a microprocessor | |
| CN100418079C (zh) | 具有平行加速模式的串行外围接口存储元件 | |
| US20070216553A1 (en) | Memory device | |
| JP2006139556A (ja) | メモリカード及びそのカードコントローラ | |
| JP4817836B2 (ja) | カードおよびホスト機器 | |
| EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
| US7159064B2 (en) | Method and device for increasing data transfer in multi-media card | |
| KR20080078977A (ko) | Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템 | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| WO2006126777A1 (en) | Sharing memory interface | |
| JP2004102755A (ja) | 半導体集積回路 | |
| JP4024123B2 (ja) | メモリカード制御方式及び電子機器 | |
| CN111797583A (zh) | 引脚复用装置以及控制引脚复用装置的方法 | |
| CN116737623A (zh) | 一种通信协议切换方法、芯片和电子设备 | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| US9043496B2 (en) | Bridge circuit | |
| CN118838644B (zh) | 可任意位写操作的配置寄存器组电路 | |
| CN114490455B (zh) | 用于管理操作的方法以及对应的存储器设备 | |
| KR20060057794A (ko) | 휴대용 단말기에서 멀티미디어카드의 삽입을 인식하기위한 장치 및 방법 | |
| US20050044297A1 (en) | Memory device operable with a plurality of protocols | |
| JP2005085237A (ja) | カード認識システム |