JP2004104157A - 窒化物半導体素子 - Google Patents
窒化物半導体素子 Download PDFInfo
- Publication number
- JP2004104157A JP2004104157A JP2004000502A JP2004000502A JP2004104157A JP 2004104157 A JP2004104157 A JP 2004104157A JP 2004000502 A JP2004000502 A JP 2004000502A JP 2004000502 A JP2004000502 A JP 2004000502A JP 2004104157 A JP2004104157 A JP 2004104157A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- barrier layer
- type
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【解決手段】 本発明は、p型窒化物半導体層11、n型窒化物半導体層13に挟まれる活性層12として、n型不純物を有する障壁層2aと、Inを含む窒化物半導体からなる井戸層1aと、p型不純物を有する、若しくはアンドープで成長させた障壁層2cとを少なくとも有し、該障壁層2をp型層側に最も近い障壁層として配置することで、活性層12への好適なキャリアの注入が可能となる。
【選択図】 図6
Description
従来、窒化物半導体素子の活性層として、n型不純物などをドープしたn型の窒化物半導体が一般的に用いられ、特に量子井戸構造である場合には、n型不純物がドープされた窒化物半導体、n型窒化物半導体が井戸層、障壁層に用いられてきた。
本発明における活性層としては、量子井戸構造を有し、多重量子井戸構造、単一量子井戸構造のどちらでも良い。好ましくは、多重量子井戸構造とすることで、出力の向上、発振閾値の低下などが図ることが可能となる。活性層の量子井戸構造としては、後述する井戸層、障壁層を積層したものを用いることができる。また、積層構造としては、井戸層を障壁層で挟み込む構造を積層したものであり、すなわち、単一量子井戸構造においては、井戸層を挟むように、p型窒化物半導体層側、n型窒化物半導体層側に、それぞれ障壁層を少なくとも1層有し、多重量子井戸構造においては、複数の井戸層と障壁層が積層された活性層内で、後述する各実施形態を有するものである。
本発明における井戸層としては、Inを含む窒化物半導体層を用いることが好ましく、この時具体的な組成としては、InαGa1-αN(0<α≦1)を好ましく用いることができる。このことにより、良好な発光・発振を可能とする井戸層となる。この時、In混晶比により、発光波長を決めることができる。
本発明において、障壁層の組成としては、特に限定されないが、井戸層よりIn混晶比の低いInを含む窒化物半導体若しくはGaN、Alを含む窒化物半導体などを用いることができる。具体的な組成としては、InβGa1-βN(0≦β<1,α>β)、GaN、AlγGa1-γN(0<γ≦1)などを用いることができる。ここで、井戸層に接して下地層となる障壁層(下部障壁層)の場合には、Alを含まない窒化物半導体を用いることが好ましく、具体的には図10に示すように、InβGa1-βN(0≦β<1,α>β)、GaNを用いることが好ましい。これは、Inを含む窒化物半導体からなる井戸層をAlGaNなどのAlを含む窒化物半導体の上に直接成長させると、結晶性が低下する傾向にあり、井戸層の機能が悪化する傾向にあるためである。
本発明において、活性層には、少なくとも5×1016以上n型不純物を含有する井戸層、障壁層を有し、好ましくは、活性層中の少なくとも1層以上の井戸層及び/又は障壁層が、アンドープ若しくは実質的にn型不純物を含まないことである。これにより、活性層全体としては、平均としてn型不純物が含有され、活性層の一部を構成する井戸層及び又は障壁層にn型不純物がドープされることで活性層として効率的なキャリア濃度分布を実現する。
本発明の窒化物半導体素子において、第1の実施形態としては、図2、3に示すように、p型窒化物半導体層13とn型窒化物半導体層11とで挟まれた活性層12内に、p型窒化物半導体層に最も近くに位置する第1の障壁層、それとは異なり、n型不純物を有する第2の障壁層とを有する構造である。この時、第1の障壁層は、n型不純物がアンドープであること、若しくはアンドープで成長させて実質的にn型不純物を含まないことである。この時、第1の障壁層は、活性層内の層で最もp型窒化物半導体層に近い層(以下、最もp側の層という)が、図2に示すように井戸層1bである場合と、図3に示すようにその層が第1の障壁層2dである場合の両方の場合があるが、どちらでも良い。好ましくは、図3に示すように、活性層内で最もp側の層が、第1の障壁層とすることで、p型窒化物半導体層に接して第1の障壁層を活性層内に設けることができ、図3に示すように、p型窒化物半導体層13と活性層12内の第1の障壁層2dと、連続したp型層を活性層内まで形成することができる。このことにより、p型層から活性層へのキャリアの注入を効率的なものとすることができ、素子駆動における損失を減らし、素子特性の向上、特に、逆方向耐圧、素子寿命の向上が可能となる。図3に示す場合は、これとは異なり、p型窒化物半導体層13と第1の障壁層2cとの間に井戸層1bが介在しているため、連続したp型層の形成とはならない場合もあるが、第1の障壁層2cは活性層内の最もp側の障壁層であることから、前述の場合(図3の場合)ほどではないものの、同様に作用して、効率的なキャリアの注入が可能となり、前述の場合(図3の場合)に比べてその効果は劣る傾向にあるものの、同種の効果を得ることができる。この時、井戸層は、上述したようにアンドープであることが好ましく、n型不純物を有する場合には、障壁層よりも低濃度であることが好ましい。
本発明の第2の実施形態としては、前記活性層がL個(L≧2)の前記障壁層を有し、前記n型窒化物半導体層に最も近い位置に配置された障壁層を障壁層B1、該障壁層B1から前記p型窒化物半導体層に向かって数えてi番目(i=1,2,3,・・・L)の障壁層を障壁層Bi、とした時に、i=1からi=n(1<n<L)までの障壁層Biがn型不純物を有し、i=Lの障壁層Biがp型不純物を有することを特徴とする。ここで、障壁層BLが第1の実施形態における第1の障壁層に当たり、最もp側の障壁層であり、この障壁層BLによる作用は、第1の実施形態と同様である。従って、第2の実施形態における障壁層BLは、少なくともp型不純物を有することであり、更に好ましくはn型不純物を実質的に含有しないことで、障壁層BLには優先的にp型のキャリアが注入され、効率的なキャリア注入を可能とする。また、i=1からi=nまでの障壁層Biには、n型不純物を有することで、n型層側から近い順にn個の障壁層にn型不純物がドープされることとなりキャリア濃度が高まるため、n型層から活性層内部へキャリアが円滑に注入されることとなり、結果としてキャリアの注入・再結合が促進され、素子特性が向上する。この時、井戸層はアンドープ、n型不純物をドープしても、どちらでも良い。特に、大電流で素子(高出力のLD、LEDなど)を駆動させた場合では、上述したように井戸層がアンドープで、実質的にn型不純物を含有しないことで、井戸層でのキャリアの再結合が促進され、素子特性、素子信頼性に富む窒化物半導体素子となる。
本発明の第3の実施形態としては、前記活性層内の最も外側の層として、p型窒化物半導体層に近い位置に配置された第1のp側障壁層と、前記n型窒化物半導体層に近い位置に配置された第2のn側障壁層と、を有すると共に、第1のp側障壁層がp型不純物を有し、第2のn側障壁層がn型不純物を有することを特徴とする。この構成は、具体的には、図3に示すように、活性層が最も外側の第1のp側障壁層2a、第2のn側障壁層2dに挟まれて、井戸層1、障壁層2b、2cが設けられた構造となる。活性層内で最もp側の層として、第1のp側障壁層が設けられることで、上述したように、p型層からの効率的なキャリアの注入を可能とし、また活性層内で最もn側の層として、第2のn側障壁層が設けられることで、n型層からのキャリアの注入を良好なものとする。その結果として、活性層内へp型層、n型層からの効率的なキャリアの注入・再結合を可能とし、高出力の素子でも、高い素子信頼性、及び素子寿命の向上が可能となる。この時、好ましくは、図3に示すように、第1のp側障壁層2d、第2のn側障壁層2aに接して、p型層、n型層が設けられることであり、これにより、直接的に活性層にp型層、n型層が接続され、より良好なキャリアの注入が実現される。この時、第1のp側障壁層、第2のn側障壁層に挟まれた障壁層、例えば図3における障壁層2b、2c、としては、特に限定されるものではないが、上述したように好ましくはn型不純物がドープされることであり、これにより、n型層からのキャリアの注入が効率よくなされ、素子信頼性が向上する。
本発明の窒化物半導体素子において、レーザ素子の実施形態としては、活性層を、p型窒化物半導体層、n型窒化物半導体層内のn型クラッド層とp型クラッド層とで挟み込む構造を少なくとも有するものとなる。また、実施例で示すように、クラッド層と活性層との間に、活性層を挟む光ガイド層を設けても良い。
本発明において、p型窒化物半導体層として、特にレーザ素子において、第1のp型窒化物半導体層を設けることが好ましい。この第1のp型窒化物半導体層としては、Alを含む窒化物半導体を用いるものであり、具体的にはAlaGa1-aN(0<a<1)を用いる。この時、Al混晶比γとしては、レーザ素子に用いる場合には電子閉込め層として機能するように、活性層より十分に大きなバンドギャップエネルギーを有する(オフセットをとる)必要があり、少なくとも0.1≦γ<1の範囲とすることであり、好ましくは0.2≦a<0.5の範囲とすることである。なぜなら、γが0.1以下であるとレーザ素子において、十分な電子閉込め層として機能せず、0.2以上であると十分に電子閉込め(キャリアの閉込め)がなされ、キャリアのオーバーフローを抑えて、加えて0.5以下であるとクラックの発生を低く抑えて成長させることができ、更に好ましくはγを0.35以下とすることで良好な結晶性で成長できる。この時、Al混晶比は、p型クラッド層よりも大きくすることであり、これはキャリアの閉込めには光の閉込めとなるクラッド層より高い混晶比の窒化物半導体が必要となるからである。この第1のp型窒化物半導体層は、本発明の窒化物半導体素子に用いることができ、特にレーザ素子のように、大電流で駆動させ、多量のキャリアを活性層内に注入する場合において、第1のp型窒化物半導体層を有していない場合に比べて、効果的なキャリアの閉込めを可能とし、レーザ素子だけでなく、高出力のLEDにも用いることができる。
以上に説明した窒化物半導体素子において、第4の実施形態では、量子井戸構造の活性層を、Alを含む窒化物半導体を有する上部クラッド層と、Alを含む窒化物半導体を有する下部クラッド層とで挟むレーザ素子構造を有する窒化物半導体素子で、前記上部クラッド層、下部クラッド層のAl平均混晶比xが、0<x≦0.05であることを特徴とする。これは、クラッド層のAl混晶比を0.05以下として、上部クラッド層、下部クラッド層で挟まれる光導波路の閉込めを緩めて、活性層の障壁層、井戸層の膜厚比を上記範囲として、自励発振を抑えながら、出力特性、素子寿命を向上させることが可能となる。これは、Al混晶比を下げることで、クラッド層における屈折率差を低下させ、これにより光導波路内の光分布を広げることができ、高出力でも自励発振を防止できるレーザ素子となり、5〜100mWの出力で連続発振可能で、光ディスクシステムの読取り、書込光源に適した素子特性のレーザ素子が得られる。この時、好ましくは、図3,4,6,7に示すように、前記上部、下部クラッド層と活性層との間に光ガイド層を有することで、クラッド層における屈折率差を小さくして光分布を広げても、ガイド層内に光が多く分布し、光の漏れによる損失を低く抑えることができる。
以上、説明した第1〜4の実施形態において、活性層中の井戸層の数を1以上3以下とすること、大電流における素子駆動でも、良好な素子特性の窒化物半導体素子が得られる。これは、従来、活性層中の井戸層の数として、4〜6程度のものを用いていたが、井戸層の数が多くすると、キャリアの再結合の確率を高めることができる反面、障壁層の数を含めると必然的に活性層全体の膜厚が大きくなり、Vfが大きくなる傾向にある。さらに、井戸層の数を多くしても、それほどキャリアの再結合の確率が高くならないことが実験した結果、明らかになり、特にLDのように大電流、高電流密度で駆動させる素子の場合には、特にその傾向が顕著になる。例えば、LDの場合では、多重量子井戸構造で、井戸層数を変化させると、井戸層の数が減ることで、しきい値電流が下がる傾向にあり、井戸層の数を6から4となる間に急激に減少し、更に4から3の間でなだらかに減少し、そして井戸層の数が2若しくは3のところで極小値をとり、1の場合、すなわち、単一量子井戸構造では2、3の場合より少し高くなるか、2と3の間の値をとるものとなる傾向がある。また、高出力のLEDについても、同様な傾向が観られる。
以下、実施例として、図8に示すようなレーザ素子構造の窒化物半導体を用いたレーザ素子について、説明する。
次に得られたバッファ層102上にTMG、TMA、アンモニア、不純物ガスとしてシランガスを用い、1050℃でSiドープしたAl0.05Ga0.95Nよりなるn型コンタクト層103を4μmの膜厚で成長させる。
(n型クラッド層105) 次に、温度を1050℃にして、原料ガスにTMA、TMG及びアンモニアを用い、アンドープのAl0.05Ga0.95NよりなるA層を25Åの膜厚で成長させ、続いて、TMAを止め、不純物ガスとしてシランガスを用い、Siを5×1018/cm3ドープしたGaNよりなるB層を25Åの膜厚で成長させる。そして、この操作をそれぞれ200回繰り返してA層とB層の積層し、総膜厚1μmの多層膜(超格子構造)よりなるn型クラッド層106を成長させる。この時、アンドープAlGaNのAl混晶比としては、0.05以上0.3以下の範囲であれば、十分にクラッド層として機能する屈折率差を設けることができる。
実施例1において、活性層中の障壁層の内、活性層とp型電子閉込め層との界面に位置する障壁層(最後に積層した障壁層、最もp側に位置する障壁層)を、Mgを1×1018/cm3ドープして、形成する他は、同様にしてレーザ素子を得る。得られるレーザ素子は、実施例1に比べて、前記最後の障壁層により多くのMgがドープされたものとなる。また、その特性は、素子寿命、逆耐圧特性において、ほぼ同等なものが得られる。
実施例1において、井戸層の膜厚を55Åとする。その結果得られるレーザ素子は、実施例1に比べて、素子寿命が大きく向上し、50℃、30mWの条件で連続発振させたところ、1000〜2000時間の長寿命のレーザ素子が得られる。
実施例1において、最後の障壁層(最上部に位置する障壁層)を150Åの膜厚としたところ、素子寿命が実施例1よりも長くなる傾向にある。これは、図9に示すように、最上部障壁層2cが厚くなることで、井戸層1bとp型電子閉込め層28との距離dBが必然的に大きくなり、上述したように、第1のp型窒化物半導体層(p型電子閉込め層)は高抵抗であるため、素子駆動時には他の層よりも高い温度になっていると考えられ、この層と井戸層をはなすことで、井戸層を温度上昇による悪影響から守り、良好な発振特性でもってレーザ発振がなされることによるものと思われる。
実施例1において、活性層が、障壁層の膜厚70Åで、障壁層/井戸層/障壁層/井戸層の順に積層し、最後に膜厚140Åの障壁層を積層する。この時、井戸層の膜厚を、22.5Å、45Å、90Å、130Åと変化させ、50℃、30mWの条件で連続発振させた時の素子寿命を図12に示す。図から明らかなように、井戸層の膜厚の増加に伴って、素子寿命が増大し、優れた素子寿命のレーザ素子が得られる。この時、井戸層の膜厚45Å、90Å、130Åでは、実施例3と同様に、30mW以上の高出力の発振が可能であり、90Å、130Åの場合には、80〜100mWでの出力が可能なレーザ素子が得られる。
実施例1において、活性層が、井戸層の膜厚45Åで、障壁層/井戸層/障壁層/井戸層の順に積層し、最後に膜厚140Åの障壁層を積層する。この時、最後に積層した障壁層以外の障壁層の膜厚を、22.5Å、45Å、90Å、135Åと変化させ、50℃、30mWの条件で連続発振させた時の素子寿命を図13に示す。図から明らかなように、障壁層の膜厚が増加すると、50Å付近から膜厚を増加させても、素子寿命がほぼ一定となり変化しなくなる傾向が観られる。従って、障壁層として、少なくとも40Å以上とすることで、本発明の窒化物半導体素子で、優れた素子寿命が実現されることがわかる。
実施例1において、クラッド層の多層膜におけるAlGaN層のAl混晶比を0.1とする他は、同様にしてレーザ素子を得る。得られるレーザ素子は、クラッド層のAl平均混晶比が0.05であり、30mWで、単一モード、連続発振において、自励発振が観測されるものがある。更に、クラッド層の多層膜中のAlGaNにおけるAl混晶比を0.15とすると、この時クラッド層のAlの平均混晶比が約0.78となり、Alの平均混晶比が0.05である場合に比べて、明らかに高い確率で自励発振することが確認される。このため、クラッド層におけるAlの平均混晶比は、0.05以下、好ましくは0.025若しくは0.03以下とすることで、確実に自励発振のないレーザ素子が得られる。
実施例1において、最上部の障壁層(最もp型層側に配置された障壁層)を150Åの膜厚で成長させる他は、実施例1と同様にしてレーザ素子を得る。得られるレーザ素子は、実施例1に比べて僅かながら素子寿命が上昇する傾向が観られる。逆に、最上部の障壁層を100Åの膜厚としたレーザ素子では、実施例1に比べて、素子寿命が大幅に低下する。
実施例1において、p型電子閉込め層108を設けないで、活性層107の上に直接p型光ガイド層109を設けることを除いて、実施例1と同様にしてレーザ素子を得る。得られるレーザ素子は、Vfが約1Vほど低下するが、しきい値電流が急激に上昇し、レーザ素子の中には、発振が困難なものも観られる。これは、高抵抗な第1のp型窒化物半導体層(p型電子閉込め層108)を含まないことで、Vfが低下するが、活性層内への電子閉込めが困難となり、しきい値の急激な上昇につながったものと考えられる。
実施例1において、井戸層の数を3層、障壁層の数を4層として、図4に示すように、積層した活性層とする他は、実施例1と同様にして、レーザ素子を得る。得られるレーザ素子は、実施例1に比べて、活性層全体の膜厚が大きくなるためVfが上昇し、また井戸層数が多いことでしきい値電流も僅かに上昇する傾向が観られる。さらに、障壁層/井戸層と交互に積層し、最後に障壁層を積層して、障壁層5層、井戸層4層の活性層とすると、井戸層が2層、3層である場合に比べて、明らかに閾値電流が上昇し、またVfも高くなる。
実施例1において、活性層中の障壁層を全て、Siドープとする他は、同様にしてレーザ素子を得る。得られるレーザ素子は、60℃、5mW出力での連続発振において、1000時間の素子寿命となる。また、得られるレーザ素子の逆方向耐圧特性について、評価したところ、レーザ素子のほとんどが、逆方向耐圧50Vの条件において、破壊されるものとなる。ここで、活性層中で最後に積層した障壁層のSiドープ量を、1×1017、1×1018、1×1019/cm3と変化させて、素子寿命と逆耐圧特性の変化を調べ、図14、15に示す。図中でアンドープとは、実施例1に対応する。図から明らかなように、活性層内で最もp型層側に配置された障壁層に、Siをドープすると、ドープ量が多くなるに従って、素子寿命、逆耐圧特性が低下し、素子特性が悪化することがわかる。
実施例1において、活性層107に代えて、図10及ぶ以下に説明する活性層407を用いてレーザ素子を得る。
温度を880℃にして、原料ガスにTMI 、T MG 及びアンモニアを用い、不純物ガスとしてシランガスを用い、Si を5 ×1018/cm3ドープしたIn0.01Ga0.99Nよりなる第1の障壁層401a を100Åの膜厚で成長させる。続いて、温度を820 ℃に下げ、シランガスを止め、アンドープのIn0.3Ga0.7Nよりなる井戸層402aを50Åの膜厚で成長させる。さらに、同温度でTMAを用い、Al0.3Ga0.7Nよりなる第2の障壁層403aを10Åの膜厚で成長させる。これら第1の障壁層401a、井戸層402a、第2の障壁層層403aの3層構造を、図10に示すようにさらにもう1回繰り返して各層401b、402b、403bを積層し、最後に最上部の障壁層404として、アンドープのIn0.01Ga0.99Nを膜厚140Åで形成して、総膜厚460Åの多重量子井戸(MQW)からなる活性層407を形成する。この時、最もp型層側に位置する最上部の障壁層404には、隣接するp型電子閉込め層108からp型不純物のMgが拡散して、Mgを有する障壁層となる。得られるレーザ素子は、波長470nmの光が得られ、高出力で長寿命のレーザ素子となる。この時、井戸層の上部に設けられる第2の障壁層としては、Alを含む窒化物半導体とすること、好ましくはAlzGa1-zN(0<z≦1)で表される窒化物半導体とすることで、井戸層に適度な凹凸が形成され、Inの偏析、若しくは濃度分布が発生して、このことで量子ドット若しくは量子細線の効果が得られるものと思われ、第2の障壁層を設けない場合に比べて高出力の窒化物半導体素子となる。この時、Al混晶比zは、0.3以上とすることで井戸層の凹凸が良好に発生する傾向にあり、好ましい。この時、第2の障壁層は、特に井戸層に接して設けられていなくても、同様な効果を得ることが可能である。また、井戸層に接して、下部に位置する障壁層は、第1の障壁層のように、Alを含まない障壁層とすることで、結晶性良く井戸層を形成でき好ましい。
図9に示す発光素子を以下のようにして、作製する。
続いて、温度を510℃まで下げ、キャリアガスに水素、原料ガスにアンモニアとTMG(トリメチルガリウム)、TMA(トリメチルアルミニウム)とを用い、基板301上にGaNよりなるバッファ層302を約150Åの膜厚で成長させる。
バッファ層302成長後、TMGのみを止めて、温度を1050℃まで上昇させる。1050℃になったら、同じく原料ガスにTMG、アンモニアガスを用い、アンドープGaNからなる下地層303を1.5μmの膜厚で成長させる。この下地層303は、窒化物半導体を成長させる基板として機能する。
続いて1050℃で、同じく原料ガスにTMG、アンモニアガス、不純物ガスにシランガスを用い、Siを4.5×1018/cm3ドープしたGaNよりなるn型コンタクト層304を2.25μmの膜厚で成長させる。
次にシランガスのみを止め、1050℃で、TMG、アンモニアガスを用い、アンドープGaNからなる下層305aを3000Åの膜厚で成長させ、続いて同温度にてシランガスを追加しSiを4.5×1018/cm3ドープしたGaNからなる中間層305bを300Åの膜厚で成長させ、更に続いてシランガスのみを止め、同温度にてアンドープGaNからなる上層305cを50Åの膜厚で成長させ、305a/305b/305cの3層からなる総膜厚3350Åの第1多層膜層305を成長させる。
次に、同様の温度で、アンドープGaNよりなる第2の窒化物半導体層を40Å成長させ、次に温度を800℃にして、TMG、TMI、アンモニアを用い、アンドープIn0.13Ga0.87Nよりなる第1の窒化物半導体層を20Å成長させる。これらの操作を繰り返し、第2の窒化物半導体層+第1の窒化物半導体層の順で交互に10層ずつ積層させ、最後にGaNよりなる第2の窒化物半導体層を40Å成長させて形成される超格子構造の多層膜よりなるn側第2多層膜層306を640Åの膜厚で成長させる。
次に、GaNよりなる障壁層を250Åの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニアを用いアンドープIn0.3Ga0.7Nよりなる井戸層を30Åの膜厚で成長させる。そして障壁層B1/井戸層/障壁層B2/井戸層/障壁層B3/井戸層/障壁層B4/井戸層/障壁層B5/井戸層/障壁層B6/井戸層/障壁層B7の順で障壁層を7層、井戸層を6層、交互に積層して、総膜厚1930Åの多重量子井戸構造よりなる活性層307を成長させる。この時、障壁層B1、B2には、Siを1×1017/cm3ドープして、残りの障壁層Bi(i=3,4、・・・、7)はアンドープで形成する。
次に、温度1050℃でTMG、TMA、アンモニア、Cp2Mg(シクロペンタジエニルマグネシウム)を用い、Mgを1×1020/cm3ドープしたp型Al0.2Ga0.8Nよりなる第3の窒化物半導体層を40Åの膜厚で成長させ、続いて温度を800℃にして、TMG、TMI、アンモニア、Cp2Mgを用いMgを1×1020/cm3ドープしたIn0.03Ga0.97Nよりなる第4の窒化物半導体層を25Åの膜厚で成長させる。これらの操作を繰り返し、第3の窒化物半導体層+第4の窒化物半導体層の順で交互に5層ずつ積層し、最後に第3の窒化物半導体層を40Åの膜厚で成長させた超格子構造の多層膜よりなるp型多層膜クラッド層308を365Åの膜厚で成長させる。
続いて1050℃で、TMG、アンモニア、Cp2Mgを用い、Mgを1×1020/cm3ドープしたp型GaNよりなるp型コンタクト層310を700Åの膜厚で成長させる。
実施例12の活性層において、最もp側に位置する障壁層B7に、p型不純物としてMgを1×1018/cm3ドープする他は、実施例11と同様にして、発光素子を得る。得られる発光素子は、実施例11に比して、最上部の障壁層B7にp型不純物を有することで、p型層からのキャリアの注入も効率的になり、光電変換効率が向上し、発光出力も向上する。
実施例11において、活性層中の全ての障壁層、井戸層ともアンドープで成長させる他は、実施例1と同様にして発光素子を得る。得られる発光素子は、実施例1に比べて、発光出力が低く、また素子寿命に劣る傾向にある。
図11に示す面発光型のレーザ素子について以下説明する。
2・・・障壁層
11・・・n型窒化物半導体層
12・・・活性層
13・・・p型窒化物半導体層
20・・・積層構造
101・・・基板(GaN基板)
102・・・バッファ層
103・・・n型コンタクト層
104・・・クラック防止層
105、25・・・n型クラッド層
106、26・・・n型光ガイド層
107、27・・・活性層
108、28・・・p型電子閉込め層(第1のp型窒化物半導体層)
109、29・・・p型光ガイド層
110、30・・・p型クラッド層
111・・・p型コンタクト層
120・・・p電極
121・・・n電極
122・・・pパッド電極
123・・・nパッド電極
163・・・第3の保護膜
164・・・絶縁膜
Claims (21)
- Inを含む窒化物半導体からなる井戸層と窒化物半導体からなる障壁層を有する量子井戸構造の活性層を、p型窒化物半導体層と、n型窒化物半導体層とで挟む構造を有する窒化物半導体素子において、
前記活性層が前記障壁層として、前記p型窒化物半導体層に最も近い位置に配置された第1の障壁層と、該第1の障壁層とは異なる第2の障壁層と、を有すると共に、
前記第1の障壁層が、実質的にn型不純物を含まず、前記第2の障壁層がn型不純物を有することを特徴とする窒化物半導体素子。 - 前記活性層内の少なくとも1つの井戸層が、40Å以上の膜厚を有することを特徴とする請求項1記載の窒化物半導体素子。
- 前記第1の障壁層が、前記活性層の最も外側に配置されていることを特徴とする請求項1又は2記載の窒化物半導体素子。
- 前記第1の障壁層が、p型不純物を有することを特徴とする請求項1又は2記載の窒化物半導体素子。
- 前記第1の障壁層の膜厚が、第2の障壁層の膜厚より大きいことを特徴とする請求項1乃至3記載の窒化物半導体素子。
- Inを含む窒化物半導体からなる井戸層と窒化物半導体からなる障壁層を有する量子井戸構造の活性層を、p型窒化物半導体層と、n型窒化物半導体層とで挟む構造を有する窒化物半導体素子において、
前記活性層がL個(L≧2)の前記障壁層を有し、
前記n型窒化物半導体層に最も近い位置に配置された障壁層を障壁層B1、該障壁層B1から前記p型窒化物半導体層に向かって数えてi番目(i=1,2,3,・・・L)の障壁層を障壁層Bi、とした時に、
i=1からi=n(1<n<L)までの障壁層Biがn型不純物を有し、i=Lの障壁層BLが実質的にn型不純物を含まないことを特徴とする窒化物半導体素子。 - 前記活性層内の少なくとも1つの井戸層が、40Å以上の膜厚を有することを特徴とする請求項6記載の窒化物半導体素子。
- i=Lの障壁層BLが、前記活性層の最も外側に配置されていることを特徴とする請求項6又は7記載の窒化物半導体素子。
- i=Lの障壁層BLが、p型不純物を有することを特徴とする請求項6乃至8記載の窒化物半導体素子。
- i=Lの障壁層BLの膜厚が、i≠Lの障壁層Biの膜厚より大きいことを特徴とする請求項6乃至9記載の窒化物半導体素子。
- Inを含む窒化物半導体からなる井戸層と窒化物半導体からなる障壁層を有する量子井戸構造の活性層を、p型窒化物半導体層と、n型窒化物半導体層とで挟む構造を有する窒化物半導体素子において、
前記活性層が、前記活性層内の最も外側の層として、前記p型窒化物半導体層に近い位置に配置された第1のp側障壁層と、前記n型窒化物半導体層に近い位置に配置された第2のn側障壁層と、を有すると共に、
前記第1のp側障壁層がn型不純物を実質的に含まず、前記第2のn側障壁層がn型不純物を有することを特徴とする窒化物半導体素子。 - 前記活性層内の少なくとも1つの井戸層が、40Å以上の膜厚を有することを特徴とする請求項11記載の窒化物半導体素子。
- 前記第1のp側障壁層が、p型不純物を有することを特徴とする請求項11又は12記載の窒化物半導体素子。
- 前記第1のp側障壁層の膜厚が前記第2のn側障壁層の膜厚とほぼ同じであることを特徴とする請求項11乃至13記載の窒化物半導体素子。
- 前記活性層が2以上の井戸層を有し、該井戸層と井戸層との間に第3の障壁層を有すると共に、
前記第3の障壁層の膜厚が、前記第1のp側障壁層及び前記第2のn側障壁層の膜厚よりも小さいことを特徴とする請求項11乃至14に記載の窒化物半導体素子。 - 請求項1乃至15記載の前記活性層を、Alを含む窒化物半導体を有する上部クラッド層と、Alを含む窒化物半導体を有する下部クラッド層とで挟むレーザ素子構造を有する窒化物半導体素子において、
前記上部クラッド層、下部クラッド層のAl平均混晶比xが、0<x≦0.05であることを特徴とする窒化物半導体素子。 - 前記p型窒化物半導体層中に、活性層に隣接して第1のp型窒化物半導体層を有し、該第1のp型窒化物半導体層がAlを含む窒化物半導体からなることを特徴とする請求項1乃至16記載の窒化物半導体素子。
- 前記第1のp型窒化物半導体層が、前記p型窒化物半導体層に最も近い障壁層に接して設けられ、前記活性層中の障壁層よりも高い濃度のp型不純物をドープして成長していることを特徴とする請求項17記載の窒化物半導体素子。
- 前記活性層において、井戸層の数が1以上3以下の範囲であることを特徴とする請求項1乃至18記載の窒化物半導体素子。
- 量子井戸構造の活性層を、p型窒化物半導体層と、n型窒化物半導体層とで挟む構造を有する窒化物半導体素子において、
前記活性層が前記障壁層として、前記p型窒化物半導体層に最も近い位置に配置された第1の障壁層と、該第1の障壁層とは異なる第2の障壁層と、を有すると共に、
前記第1の障壁層が、実質的にn型不純物を含まず、前記第2の障壁層がn型不純物を有し、
前記第2の障壁層が井戸層に挟まれて配置され、前記井戸層と第2の障壁層との膜厚比Rtが、0.5≦Rt≦3の範囲であることを特徴とする窒化物半導体素子。 - 前記井戸層の膜厚dwが、40Å≦dw≦100Åの範囲であり、前記第2の障壁層の膜厚dbが、dw≧40Åの範囲であることを特徴とする窒化物半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004000502A JP3786114B2 (ja) | 2000-11-21 | 2004-01-05 | 窒化物半導体素子 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000355078 | 2000-11-21 | ||
| JP2004000502A JP3786114B2 (ja) | 2000-11-21 | 2004-01-05 | 窒化物半導体素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001174903A Division JP3803696B2 (ja) | 2000-07-07 | 2001-06-08 | 窒化物半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004104157A true JP2004104157A (ja) | 2004-04-02 |
| JP3786114B2 JP3786114B2 (ja) | 2006-06-14 |
Family
ID=32300090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004000502A Expired - Lifetime JP3786114B2 (ja) | 2000-11-21 | 2004-01-05 | 窒化物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786114B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333523B2 (en) | 2005-07-11 | 2008-02-19 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| US9123851B2 (en) | 2011-07-26 | 2015-09-01 | Nichia Corporation | Semiconductor light emitting element |
| US10340415B2 (en) | 2016-09-01 | 2019-07-02 | Lg Innotek Co., Ltd. | Semiconductor device and semiconductor device package including the same |
| US10593838B2 (en) | 2017-08-14 | 2020-03-17 | Lg Innotek Co., Ltd. | Semiconductor device |
| US10903395B2 (en) | 2016-11-24 | 2021-01-26 | Lg Innotek Co., Ltd. | Semiconductor device having varying concentrations of aluminum |
| US10910519B2 (en) | 2016-09-13 | 2021-02-02 | Lg Innotek Co., Ltd. | Semiconductor device having layers including aluminum and semiconductor device package including same |
| CN114664986A (zh) * | 2020-12-24 | 2022-06-24 | 日亚化学工业株式会社 | 氮化物半导体发光元件及其制造方法 |
| US11569416B2 (en) | 2016-09-10 | 2023-01-31 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting semiconductor device |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664747B2 (en) | 2008-04-28 | 2014-03-04 | Toshiba Techno Center Inc. | Trenched substrate for crystal growth and wafer bonding |
| US8207547B2 (en) | 2009-06-10 | 2012-06-26 | Brudgelux, Inc. | Thin-film LED with P and N contacts electrically isolated from the substrate |
| US8525221B2 (en) | 2009-11-25 | 2013-09-03 | Toshiba Techno Center, Inc. | LED with improved injection efficiency |
| US8395165B2 (en) | 2011-07-08 | 2013-03-12 | Bridelux, Inc. | Laterally contacted blue LED with superlattice current spreading layer |
| US20130026480A1 (en) | 2011-07-25 | 2013-01-31 | Bridgelux, Inc. | Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow |
| US8916906B2 (en) | 2011-07-29 | 2014-12-23 | Kabushiki Kaisha Toshiba | Boron-containing buffer layer for growing gallium nitride on silicon |
| US9012939B2 (en) | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| US9343641B2 (en) | 2011-08-02 | 2016-05-17 | Manutius Ip, Inc. | Non-reactive barrier metal for eutectic bonding process |
| US8865565B2 (en) | 2011-08-02 | 2014-10-21 | Kabushiki Kaisha Toshiba | LED having a low defect N-type layer that has grown on a silicon substrate |
| US9142743B2 (en) | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
| US20130032810A1 (en) | 2011-08-03 | 2013-02-07 | Bridgelux, Inc. | Led on silicon substrate using zinc-sulfide as buffer layer |
| US8564010B2 (en) | 2011-08-04 | 2013-10-22 | Toshiba Techno Center Inc. | Distributed current blocking structures for light emitting diodes |
| US8624482B2 (en) | 2011-09-01 | 2014-01-07 | Toshiba Techno Center Inc. | Distributed bragg reflector for reflecting light of multiple wavelengths from an LED |
| US8669585B1 (en) | 2011-09-03 | 2014-03-11 | Toshiba Techno Center Inc. | LED that has bounding silicon-doped regions on either side of a strain release layer |
| US8558247B2 (en) | 2011-09-06 | 2013-10-15 | Toshiba Techno Center Inc. | GaN LEDs with improved area and method for making the same |
| US8686430B2 (en) | 2011-09-07 | 2014-04-01 | Toshiba Techno Center Inc. | Buffer layer for GaN-on-Si LED |
| US8698163B2 (en) | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
| US20130082274A1 (en) | 2011-09-29 | 2013-04-04 | Bridgelux, Inc. | Light emitting devices having dislocation density maintaining buffer layers |
| US8552465B2 (en) | 2011-11-09 | 2013-10-08 | Toshiba Techno Center Inc. | Method for reducing stress in epitaxial growth |
| US8581267B2 (en) | 2011-11-09 | 2013-11-12 | Toshiba Techno Center Inc. | Series connected segmented LED |
-
2004
- 2004-01-05 JP JP2004000502A patent/JP3786114B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7333523B2 (en) | 2005-07-11 | 2008-02-19 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
| US9123851B2 (en) | 2011-07-26 | 2015-09-01 | Nichia Corporation | Semiconductor light emitting element |
| US10340415B2 (en) | 2016-09-01 | 2019-07-02 | Lg Innotek Co., Ltd. | Semiconductor device and semiconductor device package including the same |
| US10937923B2 (en) | 2016-09-01 | 2021-03-02 | Lg Innotek Co., Ltd. | Semiconductor device and semiconductor device package including the same |
| US11569416B2 (en) | 2016-09-10 | 2023-01-31 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting semiconductor device |
| US11961943B2 (en) | 2016-09-10 | 2024-04-16 | Suzhou Lekin Semiconductor Co., Ltd. | Light emitting semiconductor device for enhancing light extraction efficiency |
| US10910519B2 (en) | 2016-09-13 | 2021-02-02 | Lg Innotek Co., Ltd. | Semiconductor device having layers including aluminum and semiconductor device package including same |
| US10903395B2 (en) | 2016-11-24 | 2021-01-26 | Lg Innotek Co., Ltd. | Semiconductor device having varying concentrations of aluminum |
| US10593838B2 (en) | 2017-08-14 | 2020-03-17 | Lg Innotek Co., Ltd. | Semiconductor device |
| CN114664986A (zh) * | 2020-12-24 | 2022-06-24 | 日亚化学工业株式会社 | 氮化物半导体发光元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3786114B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3803696B2 (ja) | 窒化物半導体素子 | |
| KR100803100B1 (ko) | 질화물 반도체 소자 | |
| JP3786114B2 (ja) | 窒化物半導体素子 | |
| JP4441563B2 (ja) | 窒化物半導体レーザ素子 | |
| JP4401610B2 (ja) | 窒化物半導体レーザ素子 | |
| JP4291960B2 (ja) | 窒化物半導体素子 | |
| JP4342134B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3859069B2 (ja) | 窒化物半導体素子 | |
| JP5002976B2 (ja) | 窒化物半導体素子 | |
| JP3218595B2 (ja) | 窒化物半導体レーザ素子及びその製造方法 | |
| JP2005294306A (ja) | 窒化物半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040105 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3786114 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| R157 | Certificate of patent or utility model (correction) |
Free format text: JAPANESE INTERMEDIATE CODE: R157 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |