JP2004111431A - パワーモジュールとその製造方法 - Google Patents
パワーモジュールとその製造方法 Download PDFInfo
- Publication number
- JP2004111431A JP2004111431A JP2002268071A JP2002268071A JP2004111431A JP 2004111431 A JP2004111431 A JP 2004111431A JP 2002268071 A JP2002268071 A JP 2002268071A JP 2002268071 A JP2002268071 A JP 2002268071A JP 2004111431 A JP2004111431 A JP 2004111431A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating layer
- power module
- layer
- mounting area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】小型化で、かつアプリケーションとの接続方法の選択の幅が広く、製造工程が簡単なパワーモジュールとその製造方法を得る。
【解決手段】本発明のパワーモジュールは、少なくとも１枚の基板６と、その表面に配線層２１を介して設けたヒートシンク３と、さらにその上に実装されたＩＧＢＴチップ１、還流ダイオード２及び整流ダイオードなどからなるパワー半導体チップと、パワー半導体チップを被覆する絶縁層２４と、基板の裏面に設けられた放熱板８とを備えており、 絶縁層の表面に設けた第２配線層２２と、絶縁層にパワー半導体チップと第２配線層を接続したマイクロ接続とを設けたものである。また、第２配線層の表面に設けた第２絶縁層と、第２絶縁層の表面に設けた第３配線層と、第２絶縁層に第２配線層と第３配線層とを接続するマイクロ接続とを設けてもよい。
【選択図】 図２
【解決手段】本発明のパワーモジュールは、少なくとも１枚の基板６と、その表面に配線層２１を介して設けたヒートシンク３と、さらにその上に実装されたＩＧＢＴチップ１、還流ダイオード２及び整流ダイオードなどからなるパワー半導体チップと、パワー半導体チップを被覆する絶縁層２４と、基板の裏面に設けられた放熱板８とを備えており、 絶縁層の表面に設けた第２配線層２２と、絶縁層にパワー半導体チップと第２配線層を接続したマイクロ接続とを設けたものである。また、第２配線層の表面に設けた第２絶縁層と、第２絶縁層の表面に設けた第３配線層と、第２絶縁層に第２配線層と第３配線層とを接続するマイクロ接続とを設けてもよい。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、パワーエレクトロニクスの分野、特にモータドライブ用インバータやサーボパックに使用する半導体チップ及び還流ダイオードを内蔵したパワーモジュール及びパワー半導体装置に関する。
【０００２】
【従来の技術】
従来のパワーモジュールにおいては、６つの半導体チップ、及び６つの還流ダイオードを内蔵し、特にＩＧＢＴチップを内蔵したＩＧＢＴモジュールと呼ばれるものや、前記ＩＧＢＴモジュールにゲートドライブ回路や保護回路を付加し、インテリジェント化させたインテリジェントパワーモジュールが一般的である。
方法が提案されている（特許文献１参照）。
【０００３】
【特許文献１】
特開９−２４６７３２号公報（第１−３頁、第１図）
【０００４】
以下、インテリジェントパワーモジュールについて説明する。
図８は従来のインテリジェントパワーモジュールを示す分解斜視図、図９はＩＧＢＴ実装部分の拡大断面図、図１０は図８の機能ブロック図である。図８、９において、１はＩＧＢＴチップ、２はＩＧＢＴチップに付属する還流ダイオード、３はヒートシンク、５ははんだ層、６はセラミック基板、７はボンディングワイヤ、８は放熱板（主に銅ベース）、９はケース、１０は外部接続用ピンヘッダ、１１は充填樹脂、２１は第１配線層（例えば銅配線）である。
３１は図９を実装し、モータ電源３相分のレグを構成するＩＧＢＴ実装エリア、３２は図９と同様の構成でＩＧＢＴチップと還流ダイオードチップの代わりに整流用ダイオード用のダイオードチップを実装し全波整流回路を構成するエリアで整流ダイオード実装エリア、３３はＩＧＢＴチップを保護するための保護回路が実装されているエリアで保護回路実装エリア、３４はＩＧＢＴを駆動するドライブ回路を実装するエリアでドライブ回路実装エリア、３５はインバータなどのアプリケーションに使用する際の接続用部品を実装する接続部品実装エリアである。
これらを以下に示すように構成する。
ＩＧＢＴチップ１は、図９に示すように、はんだ層５を介してヒートシンク３へダイボンディングされる。ヒートシンク３はセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続され、セラミック基板６は、放熱板８へはんだ付けされる。また、還流ダイオードチップ２も同様に構成される。
図９のＩＧＢＴチップ１及び、還流ダイオードチップ２は、ボンディングワイヤ７及びはんだ層５を介して、インバータ回路を構成する。以上をＩＧＢＴ実装エリア３１とする。また、整流ダイオード実装エリアも同様の構成で全波整流回路を構成する。また、保護回路実装エリア３３、ドライブ回路実装エリア３４、外部接続用ピンヘッダが実装される外部接続用部品実装エリアなどの付加回路は、セラミック基板６上、もしくは、樹脂製基板上に実装され、一般のプリント基板と同様に配線され、構成される。特に、耐ノイズ性を考慮した場合、付加回路は樹脂製基板に実装されるようである。
以上述べた回路により、図１０の機能を満足する。このように、構成されたセラミック基板６、もしくは、樹脂製基板は、ケース９にて覆われ、その内部の空間には、電気絶縁及び放熱効果を高めるためにエポキシ系及びシリコーン系の樹脂１１が充填され、インテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールの製造工程を図１１を用いて説明する。図１１は、従来の製造工程を示す概略図で、（ａ）から（ｆ）は製造工程を示している。
工程（ａ）： ＩＧＢＴチップ１及び還流ダイオードチップ２は、ヒートシンク３へ、それぞれはんだ層５を介してダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３にダイボンディングしたものをセラミック基板６の上の第１配線層２１へはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。このとき、整流ダイオード実装エリアにも同様に、整流ダイオードチップをはんだ層５を介してダイボンディングする。また、保護回路実装エリアやドライブ回路実装エリアは、前記セラミック基板６、もしくは、樹脂製の基板に形成される。これらのエリアは、一般的なプリント基板製作と同様の手順となる。
工程（ｂ）： ＩＧＢＴチップ１及び還流ダイオードチップ２などが実装されたセラミック基板６は、放熱板８へはんだ付けされる。このはんだ付けはセラミック基板のそりなどを考慮して、あらかじめ放熱板をそらしておくなどの様々な工夫がなされる。
工程（ｃ）：放熱板８をはんだ付けしたセラミック基板８の上の外部接続用部品実装エリア３５に、外部接続用ピンヘッダ１０をはんだ層５を介して実装する。
工程（ｄ）：ケース９が接着剤などにより組み付けられモジュールの形となる。ケースは、外部接続用ピンヘッダが最初から組み付けられたものなど様々な形態のものが用いられている。
工程（ｅ）：ワイヤボンダによりボンディングワイヤ７を形成し、回路が完成する。
工程（ｆ）：ケース内の空間に充填樹脂１１が充填されてインテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールは、モータドライブ用インバータやサーボパックに使用される際は、セラミック基板により絶縁されているため、そのまま冷却用ヒートシンクにネジ止めされる。
動作としては、図１０に示すように、外部接続用ピンヘッダより、ゲート信号などが入力され、それによりＩＧＢＴがスイッチングし、出力端子に任意の周波数の交流電圧を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の技術において、図９の構成のパワーモジュールでは、ワイヤボンディングを使用して回路の配線を行うため、ワイヤボンディングのループ高さが必要となり、また、ワイヤボンディングするパッドスペースが必要となるため、パワーモジュールの薄型化、小型化ができないという問題点があった。また、図８に示すようにパワーモジュールは、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアが平面的な構成であり、様々な用途に対応するためにインテリジェント化すると実装面積が増加するという問題点があった。また、インバータなどのアプリケーションに使用する際は、パワーモジュール内の実装面積を節約するために、ピンヘッダなどを介して行われることが一般的であるため、アプリケーションとの接続方法が限られるという問題があった。また、ピンヘッダを使用してインバータなどのアプリケーションと接続すると、アプリケーション側にはピンヘッダを受けるスルーホール等が必要となり、アプリケーション側の他の部品実装面積を減少させるという問題点があった。
また、製造工程においても、セラミック基板にＩＧＢＴチップや他の部品の実装、ワイヤボンディング、ケースを組み付け、樹脂の充填など、種類の異なる工程が多くなり、製造工数が増加するとともに工程が複雑化するという問題点があった。
そこで、本発明は、小型化でインテリジェント化しても実装面積が小さく、かつアプリケーションとの接続方法の選択の幅が広く製造工程が簡単なパワーモジュールとその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明はつぎの構成にしている。
（１） 請求項１記載のパワーモジュールは、少なくとも１枚の基板と、その表面に配線層を介して設けたヒートシンクと、さらにその上に実装されたＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどからなるパワー半導体チップと、前記パワー半導体チップを被覆する絶縁層と、前記基板の裏面に設けられた放熱板とを備えたパワーモジュールにおいて、 前記絶縁層の表面に設けた第２配線層と、前記絶縁層に前記パワー半導体チップと前記第２配線層を接続したマイクロ接続とを設けたものである。
（２） 請求項２記載のパワーモジュールは、前記第２配線層の表面に設けた第２絶縁層と、前記第２絶縁層の表面に設けた第３配線層と、前記第２絶縁層に前記第２配線層と第３配線層とを接続したマイクロ接続とを設けたものである。
（３） 請求項３記載のパワーモジュールは、前記マイクロ接続を、ビアホール又はスルーホールとしたものである。
（４） 請求項４記載のパワーモジュールは、結晶化ガラスと熱伝導性の高いセラミックスフィラーとの混合物、または高流動性エポキシ系樹脂としたものである。請求項１から４記載のパワーモジュールによれば、パワーモジュールにおけるワイヤボンディングのループ高さが不要となり、ワイヤボンディングするパッドスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
また、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
また、インバータなどのアプリケーションとの接続方法を、任意に選択できるし、アプリケーション側にはピンヘッダを受けるスルーホール等が不要となるため、その分他の部品実装面積を増加できる。
（５） 請求項５記載のパワーモジュールの製造方法は、基板の表面に配線層を設ける配線層形成工程と、前記配線層の上にはんだ層を介してヒートシンクを固定し、前記ヒートシンクの上にＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどのパワー半導体チップを実装する実装工程と、前記パワー半導体チップを絶縁層にて被覆する絶縁層形成工程とからなるパワーモジュールの製造方法において、
前記配線層形成工程は、前記絶縁層の上に第２配線層を設けたものとし、前記絶縁層に前記パワー半導体チップの電極と前記第２配線層との間に導通部を形成するマイクロ接続工程を設けるものである。
（６） 請求項６記載のパワーモジュールの製造方法は、前記配線層形成工程は、前記第２配線層の上に第２絶縁層を設けたものとし、更にその上に第３配線層を設け、前記マイクロ接続工程は前記第２配線層と前記第３配線層との間に導通部を形成するものである。
（７） 請求項７記載のパワーモジュールの製造方法は、前記マイクロ接続工程の導通部は、ビアホール又はスルーホールとし、ホールをフォトリソグラフィまたはマイクロドリルで形成し、導電部をフォトリソグラフィ、めっき法、スクリーン印刷法の少なくとも一つにより形成するものである。
請求項５から７記載のパワーモジュールの製造方法によれば、製造工数を簡略化できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態を、図に基づいて説明する。
（第１の実施形態）
図１は本発明の第１の実施形態を示すパワーモジュールの分解斜視図、図２は図１におけるＩＧＢＴ実装部分の拡大断面図である。
同じ部品には同じ符号を付しており、従来と同じ部品は説明を省略する。図１において、４はビアホール、２２は第２配線層（銅配線）、２３は第３配線層（銅配線）、２４は第１絶縁層、２５は第２絶縁層である。３１〜３４の各エリアについては、従来と同じである。３５の接続用部品実装エリアについては、機能は従来と同じであるが、独立の層となっている点が異なる。
これらを以下に示すように構成する。
先ずＩＧＢＴ実装エリア３１については、図２に示すとおりである。ＩＧＢＴチップ１は、はんだ層５を介してヒートシンク３にダイボンディングされる。ヒートシンク３はＡｌＮ、Ａｌ２Ｏ３もしくはＳｉＣなど組成でできたのセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続される。ＩＧＢＴチップ１が実装されたセラミック基板６は、放熱板８へはんだ付けされる。還流ダイオードチップ２も同様の構成で第１配線層２１へ接続される。セラミック基板上の第１配線層２１に実装されたＩＧＢＴチップ１及び、還流ダイオードチップ２は、電気絶縁性に優れ、放熱効果の高い絶縁体で形成された第１絶縁層２４により覆われ、スルーホール４を介して第２配線層２２に接続される。ＩＧＢＴチップ１及び、還流ダイオードチップ２は、上に述べたようにビアホール４及びはんだ層５を介して、インバータ回路を構成する。
つぎに、整流ダイオード実装エリア３２についても、ＩＧＢＴ実装エリアと同様に構成する。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４も基本的には同様の構成とするが、オペアンプや市販ドライブＩＣなどのパッケージされた部品を使用する場合もある。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４は、セラミック基板上に形成するものとするが、耐ノイズ性を考慮し、樹脂製の基板を使用してもよい。
また、第２配線層２２の上に外部接続用部品実装エリア３５を設け、回路を形成し、多層構造とする。第１配線層２１と第２配線層２２との接続は、基本的にビアホールで行うが、その他のマイクロ接続でも可能である。
このような回路により、図１０の機能を満足する。また、保護回路実装エリア、ドライブ回路実装エリアは、フレキシブルに変更可能であり、実装位置は特に限定することはない。また、特に本発明のパワーモジュールがアプリケーション（インバータなど）に対して、絶縁に注意を要する場合には、第２配線層上に第２絶縁層を設けて、絶縁することが可能である。
このように、セラミック基板上に少なくとも２層の配線層と少なくとも１層の絶縁層を有し、その絶縁層によりダイボンディングされたＩＧＢＴチップを覆い、そのＩＧＢＴチップへはビアホールを介して接続することにより、本発明のパワーモジュールを形成する。
【０００８】
次に本実施形態のパワーモジュールの製造方法について、図３を用いて説明する。図において、（ａ）から（ｈ）は製造工程を示しており、符号１３はレジスト、１４はスキージ、１５はビアホール形成用のマスク、１６は第１絶縁層形成用のマスク、１７は第２配線層形成用のマスク、１８はペースト状絶縁体、１９はペースト状導電体である。
工程（ａ）： ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、前記ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する必要がある。
工程（ｂ）：前記ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップの発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：前記放熱板８をはんだ付けしたセラミック基板の全体にレジスト１３を塗布し、配線用のビアホール形成用マスク１５をかぶせ、露光する。
工程（ｄ）：不要なレジスト１３を除去し、ビアホール４の部分だけレジストが残ったセラミック基板６に、セラミック基板と同一の大きさの第１絶縁層形成用マスク１６をかぶせ、前記マスク上にペースト状の絶縁体１８を置く。本工程以下がスクリーン印刷となる。
工程（ｅ）：前記ペースト状の絶縁体１８をスキージ１４によりマスクの目に絶縁体を充填することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は電気的絶縁はもちろんのこと、熱伝導性に優れたものが望ましく、ここでは、結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いた。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、レジスト１３を除去し、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用マスク１７をかぶせ、前記マスク上に、ペースト状の導電体１９を置く。
工程（ｇ）：スキージ１４により、ビアホール４にペースト上に導電体を充填するとともに、工程（ｈ）：第２配線層２２を形成する。第１絶縁層形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であれば、その上に他の回路を実装する。
【０００９】
（第２の実施形態）
本発明の第２の実施形態を図４および図５に示す。図４は本発明のパワーモジュールの分解斜視図、図５は図４のＩＧＢＴ実装部分の拡大断面図である。
図において、４はビアホール、４１はスルーホール、１２はＩＣ部品、２３は第３配線層（銅配線）、２５は第２絶縁層、３６は機能を追加する機能追加回路実装エリアである。
本実施形態のパワーモジュールは、第１の実施形態のパワーモジュール（図１、図２）とほぼ同じ構成であり、これに第３配線層２３、第２絶縁層２５を設けて多層化し、第３配線層上に必要とする機能を有するＩＣ部品１２などを実装し、任意に機能を追加できる機能追加回路実装エリア３６としたものである。
次に本実施形態のパワーモジュールの製造方法について、図６を用いて説明する。
（ａ）から（ｈ）は製造工程を示している。図において、２０はマイクロドリル、２６はチップ保護用パッドであり、その他の符号は第１の実施形態の製造工程（図３）と同じである。
工程（ａ）：ＩＧＢＴチップ１及び還流ダイオードチップ２上にスルーホール形成時にチップを保護する保護用パッド２６を、はんだ層や導電性接着剤を介して実装する。ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する。
工程（ｂ）： ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップ１の発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：セラミック基板と同一大きさの第１絶縁層形成用のマスク１６をかぶせ、マスク１６上にペースト状絶縁体１８を置く。
工程（ｄ）：ペースト状絶縁体１８をスキージ１４によりマスク１６の目に充填する。本工程以下がスクリーン印刷となる。
工程（ｅ）：絶縁体を充填したセラミック基板６にスルーホール形成用のマスク１５をかぶせ、マイクロドリル２０などの機械的加工によりスルーホール４１を形成することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は、電気的絶縁と熱伝導性に優れた結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いている。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用のマスク１７をかぶせ、マスク１７上に、ペースト状導電体１９を置く。
工程（ｇ）：スキージ１４により、スルーホール４１の部分にペースト状導電体１９を充填するとともに、第２配線層２２を形成する。第１絶縁層２４の形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
以下、同様にして、第３配線層２３、第２絶縁層２５を形成し、その後スルーホール４１を形成する。
さらに、多層化する場合は、同様の工程を繰り返す。また、多層化後の基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であればその上に他の回路を実装する。
本実施形態によれば、ワイヤボンディングを使用しないため、ワイヤボンディングのループ高さが不要となり、また、ワイヤボンディングするパッドも不要となるため、パワーモジュールの薄型化、小型化が可能となる。また、インテリジェント化したパワーモジュールにおいては、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを平面的な構成でなく、多層化できるため、実装面積を節約でき小型化が可能となる。また、絶縁体厚さはパワーモジュール耐圧により決定されるが、ワイヤボンディングのループ高さよりも薄型化されることは明らかである。また、インバータなどのアプリケーションに使用する際は、接続方法を限定しないと同時に、アプリケーション側にはピンヘッダを受けるスルーホール等が不必要となり、インバータ側の他の部品実装面積を増加させることが可能となる。
【００１０】
（第３の実施形態）
本発明の第３の実施形態を図７に示す。図７は本発明のパワーモジュールの製造方法を示す断面図であり、（ａ）から（ｇ）は製造工程を示している。
図において、１９は銅箔であり、その他の部品、実装エリアおよびパワーモジュールの形状（図１、図２）は、第１の実施形態と同じである。
本実施形態のパワーモジュールの製造方法について説明する。
本製造方法は、厚膜集積化技術を使用したマスク印刷により絶縁層を形成し、その後、ビアーホールをフォトレジスト工程より形成し、さらに配線層をサブトラクティブ法、もしくはアディティブ法により形成し、それらをめっきビアーホールにより接続するものである。
工程（ａ）から工程（ｅ）は、第１の実施形態と同じである。ただし、ペースト状の絶縁体１８として、流動性の高いエポキシ系の樹脂を用いている。
工程（ｆ）：第１絶縁層２４に銅箔１９を張り付けた後、第２配線層形成用のマスク１７を使用し、フォトレジスト、露光及び現像によりパターンを形成するサブトラクティブ法（エッチドフィルム法とも呼ばれる）により、第２配線層を形成する。
工程（ｇ）：ビアーホール形状に沿って無電解銅めっきを行い、パワー半導体チップの電極とビアーホール４と第２配線層２２とを接続する。
さらに、多層化し、追加機能実装エリア３６を設ける場合は、上記の方法を繰り返し、絶縁層と配線層を形成する。また、最終工程で、基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
なお、本実施形態では、基板としてセラミックを用いたが、電流容量の程度によっては樹脂基板としても良い。また、導電体として銅箔を用いたが、これに代えて絶縁層上に無電解銅めっきなどを選択的に析出させてパターンを形成するアディティブ法により形成してもよい。
本発明による製造方法によれば、従来必要であったワイヤボンディング、ケース組み付け、樹脂の充填などの種類の異なる工程を必要とせず、厚膜集積化技術、及びめっきスルーホール工程を中心とした配線工程のみ製造工数で製作することが可能であるため製造工程を簡略化することが可能となる。
また、絶縁層厚みはマスク厚さで規定でき、配線層厚さも一般的なプリント基板製造方法によるため、煩雑な管理は必要なく、工程の簡略化が可能となる。
また、図５に示したように、パワーモジュール全体の多層化、部分的多層化は任意に選択可能である。
また、本発明により製造されたパワーモジュールのモータドライブ用インバータのヒートシンクへの実装は、パワーモジュールが完全に絶縁されているため、従来通りネジ止めで行うことができ、機能も従来どおりであり、さらにパワーモジュールは小型化が可能である。
なお、本発明によるパワーモジュールは、保護回路やゲートドライブ回路を付加しない、パワーモジュールとしてもよい。
【００１１】
【発明の効果】
以上述べたように、本発明によればつぎの効果がある。
（１）セラミック基板に設けた第２配線層と、半導体チップ、複数の還流ダイオード及び複数の整流ダイオードなどのパワー半導体チップを被覆している絶縁層の中に第２配線層とパワー半導体チップとを接続するマイクロ接続とを設けたので、ワイヤボンディングの部のスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
（２）第２配線層の表面に設けた第２絶縁層と、第２絶縁層の表面に設けた第３配線層と、第２絶縁層を貫通し第２配線層と第３配線層とを接続するマイクロ接続とを、ビアホール又はスルーホールとしたので、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
ある。
（３）パワー半導体チップを絶縁層で覆った後、絶縁層の上に第２配線層を設け、絶縁層にフォトリソグラフィまたはめっき技術を用いてビアホール又はスルーホールを形成し、配線層と第２配線層とを接続するので、製造工数を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すパワーモジュールの分解斜視図で
ある。
【図２】図１におけるＩＧＢＴ実装部分の拡大断面図である。
【図３】本発明の第１の実施形態の製造工程を示す断面図である。
【図４】本発明の第２の実施形態を示すパワーモジュールの分解斜視図である。
【図５】図４におけるＩＧＢＴ実装部分の拡大断面図である。
【図６】本発明の第２の実施形態の製造工程を示す断面図である。
【図７】本発明の第３の実施形態の製造工程を示す断面図である。
【図８】従来のパワーモジュールを示す分解斜視図である。
【図９】図８におけるＩＧＢＴ実装部分の拡大断面図である。
【図１０】パワーモジュールの機能を示す回路図である。
【図１１】従来のパワーモジュールの製造工程を示す断面図である。
【符号の説明】
１ ＩＧＢＴチップ
２ 還流ダイオードチップ
３ ヒートシンク
４ ビアホール
４１ スルーホール
５ はんだ層
６ セラミック基板
７ ワイヤボンディング
８ 放熱板
９ ケース
１０ 外部接続用ピンヘッダ
１１ 充填樹脂
１２ ＩＣ部品
１３ レジスト
１４ スキージ
１５ マスク（ビアホール又はスルーホール形成用）
１６ マスク（第１絶縁層形成用）
１７ マスク（第２配線層形成用）
１８ 絶縁体（ペースト状）
１９ 導電体（ペースト状）
１９１ 導電体（銅箔）
２０ マイクロドリル
２１ 第１配線層
２２ 第２配線層
２３ 第３配線層
２４ 第１絶縁層
２５ 第２絶縁層
２６ チップ保護用パッド
３１ ＩＧＢＴ実装エリア
３２ 整流ダイオード実装エリア
３３ 保護回路実装エリア
３４ ドライブ回路実装エリア
３５ 外部接続用部品実装エリア
３６ 追加機能回路実装エリア
【発明の属する技術分野】
本発明は、パワーエレクトロニクスの分野、特にモータドライブ用インバータやサーボパックに使用する半導体チップ及び還流ダイオードを内蔵したパワーモジュール及びパワー半導体装置に関する。
【０００２】
【従来の技術】
従来のパワーモジュールにおいては、６つの半導体チップ、及び６つの還流ダイオードを内蔵し、特にＩＧＢＴチップを内蔵したＩＧＢＴモジュールと呼ばれるものや、前記ＩＧＢＴモジュールにゲートドライブ回路や保護回路を付加し、インテリジェント化させたインテリジェントパワーモジュールが一般的である。
方法が提案されている（特許文献１参照）。
【０００３】
【特許文献１】
特開９−２４６７３２号公報（第１−３頁、第１図）
【０００４】
以下、インテリジェントパワーモジュールについて説明する。
図８は従来のインテリジェントパワーモジュールを示す分解斜視図、図９はＩＧＢＴ実装部分の拡大断面図、図１０は図８の機能ブロック図である。図８、９において、１はＩＧＢＴチップ、２はＩＧＢＴチップに付属する還流ダイオード、３はヒートシンク、５ははんだ層、６はセラミック基板、７はボンディングワイヤ、８は放熱板（主に銅ベース）、９はケース、１０は外部接続用ピンヘッダ、１１は充填樹脂、２１は第１配線層（例えば銅配線）である。
３１は図９を実装し、モータ電源３相分のレグを構成するＩＧＢＴ実装エリア、３２は図９と同様の構成でＩＧＢＴチップと還流ダイオードチップの代わりに整流用ダイオード用のダイオードチップを実装し全波整流回路を構成するエリアで整流ダイオード実装エリア、３３はＩＧＢＴチップを保護するための保護回路が実装されているエリアで保護回路実装エリア、３４はＩＧＢＴを駆動するドライブ回路を実装するエリアでドライブ回路実装エリア、３５はインバータなどのアプリケーションに使用する際の接続用部品を実装する接続部品実装エリアである。
これらを以下に示すように構成する。
ＩＧＢＴチップ１は、図９に示すように、はんだ層５を介してヒートシンク３へダイボンディングされる。ヒートシンク３はセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続され、セラミック基板６は、放熱板８へはんだ付けされる。また、還流ダイオードチップ２も同様に構成される。
図９のＩＧＢＴチップ１及び、還流ダイオードチップ２は、ボンディングワイヤ７及びはんだ層５を介して、インバータ回路を構成する。以上をＩＧＢＴ実装エリア３１とする。また、整流ダイオード実装エリアも同様の構成で全波整流回路を構成する。また、保護回路実装エリア３３、ドライブ回路実装エリア３４、外部接続用ピンヘッダが実装される外部接続用部品実装エリアなどの付加回路は、セラミック基板６上、もしくは、樹脂製基板上に実装され、一般のプリント基板と同様に配線され、構成される。特に、耐ノイズ性を考慮した場合、付加回路は樹脂製基板に実装されるようである。
以上述べた回路により、図１０の機能を満足する。このように、構成されたセラミック基板６、もしくは、樹脂製基板は、ケース９にて覆われ、その内部の空間には、電気絶縁及び放熱効果を高めるためにエポキシ系及びシリコーン系の樹脂１１が充填され、インテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールの製造工程を図１１を用いて説明する。図１１は、従来の製造工程を示す概略図で、（ａ）から（ｆ）は製造工程を示している。
工程（ａ）： ＩＧＢＴチップ１及び還流ダイオードチップ２は、ヒートシンク３へ、それぞれはんだ層５を介してダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３にダイボンディングしたものをセラミック基板６の上の第１配線層２１へはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。このとき、整流ダイオード実装エリアにも同様に、整流ダイオードチップをはんだ層５を介してダイボンディングする。また、保護回路実装エリアやドライブ回路実装エリアは、前記セラミック基板６、もしくは、樹脂製の基板に形成される。これらのエリアは、一般的なプリント基板製作と同様の手順となる。
工程（ｂ）： ＩＧＢＴチップ１及び還流ダイオードチップ２などが実装されたセラミック基板６は、放熱板８へはんだ付けされる。このはんだ付けはセラミック基板のそりなどを考慮して、あらかじめ放熱板をそらしておくなどの様々な工夫がなされる。
工程（ｃ）：放熱板８をはんだ付けしたセラミック基板８の上の外部接続用部品実装エリア３５に、外部接続用ピンヘッダ１０をはんだ層５を介して実装する。
工程（ｄ）：ケース９が接着剤などにより組み付けられモジュールの形となる。ケースは、外部接続用ピンヘッダが最初から組み付けられたものなど様々な形態のものが用いられている。
工程（ｅ）：ワイヤボンダによりボンディングワイヤ７を形成し、回路が完成する。
工程（ｆ）：ケース内の空間に充填樹脂１１が充填されてインテリジェントパワーモジュールとなる。
このインテリジェントパワーモジュールは、モータドライブ用インバータやサーボパックに使用される際は、セラミック基板により絶縁されているため、そのまま冷却用ヒートシンクにネジ止めされる。
動作としては、図１０に示すように、外部接続用ピンヘッダより、ゲート信号などが入力され、それによりＩＧＢＴがスイッチングし、出力端子に任意の周波数の交流電圧を得ることができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の技術において、図９の構成のパワーモジュールでは、ワイヤボンディングを使用して回路の配線を行うため、ワイヤボンディングのループ高さが必要となり、また、ワイヤボンディングするパッドスペースが必要となるため、パワーモジュールの薄型化、小型化ができないという問題点があった。また、図８に示すようにパワーモジュールは、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアが平面的な構成であり、様々な用途に対応するためにインテリジェント化すると実装面積が増加するという問題点があった。また、インバータなどのアプリケーションに使用する際は、パワーモジュール内の実装面積を節約するために、ピンヘッダなどを介して行われることが一般的であるため、アプリケーションとの接続方法が限られるという問題があった。また、ピンヘッダを使用してインバータなどのアプリケーションと接続すると、アプリケーション側にはピンヘッダを受けるスルーホール等が必要となり、アプリケーション側の他の部品実装面積を減少させるという問題点があった。
また、製造工程においても、セラミック基板にＩＧＢＴチップや他の部品の実装、ワイヤボンディング、ケースを組み付け、樹脂の充填など、種類の異なる工程が多くなり、製造工数が増加するとともに工程が複雑化するという問題点があった。
そこで、本発明は、小型化でインテリジェント化しても実装面積が小さく、かつアプリケーションとの接続方法の選択の幅が広く製造工程が簡単なパワーモジュールとその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の課題を解決するため、本発明はつぎの構成にしている。
（１） 請求項１記載のパワーモジュールは、少なくとも１枚の基板と、その表面に配線層を介して設けたヒートシンクと、さらにその上に実装されたＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどからなるパワー半導体チップと、前記パワー半導体チップを被覆する絶縁層と、前記基板の裏面に設けられた放熱板とを備えたパワーモジュールにおいて、 前記絶縁層の表面に設けた第２配線層と、前記絶縁層に前記パワー半導体チップと前記第２配線層を接続したマイクロ接続とを設けたものである。
（２） 請求項２記載のパワーモジュールは、前記第２配線層の表面に設けた第２絶縁層と、前記第２絶縁層の表面に設けた第３配線層と、前記第２絶縁層に前記第２配線層と第３配線層とを接続したマイクロ接続とを設けたものである。
（３） 請求項３記載のパワーモジュールは、前記マイクロ接続を、ビアホール又はスルーホールとしたものである。
（４） 請求項４記載のパワーモジュールは、結晶化ガラスと熱伝導性の高いセラミックスフィラーとの混合物、または高流動性エポキシ系樹脂としたものである。請求項１から４記載のパワーモジュールによれば、パワーモジュールにおけるワイヤボンディングのループ高さが不要となり、ワイヤボンディングするパッドスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
また、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
また、インバータなどのアプリケーションとの接続方法を、任意に選択できるし、アプリケーション側にはピンヘッダを受けるスルーホール等が不要となるため、その分他の部品実装面積を増加できる。
（５） 請求項５記載のパワーモジュールの製造方法は、基板の表面に配線層を設ける配線層形成工程と、前記配線層の上にはんだ層を介してヒートシンクを固定し、前記ヒートシンクの上にＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどのパワー半導体チップを実装する実装工程と、前記パワー半導体チップを絶縁層にて被覆する絶縁層形成工程とからなるパワーモジュールの製造方法において、
前記配線層形成工程は、前記絶縁層の上に第２配線層を設けたものとし、前記絶縁層に前記パワー半導体チップの電極と前記第２配線層との間に導通部を形成するマイクロ接続工程を設けるものである。
（６） 請求項６記載のパワーモジュールの製造方法は、前記配線層形成工程は、前記第２配線層の上に第２絶縁層を設けたものとし、更にその上に第３配線層を設け、前記マイクロ接続工程は前記第２配線層と前記第３配線層との間に導通部を形成するものである。
（７） 請求項７記載のパワーモジュールの製造方法は、前記マイクロ接続工程の導通部は、ビアホール又はスルーホールとし、ホールをフォトリソグラフィまたはマイクロドリルで形成し、導電部をフォトリソグラフィ、めっき法、スクリーン印刷法の少なくとも一つにより形成するものである。
請求項５から７記載のパワーモジュールの製造方法によれば、製造工数を簡略化できる。
【０００７】
【発明の実施の形態】
以下、本発明の実施形態を、図に基づいて説明する。
（第１の実施形態）
図１は本発明の第１の実施形態を示すパワーモジュールの分解斜視図、図２は図１におけるＩＧＢＴ実装部分の拡大断面図である。
同じ部品には同じ符号を付しており、従来と同じ部品は説明を省略する。図１において、４はビアホール、２２は第２配線層（銅配線）、２３は第３配線層（銅配線）、２４は第１絶縁層、２５は第２絶縁層である。３１〜３４の各エリアについては、従来と同じである。３５の接続用部品実装エリアについては、機能は従来と同じであるが、独立の層となっている点が異なる。
これらを以下に示すように構成する。
先ずＩＧＢＴ実装エリア３１については、図２に示すとおりである。ＩＧＢＴチップ１は、はんだ層５を介してヒートシンク３にダイボンディングされる。ヒートシンク３はＡｌＮ、Ａｌ２Ｏ３もしくはＳｉＣなど組成でできたのセラミック基板６上に形成された第１配線層２１へ、はんだ層５などを介して接続される。ＩＧＢＴチップ１が実装されたセラミック基板６は、放熱板８へはんだ付けされる。還流ダイオードチップ２も同様の構成で第１配線層２１へ接続される。セラミック基板上の第１配線層２１に実装されたＩＧＢＴチップ１及び、還流ダイオードチップ２は、電気絶縁性に優れ、放熱効果の高い絶縁体で形成された第１絶縁層２４により覆われ、スルーホール４を介して第２配線層２２に接続される。ＩＧＢＴチップ１及び、還流ダイオードチップ２は、上に述べたようにビアホール４及びはんだ層５を介して、インバータ回路を構成する。
つぎに、整流ダイオード実装エリア３２についても、ＩＧＢＴ実装エリアと同様に構成する。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４も基本的には同様の構成とするが、オペアンプや市販ドライブＩＣなどのパッケージされた部品を使用する場合もある。また、保護回路実装エリア３３、及びドライブ回路実装エリア３４は、セラミック基板上に形成するものとするが、耐ノイズ性を考慮し、樹脂製の基板を使用してもよい。
また、第２配線層２２の上に外部接続用部品実装エリア３５を設け、回路を形成し、多層構造とする。第１配線層２１と第２配線層２２との接続は、基本的にビアホールで行うが、その他のマイクロ接続でも可能である。
このような回路により、図１０の機能を満足する。また、保護回路実装エリア、ドライブ回路実装エリアは、フレキシブルに変更可能であり、実装位置は特に限定することはない。また、特に本発明のパワーモジュールがアプリケーション（インバータなど）に対して、絶縁に注意を要する場合には、第２配線層上に第２絶縁層を設けて、絶縁することが可能である。
このように、セラミック基板上に少なくとも２層の配線層と少なくとも１層の絶縁層を有し、その絶縁層によりダイボンディングされたＩＧＢＴチップを覆い、そのＩＧＢＴチップへはビアホールを介して接続することにより、本発明のパワーモジュールを形成する。
【０００８】
次に本実施形態のパワーモジュールの製造方法について、図３を用いて説明する。図において、（ａ）から（ｈ）は製造工程を示しており、符号１３はレジスト、１４はスキージ、１５はビアホール形成用のマスク、１６は第１絶縁層形成用のマスク、１７は第２配線層形成用のマスク、１８はペースト状絶縁体、１９はペースト状導電体である。
工程（ａ）： ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、前記ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する必要がある。
工程（ｂ）：前記ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップの発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：前記放熱板８をはんだ付けしたセラミック基板の全体にレジスト１３を塗布し、配線用のビアホール形成用マスク１５をかぶせ、露光する。
工程（ｄ）：不要なレジスト１３を除去し、ビアホール４の部分だけレジストが残ったセラミック基板６に、セラミック基板と同一の大きさの第１絶縁層形成用マスク１６をかぶせ、前記マスク上にペースト状の絶縁体１８を置く。本工程以下がスクリーン印刷となる。
工程（ｅ）：前記ペースト状の絶縁体１８をスキージ１４によりマスクの目に絶縁体を充填することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は電気的絶縁はもちろんのこと、熱伝導性に優れたものが望ましく、ここでは、結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いた。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、レジスト１３を除去し、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用マスク１７をかぶせ、前記マスク上に、ペースト状の導電体１９を置く。
工程（ｇ）：スキージ１４により、ビアホール４にペースト上に導電体を充填するとともに、工程（ｈ）：第２配線層２２を形成する。第１絶縁層形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であれば、その上に他の回路を実装する。
【０００９】
（第２の実施形態）
本発明の第２の実施形態を図４および図５に示す。図４は本発明のパワーモジュールの分解斜視図、図５は図４のＩＧＢＴ実装部分の拡大断面図である。
図において、４はビアホール、４１はスルーホール、１２はＩＣ部品、２３は第３配線層（銅配線）、２５は第２絶縁層、３６は機能を追加する機能追加回路実装エリアである。
本実施形態のパワーモジュールは、第１の実施形態のパワーモジュール（図１、図２）とほぼ同じ構成であり、これに第３配線層２３、第２絶縁層２５を設けて多層化し、第３配線層上に必要とする機能を有するＩＣ部品１２などを実装し、任意に機能を追加できる機能追加回路実装エリア３６としたものである。
次に本実施形態のパワーモジュールの製造方法について、図６を用いて説明する。
（ａ）から（ｈ）は製造工程を示している。図において、２０はマイクロドリル、２６はチップ保護用パッドであり、その他の符号は第１の実施形態の製造工程（図３）と同じである。
工程（ａ）：ＩＧＢＴチップ１及び還流ダイオードチップ２上にスルーホール形成時にチップを保護する保護用パッド２６を、はんだ層や導電性接着剤を介して実装する。ＩＧＢＴチップ１及び還流ダイオードチップ２は、従来技術と同様にヒートシンク３へそれぞれダイボンディングされた後、ＩＧＢＴチップ１をヒートシンク３へダイボンディングしたものをセラミック基板６上の第１配線層２１へはんだ層５を介して接続し、ＩＧＢＴ実装エリア３１とする。このとき、整流ダイオード実装エリア３２にも同様に、整流ダイオードチップをはんだ付けする。セラミック基板６には、あらかじめフォトレジスト、露光及び現像により必要な配線パターンが形成されている。また、他の実装エリア（例えば、保護回路実装エリア）を同一層内に設ける場合は、その部品も実装する。
工程（ｂ）： ＩＧＢＴチップ１及び還流ダイオードチップ２が実装されたセラミック基板６は、放熱板８へはんだ付けされる。この放熱板８は、セラミック基板の面積が増加し、機械的強度が必要になった場合やＩＧＢＴチップ１の発熱が増加した場合などに必要となるが、それらの問題が解決されている場合は特に必要はない。
以降の工程は厚膜集積化技術により行う。
工程（ｃ）：セラミック基板と同一大きさの第１絶縁層形成用のマスク１６をかぶせ、マスク１６上にペースト状絶縁体１８を置く。
工程（ｄ）：ペースト状絶縁体１８をスキージ１４によりマスク１６の目に充填する。本工程以下がスクリーン印刷となる。
工程（ｅ）：絶縁体を充填したセラミック基板６にスルーホール形成用のマスク１５をかぶせ、マイクロドリル２０などの機械的加工によりスルーホール４１を形成することで、第１絶縁層２４を形成する。ここで使用されるペースト状の絶縁体１８は、電気的絶縁と熱伝導性に優れた結晶化ガラスに熱伝導性の高いセラミックスフィラーを含ませたものを用いている。マスク印刷により第１絶縁層２４を形成した後、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｆ）：第２配線層形成用のマスク１７をかぶせ、マスク１７上に、ペースト状導電体１９を置く。
工程（ｇ）：スキージ１４により、スルーホール４１の部分にペースト状導電体１９を充填するとともに、第２配線層２２を形成する。第１絶縁層２４の形成時と同様に、５〜１５分室温にて放置し乾燥させるレベリング工程を行う。レベリング後、電気炉などにより、１００〜１５０℃で１０〜２０分乾燥させ、その後、ベルト炉などで焼成する。
工程（ｈ）：第２配線層２２までが形成される。
以下、同様にして、第３配線層２３、第２絶縁層２５を形成し、その後スルーホール４１を形成する。
さらに、多層化する場合は、同様の工程を繰り返す。また、多層化後の基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
本発明の実施形態のパワーモジュールは、セラミック基板を使用し、そのセラミック基板上にＩＧＢＴチップなどを実装した後、マスク印刷により、それらの部品を絶縁層で覆い、その後、配線層を形成し、さらに、必要であればその上に他の回路を実装する。
本実施形態によれば、ワイヤボンディングを使用しないため、ワイヤボンディングのループ高さが不要となり、また、ワイヤボンディングするパッドも不要となるため、パワーモジュールの薄型化、小型化が可能となる。また、インテリジェント化したパワーモジュールにおいては、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを平面的な構成でなく、多層化できるため、実装面積を節約でき小型化が可能となる。また、絶縁体厚さはパワーモジュール耐圧により決定されるが、ワイヤボンディングのループ高さよりも薄型化されることは明らかである。また、インバータなどのアプリケーションに使用する際は、接続方法を限定しないと同時に、アプリケーション側にはピンヘッダを受けるスルーホール等が不必要となり、インバータ側の他の部品実装面積を増加させることが可能となる。
【００１０】
（第３の実施形態）
本発明の第３の実施形態を図７に示す。図７は本発明のパワーモジュールの製造方法を示す断面図であり、（ａ）から（ｇ）は製造工程を示している。
図において、１９は銅箔であり、その他の部品、実装エリアおよびパワーモジュールの形状（図１、図２）は、第１の実施形態と同じである。
本実施形態のパワーモジュールの製造方法について説明する。
本製造方法は、厚膜集積化技術を使用したマスク印刷により絶縁層を形成し、その後、ビアーホールをフォトレジスト工程より形成し、さらに配線層をサブトラクティブ法、もしくはアディティブ法により形成し、それらをめっきビアーホールにより接続するものである。
工程（ａ）から工程（ｅ）は、第１の実施形態と同じである。ただし、ペースト状の絶縁体１８として、流動性の高いエポキシ系の樹脂を用いている。
工程（ｆ）：第１絶縁層２４に銅箔１９を張り付けた後、第２配線層形成用のマスク１７を使用し、フォトレジスト、露光及び現像によりパターンを形成するサブトラクティブ法（エッチドフィルム法とも呼ばれる）により、第２配線層を形成する。
工程（ｇ）：ビアーホール形状に沿って無電解銅めっきを行い、パワー半導体チップの電極とビアーホール４と第２配線層２２とを接続する。
さらに、多層化し、追加機能実装エリア３６を設ける場合は、上記の方法を繰り返し、絶縁層と配線層を形成する。また、最終工程で、基板表面を保護するために、オーバーコートガラス印刷を行っても良い。
最後に、アプリケーションに適した外部接続用部品を外部接続用部品実装エリアに実装し、パワーモジュールが完成する。
なお、本実施形態では、基板としてセラミックを用いたが、電流容量の程度によっては樹脂基板としても良い。また、導電体として銅箔を用いたが、これに代えて絶縁層上に無電解銅めっきなどを選択的に析出させてパターンを形成するアディティブ法により形成してもよい。
本発明による製造方法によれば、従来必要であったワイヤボンディング、ケース組み付け、樹脂の充填などの種類の異なる工程を必要とせず、厚膜集積化技術、及びめっきスルーホール工程を中心とした配線工程のみ製造工数で製作することが可能であるため製造工程を簡略化することが可能となる。
また、絶縁層厚みはマスク厚さで規定でき、配線層厚さも一般的なプリント基板製造方法によるため、煩雑な管理は必要なく、工程の簡略化が可能となる。
また、図５に示したように、パワーモジュール全体の多層化、部分的多層化は任意に選択可能である。
また、本発明により製造されたパワーモジュールのモータドライブ用インバータのヒートシンクへの実装は、パワーモジュールが完全に絶縁されているため、従来通りネジ止めで行うことができ、機能も従来どおりであり、さらにパワーモジュールは小型化が可能である。
なお、本発明によるパワーモジュールは、保護回路やゲートドライブ回路を付加しない、パワーモジュールとしてもよい。
【００１１】
【発明の効果】
以上述べたように、本発明によればつぎの効果がある。
（１）セラミック基板に設けた第２配線層と、半導体チップ、複数の還流ダイオード及び複数の整流ダイオードなどのパワー半導体チップを被覆している絶縁層の中に第２配線層とパワー半導体チップとを接続するマイクロ接続とを設けたので、ワイヤボンディングの部のスペースが不要となるため、パワーモジュールの薄型化、小型化ができる。
（２）第２配線層の表面に設けた第２絶縁層と、第２絶縁層の表面に設けた第３配線層と、第２絶縁層を貫通し第２配線層と第３配線層とを接続するマイクロ接続とを、ビアホール又はスルーホールとしたので、インテリジェント化を行う際に、保護回路実装エリアやドライブ回路実装エリア及び接続部品実装エリアなどを多層化でき実装面積を小さくできる。
ある。
（３）パワー半導体チップを絶縁層で覆った後、絶縁層の上に第２配線層を設け、絶縁層にフォトリソグラフィまたはめっき技術を用いてビアホール又はスルーホールを形成し、配線層と第２配線層とを接続するので、製造工数を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すパワーモジュールの分解斜視図で
ある。
【図２】図１におけるＩＧＢＴ実装部分の拡大断面図である。
【図３】本発明の第１の実施形態の製造工程を示す断面図である。
【図４】本発明の第２の実施形態を示すパワーモジュールの分解斜視図である。
【図５】図４におけるＩＧＢＴ実装部分の拡大断面図である。
【図６】本発明の第２の実施形態の製造工程を示す断面図である。
【図７】本発明の第３の実施形態の製造工程を示す断面図である。
【図８】従来のパワーモジュールを示す分解斜視図である。
【図９】図８におけるＩＧＢＴ実装部分の拡大断面図である。
【図１０】パワーモジュールの機能を示す回路図である。
【図１１】従来のパワーモジュールの製造工程を示す断面図である。
【符号の説明】
１ ＩＧＢＴチップ
２ 還流ダイオードチップ
３ ヒートシンク
４ ビアホール
４１ スルーホール
５ はんだ層
６ セラミック基板
７ ワイヤボンディング
８ 放熱板
９ ケース
１０ 外部接続用ピンヘッダ
１１ 充填樹脂
１２ ＩＣ部品
１３ レジスト
１４ スキージ
１５ マスク（ビアホール又はスルーホール形成用）
１６ マスク（第１絶縁層形成用）
１７ マスク（第２配線層形成用）
１８ 絶縁体（ペースト状）
１９ 導電体（ペースト状）
１９１ 導電体（銅箔）
２０ マイクロドリル
２１ 第１配線層
２２ 第２配線層
２３ 第３配線層
２４ 第１絶縁層
２５ 第２絶縁層
２６ チップ保護用パッド
３１ ＩＧＢＴ実装エリア
３２ 整流ダイオード実装エリア
３３ 保護回路実装エリア
３４ ドライブ回路実装エリア
３５ 外部接続用部品実装エリア
３６ 追加機能回路実装エリア
Claims (7)
- 少なくとも１枚の基板と、その表面に配線層を介して設けたヒートシンクと、さらにその上に実装されたＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどからなるパワー半導体チップと、前記パワー半導体チップを被覆する絶縁層と、前記基板の裏面に設けられた放熱板とを備えたパワーモジュールにおいて、
前記絶縁層の表面に設けた第２配線層と、前記絶縁層に前記パワー半導体チップと前記第２配線層を接続したマイクロ接続とを設けたことを特徴とするパワーモジュール。 - 前記第２配線層の表面に設けた第２絶縁層と、前記第２絶縁層の表面に設けた第３配線層と、前記第２絶縁層に前記第２配線層と第３配線層とを接続したマイクロ接続とを設けたことを特徴とする請求項１記載のパワーモジュール。
- 前記マイクロ接続は、ビアホール又はスルーホールであることを特徴とする請求項１または２記載のパワーモジュール。
- 前記絶縁層は、結晶化ガラスと熱伝導性の高いセラミックスフィラーとの混合物、または高流動性のエポキシ系樹脂であることを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
- 基板の表面に配線層を設ける配線層形成工程と、前記配線層の上にはんだ層を介してヒートシンクを固定し、前記ヒートシンクの上にＩＧＢＴチップ、還流ダイオード及び整流ダイオードなどのパワー半導体チップを実装する実装工程と、前記パワー半導体チップを絶縁層にて被覆する絶縁層形成工程とからなるパワーモジュールの製造方法において、
前記配線層形成工程は、前記絶縁層の上に第２配線層を設けたものとし、前記絶縁層に前記パワー半導体チップの電極と前記第２配線層との間に導通部を形成するマイクロ接続工程を設けたことを特徴とするパワーモジュールの製造方法。 - 前記配線層形成工程は、前記第２配線層の上に第２絶縁層を設けたものとし、更にその上に第３配線層を設け、前記マイクロ接続工程は前記第２配線層と前記第３配線層との間に導通部を形成することを特徴とする請求項５記載のパワーモジュールの製造方法。
- 前記マイクロ接続工程の導通部は、ビアホール又はスルーホールとし、ホールをフォトリソグラフィまたはマイクロドリルで形成し、導電部をフォトリソグラフィ、めっき法、スクリーン印刷法の少なくとも一つにより形成することを特徴とする請求項５または６記載のパワーモジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268071A JP2004111431A (ja) | 2002-09-13 | 2002-09-13 | パワーモジュールとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268071A JP2004111431A (ja) | 2002-09-13 | 2002-09-13 | パワーモジュールとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111431A true JP2004111431A (ja) | 2004-04-08 |
Family
ID=32266398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268071A Pending JP2004111431A (ja) | 2002-09-13 | 2002-09-13 | パワーモジュールとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111431A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041183B2 (en) | 2011-07-19 | 2015-05-26 | Ut-Battelle, Llc | Power module packaging with double sided planar interconnection and heat exchangers |
| JP6033215B2 (ja) * | 2011-03-29 | 2016-11-30 | ローム株式会社 | パワーモジュール半導体装置 |
| US9922911B1 (en) | 2016-11-09 | 2018-03-20 | Hyundai Motor Company | Power module with double-sided cooling |
-
2002
- 2002-09-13 JP JP2002268071A patent/JP2004111431A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6033215B2 (ja) * | 2011-03-29 | 2016-11-30 | ローム株式会社 | パワーモジュール半導体装置 |
| US9041183B2 (en) | 2011-07-19 | 2015-05-26 | Ut-Battelle, Llc | Power module packaging with double sided planar interconnection and heat exchangers |
| US9922911B1 (en) | 2016-11-09 | 2018-03-20 | Hyundai Motor Company | Power module with double-sided cooling |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364949B2 (en) | Semiconductor device package | |
| US6324072B1 (en) | Microelectronic component of sandwich construction | |
| JP4037589B2 (ja) | 樹脂封止形電力用半導体装置 | |
| CN100417310C (zh) | 具有散热元件的印刷电路板,其制作方法和包含它的器件 | |
| US11903132B2 (en) | Power electronic assembly having a laminate inlay and method of producing the power electronic assembly | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| KR20090104478A (ko) | 복합 반도체 패키지 및 그 제조방법 | |
| JP3448159B2 (ja) | 電力用半導体装置 | |
| CN111508912A (zh) | 功率覆盖结构及其制作方法 | |
| EP1796163B1 (en) | Semiconductor device and electronic control unit using the same | |
| US20050218505A1 (en) | Multi-substrate circuit assembly | |
| JP3994381B2 (ja) | パワーモジュール | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| CN119008575A (zh) | 半导体封装件及其制造方法 | |
| TWI459512B (zh) | 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組 | |
| JPH05211256A (ja) | 半導体装置 | |
| JPH06291246A (ja) | マルチチップ半導体装置 | |
| JPH09213877A (ja) | マルチチップモジュール半導体装置 | |
| KR102900755B1 (ko) | 전력 반도체 모듈 및 그 제조방법 | |
| JPS6211014Y2 (ja) | ||
| JP3506788B2 (ja) | 半導体パッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH03204996A (ja) | 金属ベース多層回路基板 | |
| JPH0823049A (ja) | 半導体パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070725 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071116 |