JP2004111865A - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004111865A JP2004111865A JP2002275882A JP2002275882A JP2004111865A JP 2004111865 A JP2004111865 A JP 2004111865A JP 2002275882 A JP2002275882 A JP 2002275882A JP 2002275882 A JP2002275882 A JP 2002275882A JP 2004111865 A JP2004111865 A JP 2004111865A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- gan
- temperature
- semiconductor substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 12
- 150000004820 halides Chemical class 0.000 claims description 6
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 13
- 230000000694 effects Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 abstract description 5
- 229910052736 halogen Inorganic materials 0.000 abstract description 5
- 150000002367 halogens Chemical class 0.000 abstract description 5
- 239000013078 crystal Substances 0.000 description 11
- 239000010408 film Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
【課題】十分な格子緩和効果を得ることができる半導体基板を提供する。
【解決手段】エピタキシャルウェハ１００は、ＧａＡｓ（１１１）Ａ面の基板１上に、厚さ５０ｎｍのＧａＮから成るバッファ層２、厚さ２５μｍのＧａＮから成るエピタキシャル層３、厚さ５０ｎｍのＧａＮから成るバッファ層４、及び厚さ２５μｍのＧａＮから成るエピタキシャル層５がこの順に、Ｇａ、ＨＣｌ及びＮＨ３ガスを用いたハロゲン系ＣＶＤ法によって積層されたものである。
【選択図】 図１
【解決手段】エピタキシャルウェハ１００は、ＧａＡｓ（１１１）Ａ面の基板１上に、厚さ５０ｎｍのＧａＮから成るバッファ層２、厚さ２５μｍのＧａＮから成るエピタキシャル層３、厚さ５０ｎｍのＧａＮから成るバッファ層４、及び厚さ２５μｍのＧａＮから成るエピタキシャル層５がこの順に、Ｇａ、ＨＣｌ及びＮＨ３ガスを用いたハロゲン系ＣＶＤ法によって積層されたものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板及びその製造方法に関し、詳しくは、半導体レーザ素子や青色レーザダイオード等の発光素子を形成するのに好適なエピタキシャルウェハ等の半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、カラーディスプレイや光デイスク用途として青色ＬＥＤやレーザのニーズが高まっており、かかる青色或いは紫外領域の波長光を放出する材料としてＧａＮ系材料が脚光を浴びている。このようなＧａＮ系のエピタキシャル膜を形成する基板としては、形成すべきエピタキシャル膜と格子整合するＧａＮ基板を用いることが望ましいが、このようなＧａＮ基板の製作は非常に困難である。そこで、一般には、格子定数がＧａＮ系エピタキシャル膜と比較的近いサファイヤ基板が用いられている。また、この格子のずれを緩和するために、通常、低温成長されたＧａＮ又はＡｌＮから成るバッファ層が用いられている。
【０００３】
また、従来のＧａＮ系エピタキシャル結晶については、単一（シングル）の低温バッファ層が形成され格子ずれによる転位の抑制が図られており、その低温ＧａＮバッファ層の効果についての報告もある（例えば、非特許文献１参照）。ただし、このような低温バッファ層による格子ずれ緩和法は、格子ずれに起因して発生する転位の抑制が十分でなく、例えば青色レーザ素子を作製した場合にその信頼性に問題があった。
【０００４】
そこで、かかる不都合を解消すべく、格子不整合による転位発生を更に抑制する技術が種々試みられており、その一つとして、有機金属気相成長法（ＭＯ−ＣＶＤ法）を用いて低温バッファ層を２段（ダブル）構成とする手法が報告されている（例えば、非特許文献２参照。）。
【０００５】
【非特許文献１】
Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７１ （１９９２） ５５４３
【非特許文献２】
Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ． ３７ （１９９８） ｐｐ． Ｌ３１６−Ｌ３１８
【０００６】
【発明が解決しようとする課題】
しかし、このような手法を用いて形成したＧａＮから成る２段構成の低温バッファ層上にＧａＮ系エピタキシャル膜を成長させると、十分な膜厚を有するエピタキシャル層を成長させることができない傾向にある。例えば、上記非特許文献２によるバッファ層及びエピタキシャル層の厚みは、それぞれ２０ｎｍ及び僅か１μｍである。こうなると、エピタキシャル層の非常に薄い膜厚のため十分な格子緩和効果を得ることができないという大きな問題があった。このようにエピタキシャル膜の成長が促進されないのは、低温バッファ層をＭＯ−ＣＶＤ法で形成している点にあると考えられる。
【０００７】
そこで、本発明はかかる事情に鑑みてなされたものであり、十分な格子緩和効果を得ることができ、信頼性の高い発光素子を得ることが可能な半導体基板及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するたの手段】
上記課題を解決するために、本発明による半導体基板は、化合物半導体から成る基板と、その基板上に形成された主としてＧａＮから成る第１バッファ層と、第１バッファ層上に形成されたＧａＮを含んで成る第１エピタキシャル層と、第１エピタキシャル層上に形成された主としてＧａＮから成る第２バッファ層と、第２バッファ層上に形成されたＧａＮを含んで成る第２エピタキシャル層とを備えており、第１バッファ層及び第２バッファ層が、ハロゲン化物を含む反応系を用いた気相成長法により形成されたものであることを特徴とする。
【０００９】
このような構成の半導体基板では、ハロゲン化物を含む反応系を用いたＣＶＤ法、すなわち、ハロゲン系ＣＶＤ法を用いることにより、ＭＯ−ＣＶＤ法に比して各層の成長速度を高めることができる。具体的には、ハロゲン系ＣＶＤ法による成膜速度は、ＭＯ−ＣＶＤ法の約１０程度である。本発明者は、このように形成された第１及び第２バッファ層上の第１及び第２エピタキシャル層の厚さが従来に比して格段に増大できることを確認した。これが第１及び第２バッファ層を高い成膜速度で形成せしめたことのみに起因するのか、或いは第１及び第２エピタキシャル層の成膜速度の増大も関連するのかといった詳細なメカニズムについては未だ不明な点があるが、成膜速度の増大に加えて、ハロゲン系ＣＶＤ法で形成したバッファ層とエピタキシャル層の被着性、その膜厚の影響、ニュークリエーションの有無といった他の要因も複雑に関連している可能性も否定できない。
【００１０】
また、ハロゲン系ＣＶＤ法の具体例としては、ＩＩＩ族原料としての金属ＧａとＨＣｌ及びＶ族原料としてのＮＨ３を用いるハイドライドＣＶＤ法、ＩＩＩ族原料としてのＧａを含む有機金属（例えば、トリメチルガリウム；（ＣＨ３）３Ｇａ又はトリエチルガリウム；（Ｃ２Ｈ５）３Ｇａ）とＨＣｌ及びＶ族原料としてのＮＨ３を用いるハロゲン系ＣＶＤ法等が挙げられる。
【００１１】
具体的には、基板の面方位が（１１１）Ａ面であると好ましい。また、より具体的には、基板がＩＩＩ−Ｖ族化合物半導体から成ると好適であり、特に、ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰであると有用である。
【００１２】
また、第１バッファ層の厚さが１０〜１００ｎｍであり、且つ第２バッファ層の厚さが５〜７０ｎｍであると一層好ましい。第１バッファ層の厚さが１０ｎｍ未満であると、第１エピタキシャル層を形成するための昇温中に第１バッファ層が部分的に途切れてしまう傾向にあり、こうなるとその上に形成される第１エピタキシャル層が剥離するおそれがある。一方、第１バッファ層の厚さが１００ｎｍを超えると、平坦性が要求されるい第１バッファ層の成長時に核成長（ニュークリエーション）が生じてしまう傾向にあり、この核を中心として第１エピタキシャル層がピラミッド状に成長する傾向にあり好ましくない。
【００１３】
そして、十分な格子緩和効果を発現させる観点より、第１又は第２エピタキシャル層の厚さが２０〜１０００μｍであることが望ましい。
【００１４】
また、本発明による半導体基板の製造方法は、本発明の半導体基板を有効に製造するための方法であって、（ａ）第１の温度に加熱された環境下で、化合物半導体から成る基板上にハロゲン化物を含む第１のガス、Ｇａを含む第２のガス、及びＮＨ３を含む第３のガスを供給し、主としてＧａＮから成る第１バッファ層を形成するステップと、（ｂ）第１の温度よりも高い第２の温度に加熱された環境下で、第１〜第３のガスを供給し、第１バッファ層上にＧａＮを含有して成る第１エピタキシャル層を形成するステップと、（ｃ）第１の温度に加熱された環境下で、第１〜第３のガスを供給し、第１エピタキシャル層上に主としてＧａＮから成る第２バッファ層を形成するステップと、（ｄ）第２の温度に加熱された環境下で、第１〜第３のガスを供給し、第２バッファ層上にＧａＮを含有して成る第２エピタキシャル層を形成するステップとを備える。
【００１５】
この場合、第１の温度を３００〜７００℃の範囲内の温度とし、且つ、第２の温度を７５０℃以上とすると好適である。この第１バッファ層を形成するときの第１の温度（成膜温度）が３００℃未満であると、主としてＧａＮから成る第１バッファ層が十分に成長しない傾向にある。一方、第１の温度が７００℃を超えると、基板への入熱量が増大し、サーマルバジェットが悪化して第１バッファ層が熱ダメージを受けてしまい、こうなるとその上に形成される第１エピタキシャル層が剥離するおそれがある。
【００１６】
具体的には、第１のガスとしてＨＣｌガスを用いると好ましく、より具体的には、基板として面方位が（１１１）Ａ面であるものを用い、更に具体的には、基板としてＩＩＩ−Ｖ族化合物半導体から成るものを用いると好適であり、特に、ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰのものを用いると有用である。
【００１７】
またさらに、第１バッファ層の成膜厚さが１０〜１００ｎｍとなるように、第２バッファ層の厚さが５〜７０ｎｍとなるように、且つ、第１又は第２エピタキシャル層の厚さが２０〜１０００μｍとなるように、各ステップにおけるプロセス条件を調整することが望ましい。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限られるものではない。
【００１９】
図１は、本発明による半導体基板の好適な一実施形態を示す模式断面図である。エピタキシャルウェハ１００（半導体基板）は、ＧａＡｓ（１１１）Ａ面の基板１上に、厚さ５０ｎｍのＧａＮから成るバッファ層２（第１バッファ層）、厚さ２５μｍのＧａＮから成るエピタキシャル層３（第１エピタキシャル層）、厚さ５０ｎｍのＧａＮから成るバッファ層４（第２バッファ層）、及び厚さ２５μｍのＧａＮから成るエピタキシャル層５（第２エピタキシャル層）がこの順に積層された２段構造のものである。
【００２０】
このように構成されるエピタキシャルウェハ１００は、例えば以下に示す方法で製造することができる。なお、ここでは、図２に示すＣＶＤ装置２０を成膜装置として用いた。図２は、当該ＣＶＤ装置２０の構成を示す概略図である。ＣＶＤ装置２０は、第１ガス導入口２１と第２ガス導入口２２と排気口２３とが設けられた石英製の反応チャンバ２４と、この反応チャンバ２４の外部から反応チャンバ２４内全体を加熱するための抵抗加熱ヒーター２５とを備えている。また、反応チャンバ２４の内部における第１ガス導入口２１に対応する位置には、ガリウムメタル２６が設置されるソースボート２７が装着されている。
【００２１】
このようなＣＶＤ装置２０を用い、まず、反応チャンバ２４内の所定位置に基板１を載置する。次に、抵抗加熱ヒーター２５により外部から反応チャンバ２４内全体を加熱して、基板１を５００℃に保持した状態で、第１ガス導入口２１からＨＣｌを供給する。これにより、ＨＣｌが約８００℃に加熱されたソースボート２７内に設置されたＧａと化学反応を生じてＩＩＩ族ガスが発生し、そのＩＩＩ族ガスが基板１上に供給される。
【００２２】
一方、第２ガス導入口２２からＶ族原料としてのＮＨ３ガスを導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、基板１上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してバッファ層２を形成する。
【００２３】
次に、バッファ層２が形成された基板１の温度が８００℃となるように、抵抗加熱ヒーター２５により反応チャンバ２４内全体を昇温した後、ＨＣｌ及びＮＨ３をバッファ層２上に導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、バッファ層２上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してエピタキシャル層３を形成する。この時点で、エピタキシャル層３の観察及び評価を行ったところ、エピタキシャル層３は平坦性に極めて優れており、格子のズレが緩和されていることが確認された。
【００２４】
次いで、バッファ層２が形成された基板１の温度が再び５００℃となるように、抵抗加熱ヒーター２５の温度調節を行って反応チャンバ２４内全体を降温した後、ＨＣｌ及びＮＨ３をバッファ層２上に導入し、バッファ層２を形成したのと同様にして、エピタキシャル層３上にバッファ層４を形成する。さらにその後、抵抗加熱ヒーター２５の温度調節を行って反応チャンバ２４内全体を再び昇温し、バッファ層４が形成された基板１の温度が８００℃となるようにし、上述したエピタキシャル層３を形成したのと同様にして、バッファ層４上にエピタキシャル層５を形成する。
【００２５】
また、他の方法として、反応チャンバ２４内にソースボート２７を設置せず、第１ガス導入口２１からＴＥＧ又はＴＭＧとＨＣｌとを導入し、それらを化学反応させる有機金属ハライド系ＣＶＤ法を用いてもよい。
【００２６】
図３は、この場合に用いられるＣＶＤ装置３０の構成を示す概略図である。ＣＶＤ装置３０は、第１ガス導入口３１と第２ガス導入口３２と排気口３３とが設けられた石英製の反応チャンバ３４と、この反応チャンバ３４の外部から反応チャンバ３４内全体を加熱するための抵抗加熱ヒーター３５とを備えており、ソースボート２７を有しないこと以外は、ＣＶＤ装置２０と同様の構成を有する。
【００２７】
この場合、まず、反応チャンバ３４内所定位置に基板１を載置する。次に、抵抗加熱ヒーター３５により外部から反応チャンバ３４内全体を加熱して、基板１を５００℃に保持した状態で、第１ガス導入口３１からＴＥＧ又はＴＭＧとＨＣｌを供給すると共に、第２ガス導入口３２からＶ族原料としてのＮＨ３ガスを導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、基板１上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してバッファ層２を形成する。
【００２８】
次に、バッファ層２が形成された基板１の温度が８００℃となるように、抵抗加熱ヒーター３５により反応チャンバ３４内全体を昇温した後、ＴＥＧ又はＴＭＧとＨＣｌ、及びＮＨ３をバッファ層２上に導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、バッファ層２上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してエピタキシャル層３を形成する。この時点で、エピタキシャル層３の観察及び評価を行ったところ、エピタキシャル層３は平坦性に極めて優れており、格子のズレが緩和されていることが確認された。
【００２９】
次いで、バッファ層２が形成された基板１の温度が再び５００℃となるように、抵抗加熱ヒーター３５の温度調節を行って反応チャンバ３４内全体を降温した後、ＴＥＧ又はＴＭＧとＨＣｌ、及びＮＨ３をバッファ層２上に導入し、上述したバッファ層２を形成したのと同様にして、エピタキシャル層３上にバッファ層４を形成する。さらにその後、抵抗加熱ヒーター３５の温度調節を行って反応チャンバ３４内全体を再び昇温し、バッファ層４が形成された基板１の温度が８００℃となるようにし、上述したエピタキシャル層３を形成したのと同様にして、バッファ層４上にエピタキシャル層５を形成する。
【００３０】
ここで、このようにして得たエピタキシャル層３，５の光学特性を評価すべく、エピタキシャルウェハ１００に対してフォトルミネッセンス（ＰＬ）法を実施した。比較のため同様な方法で形成したバッファ層２とエピタキシャル層３のみを有する１段構造のエピタキシャルウェハについても同様の測定を実施した。なお、測定は室温で行った。
【００３１】
図４は、エピタキシャルウェハの発光スペクトルを示すグラフである。同図の横軸はエピタキシャルウェハからの発光波長を示し、縦軸はその発光強度を示す。図中、曲線Ｌ１，Ｌ２は、それぞれエピタキシャルウェハ１００及び比較例のエピタキシャルウェハの発光スペクトルを示す。また、波長３６０ｎｍ付近に存在するピークはバンド端からの発光に相当する。また、波長５７０ｎｍ付近に存在するピークは、一般に‘イエロピーク’と呼ばれるものであり、結晶のストイキオメトリのズレに起因するピークと目されており、この強度が低い程、良好な結晶が形成されていることを示唆するものである。
【００３２】
これらの結果より、本発明の２段構造を有するエピタキシャルウェハ１００は、比較例のウェハに比して波長３６０ｎｍ付近のバンド端発光の強度が強く、より良好な結晶品質を有することが確認された。また、本発明の２段構造を有するエピタキシャルウェハ１００は、比較例のウェハに比して波長５７０ｎｍ付近の‘イエロピーク’強度が低く、このことからも１段構造を有する比較例のウェハ比して結晶品質が著しく改善されていることが判明した。
【００３３】
さらに、バッファ層２，４及びエピタキシャル層３，５の転位状態を評価すべく、エピタキシャルウェハ１００の結晶断面のＴＥＭ観察を実施した。図５は、エピタキシャルウェハ１００における第２層目であるバッファ層４近傍の断面ＴＥＭ写真を示す。これより、線状の転位がバッファ層２，４により低減されていることが判明した。
【００３４】
【発明の効果】
以上説明したように、本発明の半導体基板及びその製造方法によれば、ハロゲン化物を含む反応系を用いたＣＶＤ法によってバッファ層及びエピタキシャル層の交互積層による２段構造が形成されて成るので、エピタキシャル層の転位を抑制して十分な格子緩和効果を得ることができる。また、このような本発明の半導体基板を用いることにより、良質のＧａＮ結晶層を形成でき、その結果、信頼性に優れた半導体レーザ素子や青色レーザダイオード等の発光素子を得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体基板の好適な一実施形態を示す模式断面図である。
【図２】ＣＶＤ装置２０の構成を示す概略図である。
【図３】ＣＶＤ装置３０の構成を示す概略図である。
【図４】エピタキシャルウェハの発光スペクトルを示すグラフである。
【図５】エピタキシャルウェハ１００におけるバッファ層４近傍の断面ＴＥＭ写真を示す。
【符号の説明】
１…基板、２…バッファ層（第１バッファ層）、３…エピタキシャル層（第１エピタキシャル層）、４…バッファ層（第２バッファ層）、５…エピタキシャル層（第２エピタキシャル層）、２０，３０…ＣＶＤ装置、２４，３４…反応チャンバ、１００…エピタキシャルウェハ（半導体基板）。
【発明の属する技術分野】
本発明は、半導体基板及びその製造方法に関し、詳しくは、半導体レーザ素子や青色レーザダイオード等の発光素子を形成するのに好適なエピタキシャルウェハ等の半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、カラーディスプレイや光デイスク用途として青色ＬＥＤやレーザのニーズが高まっており、かかる青色或いは紫外領域の波長光を放出する材料としてＧａＮ系材料が脚光を浴びている。このようなＧａＮ系のエピタキシャル膜を形成する基板としては、形成すべきエピタキシャル膜と格子整合するＧａＮ基板を用いることが望ましいが、このようなＧａＮ基板の製作は非常に困難である。そこで、一般には、格子定数がＧａＮ系エピタキシャル膜と比較的近いサファイヤ基板が用いられている。また、この格子のずれを緩和するために、通常、低温成長されたＧａＮ又はＡｌＮから成るバッファ層が用いられている。
【０００３】
また、従来のＧａＮ系エピタキシャル結晶については、単一（シングル）の低温バッファ層が形成され格子ずれによる転位の抑制が図られており、その低温ＧａＮバッファ層の効果についての報告もある（例えば、非特許文献１参照）。ただし、このような低温バッファ層による格子ずれ緩和法は、格子ずれに起因して発生する転位の抑制が十分でなく、例えば青色レーザ素子を作製した場合にその信頼性に問題があった。
【０００４】
そこで、かかる不都合を解消すべく、格子不整合による転位発生を更に抑制する技術が種々試みられており、その一つとして、有機金属気相成長法（ＭＯ−ＣＶＤ法）を用いて低温バッファ層を２段（ダブル）構成とする手法が報告されている（例えば、非特許文献２参照。）。
【０００５】
【非特許文献１】
Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ７１ （１９９２） ５５４３
【非特許文献２】
Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． Ｖｏｌ． ３７ （１９９８） ｐｐ． Ｌ３１６−Ｌ３１８
【０００６】
【発明が解決しようとする課題】
しかし、このような手法を用いて形成したＧａＮから成る２段構成の低温バッファ層上にＧａＮ系エピタキシャル膜を成長させると、十分な膜厚を有するエピタキシャル層を成長させることができない傾向にある。例えば、上記非特許文献２によるバッファ層及びエピタキシャル層の厚みは、それぞれ２０ｎｍ及び僅か１μｍである。こうなると、エピタキシャル層の非常に薄い膜厚のため十分な格子緩和効果を得ることができないという大きな問題があった。このようにエピタキシャル膜の成長が促進されないのは、低温バッファ層をＭＯ−ＣＶＤ法で形成している点にあると考えられる。
【０００７】
そこで、本発明はかかる事情に鑑みてなされたものであり、十分な格子緩和効果を得ることができ、信頼性の高い発光素子を得ることが可能な半導体基板及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するたの手段】
上記課題を解決するために、本発明による半導体基板は、化合物半導体から成る基板と、その基板上に形成された主としてＧａＮから成る第１バッファ層と、第１バッファ層上に形成されたＧａＮを含んで成る第１エピタキシャル層と、第１エピタキシャル層上に形成された主としてＧａＮから成る第２バッファ層と、第２バッファ層上に形成されたＧａＮを含んで成る第２エピタキシャル層とを備えており、第１バッファ層及び第２バッファ層が、ハロゲン化物を含む反応系を用いた気相成長法により形成されたものであることを特徴とする。
【０００９】
このような構成の半導体基板では、ハロゲン化物を含む反応系を用いたＣＶＤ法、すなわち、ハロゲン系ＣＶＤ法を用いることにより、ＭＯ−ＣＶＤ法に比して各層の成長速度を高めることができる。具体的には、ハロゲン系ＣＶＤ法による成膜速度は、ＭＯ−ＣＶＤ法の約１０程度である。本発明者は、このように形成された第１及び第２バッファ層上の第１及び第２エピタキシャル層の厚さが従来に比して格段に増大できることを確認した。これが第１及び第２バッファ層を高い成膜速度で形成せしめたことのみに起因するのか、或いは第１及び第２エピタキシャル層の成膜速度の増大も関連するのかといった詳細なメカニズムについては未だ不明な点があるが、成膜速度の増大に加えて、ハロゲン系ＣＶＤ法で形成したバッファ層とエピタキシャル層の被着性、その膜厚の影響、ニュークリエーションの有無といった他の要因も複雑に関連している可能性も否定できない。
【００１０】
また、ハロゲン系ＣＶＤ法の具体例としては、ＩＩＩ族原料としての金属ＧａとＨＣｌ及びＶ族原料としてのＮＨ３を用いるハイドライドＣＶＤ法、ＩＩＩ族原料としてのＧａを含む有機金属（例えば、トリメチルガリウム；（ＣＨ３）３Ｇａ又はトリエチルガリウム；（Ｃ２Ｈ５）３Ｇａ）とＨＣｌ及びＶ族原料としてのＮＨ３を用いるハロゲン系ＣＶＤ法等が挙げられる。
【００１１】
具体的には、基板の面方位が（１１１）Ａ面であると好ましい。また、より具体的には、基板がＩＩＩ−Ｖ族化合物半導体から成ると好適であり、特に、ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰであると有用である。
【００１２】
また、第１バッファ層の厚さが１０〜１００ｎｍであり、且つ第２バッファ層の厚さが５〜７０ｎｍであると一層好ましい。第１バッファ層の厚さが１０ｎｍ未満であると、第１エピタキシャル層を形成するための昇温中に第１バッファ層が部分的に途切れてしまう傾向にあり、こうなるとその上に形成される第１エピタキシャル層が剥離するおそれがある。一方、第１バッファ層の厚さが１００ｎｍを超えると、平坦性が要求されるい第１バッファ層の成長時に核成長（ニュークリエーション）が生じてしまう傾向にあり、この核を中心として第１エピタキシャル層がピラミッド状に成長する傾向にあり好ましくない。
【００１３】
そして、十分な格子緩和効果を発現させる観点より、第１又は第２エピタキシャル層の厚さが２０〜１０００μｍであることが望ましい。
【００１４】
また、本発明による半導体基板の製造方法は、本発明の半導体基板を有効に製造するための方法であって、（ａ）第１の温度に加熱された環境下で、化合物半導体から成る基板上にハロゲン化物を含む第１のガス、Ｇａを含む第２のガス、及びＮＨ３を含む第３のガスを供給し、主としてＧａＮから成る第１バッファ層を形成するステップと、（ｂ）第１の温度よりも高い第２の温度に加熱された環境下で、第１〜第３のガスを供給し、第１バッファ層上にＧａＮを含有して成る第１エピタキシャル層を形成するステップと、（ｃ）第１の温度に加熱された環境下で、第１〜第３のガスを供給し、第１エピタキシャル層上に主としてＧａＮから成る第２バッファ層を形成するステップと、（ｄ）第２の温度に加熱された環境下で、第１〜第３のガスを供給し、第２バッファ層上にＧａＮを含有して成る第２エピタキシャル層を形成するステップとを備える。
【００１５】
この場合、第１の温度を３００〜７００℃の範囲内の温度とし、且つ、第２の温度を７５０℃以上とすると好適である。この第１バッファ層を形成するときの第１の温度（成膜温度）が３００℃未満であると、主としてＧａＮから成る第１バッファ層が十分に成長しない傾向にある。一方、第１の温度が７００℃を超えると、基板への入熱量が増大し、サーマルバジェットが悪化して第１バッファ層が熱ダメージを受けてしまい、こうなるとその上に形成される第１エピタキシャル層が剥離するおそれがある。
【００１６】
具体的には、第１のガスとしてＨＣｌガスを用いると好ましく、より具体的には、基板として面方位が（１１１）Ａ面であるものを用い、更に具体的には、基板としてＩＩＩ−Ｖ族化合物半導体から成るものを用いると好適であり、特に、ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰのものを用いると有用である。
【００１７】
またさらに、第１バッファ層の成膜厚さが１０〜１００ｎｍとなるように、第２バッファ層の厚さが５〜７０ｎｍとなるように、且つ、第１又は第２エピタキシャル層の厚さが２０〜１０００μｍとなるように、各ステップにおけるプロセス条件を調整することが望ましい。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限られるものではない。
【００１９】
図１は、本発明による半導体基板の好適な一実施形態を示す模式断面図である。エピタキシャルウェハ１００（半導体基板）は、ＧａＡｓ（１１１）Ａ面の基板１上に、厚さ５０ｎｍのＧａＮから成るバッファ層２（第１バッファ層）、厚さ２５μｍのＧａＮから成るエピタキシャル層３（第１エピタキシャル層）、厚さ５０ｎｍのＧａＮから成るバッファ層４（第２バッファ層）、及び厚さ２５μｍのＧａＮから成るエピタキシャル層５（第２エピタキシャル層）がこの順に積層された２段構造のものである。
【００２０】
このように構成されるエピタキシャルウェハ１００は、例えば以下に示す方法で製造することができる。なお、ここでは、図２に示すＣＶＤ装置２０を成膜装置として用いた。図２は、当該ＣＶＤ装置２０の構成を示す概略図である。ＣＶＤ装置２０は、第１ガス導入口２１と第２ガス導入口２２と排気口２３とが設けられた石英製の反応チャンバ２４と、この反応チャンバ２４の外部から反応チャンバ２４内全体を加熱するための抵抗加熱ヒーター２５とを備えている。また、反応チャンバ２４の内部における第１ガス導入口２１に対応する位置には、ガリウムメタル２６が設置されるソースボート２７が装着されている。
【００２１】
このようなＣＶＤ装置２０を用い、まず、反応チャンバ２４内の所定位置に基板１を載置する。次に、抵抗加熱ヒーター２５により外部から反応チャンバ２４内全体を加熱して、基板１を５００℃に保持した状態で、第１ガス導入口２１からＨＣｌを供給する。これにより、ＨＣｌが約８００℃に加熱されたソースボート２７内に設置されたＧａと化学反応を生じてＩＩＩ族ガスが発生し、そのＩＩＩ族ガスが基板１上に供給される。
【００２２】
一方、第２ガス導入口２２からＶ族原料としてのＮＨ３ガスを導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、基板１上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してバッファ層２を形成する。
【００２３】
次に、バッファ層２が形成された基板１の温度が８００℃となるように、抵抗加熱ヒーター２５により反応チャンバ２４内全体を昇温した後、ＨＣｌ及びＮＨ３をバッファ層２上に導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、バッファ層２上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してエピタキシャル層３を形成する。この時点で、エピタキシャル層３の観察及び評価を行ったところ、エピタキシャル層３は平坦性に極めて優れており、格子のズレが緩和されていることが確認された。
【００２４】
次いで、バッファ層２が形成された基板１の温度が再び５００℃となるように、抵抗加熱ヒーター２５の温度調節を行って反応チャンバ２４内全体を降温した後、ＨＣｌ及びＮＨ３をバッファ層２上に導入し、バッファ層２を形成したのと同様にして、エピタキシャル層３上にバッファ層４を形成する。さらにその後、抵抗加熱ヒーター２５の温度調節を行って反応チャンバ２４内全体を再び昇温し、バッファ層４が形成された基板１の温度が８００℃となるようにし、上述したエピタキシャル層３を形成したのと同様にして、バッファ層４上にエピタキシャル層５を形成する。
【００２５】
また、他の方法として、反応チャンバ２４内にソースボート２７を設置せず、第１ガス導入口２１からＴＥＧ又はＴＭＧとＨＣｌとを導入し、それらを化学反応させる有機金属ハライド系ＣＶＤ法を用いてもよい。
【００２６】
図３は、この場合に用いられるＣＶＤ装置３０の構成を示す概略図である。ＣＶＤ装置３０は、第１ガス導入口３１と第２ガス導入口３２と排気口３３とが設けられた石英製の反応チャンバ３４と、この反応チャンバ３４の外部から反応チャンバ３４内全体を加熱するための抵抗加熱ヒーター３５とを備えており、ソースボート２７を有しないこと以外は、ＣＶＤ装置２０と同様の構成を有する。
【００２７】
この場合、まず、反応チャンバ３４内所定位置に基板１を載置する。次に、抵抗加熱ヒーター３５により外部から反応チャンバ３４内全体を加熱して、基板１を５００℃に保持した状態で、第１ガス導入口３１からＴＥＧ又はＴＭＧとＨＣｌを供給すると共に、第２ガス導入口３２からＶ族原料としてのＮＨ３ガスを導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、基板１上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してバッファ層２を形成する。
【００２８】
次に、バッファ層２が形成された基板１の温度が８００℃となるように、抵抗加熱ヒーター３５により反応チャンバ３４内全体を昇温した後、ＴＥＧ又はＴＭＧとＨＣｌ、及びＮＨ３をバッファ層２上に導入する。なお、このときの原料ガスのＶ族／ＩＩＩ族比は例えば２００とする。これにより、バッファ層２上にＧａＮ結晶をエピタキシャル成長させ、所定時間成膜してエピタキシャル層３を形成する。この時点で、エピタキシャル層３の観察及び評価を行ったところ、エピタキシャル層３は平坦性に極めて優れており、格子のズレが緩和されていることが確認された。
【００２９】
次いで、バッファ層２が形成された基板１の温度が再び５００℃となるように、抵抗加熱ヒーター３５の温度調節を行って反応チャンバ３４内全体を降温した後、ＴＥＧ又はＴＭＧとＨＣｌ、及びＮＨ３をバッファ層２上に導入し、上述したバッファ層２を形成したのと同様にして、エピタキシャル層３上にバッファ層４を形成する。さらにその後、抵抗加熱ヒーター３５の温度調節を行って反応チャンバ３４内全体を再び昇温し、バッファ層４が形成された基板１の温度が８００℃となるようにし、上述したエピタキシャル層３を形成したのと同様にして、バッファ層４上にエピタキシャル層５を形成する。
【００３０】
ここで、このようにして得たエピタキシャル層３，５の光学特性を評価すべく、エピタキシャルウェハ１００に対してフォトルミネッセンス（ＰＬ）法を実施した。比較のため同様な方法で形成したバッファ層２とエピタキシャル層３のみを有する１段構造のエピタキシャルウェハについても同様の測定を実施した。なお、測定は室温で行った。
【００３１】
図４は、エピタキシャルウェハの発光スペクトルを示すグラフである。同図の横軸はエピタキシャルウェハからの発光波長を示し、縦軸はその発光強度を示す。図中、曲線Ｌ１，Ｌ２は、それぞれエピタキシャルウェハ１００及び比較例のエピタキシャルウェハの発光スペクトルを示す。また、波長３６０ｎｍ付近に存在するピークはバンド端からの発光に相当する。また、波長５７０ｎｍ付近に存在するピークは、一般に‘イエロピーク’と呼ばれるものであり、結晶のストイキオメトリのズレに起因するピークと目されており、この強度が低い程、良好な結晶が形成されていることを示唆するものである。
【００３２】
これらの結果より、本発明の２段構造を有するエピタキシャルウェハ１００は、比較例のウェハに比して波長３６０ｎｍ付近のバンド端発光の強度が強く、より良好な結晶品質を有することが確認された。また、本発明の２段構造を有するエピタキシャルウェハ１００は、比較例のウェハに比して波長５７０ｎｍ付近の‘イエロピーク’強度が低く、このことからも１段構造を有する比較例のウェハ比して結晶品質が著しく改善されていることが判明した。
【００３３】
さらに、バッファ層２，４及びエピタキシャル層３，５の転位状態を評価すべく、エピタキシャルウェハ１００の結晶断面のＴＥＭ観察を実施した。図５は、エピタキシャルウェハ１００における第２層目であるバッファ層４近傍の断面ＴＥＭ写真を示す。これより、線状の転位がバッファ層２，４により低減されていることが判明した。
【００３４】
【発明の効果】
以上説明したように、本発明の半導体基板及びその製造方法によれば、ハロゲン化物を含む反応系を用いたＣＶＤ法によってバッファ層及びエピタキシャル層の交互積層による２段構造が形成されて成るので、エピタキシャル層の転位を抑制して十分な格子緩和効果を得ることができる。また、このような本発明の半導体基板を用いることにより、良質のＧａＮ結晶層を形成でき、その結果、信頼性に優れた半導体レーザ素子や青色レーザダイオード等の発光素子を得ることができる。
【図面の簡単な説明】
【図１】本発明による半導体基板の好適な一実施形態を示す模式断面図である。
【図２】ＣＶＤ装置２０の構成を示す概略図である。
【図３】ＣＶＤ装置３０の構成を示す概略図である。
【図４】エピタキシャルウェハの発光スペクトルを示すグラフである。
【図５】エピタキシャルウェハ１００におけるバッファ層４近傍の断面ＴＥＭ写真を示す。
【符号の説明】
１…基板、２…バッファ層（第１バッファ層）、３…エピタキシャル層（第１エピタキシャル層）、４…バッファ層（第２バッファ層）、５…エピタキシャル層（第２エピタキシャル層）、２０，３０…ＣＶＤ装置、２４，３４…反応チャンバ、１００…エピタキシャルウェハ（半導体基板）。
Claims (13)
- 化合物半導体から成る基板と、
前記基板上に形成された主としてＧａＮから成る第１バッファ層と、
前記第１バッファ層上に形成されたＧａＮを含んで成る第１エピタキシャル層と、
前記第１エピタキシャル層上に形成された主としてＧａＮから成る第２バッファ層と、
前記第２バッファ層上に形成されたＧａＮを含んで成る第２エピタキシャル層と、を備えており、
前記第１バッファ層及び第２バッファ層が、ハロゲン化物を含む反応系を用いた気相成長法により形成されたものである半導体基板。 - 前記基板の面方位が（１１１）Ａ面である請求項１記載の半導体基板。
- 前記基板がＩＩＩ−Ｖ族化合物半導体から成る請求項１又は２に記載の半導体基板。
- 前記ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰである請求項３記載の半導体基板。
- 前記第１バッファ層の厚さが１０〜１００ｎｍであり、且つ前記第２バッファ層の厚さが５〜７０ｎｍである請求項１〜４のいずれか一項に記載の半導体基板。
- 前記第１又は第２エピタキシャル層の厚さが２０〜１０００μｍである請求項１〜５のいずれか一項に記載の半導体基板。
- 第１の温度に加熱された環境下で、化合物半導体から成る基板上にハロゲン化物を含む第１のガス、Ｇａを含む第２のガス、及びＮＨ３を含む第３のガスを供給し、主としてＧａＮから成る第１バッファ層を形成するステップと、
前記第１の温度よりも高い第２の温度に加熱された環境下で、前記第１〜第３のガスを供給し、前記第１バッファ層上にＧａＮを含有して成る第１エピタキシャル層を形成するステップと、
前記第１の温度に加熱された環境下で、前記第１〜第３のガスを供給し、前記第１エピタキシャル層上に主としてＧａＮから成る第２バッファ層を形成するステップと、
前記第２の温度に加熱された環境下で、前記第１〜第３のガスを供給し、前記第２バッファ層上にＧａＮを含有して成る第２エピタキシャル層を形成するステップと、
を備える半導体基板の製造方法。 - 前記第１の温度を３００〜７００℃の範囲内の温度とし、且つ、前記第２の温度を７５０℃以上とする、請求項７記載の半導体基板の製造方法。
- 前記第１のガスとしてＨＣｌガスを用いる請求項７又は８に記載の半導体基板の製造方法。
- 前記基板として面方位が（１１１）Ａ面であるものを用いる請求項７〜９のいずれか一項に記載の半導体基板の製造方法。
- 前記基板としてＩＩＩ−Ｖ族化合物半導体から成るものを用いる請求項７〜１０のいずれか一項に記載の半導体基板の製造方法。
- 前記ＩＩＩ−Ｖ族化合物半導体がＧａＡｓ又はＩｎＰのものを用いる請求項１１記載の半導体基板の製造方法。
- 前記第１バッファ層の成膜厚さが１０〜１００ｎｍとなるように、前記第２バッファ層の厚さが５〜７０ｎｍとなるように、且つ、前記第１又は第２エピタキシャル層の厚さが２０〜１０００μｍとなるように、前記各ステップにおけるプロセス条件を調整する、
請求項７〜１２のいずれか一項に記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002275882A JP2004111865A (ja) | 2002-09-20 | 2002-09-20 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002275882A JP2004111865A (ja) | 2002-09-20 | 2002-09-20 | 半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004111865A true JP2004111865A (ja) | 2004-04-08 |
Family
ID=32271949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002275882A Pending JP2004111865A (ja) | 2002-09-20 | 2002-09-20 | 半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004111865A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012162196A3 (en) * | 2011-05-20 | 2013-01-24 | Applied Materials, Inc. | Methods for improved growth of group iii nitride buffer layers |
| US8853086B2 (en) | 2011-05-20 | 2014-10-07 | Applied Materials, Inc. | Methods for pretreatment of group III-nitride depositions |
| US8980002B2 (en) | 2011-05-20 | 2015-03-17 | Applied Materials, Inc. | Methods for improved growth of group III nitride semiconductor compounds |
| CN108140561A (zh) * | 2015-11-02 | 2018-06-08 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 |
-
2002
- 2002-09-20 JP JP2002275882A patent/JP2004111865A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012162196A3 (en) * | 2011-05-20 | 2013-01-24 | Applied Materials, Inc. | Methods for improved growth of group iii nitride buffer layers |
| CN103548117A (zh) * | 2011-05-20 | 2014-01-29 | 应用材料公司 | 改善的iii族氮化物缓冲层生长的方法 |
| US8778783B2 (en) | 2011-05-20 | 2014-07-15 | Applied Materials, Inc. | Methods for improved growth of group III nitride buffer layers |
| US8853086B2 (en) | 2011-05-20 | 2014-10-07 | Applied Materials, Inc. | Methods for pretreatment of group III-nitride depositions |
| US8980002B2 (en) | 2011-05-20 | 2015-03-17 | Applied Materials, Inc. | Methods for improved growth of group III nitride semiconductor compounds |
| CN103548117B (zh) * | 2011-05-20 | 2016-10-05 | 应用材料公司 | 改善的iii族氮化物缓冲层生长的方法 |
| CN108140561A (zh) * | 2015-11-02 | 2018-06-08 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 |
| CN108140561B (zh) * | 2015-11-02 | 2022-04-12 | 日本碍子株式会社 | 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5276852B2 (ja) | Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法 | |
| JP4901145B2 (ja) | 化合物半導体装置及びその製造方法 | |
| TWI519686B (zh) | 低差排密度氮化鎵（ＧａＮ）之生長方法 | |
| US8882910B2 (en) | AlGaN substrate and production method thereof | |
| US6852161B2 (en) | Method of fabricating group-iii nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device | |
| JP3656606B2 (ja) | Ｉｉｉ族窒化物半導体結晶の製造方法 | |
| JP4529846B2 (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法 | |
| WO2010113423A1 (ja) | 窒化物半導体の結晶成長方法および半導体装置の製造方法 | |
| JP4734786B2 (ja) | 窒化ガリウム系化合物半導体基板、及びその製造方法 | |
| JPH09134878A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| US6648966B2 (en) | Wafer produced thereby, and associated methods and devices using the wafer | |
| JPH11135889A (ja) | 結晶成長用基板及びそれを用いた発光装置 | |
| KR20150133637A (ko) | 반도체 기판, 반도체 기판의 제조 방법 및 반도체 장치 | |
| JP2005210084A (ja) | エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板 | |
| US7462505B2 (en) | Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound | |
| JP2009023853A (ja) | Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス | |
| JP4679810B2 (ja) | エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法 | |
| JP2003332234A (ja) | 窒化層を有するサファイア基板およびその製造方法 | |
| US7589345B2 (en) | Nitride-based compound semiconductor substrate and method for fabricating the same | |
| JP2001148348A (ja) | ＧａＮ系半導体素子とその製造方法 | |
| JP2004111865A (ja) | 半導体基板及びその製造方法 | |
| JP4222287B2 (ja) | Ｉｉｉ族窒化物半導体結晶の製造方法 | |
| JP4424497B2 (ja) | 窒化物半導体結晶の製造方法 | |
| JP3946976B2 (ja) | 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法 | |
| JP2007103955A (ja) | 窒化物半導体素子および窒化物半導体結晶層の成長方法 |