JP2004128221A - チップ型セラミック電子部品の製造方法 - Google Patents
チップ型セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2004128221A JP2004128221A JP2002290286A JP2002290286A JP2004128221A JP 2004128221 A JP2004128221 A JP 2004128221A JP 2002290286 A JP2002290286 A JP 2002290286A JP 2002290286 A JP2002290286 A JP 2002290286A JP 2004128221 A JP2004128221 A JP 2004128221A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- chip
- inorganic
- electronic component
- sintered body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 118
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 17
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 11
- 239000011147 inorganic material Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010304 firing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000843 powder Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 13
- 239000011521 glass Substances 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000002270 dispersing agent Substances 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000002904 solvent Substances 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 6
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000002002 slurry Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 239000011812 mixed powder Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000002518 antifoaming agent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/008—Thermistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/12—Protection against corrosion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49085—Thermally variable
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Thermistors And Varistors (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】安定した電気的特性を有し、かつ、機械的強度に優れたチップ型セラミック電子部品の製造方法を提供する。
【解決手段】セラミックグリーンシート１ａ，１ｂの切断予定位置２を含む領域に、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料とを含む無機物ペースト３を塗布し、セラミックグリーンシート１ａ，１ｂを所定枚数積層してセラミック積層体を作製し、セラミック積層体を切断予定位置でチップ状に切断して焼成し、セラミック焼結体の両端部に外部電極を形成する。
【選択図】 図２
【解決手段】セラミックグリーンシート１ａ，１ｂの切断予定位置２を含む領域に、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料とを含む無機物ペースト３を塗布し、セラミックグリーンシート１ａ，１ｂを所定枚数積層してセラミック積層体を作製し、セラミック積層体を切断予定位置でチップ状に切断して焼成し、セラミック焼結体の両端部に外部電極を形成する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、表面実装用のチップ型セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
チップ型セラミック電子部品の外部電極に電解メッキを施す場合、セラミック焼結体の露出面が腐食、溶解して、特性変化を生じるという問題がある。このため、電解メッキ時には、あらかじめセラミック焼結体表面にガラス層などの絶縁層を形成しておき、セラミック焼結体の腐食を防止するということが行われている。
【０００３】
図６は、従来のチップ型セラミック電子部品（チップ型サーミスタ）を示す断面図である。図６に示すように、チップ型サーミスタ１１は、セラミック焼結体１２と、セラミック焼結体１２の両端部を除く外表面近傍に形成されたガラス拡散層１３と、セラミック焼結体１２の両端部に形成された外部電極１４と、からなる。外部電極１４は、Ａｇを焼き付けてなる下地電極層１４ａと、その上に形成されたＮｉ，Ｓｎの２層からなるメッキ層１４ｂとからなる。（例えば、特許文献１参照。）
セラミック焼結体１２は、複数のセラミックグリーンシートを積層、圧着してなるセラミック積層体を焼成することにより得られる。具体的には、図７に示すように、主面両端部にガラスペースト１５が塗布されたセラミックグリーンシート１６ａを所定枚数積層し、その上下に、主面全体にガラスペースト１５が塗布されたセラミックグリーンシート１６ｂを重ねて圧着することにより、セラミック積層体を作製している。
【０００４】
このセラミック積層体を焼成することにより、ガラスペースト１５に含まれるガラス成分がセラミック焼結体１２の外表面近傍に拡散し、ガラス拡散層１３が形成される。
【０００５】
【特許文献１】
特開２０００−１２４００７号公報（全頁、全図）
【０００６】
【発明が解決しようとする課題】
しかし、上記セラミック積層体を高温で焼成すると、ガラスペーストのガラス成分がセラミック焼結体の外表面付近に拡散しすぎるおそれがある。すると、図８に示すように、セラミック焼結体１２内部のガラスペーストが塗布されていた部分に空洞１７が生じる。この結果、外部電極１４に電解メッキを施したとき、メッキ液が空洞１７からセラミック焼結体１２内部に浸入し、セラミック焼結体１２が腐食してしまうという問題があった。
【０００７】
本発明は、セラミック焼結体表面に形成された高比抵抗無機物の拡散層の空洞化を抑え、セラミック焼結体の腐食を防止することができる、チップ型セラミック電子部品の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るチップ型セラミック電子部品の製造方法は、セラミックグリーンシートを準備する工程と、セラミックグリーンシートの切断予定位置を含む領域に無機物を塗布する工程と、セラミックグリーンシートを所定枚数積層して、セラミック積層体を作製する工程と、セラミック積層体を切断予定位置でチップ状に切断し、焼成してセラミック焼結体を得る工程と、セラミック焼結体の両端部に外部電極を形成する工程と、を備えるチップ型セラミック電子部品の製造方法であって、無機物は、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明に係るチップ型セラミック電子部品の製造方法を図１〜図５に基づいて説明する。
【００１０】
まず、セラミック粉末に、有機バインダ、分散剤、表面活性剤、消泡剤、溶剤などを所定量加え、セラミックスラリーを作製する。セラミック粉末としては、用途に応じて様々なものを用いることができる。例えば、チップ型サーミスタを製造する場合は、セラミック粉末として、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕから選ばれる２種類以上の金属酸化物を用いることができる。次に、ドクターブレード法などの公知の方法により、セラミックスラリーをシート状に成形し、セラミックグリーンシートを作製する。
【００１１】
次に、図１（Ａ）、図１（Ｂ）に示すように、セラミックグリーンシート１ａ，１ｂの切断予定位置（図中点線２）を含む領域に、無機物ペースト３を塗布する。セラミックグリーンシート１ａの一方主面には、切断後のセラミックグリーンシート１ａの端面に無機物ペースト３が現れるように、無機物ペースト３が塗布されている。一方、セラミックグリーンシート１ｂの一方主面には、全面に無機物ペースト３が塗布されている。
【００１２】
無機物ペースト３は、セラミックグリーンシート１に含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含む。例えば、セラミック材料として、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕから選ばれる２種類以上の金属酸化物を用いた場合、セラミック材料よりも比抵抗の高い無機材料としては、Ａｌ，Ｓｉ，Ｚｎなどの金属酸化物や、ガラスを用いることができる。特に、セラミック材料よりも比抵抗の高い無機材料としてガラスを用いた場合、焼成時に無機物ペースト３がセラミック焼結体外表面に適度に拡散するので好ましい。
【００１３】
また、無機物ペースト３に含まれる無機材料の合計を１００重量％としたとき、セラミックグリーンシート１に含まれるセラミック材料は５〜５０重量％、セラミック材料よりも比抵抗の高い無機材料は５０〜９５重量％の割合で含まれることが好ましい。この範囲において、電解メッキ時におけるセラミック焼結体の腐食を効果的に防止することができる。
【００１４】
次に、図２（Ａ）に示すように、セラミックグリーンシート１ａ，１ｂを積層する。このとき、セラミックグリーンシート１ｂは、無機物ペースト３が塗布された主面が内側に向くようにして、最も外側に配置される。
【００１５】
次に、得られたセラミック積層体を切断予定位置でチップ状に切断することにより、図２（Ｂ）に示すように、内部に無機物ペースト３の層を有するチップ体４が複数得られる。
【００１６】
次に、チップ体４を焼成することにより、図３に示すように、外表面近傍に無機物の拡散層５が形成されたセラミック焼結体６が得られる。このとき、拡散層５に含まれるセラミック材料と、セラミック焼結体６に含まれるセラミック材料とが共材として機能するため、拡散層５とセラミック焼結体６との接合性が保たれる。これにより、拡散層部分に空洞が生じるのを防止することができる。
【００１７】
次に、図４に示すように、セラミック焼結体６の両端部に外部電極７を形成することにより、チップ型セラミック電子部品８が得られる。図５は、図４中のＡ−Ａ線に沿った断面図である。図５に示すように、外部電極７は、下地電極層７ａとメッキ層７ｂとからなる。下地電極層７ａは、例えば、Ａｇからなる電極ペーストをセラミック焼結体６の両端部に塗布し、焼き付けることにより形成される。メッキ層７ｂは、例えば、電解メッキ法により、下地電極層７ａ上にＮｉ，Ｓｎの２層の金属層を付着させることにより形成される。
【００１８】
このようにして得られたチップ型セラミック電子部品においては、電解メッキ時に拡散層５がメッキ液の浸入を妨げるため、セラミック焼結体の腐食を防止することができる。したがって、安定した電気的特性を有し、機械的強度に優れたチップ型セラミック電子部品を得ることができる。
【００１９】
なお、本実施形態におけるチップ型セラミック電子部品は、内部電極を有していいない。しかし、主面上に電極ペーストが塗布されたセラミックグリーンシートを積層し、セラミックグリーンシート、電極ペースト、および無機物ペーストを一体焼成することにより、内部電極を有するセラミック焼結体を作製し、これを用いてチップ型セラミック電子部品を構成してもかまわない。
【００２０】
【実施例】
本発明に係るチップ型セラミック電子部品の製造方法により、以下のようにしてチップ型サーミスタを作製し、その特性を評価した。
【００２１】
まず、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を準備し、各粉末を所定の割合で混合した。次に、この混合粉末に、有機バインダ、分散剤、および溶剤を所定量加えて混合し、セラミックスラリーを作製した。次に、このセラミックスラリーをドクターブレード法によりシート状に成形し、セラミックグリーンシートを作製した。
【００２２】
次に、上記セラミックグリーンシートに塗布される無機物ペーストを数種類作製した。
まず、無機物ペーストに含まれる無機物粉末として、上記セラミックグリーンシートを作製するのに用いられたＭｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末に加え、ホウケイ酸系ガラス粉末、およびＡｌ２Ｏ３粉末を準備した。
【００２３】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を、上記セラミックグリーンシートを作製したときと同じ割合で混合した。この混合粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製した。この無機物ペーストをアルミナ基板上に塗布し、これを１１００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約３０Ω・ｃｍであった。
【００２４】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を、上記セラミックグリーンシートを作製したときと同じ割合で混合した。次に、この混合粉末を５０重量％、ホウケイ酸系ガラス粉末を５０重量％の割合で混合し、さらに、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料１とした。試料１の無機物ペーストをアルミナ基板上に塗布し、これを１０００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約５０００Ω・ｃｍであった。
【００２５】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４の金属酸化物粉末を９５重量％、Ａｌ２Ｏ３粉末を５重量％の割合で混合し、さらに、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料２とした。なお、試料２の無機物ペーストをアルミナ基板上に塗布し、これを１２００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約５７０Ω・ｃｍであった。
【００２６】
次に、ホウケイ酸系ガラス粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料３とした。なお、試料３の無機物ペーストをアルミナ基板上に塗布し、これを９００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約１０６Ω・ｃｍであった。
【００２７】
また、Ａｌ２Ｏ３粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、この無機物ペーストをアルミナ基板上に塗布し、これを１３００℃で焼き付けたあと、得られた厚膜の比抵抗を測定したところ、約１０９Ω・ｃｍであった。
【００２８】
以上のようにして得られた試料１〜３の無機物ペーストを、図２（Ａ）に示した要領で、それぞれ上記セラミックグリーンシート上に塗布し、無機物ペーストが塗布されたセラミックグリーンシートを複数枚積層して、３つのセラミック積層体を作製した。なお、各セラミック積層体を作製する際の条件は同じである。
【００２９】
次に、各セラミック積層体を切断予定位置で切断し、１１００℃で２時間焼成した。これにより、外表面に無機物が拡散したセラミック焼結体を作製した。次に、各セラミック焼結体の両端部にＡｇペーストを焼き付けて下地電極層を形成し、さらに、電解メッキによりＮｉ，Ｓｎの２層からなるメッキ層を形成し、外部電極を形成した。なお、各セラミック焼結体を作製する際の条件、外部電極を形成する際の条件は同じである。
【００３０】
このように試料１〜３の無機物ペーストを用いて作製されたチップ型サーミスタを、それぞれ実施例１、実施例２、比較例とした。一方、３つのチップ型サーミスタとは別に、セラミックグリーンシート上に無機物ペーストを塗布しないことを除き、その他は同じ条件でチップ型サーミスタを作製した。これを参考例とした。
【００３１】
次に、実施例１、実施例２、比較例、参考例のチップ型サーミスタについて、ライフ放置試験および抗折強度（Ｎ）の測定を行った。なお、ライフ放置試験では、６０℃・９５％ＲＨ、または−４０℃〜１２５℃の冷熱サイクルで、それぞれ１０００時間放置したときの抵抗値を測定し、それぞれ２５℃における通常状態の抵抗値と比較して抵抗値の変化率を調べた。その結果を表１に示す。
【００３２】
【表１】
【００３３】
表１からわかるように、実施例１，２は比較例に比べて、６０℃・９５％ＲＨにおける抵抗値の変化率が小さく、耐湿性において優れいていることがわかる。また、実施例１，２は比較例に比べて、−４０℃〜１２５℃の冷熱サイクルにおける抵抗値の変化率が小さく、耐久性において優れいていることがわかる。さらに、実施例１，２は比較例に比べて、抗折強度において優れいていることがわかる。
【００３４】
以上の実験結果から、本発明により、無機物の拡散層の空洞化が抑制され、電界メッキ時のセラミック焼結体の腐食が防止されるという作用が働いていることが容易に推測できる。
【００３５】
【発明の効果】
本発明では、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含む無機物をセラミックグリーンシート上に塗布し、このセラミックグリーンシートを積層して焼成する。これにより、セラミック焼結体の外表面に高比抵抗無機物の拡散層が形成されるとともに、拡散層とセラミック焼結体との接合性が良好となって拡散層の空洞化が抑えられる。そたがって、電解メッキ時にセラミック焼結体内部にメッキ液が浸入するのを防止することができるため、安定した電気的特性を有し、機械的強度に優れたチップ型セラミック電子部品を作製することができる。
【図面の簡単な説明】
【図１】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図２】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図３】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図４】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図５】本発明により得られるチップ型セラミック電子部品の一実施形態を示す概略断面図である。
【図６】従来のチップ型サーミスタを示す断面図である。
【図７】従来のチップ型サーミスタの製造方法の一実施形態を示す概略斜視図である。
【図８】従来のチップ型サーミスタの一部切り欠き斜視図、および従来のチップ型サーミスタの一部拡大断面図である。
【符号の説明】
１ａ，１ｂ セラミックグリーンシート
２ 切断予定位置
３ 無機物ペースト
４ チップ体
５ 拡散層
６ セラミック焼結体
７ 外部電極
８ チップ型セラミック電子部品
【発明の属する技術分野】
本発明は、表面実装用のチップ型セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
チップ型セラミック電子部品の外部電極に電解メッキを施す場合、セラミック焼結体の露出面が腐食、溶解して、特性変化を生じるという問題がある。このため、電解メッキ時には、あらかじめセラミック焼結体表面にガラス層などの絶縁層を形成しておき、セラミック焼結体の腐食を防止するということが行われている。
【０００３】
図６は、従来のチップ型セラミック電子部品（チップ型サーミスタ）を示す断面図である。図６に示すように、チップ型サーミスタ１１は、セラミック焼結体１２と、セラミック焼結体１２の両端部を除く外表面近傍に形成されたガラス拡散層１３と、セラミック焼結体１２の両端部に形成された外部電極１４と、からなる。外部電極１４は、Ａｇを焼き付けてなる下地電極層１４ａと、その上に形成されたＮｉ，Ｓｎの２層からなるメッキ層１４ｂとからなる。（例えば、特許文献１参照。）
セラミック焼結体１２は、複数のセラミックグリーンシートを積層、圧着してなるセラミック積層体を焼成することにより得られる。具体的には、図７に示すように、主面両端部にガラスペースト１５が塗布されたセラミックグリーンシート１６ａを所定枚数積層し、その上下に、主面全体にガラスペースト１５が塗布されたセラミックグリーンシート１６ｂを重ねて圧着することにより、セラミック積層体を作製している。
【０００４】
このセラミック積層体を焼成することにより、ガラスペースト１５に含まれるガラス成分がセラミック焼結体１２の外表面近傍に拡散し、ガラス拡散層１３が形成される。
【０００５】
【特許文献１】
特開２０００−１２４００７号公報（全頁、全図）
【０００６】
【発明が解決しようとする課題】
しかし、上記セラミック積層体を高温で焼成すると、ガラスペーストのガラス成分がセラミック焼結体の外表面付近に拡散しすぎるおそれがある。すると、図８に示すように、セラミック焼結体１２内部のガラスペーストが塗布されていた部分に空洞１７が生じる。この結果、外部電極１４に電解メッキを施したとき、メッキ液が空洞１７からセラミック焼結体１２内部に浸入し、セラミック焼結体１２が腐食してしまうという問題があった。
【０００７】
本発明は、セラミック焼結体表面に形成された高比抵抗無機物の拡散層の空洞化を抑え、セラミック焼結体の腐食を防止することができる、チップ型セラミック電子部品の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明に係るチップ型セラミック電子部品の製造方法は、セラミックグリーンシートを準備する工程と、セラミックグリーンシートの切断予定位置を含む領域に無機物を塗布する工程と、セラミックグリーンシートを所定枚数積層して、セラミック積層体を作製する工程と、セラミック積層体を切断予定位置でチップ状に切断し、焼成してセラミック焼結体を得る工程と、セラミック焼結体の両端部に外部電極を形成する工程と、を備えるチップ型セラミック電子部品の製造方法であって、無機物は、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含むことを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明に係るチップ型セラミック電子部品の製造方法を図１〜図５に基づいて説明する。
【００１０】
まず、セラミック粉末に、有機バインダ、分散剤、表面活性剤、消泡剤、溶剤などを所定量加え、セラミックスラリーを作製する。セラミック粉末としては、用途に応じて様々なものを用いることができる。例えば、チップ型サーミスタを製造する場合は、セラミック粉末として、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕから選ばれる２種類以上の金属酸化物を用いることができる。次に、ドクターブレード法などの公知の方法により、セラミックスラリーをシート状に成形し、セラミックグリーンシートを作製する。
【００１１】
次に、図１（Ａ）、図１（Ｂ）に示すように、セラミックグリーンシート１ａ，１ｂの切断予定位置（図中点線２）を含む領域に、無機物ペースト３を塗布する。セラミックグリーンシート１ａの一方主面には、切断後のセラミックグリーンシート１ａの端面に無機物ペースト３が現れるように、無機物ペースト３が塗布されている。一方、セラミックグリーンシート１ｂの一方主面には、全面に無機物ペースト３が塗布されている。
【００１２】
無機物ペースト３は、セラミックグリーンシート１に含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含む。例えば、セラミック材料として、Ｍｎ，Ｎｉ，Ｃｏ，Ｆｅ，Ｃｕから選ばれる２種類以上の金属酸化物を用いた場合、セラミック材料よりも比抵抗の高い無機材料としては、Ａｌ，Ｓｉ，Ｚｎなどの金属酸化物や、ガラスを用いることができる。特に、セラミック材料よりも比抵抗の高い無機材料としてガラスを用いた場合、焼成時に無機物ペースト３がセラミック焼結体外表面に適度に拡散するので好ましい。
【００１３】
また、無機物ペースト３に含まれる無機材料の合計を１００重量％としたとき、セラミックグリーンシート１に含まれるセラミック材料は５〜５０重量％、セラミック材料よりも比抵抗の高い無機材料は５０〜９５重量％の割合で含まれることが好ましい。この範囲において、電解メッキ時におけるセラミック焼結体の腐食を効果的に防止することができる。
【００１４】
次に、図２（Ａ）に示すように、セラミックグリーンシート１ａ，１ｂを積層する。このとき、セラミックグリーンシート１ｂは、無機物ペースト３が塗布された主面が内側に向くようにして、最も外側に配置される。
【００１５】
次に、得られたセラミック積層体を切断予定位置でチップ状に切断することにより、図２（Ｂ）に示すように、内部に無機物ペースト３の層を有するチップ体４が複数得られる。
【００１６】
次に、チップ体４を焼成することにより、図３に示すように、外表面近傍に無機物の拡散層５が形成されたセラミック焼結体６が得られる。このとき、拡散層５に含まれるセラミック材料と、セラミック焼結体６に含まれるセラミック材料とが共材として機能するため、拡散層５とセラミック焼結体６との接合性が保たれる。これにより、拡散層部分に空洞が生じるのを防止することができる。
【００１７】
次に、図４に示すように、セラミック焼結体６の両端部に外部電極７を形成することにより、チップ型セラミック電子部品８が得られる。図５は、図４中のＡ−Ａ線に沿った断面図である。図５に示すように、外部電極７は、下地電極層７ａとメッキ層７ｂとからなる。下地電極層７ａは、例えば、Ａｇからなる電極ペーストをセラミック焼結体６の両端部に塗布し、焼き付けることにより形成される。メッキ層７ｂは、例えば、電解メッキ法により、下地電極層７ａ上にＮｉ，Ｓｎの２層の金属層を付着させることにより形成される。
【００１８】
このようにして得られたチップ型セラミック電子部品においては、電解メッキ時に拡散層５がメッキ液の浸入を妨げるため、セラミック焼結体の腐食を防止することができる。したがって、安定した電気的特性を有し、機械的強度に優れたチップ型セラミック電子部品を得ることができる。
【００１９】
なお、本実施形態におけるチップ型セラミック電子部品は、内部電極を有していいない。しかし、主面上に電極ペーストが塗布されたセラミックグリーンシートを積層し、セラミックグリーンシート、電極ペースト、および無機物ペーストを一体焼成することにより、内部電極を有するセラミック焼結体を作製し、これを用いてチップ型セラミック電子部品を構成してもかまわない。
【００２０】
【実施例】
本発明に係るチップ型セラミック電子部品の製造方法により、以下のようにしてチップ型サーミスタを作製し、その特性を評価した。
【００２１】
まず、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を準備し、各粉末を所定の割合で混合した。次に、この混合粉末に、有機バインダ、分散剤、および溶剤を所定量加えて混合し、セラミックスラリーを作製した。次に、このセラミックスラリーをドクターブレード法によりシート状に成形し、セラミックグリーンシートを作製した。
【００２２】
次に、上記セラミックグリーンシートに塗布される無機物ペーストを数種類作製した。
まず、無機物ペーストに含まれる無機物粉末として、上記セラミックグリーンシートを作製するのに用いられたＭｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末に加え、ホウケイ酸系ガラス粉末、およびＡｌ２Ｏ３粉末を準備した。
【００２３】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を、上記セラミックグリーンシートを作製したときと同じ割合で混合した。この混合粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製した。この無機物ペーストをアルミナ基板上に塗布し、これを１１００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約３０Ω・ｃｍであった。
【００２４】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４，ＣｕＯの金属酸化物粉末を、上記セラミックグリーンシートを作製したときと同じ割合で混合した。次に、この混合粉末を５０重量％、ホウケイ酸系ガラス粉末を５０重量％の割合で混合し、さらに、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料１とした。試料１の無機物ペーストをアルミナ基板上に塗布し、これを１０００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約５０００Ω・ｃｍであった。
【００２５】
次に、Ｍｎ３Ｏ４，ＮｉＯ，Ｃｏ３Ｏ４の金属酸化物粉末を９５重量％、Ａｌ２Ｏ３粉末を５重量％の割合で混合し、さらに、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料２とした。なお、試料２の無機物ペーストをアルミナ基板上に塗布し、これを１２００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約５７０Ω・ｃｍであった。
【００２６】
次に、ホウケイ酸系ガラス粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、これを試料３とした。なお、試料３の無機物ペーストをアルミナ基板上に塗布し、これを９００℃で焼き付けた後、得られた厚膜の比抵抗を測定したところ、約１０６Ω・ｃｍであった。
【００２７】
また、Ａｌ２Ｏ３粉末に、有機バインダ、分散剤、および溶剤を加えて無機物ペーストを作製し、この無機物ペーストをアルミナ基板上に塗布し、これを１３００℃で焼き付けたあと、得られた厚膜の比抵抗を測定したところ、約１０９Ω・ｃｍであった。
【００２８】
以上のようにして得られた試料１〜３の無機物ペーストを、図２（Ａ）に示した要領で、それぞれ上記セラミックグリーンシート上に塗布し、無機物ペーストが塗布されたセラミックグリーンシートを複数枚積層して、３つのセラミック積層体を作製した。なお、各セラミック積層体を作製する際の条件は同じである。
【００２９】
次に、各セラミック積層体を切断予定位置で切断し、１１００℃で２時間焼成した。これにより、外表面に無機物が拡散したセラミック焼結体を作製した。次に、各セラミック焼結体の両端部にＡｇペーストを焼き付けて下地電極層を形成し、さらに、電解メッキによりＮｉ，Ｓｎの２層からなるメッキ層を形成し、外部電極を形成した。なお、各セラミック焼結体を作製する際の条件、外部電極を形成する際の条件は同じである。
【００３０】
このように試料１〜３の無機物ペーストを用いて作製されたチップ型サーミスタを、それぞれ実施例１、実施例２、比較例とした。一方、３つのチップ型サーミスタとは別に、セラミックグリーンシート上に無機物ペーストを塗布しないことを除き、その他は同じ条件でチップ型サーミスタを作製した。これを参考例とした。
【００３１】
次に、実施例１、実施例２、比較例、参考例のチップ型サーミスタについて、ライフ放置試験および抗折強度（Ｎ）の測定を行った。なお、ライフ放置試験では、６０℃・９５％ＲＨ、または−４０℃〜１２５℃の冷熱サイクルで、それぞれ１０００時間放置したときの抵抗値を測定し、それぞれ２５℃における通常状態の抵抗値と比較して抵抗値の変化率を調べた。その結果を表１に示す。
【００３２】
【表１】
表１からわかるように、実施例１，２は比較例に比べて、６０℃・９５％ＲＨにおける抵抗値の変化率が小さく、耐湿性において優れいていることがわかる。また、実施例１，２は比較例に比べて、−４０℃〜１２５℃の冷熱サイクルにおける抵抗値の変化率が小さく、耐久性において優れいていることがわかる。さらに、実施例１，２は比較例に比べて、抗折強度において優れいていることがわかる。
【００３４】
以上の実験結果から、本発明により、無機物の拡散層の空洞化が抑制され、電界メッキ時のセラミック焼結体の腐食が防止されるという作用が働いていることが容易に推測できる。
【００３５】
【発明の効果】
本発明では、セラミックグリーンシートに含まれるセラミック材料と、セラミック材料よりも比抵抗の高い無機材料と、を含む無機物をセラミックグリーンシート上に塗布し、このセラミックグリーンシートを積層して焼成する。これにより、セラミック焼結体の外表面に高比抵抗無機物の拡散層が形成されるとともに、拡散層とセラミック焼結体との接合性が良好となって拡散層の空洞化が抑えられる。そたがって、電解メッキ時にセラミック焼結体内部にメッキ液が浸入するのを防止することができるため、安定した電気的特性を有し、機械的強度に優れたチップ型セラミック電子部品を作製することができる。
【図面の簡単な説明】
【図１】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図２】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図３】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図４】本発明に係るチップ型セラミック電子部品の製造方法の一工程を示す概略斜視図である。
【図５】本発明により得られるチップ型セラミック電子部品の一実施形態を示す概略断面図である。
【図６】従来のチップ型サーミスタを示す断面図である。
【図７】従来のチップ型サーミスタの製造方法の一実施形態を示す概略斜視図である。
【図８】従来のチップ型サーミスタの一部切り欠き斜視図、および従来のチップ型サーミスタの一部拡大断面図である。
【符号の説明】
１ａ，１ｂ セラミックグリーンシート
２ 切断予定位置
３ 無機物ペースト
４ チップ体
５ 拡散層
６ セラミック焼結体
７ 外部電極
８ チップ型セラミック電子部品
Claims (1)
- セラミックグリーンシートを準備する工程と、
前記セラミックグリーンシートの切断予定位置を含む領域に無機物を塗布する工程と、
前記セラミックグリーンシートを所定枚数積層して、セラミック積層体を作製する工程と、
前記セラミック積層体を切断予定位置でチップ状に切断し、焼成してセラミック焼結体を得る工程と、
前記セラミック焼結体の両端部に外部電極を形成する工程と、
を備えるチップ型セラミック電子部品の製造方法であって、
前記無機物は、前記セラミックグリーンシートに含まれるセラミック材料と、前記セラミック材料よりも比抵抗の高い無機材料と、を含むことを特徴とするチップ型セラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290286A JP2004128221A (ja) | 2002-10-02 | 2002-10-02 | チップ型セラミック電子部品の製造方法 |
| US10/633,642 US7140097B2 (en) | 2002-10-02 | 2003-08-05 | Method of manufacturing chip-type ceramic electronic component |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290286A JP2004128221A (ja) | 2002-10-02 | 2002-10-02 | チップ型セラミック電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128221A true JP2004128221A (ja) | 2004-04-22 |
Family
ID=32040660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290286A Pending JP2004128221A (ja) | 2002-10-02 | 2002-10-02 | チップ型セラミック電子部品の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7140097B2 (ja) |
| JP (1) | JP2004128221A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016547A (ja) * | 2007-07-04 | 2009-01-22 | Tdk Corp | セラミック電子部品 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| CN102682943B (zh) * | 2012-06-04 | 2014-11-19 | 句容市博远电子有限公司 | 医用高精度ntc热敏电阻器的生产方法 |
| KR102004761B1 (ko) * | 2012-09-26 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| CN109412650A (zh) * | 2018-09-19 | 2019-03-01 | 无锡斯贝尔磁性材料有限公司 | 一种生产近距离无线通讯贴片的方法 |
| CN112271049A (zh) * | 2020-10-28 | 2021-01-26 | 江苏贺鸿智能科技有限公司 | 一种片式元器件的制备方法 |
| CN112489906B (zh) * | 2020-11-24 | 2022-01-25 | 青岛三元传感技术有限公司 | 一种ntc热敏电阻芯片及其制备方法 |
| KR20230114067A (ko) * | 2022-01-24 | 2023-08-01 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20250099877A (ko) * | 2023-12-26 | 2025-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 이의 제조 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000091105A (ja) | 1998-09-11 | 2000-03-31 | Murata Mfg Co Ltd | チップ型セラミックサーミスタおよびその製造方法 |
| JP2000106304A (ja) | 1998-09-28 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 積層型チップサーミスタ及びその製造方法 |
| JP3368845B2 (ja) * | 1998-10-13 | 2003-01-20 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JP2000124006A (ja) | 1998-10-16 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 積層型サーミスタ |
-
2002
- 2002-10-02 JP JP2002290286A patent/JP2004128221A/ja active Pending
-
2003
- 2003-08-05 US US10/633,642 patent/US7140097B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016547A (ja) * | 2007-07-04 | 2009-01-22 | Tdk Corp | セラミック電子部品 |
| US7751176B2 (en) | 2007-07-04 | 2010-07-06 | Tdk Corporation | Ceramic electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040064940A1 (en) | 2004-04-08 |
| US7140097B2 (en) | 2006-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI364043B (ja) | ||
| JP3555563B2 (ja) | 積層チップバリスタの製造方法および積層チップバリスタ | |
| TWI406309B (zh) | 積層陶瓷電子零件 | |
| US9328014B2 (en) | Ceramic electronic component and glass paste | |
| JP5799948B2 (ja) | セラミック電子部品及びその製造方法 | |
| CN101636798B (zh) | 层叠正温度系数热敏电阻 | |
| CN103247439B (zh) | 陶瓷电子部件 | |
| CN104282438A (zh) | 陶瓷电子部件及其制造方法 | |
| JP2008177611A (ja) | 表面実装型負特性サーミスタ | |
| JP7606368B2 (ja) | セラミック電子部品 | |
| CN102385989A (zh) | 层叠陶瓷电容器 | |
| JP5678520B2 (ja) | サーミスタ素子 | |
| JP4211510B2 (ja) | 積層型ｐｔｃサーミスタの製造方法 | |
| JP7534987B2 (ja) | セラミック電子部品 | |
| CN105556626B (zh) | 层叠陶瓷电子部件 | |
| WO2003073443A1 (fr) | Procede de fabrication d'un composant electronique multicouche en ceramique | |
| JP2004015016A (ja) | チップ型電子部品及びチップ型電子部品の製造方法 | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| JP3368845B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2019117901A (ja) | 電子部品および積層セラミックコンデンサ | |
| JP2003151805A (ja) | チップ型電子部品およびその製造方法 | |
| JP4907138B2 (ja) | チップ型ｎｔｃ素子 | |
| JP3981125B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP2000100605A (ja) | 積層型半導体セラミック素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |