JP2004128252A - 多孔質絶縁膜のプラズマ処理方法 - Google Patents
多孔質絶縁膜のプラズマ処理方法 Download PDFInfo
- Publication number
- JP2004128252A JP2004128252A JP2002290966A JP2002290966A JP2004128252A JP 2004128252 A JP2004128252 A JP 2004128252A JP 2002290966 A JP2002290966 A JP 2002290966A JP 2002290966 A JP2002290966 A JP 2002290966A JP 2004128252 A JP2004128252 A JP 2004128252A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gas
- porous insulating
- substrate
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000654 additive Substances 0.000 claims abstract description 12
- 230000000996 additive effect Effects 0.000 claims abstract description 12
- 238000004380 ashing Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 abstract description 13
- 239000011800 void material Substances 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 60
- 238000011156 evaluation Methods 0.000 description 19
- 239000011229 interlayer Substances 0.000 description 17
- 238000000635 electron micrograph Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 238000001179 sorption measurement Methods 0.000 description 10
- 239000011148 porous material Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001923 cyclic compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】エッチング等の際の多孔質絶縁膜の誘電率の上昇やボイドの発生を防止するとともに、ＣＶＤによるバリアメタル成膜プロセス等でのプロセスガスの吸着を防止する技術を提供する。
【解決手段】本発明は、多孔質絶縁膜を有する基板に対し真空中で所定の処理用ガスのプラズマを用いて処理を行う多孔質絶縁膜の処理方法であって、処理用ガスが、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有する。本発明では、例えば、ＮＨ３を含むプロセスガスにＣＨ４を添加した処理用ガスを用い、基板上の多孔質絶縁膜上のレジストをアッシングする。
【選択図】 図１
【解決手段】本発明は、多孔質絶縁膜を有する基板に対し真空中で所定の処理用ガスのプラズマを用いて処理を行う多孔質絶縁膜の処理方法であって、処理用ガスが、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有する。本発明では、例えば、ＮＨ３を含むプロセスガスにＣＨ４を添加した処理用ガスを用い、基板上の多孔質絶縁膜上のレジストをアッシングする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、多孔質絶縁膜のプラズマ処理方法に関し、特に半導体デバイスの製造工程のうち、多孔質の低誘電率層間絶縁膜をプラズマ処理する方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの層間絶縁膜として、比誘電率（ｋ）が２．６以下の多孔質（ポーラス）材を含む低誘電率層間絶縁膜が用いられている。
【０００３】
従来、この種の半導体デバイスの製造プロセスにおいては、低誘電率層間絶縁膜のエッチングを行った後に、レジスト残査を除去するためのアッシングが行われる。
【０００４】
【発明が解決しようとする課題】
しかし、従来のエッチング・アッシング技術では、ほとんどの条件下において比誘電率（ｋ）の増加などの膜に対するダメージや低誘電率層間絶縁膜の侵食によるボイドの発生が起こっており、超高密度デバイス製作の上で大きな問題となっている。
【０００５】
この膜ダメージは、低誘電率層間絶縁膜中に含まれる炭素あるいは有機物がエッチングやアッシングの工程で低誘電率層間絶縁膜中より除去された空孔へ水が吸着することによって発生すると考えられ、他方、低誘電率層間絶縁膜中のボイドは、プロセスガスの低誘電率絶縁膜中への吸着・反応によって発生すると考えられている。
【０００６】
また、この種の多孔質低誘電率層間絶縁膜においては、ＣＶＤによるバリアメタル成膜プロセス等の工程で、ダメージを受けた層や空孔へＣＶＤのプロセスガスが吸着するという問題が発生している。
【０００７】
このため、現在に至るまで、この種の多孔質低誘電率層間絶縁膜上へのＣＶＤによるバリアメタル成膜プロセス等は実施されていない。
【０００８】
本発明は、このような従来の技術の課題を解決するためになされたもので、エッチング等の際の多孔質絶縁膜の誘電率の上昇やボイドの発生を防止するとともに、ＣＶＤによるバリアメタル成膜プロセス等でのプロセスガスの吸着を防止する技術を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１記載の発明は、多孔質絶縁膜を有する基板に対し真空中で所定の処理用ガスのプラズマを用いて処理を行う多孔質絶縁膜の処理方法であって、前記処理用ガスが、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記基板上の多孔質絶縁膜上のレジストをＣ−Ｈ結合を含むガスのプラズマを用いて除去するアッシング工程を有するものである。
請求項３記載の発明は、請求項１又は２のいずれか１項記載の発明において、前記処理用ガスのプロセスガスが、ＮＨ３を含むものである。
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の発明において、前記処理用ガスの添加ガスが、ＣＨ４を含むものである。
【００１０】
本発明にあっては、Ｃ−Ｈ結合を有する添加ガスを含有する処理用ガスを用いてプラズマ処理を行うことによって、エッチング等の際に多孔質絶縁膜の表面に形成された空孔部が、Ｃ−Ｈ結合を有するポリマーにより充填され塞がれるようになる。
【００１１】
その結果、本発明によれば、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともにプロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができ、さらに、ＣＶＤプロセスにおける多孔質絶縁膜へのプロセスガスの吸着を防止することができる。
【００１２】
【発明の実施の形態】
以下、本発明に係るの実施の形態を図面を参照して詳細に説明する。
図１は、本発明を実施するためのアッシング装置の概略構成図である。
図１に示すように、このアッシング装置１は、図示しない真空排気系に接続された真空槽２を有し、さらに、真空槽２は、その上部に設けられたガス導入管３を介して所定のアッシングガス（処理用ガス）Ｇが導入されるように構成されている。
【００１３】
真空槽２内の下部には基板保持部４が設けられ、この基板保持部４上に処理対象である基板５が載置保持されるようになっている。
【００１４】
本発明の処理の対象となる基板５上には、多孔質絶縁膜（図示せず）が設けられている。
この多孔質絶縁膜は、例えば半導体装置の層間絶縁膜として用いられる低比誘電率（２．６以下）のＳｉＯ系の材料からなるものである。
【００１５】
このような多孔質絶縁膜の材料としては、例えば、有機ケイ酸塩ガラス（ＯＳＧ）、ＳｉＯＣ、ａ−ＳｉＣＯ、ＭＳＸ、メチルシルセスキシロキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、水素化シルセスキオキサン（ＨＳＱ）等があげられる。
【００１６】
そして、基板５は、真空槽２の外部に設けられたバイアス印加用の高周波電源６に接続され、この高周波電源６から所定の高周波電力が印加されるようになっている。
【００１７】
一方、真空槽２の上部には、例えば石英ガラスからなるベルジャ７が設けられ、このベルジャ７の周囲には、誘導結合プラズマ形成用の高周波電源８に接続されたアンテナ９が配設されている。
【００１８】
なお、本実施の形態においては、アンテナ９として、２重方式のＷＣＰアンテナを用いている。
【００１９】
次に、本発明に係る多孔質絶縁膜のプラズマ処理方法の好ましい実施の形態について説明する。
本実施の形態では、半導体基板上の層間絶縁膜をエッチングした後のレジストのアッシング工程を例にとって説明する。
【００２０】
本実施の形態においてアッシングを行う場合には、まず、エッチング工程が終了した基板５を図１に示すアッシング装置１の真空槽２内に搬入し、基板保持部４上に載置して基板保持部４上に密着させる。
【００２１】
そして、真空槽２内の真空排気を行い、真空槽２の内部の圧力が０．１Ｐａ以下となるように調整する。
【００２２】
その後、導入管３から所定の処理用ガスを導入し、真空槽２内の圧力が０．３〜１．３Ｐａとなるように調整する。
【００２３】
本発明において用いる処理用ガスＧは、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有するものである。
【００２４】
本発明において使用可能なプロセスガスとしては、Ｏ２、Ｈ２、Ｎ２、ＮＨ３、ＮＯ、ＮＯ２、ＣＯ、ＣＯ２、Ｈ２Ｏ、Ａｒのうちの１種あるいは２、３種の混合ガスがあげられる。
【００２５】
これらのプロセスガスのうち、ＮＨ３を含むガスは、多孔質絶縁膜へのダメージを低減する点から特に好ましいものである。
【００２６】
一方、本発明において使用可能なＣ−Ｈ結合を有する添加ガスは、飽和化合物、不飽和化合物のいずれもが含まれ、また、鎖状、環状のいずれの化合物も含まれる。
また、添加ガスは、単一のガス、混合ガスのいずれも使用可能である。
【００２７】
このような添加ガスとしては、ＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８、Ｃ２Ｈ４等があげられる。
これらの添加ガスのうち、ＣＨ４を含むガスは、プロセスガス中の炭素（Ｃ）の原子量をコントロールしてガス流量を微量コントロールする観点から特に好ましいものである。
【００２８】
そして、処理用ガスＧとして、例えばプロセスガスＮＨ３と添加ガスＣＨ４を含有するガスを用いた場合に、ＣＨ４の添加量を５〜３０体積％とすることが好ましい。
【００２９】
ＣＨ４の添加量が５体積％より少ないと、多孔質絶縁膜の空孔部に対して充填するポリマーの量が不足するという不都合があり、３０体積％より多いと、ポリマーが多孔質絶縁膜の側壁を覆い、設計通りの構造が得られないという不都合がある。
【００３０】
上述した処理用ガスＧを真空槽２内に導入した後、高周波電源６から基板５に対して所定の周波数のバイアス高周波電力を印加する。
【００３１】
この場合、基板５に印加するバイアス高周波電力の周波数は特に限定されることはないが、適切なアッシングレートを得る観点からは、４００ｋＨｚ〜１３．５６ＭＨｚとすることが好ましい。
【００３２】
一方、アンテナ８に対して所定の電力を印加することによって、基板５の近傍に処理用ガス５のプラズマを生成させる。
【００３３】
この場合、アンテナ９に印加する電力の周波数は特に限定されることはないが、適切なプラズマを発生させる観点からは、１３．５６〜６０ＭＨｚとすることが好ましい。
【００３４】
このような本実施の形態の方法によれば、Ｃ−Ｈ結合を有する添加ガスを含有する処理用ガスを用いてプラズマ処理を行うことによって、多孔質絶縁膜の表面に形成された空孔部が、Ｃ−Ｈ結合を有するポリマーにより充填され塞がれるようになる。
【００３５】
その結果、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともに、プロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができる。
さらに、多孔質絶縁膜へのＣＶＤプロセスガスの吸着を防止することができる。
【００３６】
なお、本発明は、上述したアッシング工程のみならず、多孔質絶縁膜に対するクリーニング工程や表面改質工程にも適用することができるものである。
【００３７】
【実施例】
以下、本発明に係る多孔質絶縁膜のプラズマ処理方法の実施例を比較例とともに詳細に説明する。
ここでは、図１に示すアッシング装置１を用い、以下の評価試料に対してアッシングを行った。
【００３８】
評価試料としては、Ｓｉウエハー上に、空孔を有する低誘電率層間絶縁膜（ＭＳＱ）をスピンコート法によって形成し、シングルダマシン構造で低誘電率層間絶縁膜をエッチングした基板を用いた。
この場合、レジスト材料としては、ネガレジスト又はポジレジストを用いた。
【００３９】
エッチングの条件は、圧力９Ｐａ、エッチングガスＣ４Ｆ８／ＣＨ３Ｆ、Ａｒ／Ｎ２を用いてプラズマエッチングを行った。
【００４０】
なお、層間絶縁膜の幅／ピッチは、０．２５μｍ／０．３５μｍ、０．３５μｍ／０．４０μｍとした。
【００４１】
＜実施例１＞
ＮＨ３に添加ガスとしてＣＨ４を１０体積％添加した処理用ガスを真空槽内に導入し、上記評価試料に対してプラズマによるアッシングを行った。
【００４２】
この場合、真空槽内の圧力は０．６５Ｐａとし、基板に対して周波数２ＭＨｚのバイアス高周波電力を印加するとともに、アンテナに対して周波数１３．５６ＭＨｚの電力を印加した。
【００４３】
そして、この基板に対して温度１５０℃、時間３０分の条件でアニール処理を行い、さらに、この基板に対し、めっき法によってＣｕを全面成膜した。
【００４４】
その後、この基板に対し、プラズマＣＶＤ法によってＳｉＮを全面成膜して評価試料を作成した。
【００４５】
＜実施例２＞
添加ガス（ＣＨ４）の添加量を３０体積％としてアッシングを行い、その他は実施例１と同様の条件で評価試料を作成した。
【００４６】
＜比較例１＞
添加ガスを添加しないＮＨ３のみを処理用ガスとして用いてアッシングを行い、その他は実施例１と同様の条件で評価試料を作成した。
【００４７】
＜比較例２＞
添加ガスを添加しないＮＨ３のみを処理用ガスとして用い、基板に周波数１３．５６ＭＨｚのバイアス高周波電力を印加してアッシングを行った以外は実施例１と同様の条件で評価試料を作成した。
【００４８】
図２（ａ）（ｂ）は、実施例１の評価試料の断面構造を示す電子顕微鏡写真、図３（ａ）（ｂ）は、実施例２の評価試料の断面構造を示す電子顕微鏡写真である。
図４（ａ）（ｂ）は、比較例１の評価試料の断面構造を示す電子顕微鏡写真、図５（ａ）（ｂ）は、比較例２の評価試料の断面構造を示す電子顕微鏡写真である。
【００４９】
図２（ａ）（ｂ）及び図３（ａ）（ｂ）から理解されるように、実施例１及び実施例２においては、多孔質層間絶縁膜にボイドは発生しておらず、また、比誘電率の上昇も起こらなかった。
【００５０】
一方、図４（ａ）（ｂ）及び図５（ａ）（ｂ）から理解されるように、比較例１及び比較例２においては、多孔質層間絶縁膜にボイドが発生し、また、比誘電率も２．３から２．７に上昇した。
【００５１】
【発明の効果】
以上述べたように本発明によれば、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともに、プロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができる。さらに、ＣＶＤプロセスにおける多孔質絶縁膜へのプロセスガスの吸着を防止することができる。
【図面の簡単な説明】
【図１】本発明を実施するためのアッシング装置の概略構成図
【図２】（ａ）：実施例１の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：実施例１の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図３】（ａ）：実施例２の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：実施例２の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図４】（ａ）：比較例１の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：比較例１の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図５】（ａ）：比較例２の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：比較例２の評価試料の断面構造を示す電子顕微鏡写真（その２）
【符号の説明】
１…アッシング装置 ２…真空槽 ３…ガス導入管 ５…基板 Ｇ…処理用ガス
【発明の属する技術分野】
本発明は、多孔質絶縁膜のプラズマ処理方法に関し、特に半導体デバイスの製造工程のうち、多孔質の低誘電率層間絶縁膜をプラズマ処理する方法に関するものである。
【０００２】
【従来の技術】
近年、半導体デバイスの層間絶縁膜として、比誘電率（ｋ）が２．６以下の多孔質（ポーラス）材を含む低誘電率層間絶縁膜が用いられている。
【０００３】
従来、この種の半導体デバイスの製造プロセスにおいては、低誘電率層間絶縁膜のエッチングを行った後に、レジスト残査を除去するためのアッシングが行われる。
【０００４】
【発明が解決しようとする課題】
しかし、従来のエッチング・アッシング技術では、ほとんどの条件下において比誘電率（ｋ）の増加などの膜に対するダメージや低誘電率層間絶縁膜の侵食によるボイドの発生が起こっており、超高密度デバイス製作の上で大きな問題となっている。
【０００５】
この膜ダメージは、低誘電率層間絶縁膜中に含まれる炭素あるいは有機物がエッチングやアッシングの工程で低誘電率層間絶縁膜中より除去された空孔へ水が吸着することによって発生すると考えられ、他方、低誘電率層間絶縁膜中のボイドは、プロセスガスの低誘電率絶縁膜中への吸着・反応によって発生すると考えられている。
【０００６】
また、この種の多孔質低誘電率層間絶縁膜においては、ＣＶＤによるバリアメタル成膜プロセス等の工程で、ダメージを受けた層や空孔へＣＶＤのプロセスガスが吸着するという問題が発生している。
【０００７】
このため、現在に至るまで、この種の多孔質低誘電率層間絶縁膜上へのＣＶＤによるバリアメタル成膜プロセス等は実施されていない。
【０００８】
本発明は、このような従来の技術の課題を解決するためになされたもので、エッチング等の際の多孔質絶縁膜の誘電率の上昇やボイドの発生を防止するとともに、ＣＶＤによるバリアメタル成膜プロセス等でのプロセスガスの吸着を防止する技術を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するためになされた請求項１記載の発明は、多孔質絶縁膜を有する基板に対し真空中で所定の処理用ガスのプラズマを用いて処理を行う多孔質絶縁膜の処理方法であって、前記処理用ガスが、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有するものである。
請求項２記載の発明は、請求項１記載の発明において、前記基板上の多孔質絶縁膜上のレジストをＣ−Ｈ結合を含むガスのプラズマを用いて除去するアッシング工程を有するものである。
請求項３記載の発明は、請求項１又は２のいずれか１項記載の発明において、前記処理用ガスのプロセスガスが、ＮＨ３を含むものである。
請求項４記載の発明は、請求項１乃至３のいずれか１項記載の発明において、前記処理用ガスの添加ガスが、ＣＨ４を含むものである。
【００１０】
本発明にあっては、Ｃ−Ｈ結合を有する添加ガスを含有する処理用ガスを用いてプラズマ処理を行うことによって、エッチング等の際に多孔質絶縁膜の表面に形成された空孔部が、Ｃ−Ｈ結合を有するポリマーにより充填され塞がれるようになる。
【００１１】
その結果、本発明によれば、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともにプロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができ、さらに、ＣＶＤプロセスにおける多孔質絶縁膜へのプロセスガスの吸着を防止することができる。
【００１２】
【発明の実施の形態】
以下、本発明に係るの実施の形態を図面を参照して詳細に説明する。
図１は、本発明を実施するためのアッシング装置の概略構成図である。
図１に示すように、このアッシング装置１は、図示しない真空排気系に接続された真空槽２を有し、さらに、真空槽２は、その上部に設けられたガス導入管３を介して所定のアッシングガス（処理用ガス）Ｇが導入されるように構成されている。
【００１３】
真空槽２内の下部には基板保持部４が設けられ、この基板保持部４上に処理対象である基板５が載置保持されるようになっている。
【００１４】
本発明の処理の対象となる基板５上には、多孔質絶縁膜（図示せず）が設けられている。
この多孔質絶縁膜は、例えば半導体装置の層間絶縁膜として用いられる低比誘電率（２．６以下）のＳｉＯ系の材料からなるものである。
【００１５】
このような多孔質絶縁膜の材料としては、例えば、有機ケイ酸塩ガラス（ＯＳＧ）、ＳｉＯＣ、ａ−ＳｉＣＯ、ＭＳＸ、メチルシルセスキシロキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、水素化シルセスキオキサン（ＨＳＱ）等があげられる。
【００１６】
そして、基板５は、真空槽２の外部に設けられたバイアス印加用の高周波電源６に接続され、この高周波電源６から所定の高周波電力が印加されるようになっている。
【００１７】
一方、真空槽２の上部には、例えば石英ガラスからなるベルジャ７が設けられ、このベルジャ７の周囲には、誘導結合プラズマ形成用の高周波電源８に接続されたアンテナ９が配設されている。
【００１８】
なお、本実施の形態においては、アンテナ９として、２重方式のＷＣＰアンテナを用いている。
【００１９】
次に、本発明に係る多孔質絶縁膜のプラズマ処理方法の好ましい実施の形態について説明する。
本実施の形態では、半導体基板上の層間絶縁膜をエッチングした後のレジストのアッシング工程を例にとって説明する。
【００２０】
本実施の形態においてアッシングを行う場合には、まず、エッチング工程が終了した基板５を図１に示すアッシング装置１の真空槽２内に搬入し、基板保持部４上に載置して基板保持部４上に密着させる。
【００２１】
そして、真空槽２内の真空排気を行い、真空槽２の内部の圧力が０．１Ｐａ以下となるように調整する。
【００２２】
その後、導入管３から所定の処理用ガスを導入し、真空槽２内の圧力が０．３〜１．３Ｐａとなるように調整する。
【００２３】
本発明において用いる処理用ガスＧは、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有するものである。
【００２４】
本発明において使用可能なプロセスガスとしては、Ｏ２、Ｈ２、Ｎ２、ＮＨ３、ＮＯ、ＮＯ２、ＣＯ、ＣＯ２、Ｈ２Ｏ、Ａｒのうちの１種あるいは２、３種の混合ガスがあげられる。
【００２５】
これらのプロセスガスのうち、ＮＨ３を含むガスは、多孔質絶縁膜へのダメージを低減する点から特に好ましいものである。
【００２６】
一方、本発明において使用可能なＣ−Ｈ結合を有する添加ガスは、飽和化合物、不飽和化合物のいずれもが含まれ、また、鎖状、環状のいずれの化合物も含まれる。
また、添加ガスは、単一のガス、混合ガスのいずれも使用可能である。
【００２７】
このような添加ガスとしては、ＣＨ４、Ｃ２Ｈ６、Ｃ３Ｈ８、Ｃ２Ｈ４等があげられる。
これらの添加ガスのうち、ＣＨ４を含むガスは、プロセスガス中の炭素（Ｃ）の原子量をコントロールしてガス流量を微量コントロールする観点から特に好ましいものである。
【００２８】
そして、処理用ガスＧとして、例えばプロセスガスＮＨ３と添加ガスＣＨ４を含有するガスを用いた場合に、ＣＨ４の添加量を５〜３０体積％とすることが好ましい。
【００２９】
ＣＨ４の添加量が５体積％より少ないと、多孔質絶縁膜の空孔部に対して充填するポリマーの量が不足するという不都合があり、３０体積％より多いと、ポリマーが多孔質絶縁膜の側壁を覆い、設計通りの構造が得られないという不都合がある。
【００３０】
上述した処理用ガスＧを真空槽２内に導入した後、高周波電源６から基板５に対して所定の周波数のバイアス高周波電力を印加する。
【００３１】
この場合、基板５に印加するバイアス高周波電力の周波数は特に限定されることはないが、適切なアッシングレートを得る観点からは、４００ｋＨｚ〜１３．５６ＭＨｚとすることが好ましい。
【００３２】
一方、アンテナ８に対して所定の電力を印加することによって、基板５の近傍に処理用ガス５のプラズマを生成させる。
【００３３】
この場合、アンテナ９に印加する電力の周波数は特に限定されることはないが、適切なプラズマを発生させる観点からは、１３．５６〜６０ＭＨｚとすることが好ましい。
【００３４】
このような本実施の形態の方法によれば、Ｃ−Ｈ結合を有する添加ガスを含有する処理用ガスを用いてプラズマ処理を行うことによって、多孔質絶縁膜の表面に形成された空孔部が、Ｃ−Ｈ結合を有するポリマーにより充填され塞がれるようになる。
【００３５】
その結果、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともに、プロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができる。
さらに、多孔質絶縁膜へのＣＶＤプロセスガスの吸着を防止することができる。
【００３６】
なお、本発明は、上述したアッシング工程のみならず、多孔質絶縁膜に対するクリーニング工程や表面改質工程にも適用することができるものである。
【００３７】
【実施例】
以下、本発明に係る多孔質絶縁膜のプラズマ処理方法の実施例を比較例とともに詳細に説明する。
ここでは、図１に示すアッシング装置１を用い、以下の評価試料に対してアッシングを行った。
【００３８】
評価試料としては、Ｓｉウエハー上に、空孔を有する低誘電率層間絶縁膜（ＭＳＱ）をスピンコート法によって形成し、シングルダマシン構造で低誘電率層間絶縁膜をエッチングした基板を用いた。
この場合、レジスト材料としては、ネガレジスト又はポジレジストを用いた。
【００３９】
エッチングの条件は、圧力９Ｐａ、エッチングガスＣ４Ｆ８／ＣＨ３Ｆ、Ａｒ／Ｎ２を用いてプラズマエッチングを行った。
【００４０】
なお、層間絶縁膜の幅／ピッチは、０．２５μｍ／０．３５μｍ、０．３５μｍ／０．４０μｍとした。
【００４１】
＜実施例１＞
ＮＨ３に添加ガスとしてＣＨ４を１０体積％添加した処理用ガスを真空槽内に導入し、上記評価試料に対してプラズマによるアッシングを行った。
【００４２】
この場合、真空槽内の圧力は０．６５Ｐａとし、基板に対して周波数２ＭＨｚのバイアス高周波電力を印加するとともに、アンテナに対して周波数１３．５６ＭＨｚの電力を印加した。
【００４３】
そして、この基板に対して温度１５０℃、時間３０分の条件でアニール処理を行い、さらに、この基板に対し、めっき法によってＣｕを全面成膜した。
【００４４】
その後、この基板に対し、プラズマＣＶＤ法によってＳｉＮを全面成膜して評価試料を作成した。
【００４５】
＜実施例２＞
添加ガス（ＣＨ４）の添加量を３０体積％としてアッシングを行い、その他は実施例１と同様の条件で評価試料を作成した。
【００４６】
＜比較例１＞
添加ガスを添加しないＮＨ３のみを処理用ガスとして用いてアッシングを行い、その他は実施例１と同様の条件で評価試料を作成した。
【００４７】
＜比較例２＞
添加ガスを添加しないＮＨ３のみを処理用ガスとして用い、基板に周波数１３．５６ＭＨｚのバイアス高周波電力を印加してアッシングを行った以外は実施例１と同様の条件で評価試料を作成した。
【００４８】
図２（ａ）（ｂ）は、実施例１の評価試料の断面構造を示す電子顕微鏡写真、図３（ａ）（ｂ）は、実施例２の評価試料の断面構造を示す電子顕微鏡写真である。
図４（ａ）（ｂ）は、比較例１の評価試料の断面構造を示す電子顕微鏡写真、図５（ａ）（ｂ）は、比較例２の評価試料の断面構造を示す電子顕微鏡写真である。
【００４９】
図２（ａ）（ｂ）及び図３（ａ）（ｂ）から理解されるように、実施例１及び実施例２においては、多孔質層間絶縁膜にボイドは発生しておらず、また、比誘電率の上昇も起こらなかった。
【００５０】
一方、図４（ａ）（ｂ）及び図５（ａ）（ｂ）から理解されるように、比較例１及び比較例２においては、多孔質層間絶縁膜にボイドが発生し、また、比誘電率も２．３から２．７に上昇した。
【００５１】
【発明の効果】
以上述べたように本発明によれば、エッチング等の際の多孔質絶縁膜の空孔への水の吸着による誘電率上昇を防止することができるとともに、プロセスガスの多孔質絶縁膜中への吸着・反応による侵食（ボイド）を防止することができる。さらに、ＣＶＤプロセスにおける多孔質絶縁膜へのプロセスガスの吸着を防止することができる。
【図面の簡単な説明】
【図１】本発明を実施するためのアッシング装置の概略構成図
【図２】（ａ）：実施例１の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：実施例１の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図３】（ａ）：実施例２の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：実施例２の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図４】（ａ）：比較例１の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：比較例１の評価試料の断面構造を示す電子顕微鏡写真（その２）
【図５】（ａ）：比較例２の評価試料の断面構造を示す電子顕微鏡写真（その１）
（ｂ）：比較例２の評価試料の断面構造を示す電子顕微鏡写真（その２）
【符号の説明】
１…アッシング装置 ２…真空槽 ３…ガス導入管 ５…基板 Ｇ…処理用ガス
Claims (5)
- 多孔質絶縁膜を有する基板に対し真空中で所定の処理用ガスのプラズマを用いて処理を行う多孔質絶縁膜の処理方法であって、
前記処理用ガスが、所定のプロセスガスと、Ｃ−Ｈ結合を有する添加ガスとを含有する多孔質絶縁膜のプラズマ処理方法。 - 前記基板上の多孔質絶縁膜上のレジストをＣ−Ｈ結合を含むガスのプラズマを用いて除去するアッシング工程を有する請求項１記載の多孔質絶縁膜のプラズマ処理方法。
- 前記処理用ガスのプロセスガスが、ＮＨ３を含む請求項１又は２のいずれか１項記載の多孔質絶縁膜のプラズマ処理方法。
- 前記処理用ガスの添加ガスが、ＣＨ４を含む請求項１乃至３のいずれか１項記載の多孔質絶縁膜のプラズマ処理方法。
-
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290966A JP2004128252A (ja) | 2002-10-03 | 2002-10-03 | 多孔質絶縁膜のプラズマ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002290966A JP2004128252A (ja) | 2002-10-03 | 2002-10-03 | 多孔質絶縁膜のプラズマ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128252A true JP2004128252A (ja) | 2004-04-22 |
Family
ID=32282687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002290966A Pending JP2004128252A (ja) | 2002-10-03 | 2002-10-03 | 多孔質絶縁膜のプラズマ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004128252A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006025123A1 (ja) * | 2004-09-01 | 2006-03-09 | Shibaura Mechatronics Corporation | アッシング方法及びアッシング装置 |
| JP2008508743A (ja) * | 2004-08-02 | 2008-03-21 | ラム リサーチ コーポレーション | エッチングされたウエハからフォトレジストを剥離するための方法 |
| JP2008545253A (ja) * | 2005-05-10 | 2008-12-11 | ラム リサーチ コーポレーション | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 |
| JP2009224596A (ja) * | 2008-03-17 | 2009-10-01 | Tokyo Electron Ltd | プラズマ処理装置 |
-
2002
- 2002-10-03 JP JP2002290966A patent/JP2004128252A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508743A (ja) * | 2004-08-02 | 2008-03-21 | ラム リサーチ コーポレーション | エッチングされたウエハからフォトレジストを剥離するための方法 |
| WO2006025123A1 (ja) * | 2004-09-01 | 2006-03-09 | Shibaura Mechatronics Corporation | アッシング方法及びアッシング装置 |
| US8524102B2 (en) | 2004-09-01 | 2013-09-03 | Shibaura Mechatronics Corporation | Ashing method and ashing device |
| JP2008545253A (ja) * | 2005-05-10 | 2008-12-11 | ラム リサーチ コーポレーション | 通常の低ｋ誘電性材料および／または多孔質の低ｋ誘電性材料の存在下でのレジスト剥離のための方法 |
| JP2009224596A (ja) * | 2008-03-17 | 2009-10-01 | Tokyo Electron Ltd | プラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807579B2 (en) | Hydrogen ashing enhanced with water vapor and diluent gas | |
| US6503840B2 (en) | Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning | |
| US6537896B1 (en) | Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material | |
| US6562700B1 (en) | Process for removal of resist mask over low k carbon-doped silicon oxide dielectric material of an integrated circuit structure, and removal of residues from via etch and resist mask removal | |
| US6346490B1 (en) | Process for treating damaged surfaces of low k carbon doped silicon oxide dielectric material after plasma etching and plasma cleaning steps | |
| JP4160277B2 (ja) | 半導体装置の製造方法 | |
| US20040072440A1 (en) | Process for removal of photoresist mask used for making vias in low K carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask | |
| KR100887225B1 (ko) | 반도체 디바이스의 제조 방법 | |
| KR101032831B1 (ko) | 챔버 탈불화 및 웨이퍼 탈불화 단계들을 방해하는 플라즈마에칭 및 포토레지스트 스트립 프로세스 | |
| JP2005268312A (ja) | レジスト除去方法及びそれを用いて製造した半導体装置 | |
| JP2005117052A (ja) | シリコンカーバイド膜を製造する方法 | |
| US6316354B1 (en) | Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer | |
| US20110294232A1 (en) | Method for recovering damage of low dielectric insulating film and method for manufacturing semiconductor device | |
| JP4298975B2 (ja) | 半導体素子の製造方法 | |
| KR100259220B1 (ko) | 수소 플라즈마 다운 스트림 처리 장치 및 수소 플라즈마 다운스트림 처리 방법 | |
| JP5238615B2 (ja) | 半導体装置の製造方法 | |
| CN101809716B (zh) | 低k电介质和金属工艺集成的方法 | |
| TW200425251A (en) | Method for producing semiconductor device and method for cleaning plasma etching device | |
| JP2011151141A (ja) | 基板処理方法及び記憶媒体 | |
| TWI437663B (zh) | 利用界面層的增設改善介電阻障物對銅之黏附 | |
| JP2004128252A (ja) | 多孔質絶縁膜のプラズマ処理方法 | |
| JP2009289996A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007266099A (ja) | 低誘電率膜のダメージ修復方法、半導体製造装置、記憶媒体 | |
| JP2006073612A (ja) | レジスト除去方法 | |
| JP2008103586A (ja) | 半導体装置の製造方法および半導体装置 |