JP2004128501A - 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 - Google Patents
表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 Download PDFInfo
- Publication number
- JP2004128501A JP2004128501A JP2003336792A JP2003336792A JP2004128501A JP 2004128501 A JP2004128501 A JP 2004128501A JP 2003336792 A JP2003336792 A JP 2003336792A JP 2003336792 A JP2003336792 A JP 2003336792A JP 2004128501 A JP2004128501 A JP 2004128501A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicide
- silicon nitride
- nickel
- nickel silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
- H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6316—Formation by nitridation, e.g. nitridation of the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】半導体集積回路基板の構成要素としてニッケルシリサイド膜を用いる時、その表面に形成される窒化ケイ素膜などの絶縁層との接着性が劣ることが問題になる。その原因になる両者の界面に生じやすいケイ素リッチな界面膜の生成を防ぎ、接着性の問題を解決する。
【解決手段】1つの手段は、ケイ素リッチ層の形成を防ぐために、シリコン基板上に形成されたニッケルシリサイド膜に、アンモニアなどの窒素保持ガス材料を導入し、実質的にケイ素不在下で、プラズマを導入して発生させた活性化窒素種をシリサイド膜表面と反応させ、生成した窒化ケイ素でシリサイド表面を保護安定化する。
【選択図】図4
【解決手段】1つの手段は、ケイ素リッチ層の形成を防ぐために、シリコン基板上に形成されたニッケルシリサイド膜に、アンモニアなどの窒素保持ガス材料を導入し、実質的にケイ素不在下で、プラズマを導入して発生させた活性化窒素種をシリサイド膜表面と反応させ、生成した窒化ケイ素でシリサイド表面を保護安定化する。
【選択図】図4
Description
本発明は、半導体集積デバイスの分野に関するものであり、特に、ニッケルシリサイド層と窒化ケイ素層間の接着性を改良するための、表面保護(surface passivation)の方法に関する。
シリコン集積回路の性能は、その構成要素のサイズに関係する。小さい構成要素は、より集積化された機能とより速い動作を可能にする。シリコン集積回路の構成要素のサイズを縮小させる技術者の努力の中で、彼らに課された1つの技術的挑戦は、回路の構成要素を接続する導電線のコンダクタンスを維持することである。シリコン集積回路産業で現在用いられている導電線の1つのタイプは、耐火金属シリサイドクラッドシリコンである。例えば、コバルトシリサイドクラッドシリコンは、MOSトランジスタゲート電極および高性能論理回路のソース・ドレイン領域を作成するための最上の材料である。
コバルトシリサイドクラッドシリコンは、その設計目的を十分に果たした。しかし、コバルトシリサイド法は、ポリシリコン線が50ナノメーターより狭くなる時、幾つかの問題に出会う。1つの問題は、コバルトシリサイドを作成するために約700℃の温度を必要とし、これが全プロセスの熱収支の重い負担をかけることである。他の問題は、700℃におけるポリシリコン混合物(conglomerate:集塊)中の結晶粒(grain:粒)であり、これがポリシリコン体積を縮小させ、ポリシリコン線にボイドを形成させる。ポリシリコン線の幅およびボイドの密集度とサイズに応じて、ポリシリコンのコンダクタンスが実質的に変化することがある。
コバルトシリサイドの欠点を解決するために、技術者はニッケルシリサイドを調査している。ニッケルはケイ素と反応して、300℃以下の温度でニッケルケイ素を形成する。我々は、260℃と310℃の間で、ニッケルリッチでかつ良好な均質性の安定したシート抵抗を有するニッケルシリサイド合金を作成できることを証明した。合金が400℃〜550℃で処理され、合金がニッケルモノシリサイドに実質的に転化する時、抵抗がさらに低下する。約500℃への処理温度の低下は、ポリシリコン結晶粒の混合物の問題を排除または実質的に減少させ、かつ全プロセスの熱収支を実質的に確保する。
しかし、ニッケルシリサイドクラッドポリシリコン法が広く実施されない問題が存在する。1つの知られた問題は、ニッケルシリサイド表面上に形成された絶縁層、通常は窒化ケイ素が、ふくれるかあるいはシリサイド表面から剥がれる傾向があることである。この絶縁層の貧弱な接着性は、望ましくない過剰な電力消費と信頼性の問題を引起す。
半導体装置製造会社および集積回路製造会社の技術者は、この接着問題の解決を試みてきたが成功していない。本発明は、この問題を効果的に排除し、または実質的に減少させる。
我々は、ニッケルシリサイドと窒化ケイ素間の貧弱な接着性の根本的原因は、ケイ素リッチ界面膜の存在であることを確認した。本発明は、このような膜の形成を防ぐことにより接着性の問題を排除しまたは実質的に減少させる。
知られている技術では、通常、窒化ケイ素薄膜をより厚い二酸化ケイ素と組み合わせて用いることにより、導電性ニッケルシリサイドを他の導電性材料から絶縁している。通常、窒化ケイ素薄膜は、プラズマ反応器中でプラズマ強化(enhanced)化学蒸着(PECVD)法を用いて形成される。
反応器の環境は、アンモニアとシランを含む気体混合物である。高周波信号の形態のエネルギーは、プラズマ中でシランとアンモニアの分子を活性化し、ケイ素と窒素種を生成する。ケイ素と窒素種は、半導体基板の表面上で反応して窒化ケイ素を形成する。
しかし、シランは、ニッケルシリサイドの存在下で、高周波信号の援助がなくても、分解してケイ素を生成する。望ましい窒化ケイ素を形成するための活性化窒素が十分に存在しないと、ケイ素種が基板表面上に沈澱してケイ素リッチ膜を形成し、これが接着性の問題の原因になる。
本発明は、このケイ素リッチ膜の形成を防ぐことにより、この問題を解決する。本発明の一実施形態では、ケイ素を保持するガス(silicon carrying gas)の不存在下で、高周波信号によりアンモニアが最初に活性化される。活性化アンモニアから生成した窒素種がニッケルシリサイド表面を保護(passivate)する。引き続き、反応器中で、シランまたはその他のケイ素を保持するガスが混合され、窒化ケイ素を形成することができる。
本発明の他の実施形態では、ケイ素を保持するガスの不存在下で、高周波信号により窒素ガスが最初に活性化される。活性化された窒素ガスから得られた窒素種は、ニッケルシリサイド表面を保護する。引き続き、反応器中で、シランまたはその他のケイ素を保持するガスが混合され、窒化ケイ素を形成することができる。
また、本発明のその他の実施形態では、半導体基板に窒化チタン膜が堆積させられる。窒化チタン膜中の窒素種は、約500℃の高められた温度でニッケルシリサイドと反応して、ニッケルシリサイド表面を保護する。この表面が十分に保護されたならば、窒化ケイ素膜の形成が進行可能になる。
なお、本発明のその他の実施形態では、ターゲットが窒化ケイ素材料を含む物理的スパッタリング法により、半導体基板上に窒化ケイ素膜を堆積させる。
(発明の形態の詳細な説明)
図1は、既知のニッケルシリサイド化法で製造したシリコンCMOSトランジスタ10を描写するもので、シリコン基板20が提供される。集積回路のトランジスタが示されている活性領域が、二酸化ケイ素30の薄層で被覆されている。望ましい結晶粒サイズをもつ凝集した多結晶の形態で、ポリシリコン膜40がシリコン基板上に堆積される。このポリシリコン膜は、リン、ホウ素及びヒ素などの適切な化学成分でドープ可能であり、所望の電気抵抗率を達成できる。シリサイド化(silicidation)は、さらに抵抗率を減少させる。
図1は、既知のニッケルシリサイド化法で製造したシリコンCMOSトランジスタ10を描写するもので、シリコン基板20が提供される。集積回路のトランジスタが示されている活性領域が、二酸化ケイ素30の薄層で被覆されている。望ましい結晶粒サイズをもつ凝集した多結晶の形態で、ポリシリコン膜40がシリコン基板上に堆積される。このポリシリコン膜は、リン、ホウ素及びヒ素などの適切な化学成分でドープ可能であり、所望の電気抵抗率を達成できる。シリサイド化(silicidation)は、さらに抵抗率を減少させる。
このポリシリコンが、パターン付けされかつエッチングされて、集積回路設計に応じた線パターン(line pattern)を形成する。この線パターンを被覆するためにシールドとしてホトレジストパターンを用いることにより、通常はプラズマ強化化学エッチング法で、非被覆部のポリシリコンの部分が除去される。
ポリシリコン線形成後、シリコン基板のポケットにイオン打ち込みによりドープし、ソース・ドレイン領域60を形成する。このソース・ドレイン領域の形成は、通常、ポリシリコン線のサイドウォール上に絶縁物質50と55を形成することを含む。この実施例では、物質50は窒化ケイ素であり、物質55は二酸化ケイ素である。この絶縁物質は、サイドウォールスペーサと呼ばれる。このサイドウォールスペーサは多くの機能を果たすが、その1つは、トランジスタ100のゲートを形成するポリシリコン線40からソース・ドレイン領域60を電気的に分離することである。
ポリシリコン線40および適所のサイドウォール50および55と共に、ニッケル膜層が基板上部(top)に適用される。このニッケル膜は、ポリシリコン線の上部表面、サイドウォールスペーサおよびケイ素材料を含むソース・ドレイン領域と接触する。
堆積ニッケル膜をもつシリコン基板は、続いて2段階熱処理プロセスを受ける。第1段階の温度は約260℃〜310℃である。この温度範囲で、ニッケルはポリシリコン線80およびソース・ドレイン領域70と反応し、ニッケルリッチシリサイド合金を形成する。しかし、ニッケルは、誘電体材料から成るサイドウォールスペーサとは反応しない。第1段階の熱処理後、残留ニッケルが基板表面から除去される。第2段階の温度は約400℃〜550℃である。この温度範囲で、ニッケルリッチシリサイド合金は、ニッケルと窒素原子数が1:1に近い比率のモノニッケルシリサイドに転換される。
最近の集積回路では、ニッケルシリサイドクラッドポリシリコンが、複数の導電線手段の1つのタイプを作る。その他のタイプは、アルミニウム、タングステン及び銅およびその他の金属合金を含み、それらは、集積回路の異なる幾何学面に配置される。ニッケルシリサイドクラッドポリシリコン線は、特に他の電導線からシリサイドを分離するバイアホールスルー(via-holes through)絶縁層内に配置された電導プラグにより、その他のタイプの導電線に通常接続される。
通常、絶縁層は、シリサイド上に直接配置され、20〜40ナノメーターの程度の窒化ケイ素層90、および厚みが1マイクロメーターを越えてもよく、かつ窒化物層の上部に配置される酸化ケイ素層100を含む。2層からなる絶縁層を用いる目的は、プロセスの制御のためであり、特に、窒化物層はバイアホール形成時にエッチストッパとして働く。
バイアホールは、集積回路製造業界の通常の技術を有する者に知られている、パターン付けとエッチングプロセスで形成される。酸化ケイ素層は、ホトレジストのパターンにより部分的に被覆されていない。エッチングは、プラズマ中で活性化されたフッ素種と、被覆されていない酸化ケイ素との反応により、行われる。フッ素は、酸化ケイ素との反応よりも窒化珪素とかなり遅く反応する故、エッチングが二酸化ケイ素層を突き破る時、エッチングプロセスは効果的にストップして、窒化ケイ素膜を露出する。
窒化ケイ素膜90は、既知技術のプラズマ強化化学蒸着(PECVD)を用いて形成されるものであり、そこでは、プラズマ環境下でケイ素種が窒素種と反応して、シリコン基板上に窒化ケイ素を形成する。ケイ素種はガス状シランから、窒素種はアンモニアから得ることができる。シリサイド合金がチタンまたはコバルトなどの耐火金属(refractory metal)で作成される時、このように作成された窒化ケイ素膜はシリサイド表面に十分に接着する。しかし、シリサイド合金がニッケルを用いて作成される時、意外な現象がシリサイド表面に起きる:即ち、ガス状シランが処理条件下で早期に解離してケイ素になり、このケイ素種がシリサイド表面上でケイ素リッチ膜85を形成する。
図2に描写されるように、ニッケルシリサイド280上のケイ素リッチ膜285の存在は、シリサイド280に対する窒化ケイ素290の接着に悪影響を及ぼし、かつ、これは、窒化ケイ素膜290がふくれ、構造から剥離することがある故に、構造の完璧さを低下させる。
図3は、領域201の付近で図2における膜285のXPS深さのファイルを表している。図から、膜285がケイ素310に富み、かつ窒素320が事実上存在しないことを確認できる。
図4は、本発明の方法で製造されたシリコンCMOSトランジスタ110を描写する。領域170,180と窒化ケイ素膜190との間に膜がないことに注目のこと。
図5は、ケイ素540、ニッケルシリサイド580及び窒化ケイ素590を含む構造の透過型電子顕微鏡写真である。図5は、本発明の方法の結果を表している。ニッケルシリサイド580と窒化ケイ素590との間にケイ素リッチ膜がないことに注目のこと。
次の章で、実施例を用いて本発明の実施形態を説明する。
最初の実施形態では、上で説明したように、2段階加熱処理法を用いて、ニッケルシリサイドがシリコン基板上に形成される。図2に示されるようなケイ素リッチ層285の形成を防ぐために、窒化ケイ素堆積法に1つの処理ステップが加えられる。このステップでは、アンモニアまたは窒素ガスなどのその他の窒素を保持するガス状材料が、プラズマ反応室に導入される。反応室のガス状雰囲気には、実質的にケイ素種が存在しない。次に、高周波信号を適用してプラズマを誘導し、これが断続的にアンモニアなどの窒素を保持するガス状材料を活性化する。活性窒素種は、ニッケルシリサイド表面と反応し、ニッケルシリサイド表面を保護する。
このように保護されたニッケルシリサイド表面では、上記のように窒化ケイ素の堆積が続けられてもよい。窒化ケイ素の堆積は、同一のプラズマ反応室でまたは分離した反応室で実施されてもよい。
2番目の実施形態では、2段階シリサイド化熱処理法の第1段階が、記載されたように行なわれ、即ち、基板を260〜310℃で熱処理して、ソース・ドレインおよびポリシリコン線領域でニッケルリッチ合金を形成し、かつ残留ニッケルが除去される。シリサイド化の第2段階の前に、窒化チタンのような窒化金属膜が基板上に配置され、ニッケルシリサイドを被覆する。次に、熱処理の第2段階が400〜550℃で行なわれ、ニッケルリッチ合金をモノニッケルシリサイド合金に転換する。熱処理の第2段階中に、窒化金属膜からの窒素がニッケルシリサイド表面中に一体化されて、ニッケルシリサイドを保護する。引き続き、窒化チタン膜が基板表面から除去された後、窒化ケイ素膜が堆積される。
本発明は、例えば、絶縁体上のシリコン(SOI)またはシリコンゲルマニウム(Si−Ge)基板などのシリコン以外の基板上に形成される集積回路に応用可能である。また、これは、例えば、構成要素がバイポーラトランジスタ、ダイオード、キャパシタおよびレジスタなどのMOSトランジスタ以外を含む集積回路にも応用する。これは、また、例えば、ヒータなどの集積回路以外の電子デバイスにも応用する。
以上の説明に関して更に以下の項を開示する。
(1) 半導体デバイスの形成方法であって:
a.上部表面を有する基板を提供するステップであって、その上部表面の少なくとも一部がシリサイド(silicide)材料の領域を含むステップ;及び
b.シリサイド材料の領域を含むその上部表面を、窒素の活性化種を含みかつ実質的にケイ素が存在しない環境に曝すステップ;
を含む方法。
(2) シリサイド材料がニッケルシリサイドを含む第1項記載の方法。
(3) 窒素の活性化種が、部分的にイオン化されたガス状窒素またはアンモニアまたは窒化物材料中の窒素を含む第1項記載の方法。
(4) 窒化物材料が窒化チタンを含む第3項記載の方法。
(5) 上部表面から外側に窒化ケイ素層を形成することを更に含む第1項記載の方法。
(6) 窒化ケイ素層を形成した後、活性化窒素種を含み、かつ実質的にケイ素が存在しない環境に上部表面を曝す第5項記載の方法。
(7) 上部表面から外側に窒化ケイ素層を形成することを更に含む第1項記載の方法。
(8) 半導体デバイスであって:
a.ケイ素領域を含む上部表面を有する基板;
b.上部表面(top surface)を有し、ケイ素領域の上部表面の外側に形成されたシリサイド領域;
c.下部表面(bottom surface)を有し、シリサイド領域の外側に形成された窒化物領域;及び
d.窒化物下部表面とシリサイド上部表面との間の界面であって、窒素が実質的に存在しないケイ素リッチ材料が実質的に不在である界面;
を含むデバイス。
(9) シリサイド領域がニッケルを含む第8項記載の半導体デバイス。
(10) 半導体デバイスを形成する方法であって:
a.上部表面を有する基板を提供するステップであって、少なくともその上部表面がケイ素領域を含むステップ;
b.ケイ素領域を含む上部表面に隣接して、上部表面から外側にニッケル層を形成するステップ;
c.上部表面から外側に窒化チタンキャップ層を形成するステップであって、キャップ層が少なくともニッケル層の一部分を被覆するステップ;
d.基板を約290℃に加熱することにより上部表面の上にニッケルシリサイド領域を形成するステップ;
e.上部表面から窒化チタン層と残留ニッケル層を除去するステップ;
f.約500℃で基板を加熱するステップ;
g.アンモニアを含みかつ実質的にケイ素を含まないガス状材料で、上部表面をプラズマ反応器中で処理するステップ;及び
h.上部表面から外側に窒化ケイ素層を形成するステップ;
を含む方法。
(11) 半導体集積回路デバイス110中のニッケルシリサイド170と窒化ケイ素90構造を形成する方法が記載される。ニッケルシリサイド170と窒化ケイ素90の間の良好な接着は、ニッケルシリサイド表面を窒素で保護することにより達成される。この保護(passivation)は、ニッケルシリサイド表面をプラズマ活性化窒素種で処理することにより完成される。代替の保護手段は、ニッケルシリサイドを窒化金属膜で被覆し、基板を約500℃に加熱することである。その他の代替手段は、スパッタによりニッケルシリサイド170の上部の上に窒化ケイ素90を堆積させることである。
(1) 半導体デバイスの形成方法であって:
a.上部表面を有する基板を提供するステップであって、その上部表面の少なくとも一部がシリサイド(silicide)材料の領域を含むステップ;及び
b.シリサイド材料の領域を含むその上部表面を、窒素の活性化種を含みかつ実質的にケイ素が存在しない環境に曝すステップ;
を含む方法。
(2) シリサイド材料がニッケルシリサイドを含む第1項記載の方法。
(3) 窒素の活性化種が、部分的にイオン化されたガス状窒素またはアンモニアまたは窒化物材料中の窒素を含む第1項記載の方法。
(4) 窒化物材料が窒化チタンを含む第3項記載の方法。
(5) 上部表面から外側に窒化ケイ素層を形成することを更に含む第1項記載の方法。
(6) 窒化ケイ素層を形成した後、活性化窒素種を含み、かつ実質的にケイ素が存在しない環境に上部表面を曝す第5項記載の方法。
(7) 上部表面から外側に窒化ケイ素層を形成することを更に含む第1項記載の方法。
(8) 半導体デバイスであって:
a.ケイ素領域を含む上部表面を有する基板;
b.上部表面(top surface)を有し、ケイ素領域の上部表面の外側に形成されたシリサイド領域;
c.下部表面(bottom surface)を有し、シリサイド領域の外側に形成された窒化物領域;及び
d.窒化物下部表面とシリサイド上部表面との間の界面であって、窒素が実質的に存在しないケイ素リッチ材料が実質的に不在である界面;
を含むデバイス。
(9) シリサイド領域がニッケルを含む第8項記載の半導体デバイス。
(10) 半導体デバイスを形成する方法であって:
a.上部表面を有する基板を提供するステップであって、少なくともその上部表面がケイ素領域を含むステップ;
b.ケイ素領域を含む上部表面に隣接して、上部表面から外側にニッケル層を形成するステップ;
c.上部表面から外側に窒化チタンキャップ層を形成するステップであって、キャップ層が少なくともニッケル層の一部分を被覆するステップ;
d.基板を約290℃に加熱することにより上部表面の上にニッケルシリサイド領域を形成するステップ;
e.上部表面から窒化チタン層と残留ニッケル層を除去するステップ;
f.約500℃で基板を加熱するステップ;
g.アンモニアを含みかつ実質的にケイ素を含まないガス状材料で、上部表面をプラズマ反応器中で処理するステップ;及び
h.上部表面から外側に窒化ケイ素層を形成するステップ;
を含む方法。
(11) 半導体集積回路デバイス110中のニッケルシリサイド170と窒化ケイ素90構造を形成する方法が記載される。ニッケルシリサイド170と窒化ケイ素90の間の良好な接着は、ニッケルシリサイド表面を窒素で保護することにより達成される。この保護(passivation)は、ニッケルシリサイド表面をプラズマ活性化窒素種で処理することにより完成される。代替の保護手段は、ニッケルシリサイドを窒化金属膜で被覆し、基板を約500℃に加熱することである。その他の代替手段は、スパッタによりニッケルシリサイド170の上部の上に窒化ケイ素90を堆積させることである。
Claims (2)
- 半導体デバイスの形成方法であって:
a.上部表面を有する基板を提供するステップであって、その上部表面の少なくとも一部がシリサイド材料の領域を含むステップ;及び
b.シリサイド材料の領域を含むその上部表面を、窒素の活性化種を含みかつ実質的にケイ素が存在しない環境に曝すステップ;
を含む方法。 - 半導体デバイスであって:
a.ケイ素領域を含む上部表面を有する基板;
b.上部表面を有し、ケイ素領域の上部表面の外側に形成されたシリサイド領域;
c.下部表面を有し、シリサイド領域の外側に形成された窒化物領域;及び
d.窒化物下部表面とシリサイド上部表面との間の界面であって、窒素が実質的に存在しないケイ素リッチ材料が実質的に不在である界面;
を含むデバイス。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/261,791 US6831008B2 (en) | 2002-09-30 | 2002-09-30 | Nickel silicide—silicon nitride adhesion through surface passivation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004128501A true JP2004128501A (ja) | 2004-04-22 |
Family
ID=32030060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003336792A Abandoned JP2004128501A (ja) | 2002-09-30 | 2003-09-29 | 表面保護によるニッケルシリサイド−窒化ケイ素の接着性の改良 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6831008B2 (ja) |
| EP (1) | EP1411546B1 (ja) |
| JP (1) | JP2004128501A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112089A1 (ja) * | 2004-05-17 | 2005-11-24 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JP2009088421A (ja) * | 2007-10-03 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7829461B2 (en) | 2006-11-29 | 2010-11-09 | Fujitsu Semiconductor Limited | Method for fabricating semiconductor device |
| US7879722B2 (en) | 2006-04-28 | 2011-02-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US7923319B2 (en) | 2008-11-26 | 2011-04-12 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device circuit device |
| JP2013077828A (ja) * | 2012-12-05 | 2013-04-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840198B2 (ja) * | 2003-04-28 | 2006-11-01 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7151020B1 (en) * | 2004-05-04 | 2006-12-19 | Advanced Micro Devices, Inc. | Conversion of transition metal to silicide through back end processing in integrated circuit technology |
| KR100629266B1 (ko) * | 2004-08-09 | 2006-09-29 | 삼성전자주식회사 | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법 |
| US7611943B2 (en) * | 2004-10-20 | 2009-11-03 | Texas Instruments Incorporated | Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation |
| JP4146859B2 (ja) * | 2004-11-30 | 2008-09-10 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2006310741A (ja) * | 2005-03-30 | 2006-11-09 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2007251135A (ja) * | 2006-02-18 | 2007-09-27 | Seiko Instruments Inc | 半導体装置およびその製造方法 |
| CN103489825B (zh) * | 2013-09-22 | 2016-01-20 | 上海华力微电子有限公司 | 解决氮化硅和镍硅化物界面剥落问题的工艺方法 |
| US10770586B2 (en) | 2018-02-04 | 2020-09-08 | Tower Semiconductor Ltd. | Stressing structure with low hydrogen content layer over NiSi salicide |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323071B1 (en) * | 1992-12-04 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device |
| US5447887A (en) * | 1994-04-01 | 1995-09-05 | Motorola, Inc. | Method for capping copper in semiconductor devices |
| US5545592A (en) * | 1995-02-24 | 1996-08-13 | Advanced Micro Devices, Inc. | Nitrogen treatment for metal-silicide contact |
| EP0793271A3 (en) | 1996-02-22 | 1998-12-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having a metal silicide film and method of fabricating the same |
| US20020050605A1 (en) * | 1996-08-26 | 2002-05-02 | J.S. Jason Jenq | Method to reduce contact distortion in devices having silicide contacts |
| US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
| US5960303A (en) * | 1997-06-23 | 1999-09-28 | Micron Technology, Inc. | Process of forming titanium silicide interconnects |
| JP3199015B2 (ja) * | 1998-02-04 | 2001-08-13 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6235598B1 (en) * | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
| KR100271948B1 (ko) | 1998-12-01 | 2000-11-15 | 윤종용 | 반도체 장치의 셀프-얼라인 실리사이드 형성방법 |
| US6255217B1 (en) * | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6228761B1 (en) * | 1999-10-14 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide |
| US6576546B2 (en) * | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
| US6586333B1 (en) * | 2000-10-05 | 2003-07-01 | Advanced Micro Devices, Inc. | Integrated plasma treatment and nickel deposition and tool for performing same |
| JP2002198368A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置の製造方法 |
-
2002
- 2002-09-30 US US10/261,791 patent/US6831008B2/en not_active Expired - Lifetime
-
2003
- 2003-09-29 JP JP2003336792A patent/JP2004128501A/ja not_active Abandoned
- 2003-09-30 EP EP03103622A patent/EP1411546B1/en not_active Expired - Lifetime
-
2004
- 2004-10-29 US US10/977,433 patent/US20050090087A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005112089A1 (ja) * | 2004-05-17 | 2005-11-24 | Fujitsu Limited | 半導体装置及びその製造方法 |
| JPWO2005112089A1 (ja) * | 2004-05-17 | 2008-03-27 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100881380B1 (ko) * | 2004-05-17 | 2009-02-02 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US7879722B2 (en) | 2006-04-28 | 2011-02-01 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US8058695B2 (en) | 2006-04-28 | 2011-11-15 | Renesas Electronics Corporation | Semiconductor device |
| US7829461B2 (en) | 2006-11-29 | 2010-11-09 | Fujitsu Semiconductor Limited | Method for fabricating semiconductor device |
| JP2009088421A (ja) * | 2007-10-03 | 2009-04-23 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7923319B2 (en) | 2008-11-26 | 2011-04-12 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device circuit device |
| US8268682B2 (en) | 2008-11-26 | 2012-09-18 | Renesas Electronics Corporation | Method for manufacturing a semiconductor integrated circuit device |
| JP2013077828A (ja) * | 2012-12-05 | 2013-04-25 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1411546A3 (en) | 2007-04-04 |
| EP1411546A2 (en) | 2004-04-21 |
| US6831008B2 (en) | 2004-12-14 |
| US20040061184A1 (en) | 2004-04-01 |
| US20050090087A1 (en) | 2005-04-28 |
| EP1411546B1 (en) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5670432A (en) | Thermal treatment to form a void free aluminum metal layer for a semiconductor device | |
| US6940172B2 (en) | Chemical vapor deposition of titanium | |
| US6150270A (en) | Method for forming barrier layer for copper metallization | |
| KR100368504B1 (ko) | 반도체장치제조방법 | |
| US5591672A (en) | Annealing of titanium - titanium nitride in contact hole | |
| JP2861869B2 (ja) | 半導体装置の製造方法 | |
| US6831008B2 (en) | Nickel silicide—silicon nitride adhesion through surface passivation | |
| JPH06302542A (ja) | 半導体装置の低抵抗接触構造およびその形成方法 | |
| US7534709B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| US6383880B1 (en) | NH3/N2-plasma treatment for reduced nickel silicide bridging | |
| KR100707656B1 (ko) | 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자 | |
| CN100466198C (zh) | 半导体装置的制造方法 | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| KR20030050430A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| US6096645A (en) | Method of making IC devices having stable CVD titanium nitride films | |
| JPH1167688A (ja) | シリサイド材料とその薄膜およびシリサイド薄膜の製造方法 | |
| US6927162B1 (en) | Method of forming a contact in a semiconductor device with formation of silicide prior to plasma treatment | |
| JP2972687B2 (ja) | 半導体装置の製造方法 | |
| US6855630B1 (en) | Method for making contact with a doping region of a semiconductor component | |
| JP3250543B2 (ja) | 半導体装置の製造方法 | |
| JPH04320029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081205 |