JP2004129111A - クロスコネクト制御方式 - Google Patents
クロスコネクト制御方式 Download PDFInfo
- Publication number
- JP2004129111A JP2004129111A JP2002293381A JP2002293381A JP2004129111A JP 2004129111 A JP2004129111 A JP 2004129111A JP 2002293381 A JP2002293381 A JP 2002293381A JP 2002293381 A JP2002293381 A JP 2002293381A JP 2004129111 A JP2004129111 A JP 2004129111A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- unit
- connect
- order group
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
【課題】本発明はＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式に関し，クロスコネクトの設定を変更する場合に運用中のサービスを継続したままで瞬断レベルの時間で経路切替えを行うことを目的とする。
【解決手段】光・電気変換されたＳＴＭ／ＯＣ信号を高次群の複数のＡＵ／ＳＴＳ単位の信号に分離する終端部と，終端部からの信号を高次群単位でクロスコネクトを行う高次群クロスコネクト部と，高次群クロスコネクト部内で分岐した任意の信号を選択する第１の選択部と，第１の選択部から入力された信号を複数の低次群のＶＣ／ＶＴ単位に分離してクロスコネクトを行って多重化して高次群クロスコネクト部へ出力する低次群クロスコネクト部と，高次群クロスコネクト部から分岐して低次群クロスコネクト部でＶＣ／ＶＴ単位でクロスコネクトされた信号を選択して選択多重部へ出力する第２の選択部を備えるよう構成する。
【選択図】 図１
【解決手段】光・電気変換されたＳＴＭ／ＯＣ信号を高次群の複数のＡＵ／ＳＴＳ単位の信号に分離する終端部と，終端部からの信号を高次群単位でクロスコネクトを行う高次群クロスコネクト部と，高次群クロスコネクト部内で分岐した任意の信号を選択する第１の選択部と，第１の選択部から入力された信号を複数の低次群のＶＣ／ＶＴ単位に分離してクロスコネクトを行って多重化して高次群クロスコネクト部へ出力する低次群クロスコネクト部と，高次群クロスコネクト部から分岐して低次群クロスコネクト部でＶＣ／ＶＴ単位でクロスコネクトされた信号を選択して選択多重部へ出力する第２の選択部を備えるよう構成する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）／ＳＯＮＥＴ（ＳｙｎｃｈｒｏｎｏｕｓＯｐｔｉｃａｌ Ｎｅｔｗｏｒｋ） の同期系伝送システムにおける主信号のクロスコネクト制御方式に関する。
【０００２】
ＳＤＨは各種の高速サービスや既存の低速サービスを有効に多重化するためのインターフェースを規定するものであり，ＩＴＵ−Ｔ（旧ＣＣＩＴＴ）で標準化され，多重化の特徴はネットワークの周波数同期がとられていることを前提に，１５５．５２Ｍｂｐｓ（１５６Ｍｂｐｓと略称する）を基本速度とし，その整数倍すなわち１５６×Ｎ（Ｎ：整数）Ｍｂｐｓを伝送すべき速度としていることである。Ｎ＝１，４，１６等の数値がある。基本速度の１５６Ｍｂｐｓ多重化フレーム（ＳＴＭ−１と呼ばれる）の１フレームは音声情報の符号化の基本周期である１２５μｓｅｃを時間の単位とし，バイト単位（１バイトは８ビット）に多重化する。また，ＳＯＮＥＴは５１．８４Ｍｂｐｓを基本速度とするが，その３倍の速度がＳＤＨのＳＴＭ−１の速度（１５６Ｍｂｐｓ）と一致して統一がとれるようになって相互接続が可能となった米国の標準である。
【０００３】
このような，ＳＤＨ／ＳＯＮＥＴの高次群（Ｈｉｇｈ Ｏｒｄｅｒ： 高速） であるＡＵ（ＳＤＨのＡｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ）／ＳＴＳ（ＳＯＮＥＴのＳｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｓｉｇｎａｌ ｌｅｖｅｌ） 単位の信号のクロスコネクト（回線設定）に対してその中の低次群（Ｌｏｗ Ｏｒｄｅｒ： 低速） のＶＣ（ＳＤＨの Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ ｌｅｖｅｌ）／ＶＴ（ＳＯＮＥＴのＶｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｌｅｖｅｌ）の信号について交換接続先を変えて，提示のパスの接続を高次のパスに組込む場合にクロスコネクトの制御においてサービスが中断するため，その改善が望まれている。
【０００４】
【従来の技術】
多重化技術の中核となるＳＤＨ／ＳＯＮＥＴは同期系の多重化の方法を統一したもので，標準化されている。ＳＤＨ／ＳＯＮＥＴではフレームのフォーマットが規定されており，各種の運用保守情報を転送するための領域（オーバヘッドバイト：ＯＨバイト）と主情報を転送するための領域（ペイロード）で構成される。またペイロード内部も多重化される信号の階層構造に応じたフォーマット（ＶＣ／ＶＴのストラクチャ）が規定されている。
【０００５】
図１０はＳＤＨ（ＳＴＭ−Ｎ）のフレームフォーマットである。
【０００６】
図に示すように，フレーム構造はバイト単位の行数と列数で表現されるが，これは高速になるとビット数が多くなり，横一列で書ききれないことや，ネットワーク管理に使うオーバヘッド信号を集中的に配置して見やすくするためである。１５０ＭｂｐｓのＳＴＭ−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ１：同期転送モード１） （Ｎ＝１）のフレーム構造について説明すると，１０列目以降の９行×２６１列は主情報を収容する場所であり，ペイロードと呼ばれる。最初の９行×９列は，主情報を伝達する際のネットワーク管理情報が収容され，上部の３行×９列には中継器相互間または中継器と伝送端局装置の間で使用するＲＳＯＨ（Ｒｅｇｅｎａｒａｔｏｒ Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：中継セクションオーバヘッド） で，下部の５行×９列はＭＳＯＨ（Ｍｕｌｔｉｐｌｅｘ Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：端局セクションオーバヘッド） であり， 中間の１行×９列はペイロードの中のバーチャルコンテナー（ＶＣ）の先頭位相を指示するＡＵポインタ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ Ｐｏｉｎｔｅｒ：管理ポインタ） が設定され，ＳＴＭ−１にＶＣ３（５１Ｍｂｐｓ）が３個多重化された場合はＡＵポインタとしてＡＵ−３ポインタが３個（３バイト×３）設定され，ＶＣ−４が１個搭載されているとＡＵ−４ポインタが１個設定される。また，９行×２６１列はペイロード（ＶＣ Ｓｔｒｕｃｔｕｒｅ： バーチャルコンテナー構造） である。中継器では何もセクションオーバヘッドと，ペイロードに収容される多重化情報の先頭位置を指定するポインタを構成している。
【０００７】
図１１はＳＯＮＥＴのフレームフォーマットである。ＳＯＮＥＴはＡＮＳＩ（米国規格協会）がディジタル・ハイアラーキとして標準化され，基本伝送速度である５１．８５ＭｂｐｓをＯＣ（Ｏｐｔｉｃａｌ Ｃａｒｒｉｅｒ−ｌｅｖｅｌ）−１として，そのＮ倍の伝送速度をＯＣ−Ｎと表記し，Ｎ＝１９２まで標準化され，ＯＣ−３（１５６Ｍｂｐｓ）が国際標準であるＳＤＨのＳＴＭ−１に対応し，このＯＣ−３以上では速度と基本的なフレーム構成がＳＤＨと同じである。
【０００８】
このＳＯＮＥＴのＯＣ−Ｎのフォーマットは図１１に示されているが，Ｎ＝１のＯＣ−１の場合，オーバヘッドが９行×３（バイト）列で構成され，その中の上部の３行×３列はＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：セクションオーバヘッド），下部の６行×３列はＬＯＨ（Ｌｉｎｅ Ｏｖｅｒ Ｈｅａｄ ：ラインオーバヘッド）であり，残りの９行×８７列はペイロード（ＶＴ ｓｔｒｕｃｔｕｒｅ：Ｖｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｕｎｉｔ 構造） である。
【０００９】
上記したＳＤＨやＳＯＮＥＴ等のディジタルハイアラーキーに従ったフレームのパスを他のパスと交換接続するためにクロスコネクトが設けられており，従来の方式を図１２〜図１５に示す従来技術の説明図（その１）〜（その４）を参照しながら説明する。
【００１０】
図１２〜図１５において，８０は光／電気変換部（Ｏ／Ｅで表示），８１は入力された例えば，ＳＴＭ−１の１５０Ｍｂｐｓ等の高速（ハイオーダ）のフレームを終端して，複数の下位オーダのパスに分離するＳＴＭ終端部，８２は高次元のＡＵ−ｎ（ＳＤＨ）またはＳＴＳ−ｎ（ＳＯＮＥＴ）の高次群のレベル（例えば，ＡＵ３／ＳＴＳ−１に対応する４５Ｍｂｐｓ単位）でクロスコネクトを行うＨＯＸＣ（Ｈｉｇｈ Ｏｒｄｅｒ Ｃｒｏｓｓ Ｃｏｎｎｅｃｔ： 高次群クロスコネクト），８３はＡＵの下位レベルであるＶＣ／ＶＴ（ＳＤＨのＶｉｒｔｕａｌ Ｃｏｎｔａｉｎａｒ（ＶＣ） またはＳＯＮＥＴのＶｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｌｅｖｅｌ（ＶＴ））の単位（例えば２Ｍｂｐｓ単位）でクロスコネクトを行うＬＯＸＣ（Ｌｏｗ Ｏｒｄｅｒ Ｃｒｏｓｓ Ｃｏｎｎｅｃｔ：低次群クロスコネクト），８４は分離機能を含むＬＯＸＣ８３の入力ポート，８５及び８５−１，８５−２は多重化機能を含む低次群クロスコネクトの出力ポート，８６は複数のＶＣを多重化してＳＴＭ−１のフレームを形成する多重化フレーム生成部，８７は電気／光（Ｅ／Ｏで表示）変換部である。
【００１１】
Ｏ／Ｅ８０に入力した光ファイバからの光信号のフレーム信号であるＳＴＭ−ｎ／ＯＣ−ｎ（ＳＤＨ又はＳＯＮＥＴに対応）は，ここで電気信号に変換されてＳＴＭ終端部８１へ入力され，ＳＴＭ終端部８１で個別のＡＵ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ ｌｅｖｅｌ） ／ＳＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｓｉｇｎａｌ ｌｅｖｅｌ）またはＶＣ／ＶＴ）に分離され，ＨＯＸＣ８２においてパスの位相を変えたり，他のパスと交換される等によりクロスコネクトされる。クロスコネクトされた各パスの信号は，異なる方路（各ＳＴＭ−ｎ／ＯＣ−ｎの信号路）に対応して設けられた多重化フレーム生成部８６へ入力され，多重化フレーム生成部８６で異なる各ＶＣの信号を組立ててＳＴＭ−ｎ／ＯＣ−ｎの信号が構成され，Ｅ／Ｏ８７で光信号に変換されて伝送される。ＬＯＸＣ８３は，入力ポート８４からの低速のパスの交換を行って出力ポート８５から出力する。
【００１２】
図１２のようなネットワークの構成で，ＨＯＸＣ８２において処理されていた高次のパスに対して特定のパスの一部の構成を変更（一つの経路に出力されていたパスの中の低速パスの一部を分離して別の経路に出力する）する場合，既にＨＯＸＣ８２のＡＵ−ｎ／ＳＴＳ−ｎ（高次レベル）レベルでクロスコネクトされている回線の中から，その一部を低次レベル（ＶＣ−ｎ／ＶＴ−ｎ）のクロスコネクトにより経路変更をしようとした場合，既存のＡＵ−ｎ／ＶＴ−ｎ設定のクロスコネクトを削除し，新たにＶＣ−ｎ／ＶＴ−ｎレベルでのクロスコネクト設定が必要になる。この場合，図１２のＨＯＸＣ８２の接続を一旦切断し（サービスを中断し），新たな交換接続の経路を形成する必要がある。
【００１３】
すなわち，サービスを中断した後，図１３に示すようにＨＯＸＣ８２の中の高次群のパスを▲１▼に示すようにＬＯＸＣ８３の入力ポート８４の回線へ切替接続して，ＬＯＸＣ８３において入力ポート８４のパスを２つの低速（ＶＣ／ＶＴ）のパスに分離して，それぞれ出力ポート８５−１，８５−２に交換接続され，出力ポート８５−１，８５−２からＨＯＸＣ８２へ入力される。ＨＯＸＣ８２では，▲２▼，▲３▼で示すように２つの高次のパスへ切替え接続され，ＨＯＸＣ８２から出力されたパスはそれぞれ２つの多重化フレーム生成部８６に入力され，各多重化フレーム生成部８６で多重化されて対応するＥ／Ｏ変換部８７で光に変換されて２つの光ファイバに出力される。
【００１４】
このように，ＨＯＸＣ８２の高次のパスを構成する一部の低次のパスを切替える場合，その高次のパス全体の接続を一旦切断して，ＨＯＸＣ８２及びＬＯＸＣ８３のパスを切替えて，新たな接続が完成した後，通信サービスが再開されるので，そのためにオペレータによるパス設定の操作のため一定時間（１時間程度になる場合がある）は通信サービスが中断される。
【００１５】
次に図１４はＡＵ−ｎ／ＳＴＳ−ｎのグループ内の信号において，ＶＣ−ｎ／ＶＴ−ｎレベルでいくつかの経路にクロスコネクトが分岐している回線が存在している状態を示す。この状態は上記図１３に示す接続状態と同じであるが，この▲１▼から▲２▼へ接続する回線と，▲１▼から▲３▼に接続する回線の２つの回線を，図１５に示すように，同じ一つの経路に変更（図１４の▲１▼と▲３▼を接続）したい場合がある。このように変更することで，回線管理上はＡＵ−ｎ／ＳＴＳ−ｎレベルにまとめることで，管理を簡便することができるが，この場合も，図１４に示すＡＵ−ｎ／ＳＴＳ−ｎグループ内の全てのＶＣ−ｎ／ＶＴ−ｎのクロスコネクトを削除して，改めて図１５の▲４▼に示すようなＡＵ−ｎ／ＳＴＳ−ｎレベルのクロスコネクトを設定し直す必要がある。
【００１６】
【発明が解決しようとする課題】
上記したように従来の標準化されたＳＤＨ／ＳＯＮＥＴのように同期系伝送システムにおける主信号のクロスコネクトの技術では，既存ネットワークの構成変更等で高次のパスを構成する一部のパスを異なる経路に切替える場合や，異なる経路のパスを一つの経路に切替える場合に，それまでに設定されていたクロスコネクトの設定を削除（切断）し，新たな経路が設定されるまで通信サービスを中断しなければならない。そのため，変更する必要のない回線も既設回線の削除から新設回線の設定までの間，サービス断が継続するという問題があった。
【００１７】
本発明は既存のネットワークの構成変更等で既設のクロスコネクトの設定を変更する場合に，運用中のサービスを継続したままで瞬断レベルの時間で経路切替えを行うことが可能なＳＤＨ／ＳＯＮＥＴ等の同期系伝送システムにおける主信号のクロスコネクト制御方式を提供することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の第１の原理構成を示す図である。図中，１はＳＤＨのＳＴＭ−ｎ／ＳＯＮＥＴのＯＣ−ｎ（以下，ＳＴＭ／ＯＣという）の光信号を電気信号に変換するＯ／Ｅ変換部，２はＳＴＭ−ｎ／ＯＣ−ｎ信号を終端して，個別のＡＵ−ｎ／ＳＴＳ−ｎ（以下，ＡＵ／ＳＴＳという）単位の信号に分離する終端部，３は任意のＡＵ／ＳＴＳ単位の信号でクロスコネクトを行う高次群クロスコネクト部（ＨＯＸＣ部で表示），３０は分岐部，４ａは低次群クロスコネクト部へ出力する信号を選択する第１の選択部，４ｂは高次群クロスコネクト部３から後段の多重化フレーム生成部８へ出力するＡＵ／ＳＴＳ信号を選択する第２の選択部，５はＶＣ−ｎ／ＶＴ−ｎ（以下，ＶＣ／ＶＴという）単位のクロスコネクトを行う低次群クロスコネクト部（ＬＯＸＣ部で表示），６は任意のＡＵ／ＳＴＳ単位の信号から低次群のＶＣ／ＶＴ単位の信号を分離して取り出す分離部，７はＶＣ／ＶＴ単位の信号を選択してＡＵ／ＳＴＳ単位の信号に多重化する選択多重部，８はＡＵ／ＳＴＳ単位の信号をＳＴＭ／ＯＣ信号に多重化してＳＴＭ／ＯＣのフレームを生成する多重化フレーム生成部，９はＥ／Ｏ変換部である。
【００１９】
この第１の原理構成では，高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行っていたパスを，そのパスを構成する低次群のＶＣ／ＶＴ単位でクロスコネクトするパスの設定を瞬断レベルの速度で実現するものである。
【００２０】
図１において，最初の状態ではＯ／Ｅ変換部１で電気信号に変換されたＳＴＭ／ＯＣの信号は終端部２において終端され，終端部２で個別のＡＵ／ＳＴＳ単位の経路ａの信号を含む複数の信号に分離して，高次群クロスコネクト（ＨＯＸＣ）部３へ入力されてクロスコネクトが行われ，経路ａの信号は経路ｂを通って第２の選択部４ｂへ出力され，第２の選択部４ｂにおいて経路ｂの信号が選択されて経路ｃを通って多重化フレーム生成部８へ入力される。多重化フレーム生成部８では複数のＡＵ／ＳＴＳの信号を多重化してＳＴＭ／ＯＣ信号となってＥ／Ｏ変換部９において光信号に変換されて出力される。
【００２１】
この状態で，終端部２から出力された経路ａの信号が高次群クロスコネクト（ＨＯＸＣ）部３内で経路ｂで第２の選択部４ｂに入力しているが，この経路ｂの信号を構成する複数の低次群（ＶＣ／ＶＴ）の信号の一部の設定を変更したい場合がある。その場合，高次群クロスコネクト（ＨＯＸＣ）部３内の分岐部３０で信号ｂを第１の選択部４ａへの経路ｄの信号として分岐する。第１の選択部４ａに対して信号ｄを選択させることで分離部６へ経路ｄの信号が入力する。低次群クロスコネクト（ＬＯＸＣ）部５の信号が入力される分離部６において低次群の複数の経路ｅの信号に分離して，低次群クロスコネクト（ＬＯＸＣ）部５内でＶＣ／ＶＴレベルのクロスコネクトを行い選択多重部７へ出力する。選択多重部７はクロスコネクトされた低次群の信号（ＶＣ／ＶＴ）を選択して高次群の信号（ＡＵ／ＳＴＳ）として高次群クロスコネクト（ＨＯＸＣ）部３へ入力して経路ｆの信号を第２の選択部４ｂへ入力する。このように高次群クロスコネクト（ＨＯＸＣ）部３の分岐部３０から経路ｄ，選択部４ａ，分離部６，低次群クロスコネクト（ＬＯＸＣ）部５の複数の経路ｅ，選択多重部７，経路ｆ，第２の選択部４ｂまでのパスの設定を完成した時点で，高次群クロスコネクト（ＨＯＸＣ）部３の第２の選択部４ｂにおいて経路ｂから経路ｆを選択するよう切替える（スイッチングする）ことで，低次群の信号のパス設定（交換）を瞬断の時間レベル（数ミリ秒）で実現できる。
【００２２】
図２は本発明の第２の原理構成を示す図である。図中，１，３，５〜９の各符号は上記図１の同じ符号の各部と同じであり，説明を省略する。２−１，２−２は異なる２つのＳＴＭ／ＯＣ信号をそれぞれ終端してＡＵ／ＳＴＳに分離する終端部，４ａは複数の終端部２−１，２−２等から出力されたＡＵ／ＳＴＳ単位の信号を低次群の単位でクロスコネクトするために選択する第１の選択部，４ｂは高次群のＡＵ／ＳＴＳ単位でクロスコネクトされた信号か，異なるＡＵ／ＳＴＳ信号を低次群のＶＣ／ＶＴ単位でクロスコネクトした信号の一方を選択する選択部である。
【００２３】
この第２の原理構成では，異なるＳＴＭ／ＯＣ信号の終端部から分離した２つのＡＵ／ＳＴＳ信号の内，一方が高次群クロスコネクト（ＨＯＸＣ）部３でクロスコネクトされた信号出力と，他方が低次群クロスコネクト（ＬＯＸＣ）部５で低次の信号に対してクロスコネクトが行われた信号出力とを入力する第２の選択部４ｂで選択可能にした。
【００２４】
２つのＳＴＭ／ＯＣの信号がそれぞれのＯ／Ｅ変換部１を介してそれぞれの終端部２−１，２−２へ入力して，ＡＵ／ＳＴＳ単位の信号に分離される。終端部２−１から出力された一つのＡＵ／ＳＴＳ単位の信号は高次群クロスコネクト（ＨＯＸＣ）部３でクロスコネクトされて経路ｂを通って第２の選択部４ｂへ入力し，終端部２−２から出力された一つのＡＵ／ＳＴＳ単位の信号は，低次群の単位でクロスコネクトするため高次群クロスコネクト部３において経路ｇを通って第１の選択部４ａに出力する。第１の選択部４ａで経路ｇの信号を選択すると低次群クロスコネクト（ＬＯＸＣ）部５の分離部６へ入力され，ここで低次群の複数の経路ｈの信号に分離され，低次群（ＶＣ／ＶＴ）単位でクロスコネクトが行われて選択多重部７へ出力する。選択多重部７では低次群の信号を多重化して高次群の信号（ＡＵ／ＳＴＳ）を形成して高次群クロスコネクト（ＨＯＸＣ）部３へ入力して経路ｉを通って第２の選択部４ｂへ入力する。選択部４ｂは経路ｂからのＡＵ／ＳＴＳ単位でクロスコネクトされた信号か，経路ｉからの低次群クロスコネクト（ＬＯＸＣ）部５で低次群のＶＣ／ＶＴ単位でクロスコネクトされた信号の何れでも任意に選択し，多重化フレーム生成部８へ入力する。即ち，高次群でクロスコネクトされた信号から低次群のクロスコネクトされた信号への切替え及びその逆の切替えが瞬断の時間レベルで実現できる。
【００２５】
なお，この第２の原理構成は，リングで接続したネットワークにおいて，クロスコネクトの単位（レベル）を切替える場合等に適用することができる。
【００２６】
図３は本発明の第３の原理構成を示す図である。図中，１，３，５〜９の各符号は上記図１及び図２の同じ符号の各部と同じであり，説明を省略する。１０は終端部２で分離された高次群の信号（ＡＵ／ＳＴＳ）を高次群クロスコネクトを迂回して外部選択部１１に入力するバイパス，１１はバイパス１０及び高次群クロスコネクト（ＨＯＸＣ）部３からの出力から一つを選択する高次群クロスコネクト（ＨＯＸＣ）部３の外部に設けた外部選択部である。
【００２７】
この第３の原理構成では，終端部２で分離された高次群の信号をクロスコネクト３内のパスを迂回して外部選択部１１に入力するバイパス１０を設けて，経路ａからの信号を低次群のＶＣ／ＶＴ単位でクロスコネクトしたい場合は，外部選択部１１によりバイパス１０を選択して，多重化フレーム生成部８へ出力した状態で，経路ａの信号を高次群クロスコネクト（ＨＯＸＣ）部３から経路ｇを介して分離部６に供給し，ここで低次群の信号（ＶＣ／ＶＴ）単位に分離して，クロスコネクトして選択多重部７へ出力し，ここで多重化されて高次群クロスコネクト（ＨＯＸＣ）部３の経路ｉを介して外部選択部１１へ入力し，外部選択部１１ではバイパス１０を選択した状態から，低次群の信号をクロスコネクトした経路ｉを選択することにより，瞬断レベルの短時間で切替えることができる。
【００２８】
【発明の実施の形態】
図４，図５は実施例１の構成（その１），（その２）を示す図である。
【００２９】
この実施例１は上記図１，図２に示す本発明の第１の原理構成と第２の原理構成の両方に対応するものであり，図４は通常の動作状態から低次群の信号単位のクロスコネクトの準備を行った状態における構成を示し，図５は低次群の信号単位のクロスコネクトに切替えを行った状態における構成を示す。図４，図５において，１〜９の各符号は上記図１，図２に示す第１の原理構成と第２の原理構成における同一符号の各部に対応し，１はＳＤＨ／ＳＯＮＥＴの上位階層のＳＴＭ−ｎ／ＯＣ−ｎの光信号（１５５Ｍｂｐｓ×ｎ）を電気信号に変換する光／電気変換部（Ｏ／Ｅで表示），２はＳＴＭ−ｎ／ＯＣ−ｎの信号を終端して，それぞれ５１ＭｂｐｓのＡＵ３／ＳＴＳ−１の信号に分離するＳＴＭ／ＯＣ終端部（ＳＴＭ／ＯＣで表示），３ａ，３ｂ，４ａ，４ｂは高次群クロスコネクト（ＨＯＸＣ）部３を構成し，３ａ−１〜３ａ−ｎは各ＡＵ３／ＳＴＳ−１の信号をそれぞれｍ個の下位階層の４ａ，４ｂに分配する分配部，３ｂは分配部３ａ−１〜３ａ−ｎと後述する各選択部４ａ，４ｂの間を接続するクロスコネクトの線路，４ａは低次群クロスコネクト（ＬＯＸＣ）部５へ出力するためにクロスコネクトの線路３ｂのｎ個の入力から１個の信号を選択する選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬ），４ｂは外部へ出力される信号を選択する選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬ）である。
【００３０】
５’は低次群クロスコネクト（ＬＯＸＣ）部（図１の５）を構成する線路，６ａは選択部４ａから出力されたＡＵ／ＳＴＳの信号を終端して下位のＶＣ／ＶＴのグループ（例えば，６Ｍｂｐｓの信号）に分割して低次群クロスコネクト（ＬＯＸＣ）部５に出力するＡＵ／ＳＴＳ終端部，６ｂはＶＣ／ＶＴのグループを更にｘ個（図４，図５の例ではｘ＝３）のＶＣ／ＶＴ（例えば，２Ｍｂｐｓ）に分配するＶＣ／ＶＴ分配部，７ａ，７ｂは図１〜図３の選択多重部７を構成し，７ａはＶＣ／ＶＴ選択部，７ｂは複数の選択部７ａからのＶＣ／ＶＴを多重化してＡＵ／ＳＴＳを生成するＡＵ／ＳＴＳ生成部，８は複数のＡＵ３／ＳＴＳ−１を多重化してＳＴＭ／ＯＣのフレームを生成する多重化フレーム生成部（ＳＴＭ／ＯＣ生成部で表示），９は電気信号を光信号に変換する電気／光変換部（Ｅ／Ｏで表示），１２は高次群クロスコネクト（ＨＯＸＣ）部の選択部４ａ，４ｂ及び低次群クロスコネクト（ＬＯＸＣ）部の選択部７ａの動作を制御する制御部であり，コマンド解析部１２ａ，Ｉ／Ｏ設定部１２ｂとで構成する。１３は制御部１２へコマンドを投入したり，設定情報を表示する入出力部である。
【００３１】
図６は実施例１における制御フローであり，図４，図５の構成による高次群単位のクロスコネクト状態から低次群単位のクロスコネクトを出力するまでの制御フローである。
【００３２】
最初は，Ｏ／Ｅ変換部１で光のＳＴＭ／ＯＣ信号を電気信号に変換すると共に複数のＳＴＭ／ＯＣ信号に分離して，操作の対象となる特定のＳＴＭ／ＯＣ信号をＡＵ３／ＳＴＳ−１分配部３ａ−１に入力し，この高次群（ＡＵ３／ＳＴＳ−１）単位でクロスコネクトした信号を選択して出力するため，クロスコネクトの線路３ｂから出力側（多重化フレーム生成部８）と接続する特定の選択部４ｂを駆動するよう制御する（図６のＳ１）。この制御は制御部１２に対して入出力部１３から保守者がコマンドを投入し，これを制御部１２のコマンド解析部１２ａで解析し，Ｉ／Ｏ設定部１２ｂに設定することで，指定された選択部４ｂが駆動される。この状態では図４のクロスコネクトの線路３ｂ及び選択部４ｂが▲１▼の経路が選択されるように駆動される。
【００３３】
この状態で，低次群（ＶＣ／ＶＴ）単位でクロスコネクトをしたいという要求が発生すると，図６のＳ２の処理が行われる。すなわち，分配部３ａ−１から選択部４ａに出力される信号と同じ信号を分配部３ａ−１から選択部４ａに入力する図４に示す経路▲２▼を設定する（図６のＳ２）。選択部４ａから図４の経路▲３▼を通って一つのＡＵ／ＳＴＳ終端部６ａを通って一つのＶＣ／ＶＴ分配部６ｂへ入力し，ここで低次群単位である複数（ｘ個）のＶＣ／ＶＴの信号に分配されて，低次群のクロスコネクトの線路５’へ出力される。このクロスコネクト部からの出力は，制御により一つが選択部７ａで図５の▲４▼のように選択されて，対応するＡＵ／ＳＴＳ生成部７ｂでＡＵ／ＳＴＳ信号のフレームが生成し，更にこの信号を図５の▲５▼に示すように高次群クロスコネクト（ＨＯＸＣ）部の入力側のＡＵ３／ＳＴＳ−１分配部３ａ−ｎに入力させる（図６のＳ３）。
【００３４】
この信号に対する高次群クロスコネクトの出力を選択部４ｂに入力させるよう制御する（図６のＳ４）。この低次群のクロスコネクトの処理が行われている間は，高次群クロスコネクト（ＨＯＸＣ）部の選択部４ｂはＡＵ３／ＳＴＳ−１分配部３ａ−１からの信号を選択している。
【００３５】
次に図５の▲６▼に示すように，ＡＵ３／ＳＴＳ−１選択部４ｂの入力を図５の▲１▼に示すＡＵ３／ＳＴＳ−１分配部３ａ−１から▲６▼に示す経路のＡＵ３／ＳＴＳ−１分配部３ａ−ｎに切替えて，それまでと同じ信号（ＡＵ３／ＳＴＳ−１選択部４ａからの出力信号）のクロスコネクトレベル（単位）をＡＵ／ＳＴＳからＶＣ／ＶＴに切替える（図６のＳ５）。このＡＵ３／ＳＴＳ−１選択部４ｂからのＡＵ３／ＳＴＳ−１の複数の信号は多重化フレーム生成部８でフレームが生成され，Ｅ／Ｏ変換部９から光信号に変換されて伝送される。
【００３６】
なお，このＶＣ／ＶＴ単位（レベル）のクロスコネクトから，ＡＵ／ＳＴＳ単位（レベル）のクロスコネクトに切替える場合は，上記図６のステップを逆（Ｓ３，Ｓ２，Ｓ１の順）に実行すれば良い。
【００３７】
図７，図８は実施例２の構成（その１），（その２）を示す図である。
【００３８】
この実施例２は上記図３に示す本発明の第３の原理構成に対応するものであり，図７は通常の動作状態から低次群の信号単位のクロスコネクトの準備を行った状態における構成を示し，図８は低次群の信号単位のクロスコネクトに切替えを行った状態における構成を示す。図７，図８において，１，２，８，９の各符号は上記図３に示す本発明の第３の原理構成における同一符号の各部に対応し，説明を省略する。３ａ，３ｂ，４ａは上記図３の３に対応すると共に上記実施例１の図４，図５の同一符号と同様に高次群クロスコネクト（ＨＯＸＣ）部３を構成し，３ａ−１〜３ａ−ｎ，３ｂは上記図４，図５の同一符号と同じであり，４ａは２つの外部選択部１１ａ，１１ｂへ出力するためのＡＵ３／ＳＴＳ選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬで表示）である。６ａ，６ｂ，５’，７ａ，７ｂは上記図３の符号６〜８の各部に対応すると共に上記実施例１の図４，図５の同一符号の各部と同様であり説明を省略する。
【００３９】
また，１０は高次クロスコネクト部を迂回するバイパス，１１ａ，１１ｂは上記図３の外部選択部１１に対応し，１１ａはバイパス１０からの信号及び高次群クロスコネクト（ＨＯＸＣ）部からの信号を選択する外部選択部，１１ｂはバイパス１０からの信号と高次群クロスコネクト（ＨＯＸＣ）部からの信号を選択して低次群クロスコネクト（ＬＯＸＣ）部へ入力する外部選択部である。
【００４０】
図９は実施例２における制御フローであり，図７，図８の構成による高次群単位のクロスコネクト状態から低次群単位のクロスコネクトを出力するまでの制御フローである。
【００４１】
最初は，Ｏ／Ｅ変換部１で光のＳＴＭ／ＯＣ信号を電気信号に変換すると共に複数のＳＴＭ／ＯＣ信号に分配して，対象となる特定のＳＴＭ／ＯＣ信号をＡＵ３／ＳＴＳ−１分配部３ａ−１に入力し，この高次群（ＡＵ３／ＳＴＳ−１）単位でクロスコネクトした信号を選択して出力するため，クロスコネクトの線路３ｂから出力側（多重化フレーム生成部８）と接続する特定の選択部４ｂを駆動するよう制御する制御部１２に対して入出力部１３から保守者がコマンドが投入される（図９のＳ１）。これを制御部１２のコマンド解析部１２ａで解析し，Ｉ／Ｏ設定部１２ｂに設定することで，指定された選択部４ｂが駆動される。この状態では図７のクロスコネクトの線路３ｂ及び選択部４ｂが▲１▼の経路が選択されるように駆動され，更に外部選択部１１ａは選択部４ｂから出力された信号を選択する。この時，バイパス１０にはＡＵ３／ＳＴＳ−１分配部３ａ−１から選択部４ｂへ出力する信号と同じ信号が分岐されているが選択部４ｂで選択されない。
【００４２】
この状態で選択部４ｂから出力されている高次群単位でクロスコネクトされた信号に対して低次群（ＶＣ／ＶＴ）単位（レベル）でクロスコネクトしたいという要求があると，入出力部１３からコマンドを投入して，外部選択部１１ａにおいて図７の▲２▼で示すバイパス１０を選択させる（図９のＳ２）。ＡＵ３／ＳＴＳ−１分配部３ａ−１と同じ信号である。その一方で，ＡＵ３／ＳＴＳ−１分配部３ａ−１の出力を選択部４ａから外部選択部１１ｂへ図７の▲３▼の経路で選択するよう制御すると共に，外部選択部１１ｂから図７の▲４▼の経路でＡＵ／ＳＴＳ終端部６ａに接続し，更にＶＣ／ＶＴ分配部６ｂからＶＣ／ＶＴ選択部７ａに出力され，▲５▼で示す経路でＡＵ／ＳＴＳ生成部７ｂに出力するようＶＣ／ＶＴ選択部７ａを駆動するよう制御する（図９のＳ３）。ＡＵ／ＳＴＳ生成部７ｂでＡＵ／ＳＴＳフレームが生成され，▲６▼で示す経路でＡＵ３／ＳＴＳ−１分配部３ａ−ｎに入力する。更に，ＡＵ３／ＳＴＳ−１分配部３ａ−ｎから選択部４ｂに入力し，選択部４ｂで図７の▲７▼で示す経路で外部選択部１１ａに入力するよう制御する（図９のＳ４）。
【００４３】
この後，外部選択部１１ａをバイパス１０からの入力信号から，選択部４ｂからの入力信号を選択するよう切替える（図９のＳ５）。これにより，図８に示すように，同じ信号のクロスコネクトの単位（レベル）がＡＵ／ＳＴＳからＶＣ／ＶＴに切替えられる。この時，外部選択部１１ａからのＡＵ３／ＳＴＳ−１の複数の信号は多重化フレーム生成部８でフレームが生成され，Ｅ／Ｏ変換部９から光信号に変換されて伝送される。
【００４４】
なお，このＶＣ／ＶＴ単位（レベル）のクロスコネクトから，ＡＵ／ＳＴＳ単位（レベル）のクロスコネクトに切替える場合は，上記図９のステップを逆（Ｓ３，Ｓ２，Ｓ１の順）に実行すれば良い。
【００４５】
（付記１） ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，光・電気変換されたＳＴＭ／ＯＣ信号を終端して高次群の複数のＡＵ／ＳＴＳ単位の信号に分離する終端部と，前記終端部から入力された信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，前記高次群クロスコネクト部内で分岐したＡＵ／ＳＴＳ単位の任意の信号を選択する第１の選択部と，前記第１の選択部から入力された信号を複数の低次群のＶＣ／ＶＴ単位に分離してクロスコネクトを行った複数の信号を多重化して前記高次群クロスコネクト部へ出力する低次群クロスコネクト部と，前記高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記高次群クロスコネクト部から分岐して低次群クロスコネクト部でＶＣ／ＶＴ単位でクロスコネクトされた信号とを入力し，何れかを選択して選択多重部へ出力する第２の選択部と，を備えることを特徴とするクロスコネクト制御方式。
【００４６】
（付記２） 付記１において，前記高次群クロスコネクト部は，前記高次群の各ＡＵ／ＳＴＳを更に複数のＡＵ３／ＳＴＳ−１信号に分離する複数の分離部と，各分離部の出力線を組み合わせた出力が入力される複数の前記第１の選択部と，前記低次群クロスコネクト部へ出力する複数の第２の選択部とで構成されることを特徴とするクロスコネクト制御方式。
【００４７】
（付記３） 付記１において，前記低次群クロスコネクト部の入力側は前記第２の選択部の信号を終端して，それぞれ複数のＶＣ／ＶＴ信号に分離する複数の分離部と，前記複数のＶＣ／ＶＴに分離した信号が組み合わせて入力される複数の選択部とで構成され，前記低次群クロスコネクト部の複数の選択部の出力からＡＵ／ＳＴＳ信号を生成して前記高次群クロスコネクト部のＡＵ３／ＳＴＳ−１信号の分離部へ入力することを特徴とするクロスコネクト制御方式。
【００４８】
（付記４） ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，光・電気変換された２つのＳＴＭ／ＯＣ信号を終端して高次群の２つのＡＵ／ＳＴＳ単位の信号に分離する２つの終端部と，前記２つの終端部から入力されたそれぞれの信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，前記高次群クロスコネクト部内で前記入力された一方のＡＵ／ＳＴＳの信号を選択して低次群クロスコネクト部に出力する第１の選択部と，前記入力された他方のＡＵ／ＳＴＳの信号と低次群クロスコネクト部から入力する信号から一方を選択する第２の選択部と，前記高次群クロスコネクト部の第１の選択部の出力が入力されて低次群のＶＣ／ＶＴ単位でクロスコネクトを行った信号を複数を多重化して前記高次群クロスコネクト部へ入力する低次群クロスコネクト部と，前記第２の選択部は，高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記低次群クロスコネクト部から入力された信号の何れか一方を選択することを特徴とするクロスコネクト制御方式。
【００４９】
（付記５） 付記１において，前記終端部から出力されるＡＵ／ＳＴＳの信号を前記高次群クロスコネクト部へ入力する信号から分岐して，前記高次群クロスコネクト部を迂回して出力するバイパスを設け，前記高次群クロスコネクト部の前記第２の選択部で選択されたＡＵ／ＳＴＳの信号と，前記バイパスの信号とを入力して，一方を選択して出力する外部選択部を備え，前記外部選択部により，前記第２の選択部で選択する前記低次群クロスコネクト部による低次群の信号単位でのクロスコネクトした信号を発生する経路を形成するまで前記バイパスの信号入力を選択することを特徴とするクロスコネクト制御方式。
【００５０】
【発明の効果】
本発明によれば，高次群の単位（レベル）でのクロスコネクトを行っていた信号について，低次群の単位（レベル）でのクロスコネクトを行う場合に，ネットワークの構成変更等で既設のクロスコネクトの設定を変更が発生しても，線路切替えによる瞬断以外は運用中のサービスを継続したままで実施することができるので，ネットワークのフレキシビリティを拡大することができる。
【図面の簡単な説明】
【図１】本発明の第１の原理構成を示す図である。
【図２】本発明の第２の原理構成を示す図である。
【図３】本発明の第３の原理構成を示す図である。
【図４】実施例１の構成（その１）を示す図である。
【図５】実施例１の構成（その２）を示す図である。
【図６】実施例１における制御フローを示す図である。
【図７】実施例２の構成（その１）を示す図である。
【図８】実施例２の構成（その２）を示す図である。
【図９】実施例２における制御フローを示す図である。
【図１０】ＳＤＨ（ＳＴＭ−Ｎ）のフレームフォーマットを示す図である。
【図１１】ＳＯＮＥＴのフレームフォーマットを示す図である。
【図１２】従来技術の説明図（その１）である。
【図１３】従来技術の説明図（その２）である。
【図１４】従来技術の説明図（その３）である。
【図１５】従来技術の説明図（その４）である。
【符号の説明】
１ Ｏ／Ｅ変換部
２ 終端部
３ 高次群クロスコネクト（ＨＯＸＣ）部
４ａ 選択部
４ｂ 選択部
５ 低次群クロスコネクト（ＬＯＸＣ）部
６ 分離部
７ 選択多重部
８ 多重化フレーム生成部
９ Ｅ／Ｏ変換部
【発明の属する技術分野】
本発明はＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）／ＳＯＮＥＴ（ＳｙｎｃｈｒｏｎｏｕｓＯｐｔｉｃａｌ Ｎｅｔｗｏｒｋ） の同期系伝送システムにおける主信号のクロスコネクト制御方式に関する。
【０００２】
ＳＤＨは各種の高速サービスや既存の低速サービスを有効に多重化するためのインターフェースを規定するものであり，ＩＴＵ−Ｔ（旧ＣＣＩＴＴ）で標準化され，多重化の特徴はネットワークの周波数同期がとられていることを前提に，１５５．５２Ｍｂｐｓ（１５６Ｍｂｐｓと略称する）を基本速度とし，その整数倍すなわち１５６×Ｎ（Ｎ：整数）Ｍｂｐｓを伝送すべき速度としていることである。Ｎ＝１，４，１６等の数値がある。基本速度の１５６Ｍｂｐｓ多重化フレーム（ＳＴＭ−１と呼ばれる）の１フレームは音声情報の符号化の基本周期である１２５μｓｅｃを時間の単位とし，バイト単位（１バイトは８ビット）に多重化する。また，ＳＯＮＥＴは５１．８４Ｍｂｐｓを基本速度とするが，その３倍の速度がＳＤＨのＳＴＭ−１の速度（１５６Ｍｂｐｓ）と一致して統一がとれるようになって相互接続が可能となった米国の標準である。
【０００３】
このような，ＳＤＨ／ＳＯＮＥＴの高次群（Ｈｉｇｈ Ｏｒｄｅｒ： 高速） であるＡＵ（ＳＤＨのＡｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ）／ＳＴＳ（ＳＯＮＥＴのＳｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｓｉｇｎａｌ ｌｅｖｅｌ） 単位の信号のクロスコネクト（回線設定）に対してその中の低次群（Ｌｏｗ Ｏｒｄｅｒ： 低速） のＶＣ（ＳＤＨの Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ ｌｅｖｅｌ）／ＶＴ（ＳＯＮＥＴのＶｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｌｅｖｅｌ）の信号について交換接続先を変えて，提示のパスの接続を高次のパスに組込む場合にクロスコネクトの制御においてサービスが中断するため，その改善が望まれている。
【０００４】
【従来の技術】
多重化技術の中核となるＳＤＨ／ＳＯＮＥＴは同期系の多重化の方法を統一したもので，標準化されている。ＳＤＨ／ＳＯＮＥＴではフレームのフォーマットが規定されており，各種の運用保守情報を転送するための領域（オーバヘッドバイト：ＯＨバイト）と主情報を転送するための領域（ペイロード）で構成される。またペイロード内部も多重化される信号の階層構造に応じたフォーマット（ＶＣ／ＶＴのストラクチャ）が規定されている。
【０００５】
図１０はＳＤＨ（ＳＴＭ−Ｎ）のフレームフォーマットである。
【０００６】
図に示すように，フレーム構造はバイト単位の行数と列数で表現されるが，これは高速になるとビット数が多くなり，横一列で書ききれないことや，ネットワーク管理に使うオーバヘッド信号を集中的に配置して見やすくするためである。１５０ＭｂｐｓのＳＴＭ−１（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ１：同期転送モード１） （Ｎ＝１）のフレーム構造について説明すると，１０列目以降の９行×２６１列は主情報を収容する場所であり，ペイロードと呼ばれる。最初の９行×９列は，主情報を伝達する際のネットワーク管理情報が収容され，上部の３行×９列には中継器相互間または中継器と伝送端局装置の間で使用するＲＳＯＨ（Ｒｅｇｅｎａｒａｔｏｒ Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：中継セクションオーバヘッド） で，下部の５行×９列はＭＳＯＨ（Ｍｕｌｔｉｐｌｅｘ Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：端局セクションオーバヘッド） であり， 中間の１行×９列はペイロードの中のバーチャルコンテナー（ＶＣ）の先頭位相を指示するＡＵポインタ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ Ｐｏｉｎｔｅｒ：管理ポインタ） が設定され，ＳＴＭ−１にＶＣ３（５１Ｍｂｐｓ）が３個多重化された場合はＡＵポインタとしてＡＵ−３ポインタが３個（３バイト×３）設定され，ＶＣ−４が１個搭載されているとＡＵ−４ポインタが１個設定される。また，９行×２６１列はペイロード（ＶＣ Ｓｔｒｕｃｔｕｒｅ： バーチャルコンテナー構造） である。中継器では何もセクションオーバヘッドと，ペイロードに収容される多重化情報の先頭位置を指定するポインタを構成している。
【０００７】
図１１はＳＯＮＥＴのフレームフォーマットである。ＳＯＮＥＴはＡＮＳＩ（米国規格協会）がディジタル・ハイアラーキとして標準化され，基本伝送速度である５１．８５ＭｂｐｓをＯＣ（Ｏｐｔｉｃａｌ Ｃａｒｒｉｅｒ−ｌｅｖｅｌ）−１として，そのＮ倍の伝送速度をＯＣ−Ｎと表記し，Ｎ＝１９２まで標準化され，ＯＣ−３（１５６Ｍｂｐｓ）が国際標準であるＳＤＨのＳＴＭ−１に対応し，このＯＣ−３以上では速度と基本的なフレーム構成がＳＤＨと同じである。
【０００８】
このＳＯＮＥＴのＯＣ−Ｎのフォーマットは図１１に示されているが，Ｎ＝１のＯＣ−１の場合，オーバヘッドが９行×３（バイト）列で構成され，その中の上部の３行×３列はＳＯＨ（Ｓｅｃｔｉｏｎ Ｏｖｅｒ Ｈｅａｄ：セクションオーバヘッド），下部の６行×３列はＬＯＨ（Ｌｉｎｅ Ｏｖｅｒ Ｈｅａｄ ：ラインオーバヘッド）であり，残りの９行×８７列はペイロード（ＶＴ ｓｔｒｕｃｔｕｒｅ：Ｖｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｕｎｉｔ 構造） である。
【０００９】
上記したＳＤＨやＳＯＮＥＴ等のディジタルハイアラーキーに従ったフレームのパスを他のパスと交換接続するためにクロスコネクトが設けられており，従来の方式を図１２〜図１５に示す従来技術の説明図（その１）〜（その４）を参照しながら説明する。
【００１０】
図１２〜図１５において，８０は光／電気変換部（Ｏ／Ｅで表示），８１は入力された例えば，ＳＴＭ−１の１５０Ｍｂｐｓ等の高速（ハイオーダ）のフレームを終端して，複数の下位オーダのパスに分離するＳＴＭ終端部，８２は高次元のＡＵ−ｎ（ＳＤＨ）またはＳＴＳ−ｎ（ＳＯＮＥＴ）の高次群のレベル（例えば，ＡＵ３／ＳＴＳ−１に対応する４５Ｍｂｐｓ単位）でクロスコネクトを行うＨＯＸＣ（Ｈｉｇｈ Ｏｒｄｅｒ Ｃｒｏｓｓ Ｃｏｎｎｅｃｔ： 高次群クロスコネクト），８３はＡＵの下位レベルであるＶＣ／ＶＴ（ＳＤＨのＶｉｒｔｕａｌ Ｃｏｎｔａｉｎａｒ（ＶＣ） またはＳＯＮＥＴのＶｉｒｔｕａｌ Ｔｒｉｂｕｔａｒｙ ｌｅｖｅｌ（ＶＴ））の単位（例えば２Ｍｂｐｓ単位）でクロスコネクトを行うＬＯＸＣ（Ｌｏｗ Ｏｒｄｅｒ Ｃｒｏｓｓ Ｃｏｎｎｅｃｔ：低次群クロスコネクト），８４は分離機能を含むＬＯＸＣ８３の入力ポート，８５及び８５−１，８５−２は多重化機能を含む低次群クロスコネクトの出力ポート，８６は複数のＶＣを多重化してＳＴＭ−１のフレームを形成する多重化フレーム生成部，８７は電気／光（Ｅ／Ｏで表示）変換部である。
【００１１】
Ｏ／Ｅ８０に入力した光ファイバからの光信号のフレーム信号であるＳＴＭ−ｎ／ＯＣ−ｎ（ＳＤＨ又はＳＯＮＥＴに対応）は，ここで電気信号に変換されてＳＴＭ終端部８１へ入力され，ＳＴＭ終端部８１で個別のＡＵ（Ａｄｍｉｎｉｓｔｒａｔｉｖｅ Ｕｎｉｔ ｌｅｖｅｌ） ／ＳＴＳ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎｓｐｏｒｔ Ｓｉｇｎａｌ ｌｅｖｅｌ）またはＶＣ／ＶＴ）に分離され，ＨＯＸＣ８２においてパスの位相を変えたり，他のパスと交換される等によりクロスコネクトされる。クロスコネクトされた各パスの信号は，異なる方路（各ＳＴＭ−ｎ／ＯＣ−ｎの信号路）に対応して設けられた多重化フレーム生成部８６へ入力され，多重化フレーム生成部８６で異なる各ＶＣの信号を組立ててＳＴＭ−ｎ／ＯＣ−ｎの信号が構成され，Ｅ／Ｏ８７で光信号に変換されて伝送される。ＬＯＸＣ８３は，入力ポート８４からの低速のパスの交換を行って出力ポート８５から出力する。
【００１２】
図１２のようなネットワークの構成で，ＨＯＸＣ８２において処理されていた高次のパスに対して特定のパスの一部の構成を変更（一つの経路に出力されていたパスの中の低速パスの一部を分離して別の経路に出力する）する場合，既にＨＯＸＣ８２のＡＵ−ｎ／ＳＴＳ−ｎ（高次レベル）レベルでクロスコネクトされている回線の中から，その一部を低次レベル（ＶＣ−ｎ／ＶＴ−ｎ）のクロスコネクトにより経路変更をしようとした場合，既存のＡＵ−ｎ／ＶＴ−ｎ設定のクロスコネクトを削除し，新たにＶＣ−ｎ／ＶＴ−ｎレベルでのクロスコネクト設定が必要になる。この場合，図１２のＨＯＸＣ８２の接続を一旦切断し（サービスを中断し），新たな交換接続の経路を形成する必要がある。
【００１３】
すなわち，サービスを中断した後，図１３に示すようにＨＯＸＣ８２の中の高次群のパスを▲１▼に示すようにＬＯＸＣ８３の入力ポート８４の回線へ切替接続して，ＬＯＸＣ８３において入力ポート８４のパスを２つの低速（ＶＣ／ＶＴ）のパスに分離して，それぞれ出力ポート８５−１，８５−２に交換接続され，出力ポート８５−１，８５−２からＨＯＸＣ８２へ入力される。ＨＯＸＣ８２では，▲２▼，▲３▼で示すように２つの高次のパスへ切替え接続され，ＨＯＸＣ８２から出力されたパスはそれぞれ２つの多重化フレーム生成部８６に入力され，各多重化フレーム生成部８６で多重化されて対応するＥ／Ｏ変換部８７で光に変換されて２つの光ファイバに出力される。
【００１４】
このように，ＨＯＸＣ８２の高次のパスを構成する一部の低次のパスを切替える場合，その高次のパス全体の接続を一旦切断して，ＨＯＸＣ８２及びＬＯＸＣ８３のパスを切替えて，新たな接続が完成した後，通信サービスが再開されるので，そのためにオペレータによるパス設定の操作のため一定時間（１時間程度になる場合がある）は通信サービスが中断される。
【００１５】
次に図１４はＡＵ−ｎ／ＳＴＳ−ｎのグループ内の信号において，ＶＣ−ｎ／ＶＴ−ｎレベルでいくつかの経路にクロスコネクトが分岐している回線が存在している状態を示す。この状態は上記図１３に示す接続状態と同じであるが，この▲１▼から▲２▼へ接続する回線と，▲１▼から▲３▼に接続する回線の２つの回線を，図１５に示すように，同じ一つの経路に変更（図１４の▲１▼と▲３▼を接続）したい場合がある。このように変更することで，回線管理上はＡＵ−ｎ／ＳＴＳ−ｎレベルにまとめることで，管理を簡便することができるが，この場合も，図１４に示すＡＵ−ｎ／ＳＴＳ−ｎグループ内の全てのＶＣ−ｎ／ＶＴ−ｎのクロスコネクトを削除して，改めて図１５の▲４▼に示すようなＡＵ−ｎ／ＳＴＳ−ｎレベルのクロスコネクトを設定し直す必要がある。
【００１６】
【発明が解決しようとする課題】
上記したように従来の標準化されたＳＤＨ／ＳＯＮＥＴのように同期系伝送システムにおける主信号のクロスコネクトの技術では，既存ネットワークの構成変更等で高次のパスを構成する一部のパスを異なる経路に切替える場合や，異なる経路のパスを一つの経路に切替える場合に，それまでに設定されていたクロスコネクトの設定を削除（切断）し，新たな経路が設定されるまで通信サービスを中断しなければならない。そのため，変更する必要のない回線も既設回線の削除から新設回線の設定までの間，サービス断が継続するという問題があった。
【００１７】
本発明は既存のネットワークの構成変更等で既設のクロスコネクトの設定を変更する場合に，運用中のサービスを継続したままで瞬断レベルの時間で経路切替えを行うことが可能なＳＤＨ／ＳＯＮＥＴ等の同期系伝送システムにおける主信号のクロスコネクト制御方式を提供することを目的とする。
【００１８】
【課題を解決するための手段】
図１は本発明の第１の原理構成を示す図である。図中，１はＳＤＨのＳＴＭ−ｎ／ＳＯＮＥＴのＯＣ−ｎ（以下，ＳＴＭ／ＯＣという）の光信号を電気信号に変換するＯ／Ｅ変換部，２はＳＴＭ−ｎ／ＯＣ−ｎ信号を終端して，個別のＡＵ−ｎ／ＳＴＳ−ｎ（以下，ＡＵ／ＳＴＳという）単位の信号に分離する終端部，３は任意のＡＵ／ＳＴＳ単位の信号でクロスコネクトを行う高次群クロスコネクト部（ＨＯＸＣ部で表示），３０は分岐部，４ａは低次群クロスコネクト部へ出力する信号を選択する第１の選択部，４ｂは高次群クロスコネクト部３から後段の多重化フレーム生成部８へ出力するＡＵ／ＳＴＳ信号を選択する第２の選択部，５はＶＣ−ｎ／ＶＴ−ｎ（以下，ＶＣ／ＶＴという）単位のクロスコネクトを行う低次群クロスコネクト部（ＬＯＸＣ部で表示），６は任意のＡＵ／ＳＴＳ単位の信号から低次群のＶＣ／ＶＴ単位の信号を分離して取り出す分離部，７はＶＣ／ＶＴ単位の信号を選択してＡＵ／ＳＴＳ単位の信号に多重化する選択多重部，８はＡＵ／ＳＴＳ単位の信号をＳＴＭ／ＯＣ信号に多重化してＳＴＭ／ＯＣのフレームを生成する多重化フレーム生成部，９はＥ／Ｏ変換部である。
【００１９】
この第１の原理構成では，高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行っていたパスを，そのパスを構成する低次群のＶＣ／ＶＴ単位でクロスコネクトするパスの設定を瞬断レベルの速度で実現するものである。
【００２０】
図１において，最初の状態ではＯ／Ｅ変換部１で電気信号に変換されたＳＴＭ／ＯＣの信号は終端部２において終端され，終端部２で個別のＡＵ／ＳＴＳ単位の経路ａの信号を含む複数の信号に分離して，高次群クロスコネクト（ＨＯＸＣ）部３へ入力されてクロスコネクトが行われ，経路ａの信号は経路ｂを通って第２の選択部４ｂへ出力され，第２の選択部４ｂにおいて経路ｂの信号が選択されて経路ｃを通って多重化フレーム生成部８へ入力される。多重化フレーム生成部８では複数のＡＵ／ＳＴＳの信号を多重化してＳＴＭ／ＯＣ信号となってＥ／Ｏ変換部９において光信号に変換されて出力される。
【００２１】
この状態で，終端部２から出力された経路ａの信号が高次群クロスコネクト（ＨＯＸＣ）部３内で経路ｂで第２の選択部４ｂに入力しているが，この経路ｂの信号を構成する複数の低次群（ＶＣ／ＶＴ）の信号の一部の設定を変更したい場合がある。その場合，高次群クロスコネクト（ＨＯＸＣ）部３内の分岐部３０で信号ｂを第１の選択部４ａへの経路ｄの信号として分岐する。第１の選択部４ａに対して信号ｄを選択させることで分離部６へ経路ｄの信号が入力する。低次群クロスコネクト（ＬＯＸＣ）部５の信号が入力される分離部６において低次群の複数の経路ｅの信号に分離して，低次群クロスコネクト（ＬＯＸＣ）部５内でＶＣ／ＶＴレベルのクロスコネクトを行い選択多重部７へ出力する。選択多重部７はクロスコネクトされた低次群の信号（ＶＣ／ＶＴ）を選択して高次群の信号（ＡＵ／ＳＴＳ）として高次群クロスコネクト（ＨＯＸＣ）部３へ入力して経路ｆの信号を第２の選択部４ｂへ入力する。このように高次群クロスコネクト（ＨＯＸＣ）部３の分岐部３０から経路ｄ，選択部４ａ，分離部６，低次群クロスコネクト（ＬＯＸＣ）部５の複数の経路ｅ，選択多重部７，経路ｆ，第２の選択部４ｂまでのパスの設定を完成した時点で，高次群クロスコネクト（ＨＯＸＣ）部３の第２の選択部４ｂにおいて経路ｂから経路ｆを選択するよう切替える（スイッチングする）ことで，低次群の信号のパス設定（交換）を瞬断の時間レベル（数ミリ秒）で実現できる。
【００２２】
図２は本発明の第２の原理構成を示す図である。図中，１，３，５〜９の各符号は上記図１の同じ符号の各部と同じであり，説明を省略する。２−１，２−２は異なる２つのＳＴＭ／ＯＣ信号をそれぞれ終端してＡＵ／ＳＴＳに分離する終端部，４ａは複数の終端部２−１，２−２等から出力されたＡＵ／ＳＴＳ単位の信号を低次群の単位でクロスコネクトするために選択する第１の選択部，４ｂは高次群のＡＵ／ＳＴＳ単位でクロスコネクトされた信号か，異なるＡＵ／ＳＴＳ信号を低次群のＶＣ／ＶＴ単位でクロスコネクトした信号の一方を選択する選択部である。
【００２３】
この第２の原理構成では，異なるＳＴＭ／ＯＣ信号の終端部から分離した２つのＡＵ／ＳＴＳ信号の内，一方が高次群クロスコネクト（ＨＯＸＣ）部３でクロスコネクトされた信号出力と，他方が低次群クロスコネクト（ＬＯＸＣ）部５で低次の信号に対してクロスコネクトが行われた信号出力とを入力する第２の選択部４ｂで選択可能にした。
【００２４】
２つのＳＴＭ／ＯＣの信号がそれぞれのＯ／Ｅ変換部１を介してそれぞれの終端部２−１，２−２へ入力して，ＡＵ／ＳＴＳ単位の信号に分離される。終端部２−１から出力された一つのＡＵ／ＳＴＳ単位の信号は高次群クロスコネクト（ＨＯＸＣ）部３でクロスコネクトされて経路ｂを通って第２の選択部４ｂへ入力し，終端部２−２から出力された一つのＡＵ／ＳＴＳ単位の信号は，低次群の単位でクロスコネクトするため高次群クロスコネクト部３において経路ｇを通って第１の選択部４ａに出力する。第１の選択部４ａで経路ｇの信号を選択すると低次群クロスコネクト（ＬＯＸＣ）部５の分離部６へ入力され，ここで低次群の複数の経路ｈの信号に分離され，低次群（ＶＣ／ＶＴ）単位でクロスコネクトが行われて選択多重部７へ出力する。選択多重部７では低次群の信号を多重化して高次群の信号（ＡＵ／ＳＴＳ）を形成して高次群クロスコネクト（ＨＯＸＣ）部３へ入力して経路ｉを通って第２の選択部４ｂへ入力する。選択部４ｂは経路ｂからのＡＵ／ＳＴＳ単位でクロスコネクトされた信号か，経路ｉからの低次群クロスコネクト（ＬＯＸＣ）部５で低次群のＶＣ／ＶＴ単位でクロスコネクトされた信号の何れでも任意に選択し，多重化フレーム生成部８へ入力する。即ち，高次群でクロスコネクトされた信号から低次群のクロスコネクトされた信号への切替え及びその逆の切替えが瞬断の時間レベルで実現できる。
【００２５】
なお，この第２の原理構成は，リングで接続したネットワークにおいて，クロスコネクトの単位（レベル）を切替える場合等に適用することができる。
【００２６】
図３は本発明の第３の原理構成を示す図である。図中，１，３，５〜９の各符号は上記図１及び図２の同じ符号の各部と同じであり，説明を省略する。１０は終端部２で分離された高次群の信号（ＡＵ／ＳＴＳ）を高次群クロスコネクトを迂回して外部選択部１１に入力するバイパス，１１はバイパス１０及び高次群クロスコネクト（ＨＯＸＣ）部３からの出力から一つを選択する高次群クロスコネクト（ＨＯＸＣ）部３の外部に設けた外部選択部である。
【００２７】
この第３の原理構成では，終端部２で分離された高次群の信号をクロスコネクト３内のパスを迂回して外部選択部１１に入力するバイパス１０を設けて，経路ａからの信号を低次群のＶＣ／ＶＴ単位でクロスコネクトしたい場合は，外部選択部１１によりバイパス１０を選択して，多重化フレーム生成部８へ出力した状態で，経路ａの信号を高次群クロスコネクト（ＨＯＸＣ）部３から経路ｇを介して分離部６に供給し，ここで低次群の信号（ＶＣ／ＶＴ）単位に分離して，クロスコネクトして選択多重部７へ出力し，ここで多重化されて高次群クロスコネクト（ＨＯＸＣ）部３の経路ｉを介して外部選択部１１へ入力し，外部選択部１１ではバイパス１０を選択した状態から，低次群の信号をクロスコネクトした経路ｉを選択することにより，瞬断レベルの短時間で切替えることができる。
【００２８】
【発明の実施の形態】
図４，図５は実施例１の構成（その１），（その２）を示す図である。
【００２９】
この実施例１は上記図１，図２に示す本発明の第１の原理構成と第２の原理構成の両方に対応するものであり，図４は通常の動作状態から低次群の信号単位のクロスコネクトの準備を行った状態における構成を示し，図５は低次群の信号単位のクロスコネクトに切替えを行った状態における構成を示す。図４，図５において，１〜９の各符号は上記図１，図２に示す第１の原理構成と第２の原理構成における同一符号の各部に対応し，１はＳＤＨ／ＳＯＮＥＴの上位階層のＳＴＭ−ｎ／ＯＣ−ｎの光信号（１５５Ｍｂｐｓ×ｎ）を電気信号に変換する光／電気変換部（Ｏ／Ｅで表示），２はＳＴＭ−ｎ／ＯＣ−ｎの信号を終端して，それぞれ５１ＭｂｐｓのＡＵ３／ＳＴＳ−１の信号に分離するＳＴＭ／ＯＣ終端部（ＳＴＭ／ＯＣで表示），３ａ，３ｂ，４ａ，４ｂは高次群クロスコネクト（ＨＯＸＣ）部３を構成し，３ａ−１〜３ａ−ｎは各ＡＵ３／ＳＴＳ−１の信号をそれぞれｍ個の下位階層の４ａ，４ｂに分配する分配部，３ｂは分配部３ａ−１〜３ａ−ｎと後述する各選択部４ａ，４ｂの間を接続するクロスコネクトの線路，４ａは低次群クロスコネクト（ＬＯＸＣ）部５へ出力するためにクロスコネクトの線路３ｂのｎ個の入力から１個の信号を選択する選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬ），４ｂは外部へ出力される信号を選択する選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬ）である。
【００３０】
５’は低次群クロスコネクト（ＬＯＸＣ）部（図１の５）を構成する線路，６ａは選択部４ａから出力されたＡＵ／ＳＴＳの信号を終端して下位のＶＣ／ＶＴのグループ（例えば，６Ｍｂｐｓの信号）に分割して低次群クロスコネクト（ＬＯＸＣ）部５に出力するＡＵ／ＳＴＳ終端部，６ｂはＶＣ／ＶＴのグループを更にｘ個（図４，図５の例ではｘ＝３）のＶＣ／ＶＴ（例えば，２Ｍｂｐｓ）に分配するＶＣ／ＶＴ分配部，７ａ，７ｂは図１〜図３の選択多重部７を構成し，７ａはＶＣ／ＶＴ選択部，７ｂは複数の選択部７ａからのＶＣ／ＶＴを多重化してＡＵ／ＳＴＳを生成するＡＵ／ＳＴＳ生成部，８は複数のＡＵ３／ＳＴＳ−１を多重化してＳＴＭ／ＯＣのフレームを生成する多重化フレーム生成部（ＳＴＭ／ＯＣ生成部で表示），９は電気信号を光信号に変換する電気／光変換部（Ｅ／Ｏで表示），１２は高次群クロスコネクト（ＨＯＸＣ）部の選択部４ａ，４ｂ及び低次群クロスコネクト（ＬＯＸＣ）部の選択部７ａの動作を制御する制御部であり，コマンド解析部１２ａ，Ｉ／Ｏ設定部１２ｂとで構成する。１３は制御部１２へコマンドを投入したり，設定情報を表示する入出力部である。
【００３１】
図６は実施例１における制御フローであり，図４，図５の構成による高次群単位のクロスコネクト状態から低次群単位のクロスコネクトを出力するまでの制御フローである。
【００３２】
最初は，Ｏ／Ｅ変換部１で光のＳＴＭ／ＯＣ信号を電気信号に変換すると共に複数のＳＴＭ／ＯＣ信号に分離して，操作の対象となる特定のＳＴＭ／ＯＣ信号をＡＵ３／ＳＴＳ−１分配部３ａ−１に入力し，この高次群（ＡＵ３／ＳＴＳ−１）単位でクロスコネクトした信号を選択して出力するため，クロスコネクトの線路３ｂから出力側（多重化フレーム生成部８）と接続する特定の選択部４ｂを駆動するよう制御する（図６のＳ１）。この制御は制御部１２に対して入出力部１３から保守者がコマンドを投入し，これを制御部１２のコマンド解析部１２ａで解析し，Ｉ／Ｏ設定部１２ｂに設定することで，指定された選択部４ｂが駆動される。この状態では図４のクロスコネクトの線路３ｂ及び選択部４ｂが▲１▼の経路が選択されるように駆動される。
【００３３】
この状態で，低次群（ＶＣ／ＶＴ）単位でクロスコネクトをしたいという要求が発生すると，図６のＳ２の処理が行われる。すなわち，分配部３ａ−１から選択部４ａに出力される信号と同じ信号を分配部３ａ−１から選択部４ａに入力する図４に示す経路▲２▼を設定する（図６のＳ２）。選択部４ａから図４の経路▲３▼を通って一つのＡＵ／ＳＴＳ終端部６ａを通って一つのＶＣ／ＶＴ分配部６ｂへ入力し，ここで低次群単位である複数（ｘ個）のＶＣ／ＶＴの信号に分配されて，低次群のクロスコネクトの線路５’へ出力される。このクロスコネクト部からの出力は，制御により一つが選択部７ａで図５の▲４▼のように選択されて，対応するＡＵ／ＳＴＳ生成部７ｂでＡＵ／ＳＴＳ信号のフレームが生成し，更にこの信号を図５の▲５▼に示すように高次群クロスコネクト（ＨＯＸＣ）部の入力側のＡＵ３／ＳＴＳ−１分配部３ａ−ｎに入力させる（図６のＳ３）。
【００３４】
この信号に対する高次群クロスコネクトの出力を選択部４ｂに入力させるよう制御する（図６のＳ４）。この低次群のクロスコネクトの処理が行われている間は，高次群クロスコネクト（ＨＯＸＣ）部の選択部４ｂはＡＵ３／ＳＴＳ−１分配部３ａ−１からの信号を選択している。
【００３５】
次に図５の▲６▼に示すように，ＡＵ３／ＳＴＳ−１選択部４ｂの入力を図５の▲１▼に示すＡＵ３／ＳＴＳ−１分配部３ａ−１から▲６▼に示す経路のＡＵ３／ＳＴＳ−１分配部３ａ−ｎに切替えて，それまでと同じ信号（ＡＵ３／ＳＴＳ−１選択部４ａからの出力信号）のクロスコネクトレベル（単位）をＡＵ／ＳＴＳからＶＣ／ＶＴに切替える（図６のＳ５）。このＡＵ３／ＳＴＳ−１選択部４ｂからのＡＵ３／ＳＴＳ−１の複数の信号は多重化フレーム生成部８でフレームが生成され，Ｅ／Ｏ変換部９から光信号に変換されて伝送される。
【００３６】
なお，このＶＣ／ＶＴ単位（レベル）のクロスコネクトから，ＡＵ／ＳＴＳ単位（レベル）のクロスコネクトに切替える場合は，上記図６のステップを逆（Ｓ３，Ｓ２，Ｓ１の順）に実行すれば良い。
【００３７】
図７，図８は実施例２の構成（その１），（その２）を示す図である。
【００３８】
この実施例２は上記図３に示す本発明の第３の原理構成に対応するものであり，図７は通常の動作状態から低次群の信号単位のクロスコネクトの準備を行った状態における構成を示し，図８は低次群の信号単位のクロスコネクトに切替えを行った状態における構成を示す。図７，図８において，１，２，８，９の各符号は上記図３に示す本発明の第３の原理構成における同一符号の各部に対応し，説明を省略する。３ａ，３ｂ，４ａは上記図３の３に対応すると共に上記実施例１の図４，図５の同一符号と同様に高次群クロスコネクト（ＨＯＸＣ）部３を構成し，３ａ−１〜３ａ−ｎ，３ｂは上記図４，図５の同一符号と同じであり，４ａは２つの外部選択部１１ａ，１１ｂへ出力するためのＡＵ３／ＳＴＳ選択部（ＡＵ３／ＳＴＳ−１／ＳＥＬで表示）である。６ａ，６ｂ，５’，７ａ，７ｂは上記図３の符号６〜８の各部に対応すると共に上記実施例１の図４，図５の同一符号の各部と同様であり説明を省略する。
【００３９】
また，１０は高次クロスコネクト部を迂回するバイパス，１１ａ，１１ｂは上記図３の外部選択部１１に対応し，１１ａはバイパス１０からの信号及び高次群クロスコネクト（ＨＯＸＣ）部からの信号を選択する外部選択部，１１ｂはバイパス１０からの信号と高次群クロスコネクト（ＨＯＸＣ）部からの信号を選択して低次群クロスコネクト（ＬＯＸＣ）部へ入力する外部選択部である。
【００４０】
図９は実施例２における制御フローであり，図７，図８の構成による高次群単位のクロスコネクト状態から低次群単位のクロスコネクトを出力するまでの制御フローである。
【００４１】
最初は，Ｏ／Ｅ変換部１で光のＳＴＭ／ＯＣ信号を電気信号に変換すると共に複数のＳＴＭ／ＯＣ信号に分配して，対象となる特定のＳＴＭ／ＯＣ信号をＡＵ３／ＳＴＳ−１分配部３ａ−１に入力し，この高次群（ＡＵ３／ＳＴＳ−１）単位でクロスコネクトした信号を選択して出力するため，クロスコネクトの線路３ｂから出力側（多重化フレーム生成部８）と接続する特定の選択部４ｂを駆動するよう制御する制御部１２に対して入出力部１３から保守者がコマンドが投入される（図９のＳ１）。これを制御部１２のコマンド解析部１２ａで解析し，Ｉ／Ｏ設定部１２ｂに設定することで，指定された選択部４ｂが駆動される。この状態では図７のクロスコネクトの線路３ｂ及び選択部４ｂが▲１▼の経路が選択されるように駆動され，更に外部選択部１１ａは選択部４ｂから出力された信号を選択する。この時，バイパス１０にはＡＵ３／ＳＴＳ−１分配部３ａ−１から選択部４ｂへ出力する信号と同じ信号が分岐されているが選択部４ｂで選択されない。
【００４２】
この状態で選択部４ｂから出力されている高次群単位でクロスコネクトされた信号に対して低次群（ＶＣ／ＶＴ）単位（レベル）でクロスコネクトしたいという要求があると，入出力部１３からコマンドを投入して，外部選択部１１ａにおいて図７の▲２▼で示すバイパス１０を選択させる（図９のＳ２）。ＡＵ３／ＳＴＳ−１分配部３ａ−１と同じ信号である。その一方で，ＡＵ３／ＳＴＳ−１分配部３ａ−１の出力を選択部４ａから外部選択部１１ｂへ図７の▲３▼の経路で選択するよう制御すると共に，外部選択部１１ｂから図７の▲４▼の経路でＡＵ／ＳＴＳ終端部６ａに接続し，更にＶＣ／ＶＴ分配部６ｂからＶＣ／ＶＴ選択部７ａに出力され，▲５▼で示す経路でＡＵ／ＳＴＳ生成部７ｂに出力するようＶＣ／ＶＴ選択部７ａを駆動するよう制御する（図９のＳ３）。ＡＵ／ＳＴＳ生成部７ｂでＡＵ／ＳＴＳフレームが生成され，▲６▼で示す経路でＡＵ３／ＳＴＳ−１分配部３ａ−ｎに入力する。更に，ＡＵ３／ＳＴＳ−１分配部３ａ−ｎから選択部４ｂに入力し，選択部４ｂで図７の▲７▼で示す経路で外部選択部１１ａに入力するよう制御する（図９のＳ４）。
【００４３】
この後，外部選択部１１ａをバイパス１０からの入力信号から，選択部４ｂからの入力信号を選択するよう切替える（図９のＳ５）。これにより，図８に示すように，同じ信号のクロスコネクトの単位（レベル）がＡＵ／ＳＴＳからＶＣ／ＶＴに切替えられる。この時，外部選択部１１ａからのＡＵ３／ＳＴＳ−１の複数の信号は多重化フレーム生成部８でフレームが生成され，Ｅ／Ｏ変換部９から光信号に変換されて伝送される。
【００４４】
なお，このＶＣ／ＶＴ単位（レベル）のクロスコネクトから，ＡＵ／ＳＴＳ単位（レベル）のクロスコネクトに切替える場合は，上記図９のステップを逆（Ｓ３，Ｓ２，Ｓ１の順）に実行すれば良い。
【００４５】
（付記１） ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，光・電気変換されたＳＴＭ／ＯＣ信号を終端して高次群の複数のＡＵ／ＳＴＳ単位の信号に分離する終端部と，前記終端部から入力された信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，前記高次群クロスコネクト部内で分岐したＡＵ／ＳＴＳ単位の任意の信号を選択する第１の選択部と，前記第１の選択部から入力された信号を複数の低次群のＶＣ／ＶＴ単位に分離してクロスコネクトを行った複数の信号を多重化して前記高次群クロスコネクト部へ出力する低次群クロスコネクト部と，前記高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記高次群クロスコネクト部から分岐して低次群クロスコネクト部でＶＣ／ＶＴ単位でクロスコネクトされた信号とを入力し，何れかを選択して選択多重部へ出力する第２の選択部と，を備えることを特徴とするクロスコネクト制御方式。
【００４６】
（付記２） 付記１において，前記高次群クロスコネクト部は，前記高次群の各ＡＵ／ＳＴＳを更に複数のＡＵ３／ＳＴＳ−１信号に分離する複数の分離部と，各分離部の出力線を組み合わせた出力が入力される複数の前記第１の選択部と，前記低次群クロスコネクト部へ出力する複数の第２の選択部とで構成されることを特徴とするクロスコネクト制御方式。
【００４７】
（付記３） 付記１において，前記低次群クロスコネクト部の入力側は前記第２の選択部の信号を終端して，それぞれ複数のＶＣ／ＶＴ信号に分離する複数の分離部と，前記複数のＶＣ／ＶＴに分離した信号が組み合わせて入力される複数の選択部とで構成され，前記低次群クロスコネクト部の複数の選択部の出力からＡＵ／ＳＴＳ信号を生成して前記高次群クロスコネクト部のＡＵ３／ＳＴＳ−１信号の分離部へ入力することを特徴とするクロスコネクト制御方式。
【００４８】
（付記４） ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，光・電気変換された２つのＳＴＭ／ＯＣ信号を終端して高次群の２つのＡＵ／ＳＴＳ単位の信号に分離する２つの終端部と，前記２つの終端部から入力されたそれぞれの信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，前記高次群クロスコネクト部内で前記入力された一方のＡＵ／ＳＴＳの信号を選択して低次群クロスコネクト部に出力する第１の選択部と，前記入力された他方のＡＵ／ＳＴＳの信号と低次群クロスコネクト部から入力する信号から一方を選択する第２の選択部と，前記高次群クロスコネクト部の第１の選択部の出力が入力されて低次群のＶＣ／ＶＴ単位でクロスコネクトを行った信号を複数を多重化して前記高次群クロスコネクト部へ入力する低次群クロスコネクト部と，前記第２の選択部は，高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記低次群クロスコネクト部から入力された信号の何れか一方を選択することを特徴とするクロスコネクト制御方式。
【００４９】
（付記５） 付記１において，前記終端部から出力されるＡＵ／ＳＴＳの信号を前記高次群クロスコネクト部へ入力する信号から分岐して，前記高次群クロスコネクト部を迂回して出力するバイパスを設け，前記高次群クロスコネクト部の前記第２の選択部で選択されたＡＵ／ＳＴＳの信号と，前記バイパスの信号とを入力して，一方を選択して出力する外部選択部を備え，前記外部選択部により，前記第２の選択部で選択する前記低次群クロスコネクト部による低次群の信号単位でのクロスコネクトした信号を発生する経路を形成するまで前記バイパスの信号入力を選択することを特徴とするクロスコネクト制御方式。
【００５０】
【発明の効果】
本発明によれば，高次群の単位（レベル）でのクロスコネクトを行っていた信号について，低次群の単位（レベル）でのクロスコネクトを行う場合に，ネットワークの構成変更等で既設のクロスコネクトの設定を変更が発生しても，線路切替えによる瞬断以外は運用中のサービスを継続したままで実施することができるので，ネットワークのフレキシビリティを拡大することができる。
【図面の簡単な説明】
【図１】本発明の第１の原理構成を示す図である。
【図２】本発明の第２の原理構成を示す図である。
【図３】本発明の第３の原理構成を示す図である。
【図４】実施例１の構成（その１）を示す図である。
【図５】実施例１の構成（その２）を示す図である。
【図６】実施例１における制御フローを示す図である。
【図７】実施例２の構成（その１）を示す図である。
【図８】実施例２の構成（その２）を示す図である。
【図９】実施例２における制御フローを示す図である。
【図１０】ＳＤＨ（ＳＴＭ−Ｎ）のフレームフォーマットを示す図である。
【図１１】ＳＯＮＥＴのフレームフォーマットを示す図である。
【図１２】従来技術の説明図（その１）である。
【図１３】従来技術の説明図（その２）である。
【図１４】従来技術の説明図（その３）である。
【図１５】従来技術の説明図（その４）である。
【符号の説明】
１ Ｏ／Ｅ変換部
２ 終端部
３ 高次群クロスコネクト（ＨＯＸＣ）部
４ａ 選択部
４ｂ 選択部
５ 低次群クロスコネクト（ＬＯＸＣ）部
６ 分離部
７ 選択多重部
８ 多重化フレーム生成部
９ Ｅ／Ｏ変換部
Claims (3)
- ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，
光・電気変換されたＳＴＭ／ＯＣ信号を終端して高次群の複数のＡＵ／ＳＴＳ単位の信号に分離する終端部と，
前記終端部から入力された信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，
前記高次群クロスコネクト部内で分岐したＡＵ／ＳＴＳ単位の任意の信号を選択する第１の選択部と，
前記第１の選択部から入力された信号を複数の低次群のＶＣ／ＶＴ単位に分離してクロスコネクトを行った複数の信号を多重化して前記高次群クロスコネクト部へ出力する低次群クロスコネクト部と，
前記高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記高次群クロスコネクト部から分岐して低次群クロスコネクト部でＶＣ／ＶＴ単位でクロスコネクトされた信号とを入力し，何れかを選択して選択多重部へ出力する第２の選択部と，
を備えることを特徴とするクロスコネクト制御方式。 - ＳＤＨ／ＳＯＮＥＴの同期系伝送システムにおけるクロスコネクト制御方式において，
光・電気変換された２つのＳＴＭ／ＯＣ信号を終端して高次群の２つのＡＵ／ＳＴＳ単位の信号に分離する２つの終端部と，
前記２つの終端部から入力されたそれぞれの信号を高次群のＡＵ／ＳＴＳ単位でクロスコネクトを行う高次群クロスコネクト部と，
前記高次群クロスコネクト部内で前記入力された一方のＡＵ／ＳＴＳの信号を選択して低次群クロスコネクト部に出力する第１の選択部と，前記入力された他方のＡＵ／ＳＴＳの信号と低次群クロスコネクト部から入力する信号から一方を選択する第２の選択部と，
前記高次群クロスコネクト部の第１の選択部の出力が入力されて低次群のＶＣ／ＶＴ単位でクロスコネクトを行った信号を複数を多重化して前記高次群クロスコネクト部へ入力する低次群クロスコネクト部と，
前記第２の選択部は，高次群クロスコネクト部に前記終端部から入力されてクロスコネクトされた信号と，前記低次群クロスコネクト部から入力された信号の何れか一方を選択することを特徴とするクロスコネクト制御方式。 - 請求項１において，
前記終端部から出力されるＡＵ／ＳＴＳの信号を前記高次群クロスコネクト部へ入力する信号から分岐して，前記高次群クロスコネクト部を迂回して出力するバイパスを設け，
前記高次群クロスコネクト部の前記第２の選択部で選択されたＡＵ／ＳＴＳの信号と，前記バイパスの信号とを入力して，一方を選択して出力する外部選択部を備え，
前記外部選択部により，前記第２の選択部で選択する前記低次群クロスコネクト部による低次群の信号単位でのクロスコネクトした信号を発生する経路を形成するまで前記バイパスの信号入力を選択することを特徴とするクロスコネクト制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293381A JP4037730B2 (ja) | 2002-10-07 | 2002-10-07 | クロスコネクト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002293381A JP4037730B2 (ja) | 2002-10-07 | 2002-10-07 | クロスコネクト制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004129111A true JP2004129111A (ja) | 2004-04-22 |
| JP4037730B2 JP4037730B2 (ja) | 2008-01-23 |
Family
ID=32284302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002293381A Expired - Fee Related JP4037730B2 (ja) | 2002-10-07 | 2002-10-07 | クロスコネクト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4037730B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403723C (zh) * | 2004-05-09 | 2008-07-16 | 华为技术有限公司 | 提高全t交叉中数据存储器使用效率的方法 |
-
2002
- 2002-10-07 JP JP2002293381A patent/JP4037730B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100403723C (zh) * | 2004-05-09 | 2008-07-16 | 华为技术有限公司 | 提高全t交叉中数据存储器使用效率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4037730B2 (ja) | 2008-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436890A (en) | Integrated multi-rate cross-connect system | |
| CA2490792C (en) | Transparent flexible concatenation | |
| US5675580A (en) | Processor device for terminating and creating synchronous transport signals | |
| AU685037B1 (en) | Self-healing line switched ring for ATM traffic | |
| US6556593B1 (en) | Digital cross connect and add/drop multiplexing device for SDH or SONET signals | |
| JP3144804B2 (ja) | 通信ネットワークの相互接続 | |
| JPWO1993013615A1 (ja) | 通信ネットワークの相互接続 | |
| JPH07170238A (ja) | 追加／ドロップ・マルチプレクサ装置 | |
| JP2000269912A (ja) | 高速ｓｄｈ信号による低速ｓｄｈ信号の伝送方法と伝送装置 | |
| JP3442180B2 (ja) | アド・ドロップ・マルチプレクス装置 | |
| JP2004236205A (ja) | 伝送装置 | |
| EP0505062B1 (en) | Multiplex data ring transmission | |
| US7023848B2 (en) | Rearrangement of data streams | |
| US6870877B2 (en) | Transmission unit and two-way signal conversion method | |
| US5490142A (en) | VT group optical extension interface and VT group optical extension format method | |
| US5896387A (en) | Configuration method of multiplex conversion unit and multiplex conversion unit | |
| US20020037019A1 (en) | Transport module for SDH/SONET | |
| US20010053146A1 (en) | Processor device for terminating and creating synchronous transport signals | |
| JP4037730B2 (ja) | クロスコネクト制御方式 | |
| US6876624B1 (en) | Multiplex conversion unit | |
| EP0957603B1 (en) | Integrated telecommunications line systems and cross-connect | |
| US9143252B2 (en) | Transmission apparatus and data communication channel processing method | |
| Hwu et al. | International gateway for SDH and SONET interconnection | |
| Matthews et al. | The synchronous digital hierarchy. II. Survival of the fittest | |
| Matthews et al. | Synchronous Optical Networks and Synchronous Digital Hierarchy |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071101 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |