JP2004134687A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004134687A JP2004134687A JP2002299918A JP2002299918A JP2004134687A JP 2004134687 A JP2004134687 A JP 2004134687A JP 2002299918 A JP2002299918 A JP 2002299918A JP 2002299918 A JP2002299918 A JP 2002299918A JP 2004134687 A JP2004134687 A JP 2004134687A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- silicon nitride
- metal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/69—Inorganic materials
- H10P14/694—Inorganic materials composed of nitrides
- H10P14/6943—Inorganic materials composed of nitrides containing silicon
- H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
- H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】金属珪化物からなる導電層を劣化させることの無いシリコン窒化膜を含む絶縁膜を備えた半導体装置及びその製造方法を提供する。
【解決手段】珪化ニッケルなどの金属珪化物の導電層９上に均一に炭素を含むシリコン窒化膜を主成分とする絶縁膜１０が形成されている。炭素を含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリコンソースとして用いられるヘキサメチルジシランは、メチル基を備えているので、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして、メチル基が含まれると膜自体が疎になって比誘電率が下がり、ＲＣ遅延いうトランジスタの速度低下が抑制される。炭素を含むシリコン窒化膜を用いることにより工程中に金属珪化物の導電層を劣化させない。シリコンソースとして、アミノ基、炭素化物を遊離基に持つアミノ基などを持つものも挙げられる。
【選択図】 図１
【解決手段】珪化ニッケルなどの金属珪化物の導電層９上に均一に炭素を含むシリコン窒化膜を主成分とする絶縁膜１０が形成されている。炭素を含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリコンソースとして用いられるヘキサメチルジシランは、メチル基を備えているので、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして、メチル基が含まれると膜自体が疎になって比誘電率が下がり、ＲＣ遅延いうトランジスタの速度低下が抑制される。炭素を含むシリコン窒化膜を用いることにより工程中に金属珪化物の導電層を劣化させない。シリコンソースとして、アミノ基、炭素化物を遊離基に持つアミノ基などを持つものも挙げられる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン窒化膜を用いる半導体装置に関し、とくに導電層として用いられる金属珪化物の特性を劣化させないシリコン窒化膜を備えて高性能化を実現する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
次世代の半導体装置においては電極抵抗低減のため硅化ニッケルなどの金属珪化物が用いられる。図８は、従来の金属珪化物を電極などの導電層に用いた半導体装置の断面図である。シリコン半導体基板１０１は、例えば、Ｐ型であり、図は、この基板に形成されたＮＭＯＳＦＥＴの構造断面図である。図に示すＭＯＳＦＥＴは、例えば、同一チップ内においてＮＭＯＳ及びＰＭＯＳの両者を形成したＣＭＯＳ構造に用いられる。
【０００３】
半導体基板１０１には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離領域１１３に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板１０１の表面領域には、浅い拡散領域（エクステンション領域）１０２及び深い拡散領域１０３からなるソース／ドレイン領域が形成されている。ソース／ドレイン領域間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜１０４が形成されている。そしてゲート絶縁膜１０４上にはゲート構造が形成されている。ゲート絶縁膜１０４上にはポリシリコンからなるゲート電極１０７が形成され、その表面にはシリコン酸化膜などの絶縁膜１０５が施され、さらにゲート電極１０７の側壁にはシリコン窒化膜などからなる側壁絶縁膜１０６が形成されている。側壁絶縁膜１０６は、ゲート絶縁膜１０４及び絶縁膜１０５に囲まれている。また、ゲート電極１０７の上面には珪化ニッケルなどの金属珪化物の導電層１０９が形成されている。この導電層１０９は、ゲート電極１０７の抵抗を低減させるために施される。同様に、ソース／ドレイン領域の抵抗を低減させるために、この上にも導電層１０９が形成されている。
【０００４】
このゲート構造及びソース／ドレイン領域を被覆するように、半導体基板１０１上にシリコン窒化膜１１０が形成されている。これを被覆するように、半導体基板１０１上に、ＣＶＤなどによるシリコン酸化膜などの層間絶縁膜１１１が形成されている。層間絶縁膜１１１は、表面を平坦化され、この上に形成される配線（図示しない）とソース・ドレイン領域とを電気的に接続するためのコンタクト１１２を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層１０９と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト１１２が前記配線と導電層１０９とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、シリコン窒化膜１１０は、その際のエッチングストッパーとして用いられる。
【０００５】
前記金属珪化物、とくに、珪化ニッケルは、従来の電極材料に比べて耐熱性が無いので珪化ニッケル形成後の熱処理工程を５００℃以下に下げる必要がある。この他にも珪化物を構成する金属にはＣｏ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｈｆ、Ｐｔ等があるが、いずれの金属の珪化物も耐熱性が低く、例えば、Ｃｏの珪化物の耐熱性が５５０℃、Ｍｏの珪化物の耐熱性が６５０℃、Ｗの珪化物の耐熱性が５００℃以上程度である。
半導体装置を形成するために、前述した加工上のエッチングストッパーとしてシリコン窒化膜（ＳｉＮ）が用いられるが、前述したように、珪化ニッケルなどの金属珪化物の耐熱性の問題から、７００℃以下好ましくは５００℃以下の成膜温度での形成が必須である。
半導体基板にシリコン窒化膜（ＳｉＮ）を形成する場合にシランを含むシリコンソースから成膜する方法は、例えば、特許文献１に記載されているように公知である。また、シリコン窒化膜（ＳｉＮ）に炭素を添加する成膜方法が特許文献２に記載されている。
【０００６】
【特許文献１】
特開平１１−１７２４３９号公報（シリコン窒化膜（ＳｉＮ）を形成する場合に炭素を含むシリコンソースから成膜する方法が記載されている）。
【特許文献２】
特願平１１−３５９４６３号（シリコン窒化膜（ＳｉＮ）に炭素を添加する成膜方法が記載されている）。
【０００７】
【発明が解決しようとする課題】
従来、低温シリコン窒化膜（ＳｉＮ）を形成する技術としては、ヘキサクロロジシラン（Ｓｉ２ Ｃｌ６ ：ＨＣＤ）をシリコンソースとして用いた成膜方法が挙げられる。しかし、珪化ニッケル上に塩素を含んだシリコンソースを用いてＳｉＮ膜を形成すると、成膜中に発生する塩酸によって砒素添加もしくはリン添加電極上の珪化ニッケルがエッチングされてしまうという問題があった。
本発明は、このような事情によりなされたものであり、金属珪化物からなる電極などの導電層を劣化させることの無い絶縁膜、とくにシリコン窒化膜を備えた半導体装置及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、珪化ニッケルなどの金属珪化物の導電層上に均一に炭素を含むシリコン窒化膜を主成分とする絶縁膜が形成された半導体装置に特徴がある。炭素を含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリコンソースとして用いられるヘキサメチルジシランは、メチル基を備えているので、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして、メチル基が含まれると膜自体が疎になって比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制される。つまり、トランジスタの高性能化が可能になる。また、シリコンソースに従来低温シリコン窒化膜を形成する技術において用いられているヘキサクロロジシランを併せて用いることができる。この場合、成膜されるシリコン窒化膜には塩素が含まれることになる。この炭素を含むシリコン窒化膜を用いることにより半導体装置に用いられる金属珪化物の導電層を劣化させない。前述のように、炭素を含むシリコン窒化膜を形成するためにシリコンソースとしてメチル基を有するヘキサメチルジシランを説明したが、本発明では、シリコンソースとして他の炭素基、例えば、アミノ基、炭素化物を遊離基に持つアミノ基などを持つものが挙げられる。それらの例として、エチル基（Ｃ２ Ｈ５ ）、プロピル基（Ｃ３ Ｈ７ ）、ブチル基（Ｃ４ Ｈ９ ）、ｔ−ブチル基（Ｃ（ＣＨ３ ）３ ）などがある。
【０００９】
また、他のシリコンソースとしては、Ｒ＝アルきル基として、ＳｉＣｌ２ （Ｒ）２ 、ＳｉＣｌ（Ｒ）３ 、ジシラン（ＳｉＣｌｘ （Ｒ）６−ｘ ）（ｘ＝６は除く）、ＳｉＣｌｘ Ｒ３−ｘ ＮＨＳｉＣｌｙ Ｒ３−ｙ （Ｃｌの代わりに他のハロゲン元素も可能である。）などがある。
【００１０】
本発明の半導体装置は、半導体基板と、前記半導体基板に形成されたソース／ドレイン領域と、前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上もしくは前記ゲート電極及びソース／ドレイン領域上に形成された金属珪化物の導電層と、少なくとも前記導電層に接するように前記半導体基板上に形成された炭素を含む絶縁膜と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に形成された層間絶縁膜とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は１ｅ２０ｃｍ−３以上であるようにしても良い。トランジスタ半導体装置の特性はこの範囲で十分に向上する。前記金属珪化物の金属は、ニッケルであるようにしても良い。前記金属珪化物の金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであるようにしても良い。前記金属珪化物の金属は、複数層に積層された構造であるようにしても良い。前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であるようにしても良い。シリコンソースにＨＣＤを併用しても良い。前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むようにしても良い。
【００１１】
本発明の半導体装置の製造方法は、シリコン半導体基板にソース／ドレイン領域を形成する工程と、前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンからなるゲート電極を形成する工程と、前記ゲート電極及びソース／ドレイン領域を被覆するように前記半導体基板上に金属からなる導電層を形成する工程と、前記導電層を熱処理して前記ソース／ドレイン領域上及び前記ゲート電極上に前記シリコン及び前記ポリシリコンと前記金属とが反応してなる金属珪化物の導電層を形成する工程と、前記シリコン及びポリシリコンと未反応の前記金属を除去する工程と、前記金属珪化物の導電層を被覆するように前記半導体基板上に炭素を含む絶縁膜を形成する工程と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に層間絶縁膜を形成する工程とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は１ｅ２０ｃｍ−３以上であるようにしても良い。前記金属は、ニッケルであるようにしても良い。前記金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであるようにしても良い。前記金属は、複数層に積層された構造であるようにしても良い。
【００１２】
前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であるようにしても良い。前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、メチル基もしくはアミノ基を有するシラン及びアンモニアの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシランとアンモニアとの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシラン及びヘキサクロロジシランとアンモニアとの反応により形成されるようにしても良い。前記反応時の成膜温度は、７００℃以下であるようにしても良い。本発明では前記炭素を含む絶縁膜は、塩素以外のハロゲン元素を含むようにすることもできる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
まず、図１乃至図６を参照して第１の実施例を説明する。
図１は、半導体装置の断面図、図２乃至図５は、半導体装置の製造工程断面図、図６は、この実施例の方法により形成されたシリコン窒化膜（ＳｉＮ）の膜中不純物のＳＩＭＳ分析結果を示す特性図である。
シリコン半導体基板１は、例えば、Ｐ型であり、図は、この基板に形成されたＮＭＯＳＦＥＴの構造断面図である。図１に示すＭＯＳＦＥＴは、例えば、同一チップ内においてＮＭＯＳ及びＰＭＯＳの両者を形成したＣＭＯＳ構造に用いられる。半導体基板１には、図８と同様に、ＳＴＩなどの素子分離領域（図示しない）に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板１の表面領域には、浅い拡散領域（エクステンション領域）２及び深い拡散領域３からなるソース／ドレイン領域が形成されている。ソース／ドレイン領域間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜４が形成されている。そして、ゲート絶縁膜４上にはゲート構造が形成されている。
【００１４】
ゲート絶縁膜４上にはポリシリコンからなるゲート電極７が形成され、その表面にはシリコン酸化膜などの絶縁膜５が施され、さらに、ゲート電極７の側壁にはシリコン窒化膜などからなる側壁絶縁膜６が形成されている。側壁絶縁膜６は、ゲート絶縁膜４及び絶縁膜５に囲まれている。また、ゲート電極７の上面には珪化ニッケルなどの金属珪化物の導電層９が形成されている。この導電層９は、ゲート電極７の抵抗を低減させるために施される。同様に、ソース／ドレイン領域の抵抗を低減させるために、この上にも導電層９が形成されている。このゲート構造及びソース／ドレイン領域を被覆するように、半導体基板１上に炭素を含むシリコン窒化膜１０が形成されている。これを被覆するように、半導体基板１上に、シリコン酸化膜などの層間絶縁膜１１が形成されている。層間絶縁膜１１は、表面を平坦化され、この上に形成されたアルミニウムや銅などの配線１４とソース・ドレイン領域とを電気的に接続するためのコンタクト１２を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層９と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト１２が前記配線と導電層９とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、炭素を含むシリコン窒化膜１０は、その際のエッチングストッパーとして用いられる。
この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制される。
【００１５】
次に、図１乃至図５を参照しながらこの実施例の半導体装置の製造方法を説明する。まず、半導体基板１に浅い拡散領域２及び深い拡散領域３からなるソース・ドレイン領域を形成し、ソース・ドレイン領域間の上にゲート絶縁膜４を介してゲート構造を形成する。この状態でゲート電極７及びソース／ドレイン領域はシリコンがむき出しになっている（図２）。次に、希弗酸等により半導体基板１表面を前処理し、その後、半導体基板１上に、むき出しになったシリコンを被覆するように、ニッケル膜８をスパッタリング法により成膜する（図３）。ニッケル膜８の膜厚は、１〜３０ｎｍである．次いで，高速熱処理ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）により，例えば、２５０℃〜５００℃程度の温度で、１秒〜１０分以内の時間、窒素もしくは希ガス雰囲気中で熱処理を行う。この時点でシリコン上のニッケル膜８は、珪化ニッケル膜９に変わり、シリコン以外の個所では未反応のニッケル膜が残存している。次いで、過酸化水素水と硫酸の混合薬液中によって未反応のニッケル膜８を除去する（図４）。
【００１６】
次に、半導体基板１上にシリコンソースと窒化種との反応によって炭素を含むシリコン窒化膜１０を膜厚１ｎｍ〜１５０ｎｍ程度成膜する。シリコンソースとしては、例えば、ヘキサメチルジシラン（Ｓｉ２ （ＣＨ３ ）６ ：ＨＭＤ）を用い、窒化種としてはアンモニアを用いる。成膜温度は、２５０℃〜５５０℃、成膜圧力は０．０１Ｔｏｒｒ〜５０Ｔｏｒｒである。このような成膜条件を用いると、砒素もしくはリンを添加したシリコン電極７上の珪化ニッケル膜９は、エッチングされることなく、炭素を含むシリコン窒化膜（ＳｉＮ）の形成が可能になる。次いで、シリコン酸化膜などの層間絶縁膜１１を膜厚１００〜１００００ｎｍ程度形成し、ＲＩＥなどの通常の加工によりコンタクト孔を形成する。このコンタクト孔にＷ（バリア層（Ｔｉ／ＴｉＮ）を介在させた）などのコンタクト１２を埋め込む。次に、層間絶縁膜１１の表面にアルミニウムや銅などの配線１４を形成する。コンタクト１２は、配線１４及びソース・ドレイン領域上の珪化ニッケル膜９とを電気的に接続する。
【００１７】
図６に前記成膜条件で成膜したシリコン窒化膜（ＳｉＮ）中の不純物分析の結果を示す。図６は、縦軸が不純物濃度を示し、横軸が半導体基板の表面からの深さ（ｎｍ）を示す。図に示すように、ＨＭＤをシリコンソースに用いることにより、シリコン窒化膜中に１ｅ２１ｃｍ−３の炭素が導入されていることが分かる。また、膜中の塩素（Ｃｌ）濃度は、１ｅ１５ｃｍ−３オーダーである．膜中に炭素が存在することで半導体装置の性能向上及び加工ばらつきの抑制が可能になる。例えば、シリコン窒化膜中に炭素を添加することにより、膜密度が疎になって比誘電率を下げることが可能になる。つまり比誘電率が下がることによって、いわゆるＲＣ遅延と呼ばれるトランジスタの速度低下が抑制できる。また、シリコン窒化膜中に炭素を添加することにより、薬液に対するエッチング耐性が向上し、エッチング耐性が向上することにより、例えば、コンタクト孔開口時の前処理時のシリコン窒化膜の削れ量ばらつきを減少できる。
【００１８】
本発明のシリコン窒化膜形成に用いたシリコンソースには、一例としてＨＭＤを用いたが、メチル基のかわりに他の炭素基、アミノ基さらに炭素化物を遊離基に持つアミノ基など数多くのシリコンソースを用いることができる。また、電極材料としては珪化ニッケルを述べたが、他の金属として、Ｔａ、Ｃｏ、Ｔｉ、Ｍｏ、Ｈｆ、Ｗ、Ｐｔ、Ｐｄなどがあり、また、それらの単体金属もしくはそれらの積層構造の電極においても同様の効果がある。
【００１９】
次に、図７を参照して第２の実施例を説明する。
図７は、半導体装置（フラッシュメモリ）の断面図である。この実施例は、本発明をフラッシュメモリに適用した例である。この半導体装置も抵抗の低減を目的としてゲート電極表面及びソース／ドレイン領域表面に金属珪化物の導電層を形成し、半導体基板表面には炭素を含むシリコン窒化膜が形成されている。
例えば、ｐ型の半導体基板２１には、ＳＴＩなどの素子分離領域２２に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板２１の表面領域には、例えば、ｎ型のソース／ドレイン領域２３が形成されている。ソース／ドレイン領域２３間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜２４が形成されている。そして、ゲート絶縁膜２４上にはゲート構造が形成されている。すなわちゲート絶縁膜２４上にはポリシリコンからなるフローティングゲート２７ａが形成され、その上に絶縁膜（ＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ） ）２５を介してコントロールゲート２７ｂが積層されている。
【００２０】
コントロールゲート２７ｂの上面には珪化ニッケルなどの金属珪化物の導電層２６が形成されている。この導電層２６は、コントロールゲート２７ｂの抵抗を低減させるために施される。同様に、ソース／ドレイン領域２３の抵抗を低減させるために、この上にも導電層２６が形成されている。このゲート構造及びソース／ドレイン領域上の導電層を被覆するように、半導体基板２１上に炭素を含むシリコン窒化膜２９が形成されている。炭素を含むシリコン窒化膜２９を含むように、半導体基板２１上に、ＣＶＤなどによるシリコン酸化膜などの層間絶縁膜２８が形成されている。層間絶縁膜２８は、表面を平坦化されて後、この上に形成され、ビット線につながるアルミニウムや銅などの配線３１とソース／ドレイン領域２３のうち、ドレイン領域上の導電層２６とを電気的に接続するためのコンタクト３０を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層２６と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト３０が前記配線３１と導電層２６とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、炭素を含むシリコン窒化膜２９は、その際のエッチングストッパーとなる。
【００２１】
炭素を含むシリコン窒化膜２９は、半導体基板２１上にシリコンソースと窒化種との反応によって膜厚１ｎｍ〜１５０ｎｍ程度成膜される。シリコンソースとしては、例えば、ヘキサメチルジシラン（Ｓｉ２ （ＣＨ３ ）６ ：ＨＭＤ）を用い窒化種としてはアンモニアを用いる。成膜温度は、２５０℃〜５５０℃、成膜圧力は０．０１Ｔｏｒｒ〜５０Ｔｏｒｒである。このような成膜条件を用いると、砒素もしくはリンを添加したコントロールゲート上の金属珪化物の導電層は、エッチングされることなく、炭素を含むシリコン窒化膜形成が可能になる。
この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制されるというトランジスタ特性の向上が期待できる。
【００２２】
【発明の効果】
本発明は、以上の構成により、珪化ニッケルなどの金属珪化物を劣化させること無く、金属珪化物上に均一に炭素を含むシリコン窒化膜を形成することが可能になる。また、シリコン窒化膜中に炭素を添加することにより半導体装置の高性能化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】図１の半導体装置の製造工程断面図。
【図３】図１の半導体装置の製造工程断面図。
【図４】図１の半導体装置の製造工程断面図。
【図５】図１の半導体装置の製造工程断面図。
【図６】本発明による方法で形成したシリコン窒化膜の膜中不純物のＳＩＭＳ分析の結果を示す特性図。
【図７】本発明の第２の実施例の半導体装置の断面図。
【図８】従来の半導体装置の断面図。
【符号の説明】
１、２１、１０１・・・半導体基板
２、１０２・・・ソース・ドレイン領域の浅い拡散領域
３、１０３・・・ソース・ドレイン領域の深い拡散領域
４、２４、１０４・・・ゲート絶縁膜 ５、２５、１０５・・・絶縁膜
６、１０６・・・側壁絶縁膜 ７、１０７・・・ゲート電極
８・・・ニッケル膜 ９・・・金属珪化物の導電層（珪化ニッケル膜）
１０、２９・・・炭素を含むシリコン窒化膜
１１、２８、１１１・・・層間絶縁膜
１２、３０、１１２・・・コンタクト ２２、１１３・・・素子分離領域
２３・・・ソース・ドレイン領域
２６、１０９・・・金属珪化物の導電層 ３１・・・配線
１１０・・・シリコン窒化膜
【発明の属する技術分野】
本発明は、シリコン窒化膜を用いる半導体装置に関し、とくに導電層として用いられる金属珪化物の特性を劣化させないシリコン窒化膜を備えて高性能化を実現する半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
次世代の半導体装置においては電極抵抗低減のため硅化ニッケルなどの金属珪化物が用いられる。図８は、従来の金属珪化物を電極などの導電層に用いた半導体装置の断面図である。シリコン半導体基板１０１は、例えば、Ｐ型であり、図は、この基板に形成されたＮＭＯＳＦＥＴの構造断面図である。図に示すＭＯＳＦＥＴは、例えば、同一チップ内においてＮＭＯＳ及びＰＭＯＳの両者を形成したＣＭＯＳ構造に用いられる。
【０００３】
半導体基板１０１には、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などの素子分離領域１１３に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板１０１の表面領域には、浅い拡散領域（エクステンション領域）１０２及び深い拡散領域１０３からなるソース／ドレイン領域が形成されている。ソース／ドレイン領域間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜１０４が形成されている。そしてゲート絶縁膜１０４上にはゲート構造が形成されている。ゲート絶縁膜１０４上にはポリシリコンからなるゲート電極１０７が形成され、その表面にはシリコン酸化膜などの絶縁膜１０５が施され、さらにゲート電極１０７の側壁にはシリコン窒化膜などからなる側壁絶縁膜１０６が形成されている。側壁絶縁膜１０６は、ゲート絶縁膜１０４及び絶縁膜１０５に囲まれている。また、ゲート電極１０７の上面には珪化ニッケルなどの金属珪化物の導電層１０９が形成されている。この導電層１０９は、ゲート電極１０７の抵抗を低減させるために施される。同様に、ソース／ドレイン領域の抵抗を低減させるために、この上にも導電層１０９が形成されている。
【０００４】
このゲート構造及びソース／ドレイン領域を被覆するように、半導体基板１０１上にシリコン窒化膜１１０が形成されている。これを被覆するように、半導体基板１０１上に、ＣＶＤなどによるシリコン酸化膜などの層間絶縁膜１１１が形成されている。層間絶縁膜１１１は、表面を平坦化され、この上に形成される配線（図示しない）とソース・ドレイン領域とを電気的に接続するためのコンタクト１１２を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層１０９と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト１１２が前記配線と導電層１０９とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、シリコン窒化膜１１０は、その際のエッチングストッパーとして用いられる。
【０００５】
前記金属珪化物、とくに、珪化ニッケルは、従来の電極材料に比べて耐熱性が無いので珪化ニッケル形成後の熱処理工程を５００℃以下に下げる必要がある。この他にも珪化物を構成する金属にはＣｏ、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、Ｈｆ、Ｐｔ等があるが、いずれの金属の珪化物も耐熱性が低く、例えば、Ｃｏの珪化物の耐熱性が５５０℃、Ｍｏの珪化物の耐熱性が６５０℃、Ｗの珪化物の耐熱性が５００℃以上程度である。
半導体装置を形成するために、前述した加工上のエッチングストッパーとしてシリコン窒化膜（ＳｉＮ）が用いられるが、前述したように、珪化ニッケルなどの金属珪化物の耐熱性の問題から、７００℃以下好ましくは５００℃以下の成膜温度での形成が必須である。
半導体基板にシリコン窒化膜（ＳｉＮ）を形成する場合にシランを含むシリコンソースから成膜する方法は、例えば、特許文献１に記載されているように公知である。また、シリコン窒化膜（ＳｉＮ）に炭素を添加する成膜方法が特許文献２に記載されている。
【０００６】
【特許文献１】
特開平１１−１７２４３９号公報（シリコン窒化膜（ＳｉＮ）を形成する場合に炭素を含むシリコンソースから成膜する方法が記載されている）。
【特許文献２】
特願平１１−３５９４６３号（シリコン窒化膜（ＳｉＮ）に炭素を添加する成膜方法が記載されている）。
【０００７】
【発明が解決しようとする課題】
従来、低温シリコン窒化膜（ＳｉＮ）を形成する技術としては、ヘキサクロロジシラン（Ｓｉ２ Ｃｌ６ ：ＨＣＤ）をシリコンソースとして用いた成膜方法が挙げられる。しかし、珪化ニッケル上に塩素を含んだシリコンソースを用いてＳｉＮ膜を形成すると、成膜中に発生する塩酸によって砒素添加もしくはリン添加電極上の珪化ニッケルがエッチングされてしまうという問題があった。
本発明は、このような事情によりなされたものであり、金属珪化物からなる電極などの導電層を劣化させることの無い絶縁膜、とくにシリコン窒化膜を備えた半導体装置及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、珪化ニッケルなどの金属珪化物の導電層上に均一に炭素を含むシリコン窒化膜を主成分とする絶縁膜が形成された半導体装置に特徴がある。炭素を含むシリコン窒化膜は、窒化種とシリコンソースの反応により成膜される。シリコンソースとして用いられるヘキサメチルジシランは、メチル基を備えているので、反応により形成されるシリコン窒化膜には炭素及び水素が含まれる。そして、メチル基が含まれると膜自体が疎になって比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制される。つまり、トランジスタの高性能化が可能になる。また、シリコンソースに従来低温シリコン窒化膜を形成する技術において用いられているヘキサクロロジシランを併せて用いることができる。この場合、成膜されるシリコン窒化膜には塩素が含まれることになる。この炭素を含むシリコン窒化膜を用いることにより半導体装置に用いられる金属珪化物の導電層を劣化させない。前述のように、炭素を含むシリコン窒化膜を形成するためにシリコンソースとしてメチル基を有するヘキサメチルジシランを説明したが、本発明では、シリコンソースとして他の炭素基、例えば、アミノ基、炭素化物を遊離基に持つアミノ基などを持つものが挙げられる。それらの例として、エチル基（Ｃ２ Ｈ５ ）、プロピル基（Ｃ３ Ｈ７ ）、ブチル基（Ｃ４ Ｈ９ ）、ｔ−ブチル基（Ｃ（ＣＨ３ ）３ ）などがある。
【０００９】
また、他のシリコンソースとしては、Ｒ＝アルきル基として、ＳｉＣｌ２ （Ｒ）２ 、ＳｉＣｌ（Ｒ）３ 、ジシラン（ＳｉＣｌｘ （Ｒ）６−ｘ ）（ｘ＝６は除く）、ＳｉＣｌｘ Ｒ３−ｘ ＮＨＳｉＣｌｙ Ｒ３−ｙ （Ｃｌの代わりに他のハロゲン元素も可能である。）などがある。
【００１０】
本発明の半導体装置は、半導体基板と、前記半導体基板に形成されたソース／ドレイン領域と、前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上もしくは前記ゲート電極及びソース／ドレイン領域上に形成された金属珪化物の導電層と、少なくとも前記導電層に接するように前記半導体基板上に形成された炭素を含む絶縁膜と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に形成された層間絶縁膜とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は１ｅ２０ｃｍ−３以上であるようにしても良い。トランジスタ半導体装置の特性はこの範囲で十分に向上する。前記金属珪化物の金属は、ニッケルであるようにしても良い。前記金属珪化物の金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであるようにしても良い。前記金属珪化物の金属は、複数層に積層された構造であるようにしても良い。前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であるようにしても良い。シリコンソースにＨＣＤを併用しても良い。前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むようにしても良い。
【００１１】
本発明の半導体装置の製造方法は、シリコン半導体基板にソース／ドレイン領域を形成する工程と、前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンからなるゲート電極を形成する工程と、前記ゲート電極及びソース／ドレイン領域を被覆するように前記半導体基板上に金属からなる導電層を形成する工程と、前記導電層を熱処理して前記ソース／ドレイン領域上及び前記ゲート電極上に前記シリコン及び前記ポリシリコンと前記金属とが反応してなる金属珪化物の導電層を形成する工程と、前記シリコン及びポリシリコンと未反応の前記金属を除去する工程と、前記金属珪化物の導電層を被覆するように前記半導体基板上に炭素を含む絶縁膜を形成する工程と、前記炭素を含む絶縁膜を被覆するように前記半導体基板上に層間絶縁膜を形成する工程とを具備したことを特徴としている。前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とするようにしても良い。前記炭素の含有量は１ｅ２０ｃｍ−３以上であるようにしても良い。前記金属は、ニッケルであるようにしても良い。前記金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであるようにしても良い。前記金属は、複数層に積層された構造であるようにしても良い。
【００１２】
前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であるようにしても良い。前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、メチル基もしくはアミノ基を有するシラン及びアンモニアの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシランとアンモニアとの反応により形成されるようにしても良い。前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシラン及びヘキサクロロジシランとアンモニアとの反応により形成されるようにしても良い。前記反応時の成膜温度は、７００℃以下であるようにしても良い。本発明では前記炭素を含む絶縁膜は、塩素以外のハロゲン元素を含むようにすることもできる。
【００１３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
まず、図１乃至図６を参照して第１の実施例を説明する。
図１は、半導体装置の断面図、図２乃至図５は、半導体装置の製造工程断面図、図６は、この実施例の方法により形成されたシリコン窒化膜（ＳｉＮ）の膜中不純物のＳＩＭＳ分析結果を示す特性図である。
シリコン半導体基板１は、例えば、Ｐ型であり、図は、この基板に形成されたＮＭＯＳＦＥＴの構造断面図である。図１に示すＭＯＳＦＥＴは、例えば、同一チップ内においてＮＭＯＳ及びＰＭＯＳの両者を形成したＣＭＯＳ構造に用いられる。半導体基板１には、図８と同様に、ＳＴＩなどの素子分離領域（図示しない）に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板１の表面領域には、浅い拡散領域（エクステンション領域）２及び深い拡散領域３からなるソース／ドレイン領域が形成されている。ソース／ドレイン領域間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜４が形成されている。そして、ゲート絶縁膜４上にはゲート構造が形成されている。
【００１４】
ゲート絶縁膜４上にはポリシリコンからなるゲート電極７が形成され、その表面にはシリコン酸化膜などの絶縁膜５が施され、さらに、ゲート電極７の側壁にはシリコン窒化膜などからなる側壁絶縁膜６が形成されている。側壁絶縁膜６は、ゲート絶縁膜４及び絶縁膜５に囲まれている。また、ゲート電極７の上面には珪化ニッケルなどの金属珪化物の導電層９が形成されている。この導電層９は、ゲート電極７の抵抗を低減させるために施される。同様に、ソース／ドレイン領域の抵抗を低減させるために、この上にも導電層９が形成されている。このゲート構造及びソース／ドレイン領域を被覆するように、半導体基板１上に炭素を含むシリコン窒化膜１０が形成されている。これを被覆するように、半導体基板１上に、シリコン酸化膜などの層間絶縁膜１１が形成されている。層間絶縁膜１１は、表面を平坦化され、この上に形成されたアルミニウムや銅などの配線１４とソース・ドレイン領域とを電気的に接続するためのコンタクト１２を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層９と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト１２が前記配線と導電層９とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、炭素を含むシリコン窒化膜１０は、その際のエッチングストッパーとして用いられる。
この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制される。
【００１５】
次に、図１乃至図５を参照しながらこの実施例の半導体装置の製造方法を説明する。まず、半導体基板１に浅い拡散領域２及び深い拡散領域３からなるソース・ドレイン領域を形成し、ソース・ドレイン領域間の上にゲート絶縁膜４を介してゲート構造を形成する。この状態でゲート電極７及びソース／ドレイン領域はシリコンがむき出しになっている（図２）。次に、希弗酸等により半導体基板１表面を前処理し、その後、半導体基板１上に、むき出しになったシリコンを被覆するように、ニッケル膜８をスパッタリング法により成膜する（図３）。ニッケル膜８の膜厚は、１〜３０ｎｍである．次いで，高速熱処理ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）により，例えば、２５０℃〜５００℃程度の温度で、１秒〜１０分以内の時間、窒素もしくは希ガス雰囲気中で熱処理を行う。この時点でシリコン上のニッケル膜８は、珪化ニッケル膜９に変わり、シリコン以外の個所では未反応のニッケル膜が残存している。次いで、過酸化水素水と硫酸の混合薬液中によって未反応のニッケル膜８を除去する（図４）。
【００１６】
次に、半導体基板１上にシリコンソースと窒化種との反応によって炭素を含むシリコン窒化膜１０を膜厚１ｎｍ〜１５０ｎｍ程度成膜する。シリコンソースとしては、例えば、ヘキサメチルジシラン（Ｓｉ２ （ＣＨ３ ）６ ：ＨＭＤ）を用い、窒化種としてはアンモニアを用いる。成膜温度は、２５０℃〜５５０℃、成膜圧力は０．０１Ｔｏｒｒ〜５０Ｔｏｒｒである。このような成膜条件を用いると、砒素もしくはリンを添加したシリコン電極７上の珪化ニッケル膜９は、エッチングされることなく、炭素を含むシリコン窒化膜（ＳｉＮ）の形成が可能になる。次いで、シリコン酸化膜などの層間絶縁膜１１を膜厚１００〜１００００ｎｍ程度形成し、ＲＩＥなどの通常の加工によりコンタクト孔を形成する。このコンタクト孔にＷ（バリア層（Ｔｉ／ＴｉＮ）を介在させた）などのコンタクト１２を埋め込む。次に、層間絶縁膜１１の表面にアルミニウムや銅などの配線１４を形成する。コンタクト１２は、配線１４及びソース・ドレイン領域上の珪化ニッケル膜９とを電気的に接続する。
【００１７】
図６に前記成膜条件で成膜したシリコン窒化膜（ＳｉＮ）中の不純物分析の結果を示す。図６は、縦軸が不純物濃度を示し、横軸が半導体基板の表面からの深さ（ｎｍ）を示す。図に示すように、ＨＭＤをシリコンソースに用いることにより、シリコン窒化膜中に１ｅ２１ｃｍ−３の炭素が導入されていることが分かる。また、膜中の塩素（Ｃｌ）濃度は、１ｅ１５ｃｍ−３オーダーである．膜中に炭素が存在することで半導体装置の性能向上及び加工ばらつきの抑制が可能になる。例えば、シリコン窒化膜中に炭素を添加することにより、膜密度が疎になって比誘電率を下げることが可能になる。つまり比誘電率が下がることによって、いわゆるＲＣ遅延と呼ばれるトランジスタの速度低下が抑制できる。また、シリコン窒化膜中に炭素を添加することにより、薬液に対するエッチング耐性が向上し、エッチング耐性が向上することにより、例えば、コンタクト孔開口時の前処理時のシリコン窒化膜の削れ量ばらつきを減少できる。
【００１８】
本発明のシリコン窒化膜形成に用いたシリコンソースには、一例としてＨＭＤを用いたが、メチル基のかわりに他の炭素基、アミノ基さらに炭素化物を遊離基に持つアミノ基など数多くのシリコンソースを用いることができる。また、電極材料としては珪化ニッケルを述べたが、他の金属として、Ｔａ、Ｃｏ、Ｔｉ、Ｍｏ、Ｈｆ、Ｗ、Ｐｔ、Ｐｄなどがあり、また、それらの単体金属もしくはそれらの積層構造の電極においても同様の効果がある。
【００１９】
次に、図７を参照して第２の実施例を説明する。
図７は、半導体装置（フラッシュメモリ）の断面図である。この実施例は、本発明をフラッシュメモリに適用した例である。この半導体装置も抵抗の低減を目的としてゲート電極表面及びソース／ドレイン領域表面に金属珪化物の導電層を形成し、半導体基板表面には炭素を含むシリコン窒化膜が形成されている。
例えば、ｐ型の半導体基板２１には、ＳＴＩなどの素子分離領域２２に区画された素子領域にＭＯＳＦＥＴが形成されている。半導体基板２１の表面領域には、例えば、ｎ型のソース／ドレイン領域２３が形成されている。ソース／ドレイン領域２３間のチャネル領域上にはシリコン酸化膜などのゲート絶縁膜２４が形成されている。そして、ゲート絶縁膜２４上にはゲート構造が形成されている。すなわちゲート絶縁膜２４上にはポリシリコンからなるフローティングゲート２７ａが形成され、その上に絶縁膜（ＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ） ）２５を介してコントロールゲート２７ｂが積層されている。
【００２０】
コントロールゲート２７ｂの上面には珪化ニッケルなどの金属珪化物の導電層２６が形成されている。この導電層２６は、コントロールゲート２７ｂの抵抗を低減させるために施される。同様に、ソース／ドレイン領域２３の抵抗を低減させるために、この上にも導電層２６が形成されている。このゲート構造及びソース／ドレイン領域上の導電層を被覆するように、半導体基板２１上に炭素を含むシリコン窒化膜２９が形成されている。炭素を含むシリコン窒化膜２９を含むように、半導体基板２１上に、ＣＶＤなどによるシリコン酸化膜などの層間絶縁膜２８が形成されている。層間絶縁膜２８は、表面を平坦化されて後、この上に形成され、ビット線につながるアルミニウムや銅などの配線３１とソース／ドレイン領域２３のうち、ドレイン領域上の導電層２６とを電気的に接続するためのコンタクト３０を埋めるコンタクト孔を形成する。コンタクト孔は、ソース／ドレイン領域上の導電層２６と底面が接しており、この中に埋め込まれたタングステンなどのコンタクト３０が前記配線３１と導電層２６とを電気的に接続している。コンタクト孔は、ＲＩＥなどの異方性エッチングより形成されるが、炭素を含むシリコン窒化膜２９は、その際のエッチングストッパーとなる。
【００２１】
炭素を含むシリコン窒化膜２９は、半導体基板２１上にシリコンソースと窒化種との反応によって膜厚１ｎｍ〜１５０ｎｍ程度成膜される。シリコンソースとしては、例えば、ヘキサメチルジシラン（Ｓｉ２ （ＣＨ３ ）６ ：ＨＭＤ）を用い窒化種としてはアンモニアを用いる。成膜温度は、２５０℃〜５５０℃、成膜圧力は０．０１Ｔｏｒｒ〜５０Ｔｏｒｒである。このような成膜条件を用いると、砒素もしくはリンを添加したコントロールゲート上の金属珪化物の導電層は、エッチングされることなく、炭素を含むシリコン窒化膜形成が可能になる。
この実施例に用いられる炭素を含むシリコン窒化膜は、比誘電率が下がり、ＲＣ遅延と呼ばれるトランジスタの速度低下が抑制されるというトランジスタ特性の向上が期待できる。
【００２２】
【発明の効果】
本発明は、以上の構成により、珪化ニッケルなどの金属珪化物を劣化させること無く、金属珪化物上に均一に炭素を含むシリコン窒化膜を形成することが可能になる。また、シリコン窒化膜中に炭素を添加することにより半導体装置の高性能化が可能になる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の断面図。
【図２】図１の半導体装置の製造工程断面図。
【図３】図１の半導体装置の製造工程断面図。
【図４】図１の半導体装置の製造工程断面図。
【図５】図１の半導体装置の製造工程断面図。
【図６】本発明による方法で形成したシリコン窒化膜の膜中不純物のＳＩＭＳ分析の結果を示す特性図。
【図７】本発明の第２の実施例の半導体装置の断面図。
【図８】従来の半導体装置の断面図。
【符号の説明】
１、２１、１０１・・・半導体基板
２、１０２・・・ソース・ドレイン領域の浅い拡散領域
３、１０３・・・ソース・ドレイン領域の深い拡散領域
４、２４、１０４・・・ゲート絶縁膜 ５、２５、１０５・・・絶縁膜
６、１０６・・・側壁絶縁膜 ７、１０７・・・ゲート電極
８・・・ニッケル膜 ９・・・金属珪化物の導電層（珪化ニッケル膜）
１０、２９・・・炭素を含むシリコン窒化膜
１１、２８、１１１・・・層間絶縁膜
１２、３０、１１２・・・コンタクト ２２、１１３・・・素子分離領域
２３・・・ソース・ドレイン領域
２６、１０９・・・金属珪化物の導電層 ３１・・・配線
１１０・・・シリコン窒化膜
Claims (20)
- 半導体基板と、
前記半導体基板に形成されたソース／ドレイン領域と、
前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上もしくは前記ゲート電極及びソース／ドレイン領域上に形成された金属珪化物の導電層と、
少なくとも前記導電層に接するように前記半導体基板上に形成された炭素を含む絶縁膜と、
前記炭素を含む絶縁膜を被覆するように前記半導体基板上に形成された層間絶縁膜とを具備したことを特徴とする半導体装置。 - 前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とすることを特徴とする請求項１に記載の半導体装置。
- 前記炭素の含有量は１ｅ２０ｃｍ−３以上であることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記金属珪化物の金属は、ニッケルであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記金属珪化物の金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記金属珪化物の金属は、複数層に積層された構造であることを特徴とする請求項５に記載の半導体装置。
- 前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体装置。
- 前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むことを特徴とする請求項１乃至請求項７のいずれかに記載の半導体装置。
- シリコン半導体基板にソース／ドレイン領域を形成する工程と、
前記半導体基板の前記ソース／ドレイン領域間のチャネル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極及びソース／ドレイン領域を被覆するように前記半導体基板上に金属からなる導電層を形成する工程と、
前記導電層を熱処理して前記ソース／ドレイン領域上及び前記ゲート電極上に前記シリコン及び前記ポリシリコンと前記金属とが反応してなる金属珪化物の導電層を形成する工程と、
前記シリコン及びポリシリコンと未反応の前記金属を除去する工程と、
前記金属珪化物の導電層を被覆するように前記半導体基板上に炭素を含む絶縁膜を形成する工程と、
前記炭素を含む絶縁膜を被覆するように前記半導体基板上に層間絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。 - 前記炭素を含む絶縁膜は、シリコン窒化膜を主成分とすることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記炭素の含有量は１ｅ２０ｃｍ−３以上であることを特徴とする請求項９又は請求項１０に記載の半導体装置の製造方法。
- 前記金属は、ニッケルであることを特徴とする請求項９乃至請求項１１のいずれかに記載の半導体装置の製造方法。
- 前記金属は、タンタル、コバルト、チタン、モリブデン、ハフニウム、タングステン、プラチナ及びパラジウムから選ばれた少なくとも１つであることを特徴とする請求項９乃至請求項１１のいずれかに記載の半導体装置の製造方法。
- 前記金属は、複数層に積層された構造であることを特徴とする請求項１３に記載の半導体装置の製造方法。
- 前記炭素を含む絶縁膜は、塩素濃度が４ｅ２１ｃｍ−３以下であることを特徴とする請求項９乃至請求項１４のいずれかに記載の半導体装置の製造方法。
- 前記炭素を含む絶縁膜は、水素を１ｅ２０ｃｍ−３以上含むことを特徴とする請求項９乃至請求項１５のいずれかに記載の半導体装置の製造方法。
- 前記シリコン窒化膜を主成分とする絶縁膜は、メチル基もしくはアミノ基を有するシラン及びアンモニアの反応により形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシランとアンモニアとの反応により形成されることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記シリコン窒化膜を主成分とする絶縁膜は、ヘキサメチルジシラン及びヘキサクロロジシランとアンモニアとの反応により形成されることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記反応時の成膜温度は、７００℃以下であることを特徴とする請求項１０、請求項１７乃至請求項１９のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002299918A JP2004134687A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置及びその製造方法 |
| US10/633,615 US20050118838A1 (en) | 2002-10-15 | 2003-08-05 | Semiconductor device and method of manufacturing the same |
| TW092127176A TWI232576B (en) | 2002-10-15 | 2003-10-01 | Semiconductor device and its manufacturing method |
| CNB2003101003418A CN1269223C (zh) | 2002-10-15 | 2003-10-14 | 半导体器件及其制造方法 |
| US11/482,911 US20060249800A1 (en) | 2002-10-15 | 2006-07-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002299918A JP2004134687A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134687A true JP2004134687A (ja) | 2004-04-30 |
| JP2004134687A5 JP2004134687A5 (ja) | 2005-03-03 |
Family
ID=32288916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002299918A Pending JP2004134687A (ja) | 2002-10-15 | 2002-10-15 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20050118838A1 (ja) |
| JP (1) | JP2004134687A (ja) |
| CN (1) | CN1269223C (ja) |
| TW (1) | TWI232576B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135450A (ja) * | 2007-10-22 | 2009-06-18 | Applied Materials Inc | トレンチ内に誘電層を形成する方法 |
| WO2010061754A1 (ja) * | 2008-11-28 | 2010-06-03 | 学校法人 東海大学 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2018107379A (ja) * | 2016-12-28 | 2018-07-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| JP2021073735A (ja) * | 2011-03-28 | 2021-05-13 | 日本テキサス・インスツルメンツ合同会社 | 化学的に改変されたスペーサ表面を有する集積回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004134687A (ja) * | 2002-10-15 | 2004-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7306995B2 (en) * | 2003-12-17 | 2007-12-11 | Texas Instruments Incorporated | Reduced hydrogen sidewall spacer oxide |
| US7422968B2 (en) * | 2004-07-29 | 2008-09-09 | Texas Instruments Incorporated | Method for manufacturing a semiconductor device having silicided regions |
| US7732342B2 (en) * | 2005-05-26 | 2010-06-08 | Applied Materials, Inc. | Method to increase the compressive stress of PECVD silicon nitride films |
| KR100652427B1 (ko) * | 2005-08-22 | 2006-12-01 | 삼성전자주식회사 | Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법 |
| JP2007287856A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| US20080293192A1 (en) * | 2007-05-22 | 2008-11-27 | Stefan Zollner | Semiconductor device with stressors and methods thereof |
| JP6035007B2 (ja) * | 2010-12-10 | 2016-11-30 | 富士通株式会社 | Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法 |
| CN102790008A (zh) * | 2011-05-16 | 2012-11-21 | 中芯国际集成电路制造(上海)有限公司 | 形成接触插栓的方法 |
| US9355910B2 (en) * | 2011-12-13 | 2016-05-31 | GlobalFoundries, Inc. | Semiconductor device with transistor local interconnects |
| CN103489787B (zh) * | 2013-09-22 | 2016-04-13 | 上海华力微电子有限公司 | 提高源漏接触和氮化硅薄膜黏附力的方法 |
| CN110233106B (zh) * | 2018-03-05 | 2022-10-25 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW297142B (ja) * | 1993-09-20 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
| JP2956571B2 (ja) * | 1996-03-07 | 1999-10-04 | 日本電気株式会社 | 半導体装置 |
| JP3050165B2 (ja) * | 1997-05-29 | 2000-06-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2001168092A (ja) * | 1999-01-08 | 2001-06-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| TW495887B (en) * | 1999-11-15 | 2002-07-21 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
| JP3914452B2 (ja) * | 2001-08-07 | 2007-05-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP3586268B2 (ja) * | 2002-07-09 | 2004-11-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2004134687A (ja) * | 2002-10-15 | 2004-04-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7105439B2 (en) * | 2003-06-26 | 2006-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cobalt/nickel bi-layer silicide process for very narrow line polysilicon gate technology |
| US7148546B2 (en) * | 2003-09-30 | 2006-12-12 | Texas Instruments Incorporated | MOS transistor gates with doped silicide and methods for making the same |
-
2002
- 2002-10-15 JP JP2002299918A patent/JP2004134687A/ja active Pending
-
2003
- 2003-08-05 US US10/633,615 patent/US20050118838A1/en not_active Abandoned
- 2003-10-01 TW TW092127176A patent/TWI232576B/zh not_active IP Right Cessation
- 2003-10-14 CN CNB2003101003418A patent/CN1269223C/zh not_active Expired - Fee Related
-
2006
- 2006-07-10 US US11/482,911 patent/US20060249800A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135450A (ja) * | 2007-10-22 | 2009-06-18 | Applied Materials Inc | トレンチ内に誘電層を形成する方法 |
| WO2010061754A1 (ja) * | 2008-11-28 | 2010-06-03 | 学校法人 東海大学 | 不揮発性半導体記憶装置及びその製造方法 |
| JPWO2010061754A1 (ja) * | 2008-11-28 | 2012-04-26 | 学校法人東海大学 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2021073735A (ja) * | 2011-03-28 | 2021-05-13 | 日本テキサス・インスツルメンツ合同会社 | 化学的に改変されたスペーサ表面を有する集積回路 |
| JP7157835B2 (ja) | 2011-03-28 | 2022-10-20 | テキサス インスツルメンツ インコーポレイテッド | 化学的に改変されたスペーサ表面を有する集積回路 |
| JP2018107379A (ja) * | 2016-12-28 | 2018-07-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN108257862A (zh) * | 2016-12-28 | 2018-07-06 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060249800A1 (en) | 2006-11-09 |
| TW200409341A (en) | 2004-06-01 |
| US20050118838A1 (en) | 2005-06-02 |
| CN1269223C (zh) | 2006-08-09 |
| CN1497737A (zh) | 2004-05-19 |
| TWI232576B (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11004976B2 (en) | Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same | |
| JP4653949B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| CN101467244B (zh) | 低接触电阻cmos电路及其制造方法 | |
| KR100881716B1 (ko) | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 | |
| KR20160011301A (ko) | 반도체 소자 제조방법 | |
| JP2007207837A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2021507533A (ja) | 垂直型トランジスタのための自己整合された底部スペーサを形成する方法及び半導体デバイス | |
| JP2004134687A (ja) | 半導体装置及びその製造方法 | |
| CN101494192A (zh) | 接触孔插塞的制造方法 | |
| JP2012164869A (ja) | 半導体装置およびその製造方法 | |
| CN109559984B (zh) | 半导体装置的制造方法 | |
| TW202107567A (zh) | 積體電路結構及其製造方法 | |
| US12451359B2 (en) | Fluorine incorporation method for nanosheet | |
| KR100508840B1 (ko) | 살리사이드 프로세스를 이용하여 형성된 ｍｏｓｆｅｔ 및그 제조 방법 | |
| USRE42180E1 (en) | Semiconductor device having metal silicide layer on source/drain region and gate electrode and method of manufacturing the same | |
| JP2009182264A (ja) | 半導体装置およびその製造方法 | |
| US20080020568A1 (en) | Semiconductor device having a silicide layer and method of fabricating the same | |
| JPWO2006068027A1 (ja) | 半導体装置およびその製造方法 | |
| JP2005158786A (ja) | 半導体装置及びその製造方法 | |
| JP4417808B2 (ja) | 半導体装置の製造方法 | |
| CN119302054A (zh) | 半导体装置以及半导体装置的制造方法 | |
| TW202305881A (zh) | 積體電路結構及其形成方法 | |
| JP4745187B2 (ja) | 半導体装置の製造方法 | |
| CN114744040A (zh) | 半导体元件及其制备方法 | |
| JP2004303799A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060707 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060725 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060922 |