JP2004134867A - 固体撮像装置、その駆動方法、及び撮像システム - Google Patents

Abstract

【課題】複数の画素に１つの共通アンプを持つ構成の固体撮像装置で、画素の読み出し時間をより短縮する。
【解決手段】固体撮像装置は、２行分のフォトダイオード４−１（１行目）、４−２（２行目）と、その各信号電荷を受けて出力する１つの増幅用ＭＯＳトランジスタ３とを有する画素単位１を複数配列してなり、増幅用ＭＯＳトランジスタ３の出力線８に接続される読み出し回路系（２２−１、２２−２等）を備える。この読み出し回路系は、増幅用ＭＯＳトランジスタのゲート電位のリセットレベルに対応する第１の信号と、第１の信号に加え、１行目のフォトダイオード４−１に蓄積される信号電荷に対応する信号を上乗せした第２の信号と、第１の信号に加え、１行目と２行目のフォトダイオード４−１、４−２に蓄積される各信号電荷の加算信号に対応する信号を上乗せした第３の信号とを入力し、該３つの信号の内のいずれか２つの信号の複数の組合せに対し差分をとる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置、その駆動方法、及び撮像システムに係り、とくに増幅型固体撮像装置で、１つの増幅用トランジスタが複数のフォトダイオードの信号を受ける画素構成を持つ固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
従来より、固体撮像装置としては、そのＳＮ比の良さからＣＣＤが多く使われてきた。しかし、一方ではその使い方の簡便さや消費電力の小ささを長所とするいわゆる増幅型固体撮像装置の開発も行われてきた。
【０００３】
増幅型固体撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのものであり、増幅用トランジスタとしてＳＩＴ（静電誘導トランジスタ）を使ったＳＩＴ型イメージセンサ（例えば、Ａ．Ｙｕｓａ、Ｊ．Ｎｉｓｈｉｚａｗａ　ｅｔ　ａｌ．，　”ＳＩＴ　ｉｍａｇｅ　ｓｅｎｓｏｒ：　Ｄｅｓｉｇｎ　ｃｏｎｓｉｄｅｒａｔｉｏｎ　ａｎｄ　ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ，”　ＩＥＥＥ　ｔｒａｎｓ．，　Ｊｕｎｅ　１９８６，　Ｖｏｌ．　ＥＤ−３３，　ｐ．７３５−７４２参照）、バイポーラトランジスタを使ったＢＡＳＩＳ　（例えば、Ｎ．Ｔａｎａｋａ　ｅｔ　ａｌ．，　”Ａ　３１０Ｋ　ｐｉｘｅｌ　ｂｉｐｏｌａｒ　ｉｍａｇｅｒ　（ＢＡＳＩＳ），”　ＩＥＥＥ　Ｔｒａｎｓ．　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ，　Ｍａｙ　１９９０，　ｖｏｌ．３５，　ｐ．　６４６−６５２参照）、制御電極が空乏化するＪＦＥＴ（接合型電界効果トランジスタ）を使ったＣＭＤ　（例えば、中村，他，「ゲート蓄積型ＭＯＳフォトトランジスタイメージセンサ」，テレビ学会誌，１９８７年１１月，第４１巻，第１１号，ｐ．１０７５−１０８２参照）、ＭＯＳトランジスタを使ったＣＭＯＳセンサ（例えば、Ｓ．Ｋ．Ｍｅｎｄｉｓ，　Ｓ．Ｅ．Ｋｅｍｅｎｙ　ａｎｄ　Ｅ．Ｒ．Ｆｏｓｓｕｍ，　”Ａ　１２８　×１２８　ＣＭＯＳ　ａｃｔｉｖｅ　ｉｍａｇｅ　ｓｅｎｓｏｒ　ｆｏｒ　ｈｉｇｈｌｙ　ｉｎｔｅｇｒａｔｅｄ　ｉｍａｇｉｎｇ　ｓｙｓｔｅｍｓ，”　ｉｎ　ＩＥＤＭ　Ｔｅｃｈ．　Ｄｉｇ．，　１９９３，ｐ．　５８３−５８６参照）などがある。特に、ＣＭＯＳセンサは、ＣＭＯＳプロセスとのマッチングが良く、周辺ＣＭＯＳ回路をオンチップ化できることから、開発に力が注がれている。
【０００４】
これらの増幅型固体撮像装置に共通する問題は、各画素に備わる増幅用トランジスタの出力オフセットが各画素毎に異なるため、イメージセンサの信号としては固定パターンノイズ（ＦＰＮ）がのるということである。このＦＰＮを除くため、従来色々な信号読み出し回路が工夫されている。また、ＣＭＯＳセンサについては、１つの画素を構成するためのＭＯＳトランジスタが多く、ＣＣＤに比べて画素の縮小化が困難という弱点があった。
【０００５】
これに対し、複数の画素に１つの共通アンプを持つという構成のＣＭＯＳセンサが提案されている（例えば、特開２０００−７８４７４号公報参照）。このＣＭＯＳセンサでは、１画素当りのＭＯＳトランジスタ数を減らすことができ、画素の縮小化が容易となる。
【０００６】
図５は、この共通アンプ型ＣＭＯＳイメージセンサを示す回路図であり、同図において説明を簡単にするため、画素部を２行（横方向）×２列（縦方向）の画素構成とし、縦方向に隣接する２行分の画素で１つの単位セルとしての画素単位を構成している。
【０００７】
図５に示す共通アンプ型ＣＭＯＳイメージセンサにおいて、１は、画素部の２画素で構成される画素単位、２−１、２−２は、画素単位１において光を受け信号電荷を蓄積するための縦方向の２行分（１行目及び２行目）の各フォトダイオード、３は、各フォトダイオード２−１、２−２に蓄積された信号電荷を増幅して出力する増幅用ＭＯＳトランジスタ、４−１、４−２は、各フォトダイオード２−１、２−２に蓄積された信号電荷を増幅用ＭＯＳトランジスタ３のゲート電極部に転送するための各転送用ＭＯＳトランジスタ、５は、増幅用ＭＯＳトランジスタ３のゲート電極電位をリセットするためのリセット用ＭＯＳトランジスタ、６は、電源電位供給線である。リセット用ＭＯＳトランジスタ５のドレイン電極と増幅用ＭＯＳトランジスタ３のドレイン電極は、共通に電源電位供給線６に接続されている。
【０００８】
また、７は、増幅用ＭＯＳトランジスタ３を選択するための選択スイッチ用ＭＯＳトランジスタ、８は、画素出力線（垂直出力線）である。選択スイッチ用ＭＯＳトランジスタ７がオン状態になると、増幅用ＭＯＳトランジスタ３のソース電極と画素出力線８とが導通し、選択された増幅用ＭＯＳトランジスタ３の信号出力が画素出力線８に導かれる。
【０００９】
また、９は、画素出力線８に定電流を供給するための定電流供給用ＭＯＳトランジスタである。選択された増幅用ＭＯＳトランジスタ３の選択スイッチ用ＭＯＳトランジスタ７を通して増幅用ＭＯＳトランジスタ３をソースフォロワとして動作させ、増幅用ＭＯＳトランジスタ３のゲート電位とある一定の電圧差を持つ電位が画素出力線８に表れるようになっている。
【００１０】
また、１０−１、１０−２は、それぞれ転送用ＭＯＳトランジスタ４−１、４−２のゲート電位を制御するための転送制御線（水平駆動線）、１１は、リセット用ＭＯＳトランジスタ５のゲート電位を制御するためのリセット制御線（水平駆動線）、１２は、選択用ＭＯＳトランジスタ７のゲート電位を制御するための選択制御線、１３は、定電流供給用ＭＯＳトランジスタ９が定電流供給源となるような飽和領域動作をするように定電流供給用ＭＯＳトランジスタ９のゲートに一定の電位を供給するための定電位供給線である。
【００１１】
また、１４−１、１４−２は、それぞれ転送制御線１０−１、１０−２に転送パルスを供給するための駆動パルス端子、１５は、リセット制御線１１にリセットパルスを供給するための駆動パルス端子、１６は、選択制御線１２に選択パルスを供給するための駆動パルス端子、１７は、行列配置の画素の行を順次選択走査するための垂直走査回路、１８は、垂直走査回路１７の出力線である。
【００１２】
また、１９−１、１９−２は、それぞれ転送制御線１０−１、１０−２に駆動パルス端子１４−１、１４−２からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２０は、リセット制御線１１に駆動パルス端子１５からのパルスを導くためのスイッチ用ＭＯＳトランジスタ、２１は、選択制御線１２に駆動パルス端子１６からのパルスを導くためのスイッチ用ＭＯＳトランジスタである。これらのスイッチ用ＭＯＳトランジスタ１９−１、１９−２、２０、２１の各ゲートは、行選択出力線１８に接続され、どの行の画素が駆動されるかは、行選択出力線１８の状態によって決まる。
【００１３】
次に、２２は、画素からの出力を読み出す読み出し回路、２３は、画素のリセットレベル出力を保持するための容量（蓄積容量）、２４は、画素の光信号出力を保持するための容量（蓄積容量）、２５は、画素出力線８と容量２３との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２６は、画素出力線８と容量２４との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、２７は、容量２３に保持されたリセット出力が導かれるノイズ出力線（水平出力線）、２８は、容量２４に保持された光信号出力が導かれる信号出力線（水平出力線）、２９は、容量２３とノイズ出力線２７との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、３０は、容量２４と信号出力線２８との導通をオンオフするためのスイッチ用ＭＯＳトランジスタ、３１は、ノイズ出力線２７の電位をリセットするためのノイズ出力線リセット用ＭＯＳトランジスタ、３２は、信号出力線２８の電位をリセットするための信号出力線リセット用ＭＯＳトランジスタ、３３は、ノイズ出力線リセット用ＭＯＳトランジスタ３１及び信号出力線リセット用ＭＯＳトランジスタ３２のソース電極にリセット電位を供給するためのリセット電源端子、３４は、行列配置の画素の列毎に設けられた上記２つの容量２３、２４を順次選択していくための水平走査回路、３５−１は第１列を選択する出力線、３５−２は第２列を選択する出力線である。この水平走査回路３４の２つの出力線３５−１、３５−２は、それぞれ対応する各スイッチ用ＭＯＳトランジスタ２９、３０に接続されている。
【００１４】
また、３６は、リセット用ＭＯＳトランジスタ３１、３２のゲートにパルスを印加するためのパルス供給端子、３７、３８は、各々スイッチ用ＭＯＳトランジスタ２５，２６のゲートにパルスを印加するためのパルス供給端子、３９は、ノイズ出力線２７の電位と信号出力線２８の電位との差電圧分を増幅して出力する差動アンプ、４０は、差動アンプ３９の出力端子である。
【００１５】
次に、図５に示す共通アンプ型ＣＭＯＳイメージセンサの動作を図６に示すタイミングチャートを用いて説明する。なお、図５に示すＭＯＳトランジスタは、すべてＮ型とし、そのゲート電位がＨｉｇｈレベルでオン状態、Ｌｏｗレベルでオフ状態になるものとする。図６に示すタイミングパルスを示す番号（φ１４−１、φ１４−２、φ１５、φ１６、φ１８、φ３５−１、φ３５−２、φ３６、φ３７、φ３８）は、図５に示す駆動パルス入力の各端子１４−１、１４−２、１５、１６、３６、３７、３８、垂直走査回路１７の出力線１８、水平走査回路３４の出力線３５−１、３５−２の各符号の番号と一致させている。
【００１６】
まず、垂直走査回路１７の動作によって、その出力線１８へ出力される駆動パルスφ１８がＨｉｇｈレベルになると、図６に示す画素部が動作可能となる。この状態で端子１６に入力される駆動パルスφ１６がＨｉｇｈレベルになると、画素の増幅用ＭＯＳトランジスタ３のソースが出力線８を通して定電流供給源となる定電流供給用ＭＯＳトランジスタ９と接続することで画素のソースフォロワ出力が出力線８に出力される。
【００１７】
そして、端子１５に入力される駆動パルスφ１５をＨｉｇｈレベルにすることで増幅用ＭＯＳトランジスタ３のゲート部がリセット用ＭＯＳトランジスタ５によってリセットされ、引き続き、端子３７にＨｉｇｈレベルの駆動パルスφ３７を印加すると、増幅用ＭＯＳトランジスタ３のリセットレベル出力がＭＯＳトランジスタ２５を通して容量２３に蓄積される。
【００１８】
次いで、端子１４−１にＨｉｇｈレベルの駆動パルスφ１４−１を印加することで１行目のフォトダイオード２−１に蓄積された信号電荷が１行目の転送用ＭＯＳトランジスタ４−１を通して増幅用ＭＯＳトランジスタ３のゲートに転送される。引き続き、端子３８にＨｉｇｈレベルの駆動パルスφ３８を印加した時、画素のリセットレベルに信号が上乗せされた出力がスイッチ用ＭＯＳトランジスタ２６を通して容量２４に蓄積される。画素のリセット出力は、各画素の増幅用ＭＯＳトランジスタ３のしきい値電圧のばらつきがあるため、ばらつきを生じる。
【００１９】
よって、容量２３と容量２４に蓄積された出力の差分がノイズのない純粋な信号となる。そこで、水平走査回路３４を動かせば、その出力線３５−１及び３５−２へそれぞれ出力される各駆動パルスφ３５−１、φ３５−２が順次Ｈｉｇｈレベルとなり、各列の容量２３、２４に蓄積された出力は、それぞれＭＯＳトランジスタ２９、３０を通して水平出力線２７、２８に導かれる。端子３５−１、３５−２のＨｉｇｈレベルの駆動パルスφ３５−１、φ３５−２が出力される前には、端子３６に入力される駆動パルスφ３６をＨｉｇｈレベルとし、ＭＯＳトランジスタ３１、３２を通して水平出力線２７、２８をリセットしておくことが必要である。
【００２０】
そして、水平出力線２７、２８に導かれた画素リセットレベル出力および画素リセットレベルに上乗せされた信号出力は、差動アンプ３９に入力され、リセットレベル分が差し引かれた、すなわちノイズのない画素信号が出力端子４０から出力される。２行目のフォトダイオード２−２の信号電荷を出力するには、端子１４−１のかわりに端子１４−２にＨｉｇｈレベルの駆動パルスφ１４―２を加え、その他は前述の１行目のフォトダイオード２−１の信号電荷の出力と同様に駆動することで達成される。
【００２１】
以上説明した構成及び動作は、順次１行づつ読み出しをおこなうやり方であるが、全画面の読み出し時間を短縮するため、順次２行づつ読み出しを行うやり方も知られている。
【００２２】
図７は、このような場合に対応した固体撮像装置を示す回路図であり、画素単位とその画素出力線に接続する２つの読み出し回路系を表している。同図において、それぞれの読み出し回路系を構成する部品は図５で示したものと同じであり、２つの読み出し回路系のそれぞれに対応して、各部品にはサフィックス１および２を付してある。また、図７では簡単のため画素部は１列のみを示し、垂直走査回路、画素単位の部品は省略しているが、これら省略された部分は図５と同じである。
【００２３】
図７に示す固体撮像装置においては、画素からの読み出しは、増幅用ＭＯＳトランジスタ３のリセットレベル出力と１行目のフォトダイオード２−１に対応する信号を一方の読み出し回路２２−１に蓄積した後、引き続き、増幅用ＭＯＳトランジスタ３のリセットレベル出力と２行目のフォトダイオード２−２に対応する信号を他方の読み出し回路２２−２に蓄積すればよい。この動作に引き続いて水平走査が行われる。この水平走査において、２つの読み出し回路２２−１、２２−２が同時駆動され、これにより、２行分の画素信号が同時に並列で出力される。
【００２４】
以上説明したように、複数のフォトダイオードに共通の増幅用トランジスタが備わったＣＭＯＳセンサは、画素の縮小化が可能な上、高いＳＮ比の信号を出力することができる。
【００２５】
【発明が解決しようとする課題】
しかしながら、図７に示した２行を続けざまに読み出すような上記従来例においては、画素から読み出し回路への読み出し時間が、１行分の画素読み出し時間の２倍かかる。この画素から読み出し回路への読み出し時間は水平ブランキング期間内に行われるが、特に動画対応のイメージセンサにおいては水平ブランキング時間は規格で定められており、２行分の画素読み出し時間がこの水平ブランキング時間を超えてしまう場合には、２行読み出し方式は使えないという欠点があった。
【００２６】
本発明は、このような従来の問題を考慮に入れてなされたもので、複数の光電変換素子に共通する増幅素子を持つ構成の固体撮像装置で、画素の読み出し時間をより短縮できる固体撮像素子、その駆動方法、及び撮像システムを提供することを目的とする。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、本発明に係る固体撮像装置は、光信号を信号電荷に変換して蓄積する複数の光電変換素子と、該各光電変換素子の信号電荷を受けて該信号電荷に対応する信号を出力する１つの増幅素子とを有する単位セルを備え、該単位セルを複数配列してなる構成において、該増幅素子の出力線に接続され、該出力線を介して該単位セルから出力される信号を入力する読み出し回路系を備え、該読み出し回路系は、該増幅素子の入力部のリセットレベルに対応する第１の信号と、該第１の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第２の信号と、該第２の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第３の信号と、を入力し、該３つの信号の内のいずれか２つの信号の複数の組合せに対し差分をとる差分手段を備えたことを特徴とする固体撮像装置である。
【００２８】
本発明に係る固体撮像装置において、該差分手段は、例えば該第１の信号と該第２の信号の差分と、該第２の信号と該第３の信号の差分とをとることを特徴とする。
【００２９】
本発明に係る固体撮像装置において、該増幅素子は、増幅用トランジスタであり、該単位セルは、該増幅用トランジスタの制御電極と該複数の光電変換素子との間に接続された転送手段をさらに有し、該複数の光電変換素子に蓄積される信号電荷は、該転送手段を通して該増幅用トランジスタの制御電極に転送されるように構成してもよい。
【００３０】
本発明に係る固体撮像装置の駆動方法は、１つの増幅素子が複数の光電変換素子の信号電荷を受けて出力する単位セルを複数配列してなる構成において、該増幅素子の入力部をリセットし、そのリセットレベルに対応する第１の信号を該増幅用トランジスタを介して出力し、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積された信号電荷を該増幅素子に転送し、該増幅素子を介して該第１の信号に加え該少なくとも１つの光電変換素子の信号電荷に対応する信号を上乗せした第２の信号を出力し、該増幅素子の入力部をリセットする動作を挟まずに、引き続き、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積された信号電荷を該増幅素子に転送し、該増幅素子を介して該第２の信号に加え該複数の光電変換素子の少なくとも１つの信号電荷に対応する信号を上乗せした第３の信号を出力することを特徴とする。
【００３１】
本発明に係る固体撮像装置の駆動方法において、該固体撮像装置は、該複数の光電変換素子から該増幅素子を介して出力される複数種類の信号の差分をとる差分手段を備えていることを特徴とする。
【００３２】
本発明に係る撮像システムは、請求項１から４のいずれか１項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする。
【００３３】
本発明によれば、例えば２行分の画素から読み出し回路への読み出し動作の例で説明すると、最初に１行分の画素出力を従来例のように読み出した後、単位セル（画素単位）内の増幅素子（増幅用トランジスタ等）の入力部（制御電極電位、ゲート電位）のリセットを行わずに２行目の光電変換素子の信号電荷を転送する。２行目に対応するもうひとつの読み出し回路には、リセットレベル＋１行目の画素信号、およびリセットレベル＋１行目の画素信号＋２行目の画素信号を蓄積し、これらの出力の差分をとることで２行目の画素信号を得る。このように２行目の画素の読み出し前のリセット動作を省くことで、画素の読み出し動作の時間を短縮することができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る固体撮像装置の回路構成を、図２は、その固体撮像装置の駆動タイミングチャートをそれぞれ示す。
【００３５】
図１に示す固体撮像装置は、前述した図５に示す従来例の回路構成と同様の２画素で構成される単位セルとしての画素単位１（図中の例では１行目及び２行目の２画素で構成される画素単位のみ示す）を含む画素部及び垂直走査系と、前述した図７に示す従来例の差分機能を備えた読み出し回路系が垂直出力線に２つ接続された回路構成と同様の２つの読み出し回路系とを備えている。
【００３６】
すなわち、画素部には、図１に示すように、２画素で構成される画素単位１（本発明の複数のフォトダイオードに相当する２行分（１行目及び２行目）の各フォトダイオード２−１、２−２、増幅用ＭＯＳトランジスタ３、１行目及び２行目の各転送用ＭＯＳトランジスタ４−１、４−２、リセット用ＭＯＳトランジスタ５、電源電位供給線６、選択スイッチ用ＭＯＳトランジスタ７、画素出力線８）が含まれる。
【００３７】
また、垂直走査系には、画素単位１に接続される定電流供給用トランジスタ９及びその定電位供給線１３、転送制御線１０−１、１０−２、リセット制御線１１、選択制御線１２、パルス端子１４−１、１４−２、１５、１６、行選択出力線１８、スイッチ用ＭＯＳトランジスタ１９−１、１９−２、２０、２１、垂直走査回路１７及びその行選択出力線１８が含まれる。
【００３８】
また、２つの読み出し回路系の一方には、図１に示すように、読み出し回路２２−１（画素のリセットレベル出力保持用の容量２３−１、画素の光信号出力保持用の容量２４−１、スイッチ用ＭＯＳトランジスタ２５−１、２６−１、２９−１、３０−１、ノイズ出力線２７−１、信号出力線２８−１、第１列選択用の出力線３５−２−１）、水平走査回路３４−１、パルス供給端子（駆動パルス端子）３７−１及び３８−１、差動アンプ３９−１及びその信号出力端子４０−１が含まれる。
【００３９】
さらに、２つの読み出し回路系の他方には、上記と同様の回路構成、すなわち読み出し回路２２−２（画素のリセットレベル出力保持用の容量２３−２、画素の光信号出力保持用の容量２４−２、スイッチ用ＭＯＳトランジスタ２５−２、２６−２、２９−２、３０−２、ノイズ出力線２７−２、信号出力線２８−２、第１列選択用の出力線３５−２−２）、水平走査回路３４−２、パルス供給端子３７−２及び３８−２、差動アンプ３９−２及びその信号出力端子４０−２が含まれる。
【００４０】
上記の回路構成は、前述した従来例の回路構成と同様であるため、その構成上の説明を省略する。第１実施形態では、従来例と比べ、固体撮像装置の駆動方法が相違するため、以下、これについて図２に示す駆動タイミングチャートを参照して詳細に説明する。ここで、図２中の各タイミングパルスを示す番号（φ１４−１、φ１４−２、φ１５、φ１６、φ１８、φ３７−１、φ３８−１、φ３７−２、φ３８−２）は、図１に示すパルス入力用の各端子１４−１、１４−２、１５、１６、３７−１、３７−２、３８−１、３８−２、垂直走査回路１７の行選択出力線１８、水平走査回路３４の列選択出力線３５−１、３５−２の各符号の番号とそれぞれ一致させている。
【００４１】
図２において、まず、垂直走査回路１７の動作によって、出力線１８に出力されるパルスφ１８がＨｉｇｈレベルとなると、画素部の動作が可能となる。次いで、端子１６に入力されるパルスφ１６がＨｉｇｈレベルとなると、画素の増幅用ＭＯＳトランジスタ３のソースが画素出力線８を通して定電流源９と接続することで画素のソースフォロワ出力が画素出力線８に出力される。
【００４２】
次いで、端子１５に入力されるパルスφ１５をＨｉｇｈレベルにすることで増幅用ＭＯＳトランジスタ３のゲート部がリセット用ＭＯＳトランジスタ５によってリセットされ、次に端子３７−１にＨｉｇｈレベルのパルスφ３７−１を印加した時、増幅用トランジスタ３のリセットレベル出力（本発明の第１の信号に相当する）がスイッチ用ＭＯＳトランジスタ２５−１を通して容量２３−１に蓄積される。
【００４３】
次に、端子１４−１にＨｉｇｈレベルのパルスφ１４−１を印加することで画素単位１の１行目のフォトダイオード２−１に蓄積された信号電荷が転送用ＭＯＳトランジスタ４−１を通してＭＯＳトランジスタ３のゲートに転送される。これに引き続き、端子３８−１および端子３７−２にＨｉｇｈレベルのパルスφ３８−１、φ３７−２を印加すると、画素のリセットレベルに１行目のフォトダイオード２−１の信号が上乗せされた出力（本発明の第２の信号に相当する）がスイッチ用ＭＯＳトランジスタ２６−１を通して容量２４−１と、スイッチ用ＭＯＳトランジスタ２５−２を通して容量２３−２とにそれぞれ蓄積される。
【００４４】
次に、端子１４−２にＨｉｇｈレベルのパルスφ１４−２を印加することで２行目のフォトダイオード２−２に蓄積された信号電荷を転送用ＭＯＳトランジスタ４−２を通して増幅用ＭＯＳトランジスタ３のゲートに転送する。これにより、画素のリセットレベルに１行目のフォトダイオード２−１の信号と２行目のフォトダイオード２−２の信号とが上乗せされた出力（本発明の第３の信号に相当する）が、スイッチ用ＭＯＳトランジスタ２６−２を通して容量２４−２に蓄積される。
【００４５】
ここまでの動作が水平ブランキング期間に行われる。次に、水平走査期間に入ると、水平走査回路３４−１および３４−２が同時に駆動され、読み出し回路２２−１および２２−２に蓄積された信号がそれぞれ差動アンプ３９−１、３９−２に導かれる。
【００４６】
この内、差動アンプ３９−１は、画素リセットレベル出力（第１の信号）および画素リセットレベルに１行目のフォトダイオード２−１の信号が上乗せされた出力（第２の信号）を受け、１行目のフォトダイオード２−１の信号分を出力端子４０−１より出力する。
【００４７】
一方、差動アンプ３９−２は、画素リセットレベルに１行目のフォトダイオード２−１の信号が上乗せされた出力（第２の信号）および画素リセットレベルに１行目のフォトダイオード２−１の信号と２行目のフォトダイオード２−２の信号とが上乗せされた出力（第３の信号）を受け、２行目のフォトダイオード２−２の信号分を出力端子４０−２より出力する。
【００４８】
以上説明した動作により、２行分の画素を連続して読み出す場合、各行の読み出しの間に増幅用ＭＯＳトランジスタのリセット動作を入れない時間短縮動作でも、ノイズを含まない各フォトダイオードの信号を独立に得ることができる。
【００４９】
従って、第１実施形態によれば、１つの増幅用ＭＯＳトランジスタが複数のフォトダイオードの信号を受ける画素構成を持つ固体撮像装置（イメージセンサ）で、従来例と比べ、各フォトダイオードの信号を読み出し回路系に高速に読み出すことができる。
［第２実施形態］
図３は、本発明の第２実施形態に係る固体撮像装置の駆動タイミングチャートである。第２実施形態の固体撮像装置は、第１実施形態と同様の回路構成であるため、その説明を省略する。第１実施形態との相違点は、端子３７−２に入力されるパルスφ３７−２のタイミングであり、蓄積容量２３−２には、増幅用ＭＯＳトランジスタ３のリセットレベル相当の出力が蓄積される。これによれば、１行目のフォトダイオード２−１と２行目のフォトダイオード２−２との合計信号が出力端子４０−２から出力される。
【００５０】
ここで、単板カラーセンサでは、隣接する行の画素信号の加算出力は、輝度信号として使われる場合がある。この場合に第２実施形態を使うと、チップ出力として輝度信号が得られるので、チップ外部において輝度信号を得るための信号処理をする必要が減るためＳＮ比のよい輝度信号を得ることができる。
【００５１】
また、２行目の色信号を得るには、端子４０−２の出力から端子４０−１の出力を差し引く信号処理が必要となり、この信号処理により色信号にノイズがのる可能性があるが、一般に色信号よりも輝度信号のほうがＳＮ比の要求が高いので、このような場合には第２実施形態の駆動方法が有効である。
【００５２】
以上、２行分の画素を連続して読み出す動作において、各行の読み出しのあいだに増幅用ＭＯＳトランジスタのリセット動作をいれない時間短縮動作で、フォトダイオードの信号および隣接行の画素加算信号を高ＳＮ比で得ることができる。
【００５３】
従って、第２実施形態によれば、１つの増幅用ＭＯＳトランジスタが複数のフォトダイオードの信号を受ける画素構成を持つ固体撮像装置（イメージセンサ）で、従来例と比べ、各フォトダイオードの信号およびその加算信号を読み出し回路系に高速に読み出すことができる。
【００５４】
なお、上記２つの実施形態の他にも、たとえば読み出し回路に３つの蓄積容量、その３つの蓄積容量からの信号が導かれる３本の水平出力線が備わり、前記３本の水平出力線のうちの２本を選ぶ複数の組み合わせに対して複数の差動アンプが用意されて、各組み合わせに対する２本の水平出力線がそれぞれ差動アンプに入力されるという構成も考えられる。この構成においては、上記３つの蓄積容量に、増幅用トランジスタのリセットレベル出力（第１の信号）、リセットレベルに１つ目のフォトダイオード信号が加算された出力（第２の信号）、１つ目のフォトダイオード信号にさらに２つ目のフォトダイオード信号が上乗せされた出力（第３の信号）がそれぞれ蓄積される。
【００５５】
このように差分機能をもつ読み出し回路にはいろいろな例が考えられるが、画素単位から読み出されるリセットレベル出力およびリセットレベルにフォトダイオードの信号が次々に上乗せされた複数種類の出力のうちの２つを選ぶ複数の組み合わせに対して差分機能を持つ読み出し回路が備わる構成であれば、本発明の実施形態として成り立つ。　また、上記２つの実施形態では、２つの光電変換素子で１つの増幅素子を用いる構成の単位セル（画素単位）を例示してあるが、これに限らず、３つ以上の光電変換素子で１つの増幅素子を用いる構成でも適用可能である。この場合、増幅用トランジスタのリセットレベル出力を第１の信号とし、この第１の信号に少なくとも１つのフォトダイオード信号が加算された出力を第２の信号とし、この第の信号に少なくとも１つのフォトダイオード信号が加算されて上乗せした出力を第３の信号とし、以下同様にフォトダイオード信号が順次加算されて上乗せした出力を第４の信号、…としてもよい。この場合も、第１の信号、第２の信号、第３の信号、第４の信号、…のいずれか２つの信号の複数の組合せに対し差分をとるようにすればよい。
【００５６】
例えば、ＲＧＢの色フィルタがベイヤー配列された固体撮像素子で、互いに隣接する４つのフォトダイオード（Ｒ（赤色）、Ｂ（青色）、２つのＧ（緑色）の４つのカラーフィルタに対応する）で１つの増幅用トランジスタを使用する構成の単位セルを考えた場合、増幅用トランジスタのリセットレベル出力を第１の信号とし、この第１の信号に２つのＧのカラーフィルタに対応する２つのフォトダイオード信号が加算された出力を第２の信号とし、この第２の信号にＲ又はＢのカラーフィルタに対応するフォトダイオード信号が加算された出力を第３の信号とし、さらにこの第３の出力に残りのＢ又はＲのカラーフィルタに対応するフォトダイオード信号が加算された出力を第４の信号とすることが可能である。この例では、第１の信号と第２の信号の差分をとることにより、２Ｇのカラーフィルタに対応する２つのフォトダイオード信号の加算信号が、また第２の信号と第３の信号の差分をとることでＲ又はＢのカラーフィルタに対応するフォトダイオード信号が、第３の信号と第４の信号の差分をとることで残りのＢ又はＲのカラーフィルタに対応するフォトダイオード信号が、それぞれ得られる。この例はあくまで一例であり、第２〜第４の信号の選定や、その差分対象の信号の組み合せはこれに限定されるものではない。
【００５７】
なお、上記２つの実施形態におけるＭＯＳトランジスタのＮ型、Ｐ型、及び駆動パルスの極性をそれぞれ逆にしてもよい。
【００５８】
次に、上記２つの実施形態の固体撮像装置を用いた撮像システムについて説明する。図４に基づいて、本発明の固体撮像素子をデジタルカメラに適用した場合の一実施形態について詳述する。図４は、本発明の固体撮像素子をデジタルカメラに適用した場合を示すブロック図である。
【００５９】
図４において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像素子１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像素子、１０６は固体撮像素子１０４より出力される画像信号のアナログ−ディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器１０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像素子１０４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶するためのメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信するためのインターフェース部である。
【００６０】
ここで、前述の構成における撮影時のデジタルカメラの動作について、説明する。
【００６１】
バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、さらに、Ａ／Ｄ変換器１０６などの撮像系回路の電源がオンされる。
【００６２】
それから、露光量を制御するために、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像素子４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。そのデータを基に露出の演算を全体制御・演算部１０９で行う。
【００６３】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。
【００６４】
次に、固体撮像素子１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断したときは、再びレンズを駆動し測距を行う。
【００６５】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ−Ｄ変換され、信号処理部１０７を通り全体制御・演算１０９によりメモリ部に書き込まれる。その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部１０９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１１２に記録される。又外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、１つの増幅素子が複数の光電変換素子の信号を受ける画素構成を持つ固体撮像装置において、該複数の光電変換素子の信号を読み出し回路系に高速に読み出すことができる。また、本発明の別の側面によれば、該複数の光電変換素子の信号に加え、その加算信号を読み出し回路系に高速に読み出すことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の固体撮像装置を示す回路図。
【図２】本発明の第１実施形態の固体撮像装置の動作を説明する駆動タイミングチャート。
【図３】本発明の第２実施形態の固体撮像装置の動作を説明する駆動タイミングチャート。
【図４】本発明の固体撮像装置を適用した撮像装置の全体構成を示すブロック図。
【図５】従来例の固体撮像装置を示す回路図。
【図６】従来例の固体撮像装置の動作を説明するための駆動タイミングチャート。
【図７】従来例の差分機能を備えた読み出し回路系が垂直出力線に２つ接続された固体撮像装置（イメージセンサ）を示す回路図。
【符号の説明】
１　画素単位（画素構成単位）
２−１　１行目のフォトダイオード
２−２　２行目のフォトダイオード
３　増幅用ＭＯＳトランジスタ
４−１　１行目の転送用ＭＯＳトランジスタ
４−２　２行目の転送用ＭＯＳトランジスタ
５　リセット用ＭＯＳトランジスタ
６　電源電位供給線（電源線）
７　選択用ＭＯＳトランジスタ
８　画素出力線（垂直出力線）
９　定電流供給用ＭＯＳトランジスタ
１０−１　１行目の転送制御線（水平駆動線）
１０−２　２行目の転送制御線（水平駆動線）
１１　リセット制御線（水平駆動線）
１２　選択制御線（水平駆動線）
１３　定電位供給線（定電位線）
１４−１　駆動パルス端子
１４−２　駆動パルス端子
１５　駆動パルス端子
１６　駆動パルス端子
１７　垂直走査回路
１８　出力線（垂直走査回路）
１９−１　１行目のスイッチ用ＭＯＳトランジスタ
１９−２　２行目のスイッチ用ＭＯＳトランジスタ
２０　スイッチ用ＭＯＳトランジスタ
２１　スイッチ用ＭＯＳトランジスタ
２２、２２−１、２２−２　読み出し回路
２３、２３−１、２３−２　蓄積容量
２４、２４−１、２４−２　蓄積容量
２５、２５−１、２５−２　スイッチ用ＭＯＳトランジスタ
２６、２６−１、２６−２　スイッチ用ＭＯＳトランジスタ
２７、２７−１、２７−２　ノイズ出力線（水平出力線）
２８、２８−１、２８−２　信号出力線（水平出力線）
２９、２９−１、２９−２　スイッチ用ＭＯＳトランジスタ
３０、３０−１、３０−２　スイッチ用ＭＯＳトランジスタ
３１　ノイズ出力線リセット用ＭＯＳトランジスタ
３２　信号出力線リセット用ＭＯＳトランジスタ
３３　リセット電源端子
３４　水平走査回路
３５−１　第１列選択用の出力線（水平走査回路）
３５−２　第２列選択用の出力線（水平走査回路）
３６　駆動パルス端子
３７、３７−１、３７−２　駆動パルス端子
３８、３８−１、３８−２　駆動パルス端子
３９、３９−１、３９−２　差動アンプ
４０、４０−１、４０−２　信号出力端子

Claims (7)

1. 光信号を信号電荷に変換して蓄積する複数の光電変換素子と、該各光電変換素子の信号電荷を受けて該信号電荷に対応する信号を出力する１つの増幅素子とを有する単位セルを備え、該単位セルを複数配列してなる固体撮像装置において、
   該増幅素子の出力線に接続され、該出力線を介して該単位セルから出力される信号を入力する読み出し回路系を備え、
   該読み出し回路系は、
   該増幅素子の入力部のリセットレベルに対応する第１の信号と、
   該第１の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第２の信号と、
   該第２の信号に加え、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積される信号電荷に対応する信号を上乗せした第３の信号と、
   を入力し、該３つの信号の内のいずれか２つの信号の複数の組合せに対し差分をとる差分手段を備えたことを特徴とする固体撮像装置。
2. 請求項１記載の固体撮像装置において、
   該差分手段は、該第１の信号と該第２の信号の差分と、該第２の信号と該第３の信号の差分とをとることを特徴とする固体撮像装置。
3. 請求項１記載の固体撮像装置において、
   該差分手段は、該第１の信号と該第２の信号の差分と、該第１の信号と該第３の信号との差分とをとることを特徴とする固体撮像装置。
4. 請求項１記載の固体撮像装置において、
   該増幅素子は、増幅用トランジスタであり、
   該単位セルは、該増幅用トランジスタの制御電極と該複数の光電変換素子との間に接続された転送手段をさらに有し、
   該複数の光電変換素子に蓄積される信号電荷は、該転送手段を通して該増幅用トランジスタの制御電極に転送されることを特徴とする固体撮像装置。
5. １つの増幅素子が複数の光電変換素子の信号電荷を受けて出力する単位セルを複数配列してなる固体撮像装置の駆動方法において、
   該増幅素子の入力部をリセットし、そのリセットレベルに対応する第１の信号を該増幅用トランジスタを介して出力し、
   該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積された信号電荷を該増幅素子に転送し、該増幅素子を介して該第１の信号に加え該少なくとも１つの光電変換素子の信号電荷に対応する信号を上乗せした第２の信号を出力し、
   該増幅素子の入力部をリセットする動作を挟まずに、引き続き、該複数の光電変換素子の内の少なくとも１つの光電変換素子に蓄積された信号電荷を該増幅素子に転送し、該増幅素子を介して該第２の信号に加え該複数の光電変換素子の少なくとも１つの信号電荷に対応する信号を上乗せした第３の信号を出力することを特徴とする固体撮像装置の駆動方法。
6. 請求項５記載の固体撮像装置の駆動方法において、
   該固体撮像装置は、該複数の光電変換素子から該増幅素子を介して出力される複数種類の信号の差分をとる差分手段を備えていることを特徴とする固体撮像装置の駆動方法。
7. 請求項１から４のいずれか１項に記載の固体撮像装置と、該固体撮像装置へ光を結像する光学系と、該固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。

Images