JP2004140221A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004140221A JP2004140221A JP2002304313A JP2002304313A JP2004140221A JP 2004140221 A JP2004140221 A JP 2004140221A JP 2002304313 A JP2002304313 A JP 2002304313A JP 2002304313 A JP2002304313 A JP 2002304313A JP 2004140221 A JP2004140221 A JP 2004140221A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- electronic component
- semiconductor device
- joining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】電子部品をプリント配線板に実装する際に、接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させること。
【解決手段】プリント配線板３の部品搭載面を反転させ実装面を下向きにした状態で、リフロー加熱を行う。その際に、接合用治具５に付属した電子部品とプリント配線板３の間隔を調整する部品６を用いて間隔を調製することで、はんだ接合部４の形状を鼓状にする。
【選択図】 図１
【解決手段】プリント配線板３の部品搭載面を反転させ実装面を下向きにした状態で、リフロー加熱を行う。その際に、接合用治具５に付属した電子部品とプリント配線板３の間隔を調整する部品６を用いて間隔を調製することで、はんだ接合部４の形状を鼓状にする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、表面実装型の電子部品の実装技術に関し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの接続構造を有する半導体装置などの半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子部品の一例として表面実装型のＢＧＡパッケージがある。ランド７が形成されたプリント配線板３上にＢＧＡパッケージを搭載し、リフロー工程によってはんだバンプを溶融し、電気的に接合する。このような実装した場合に、はんだバンプは、図７に示すようにＢＧＡパッケージの重さによって押しつぶされて、太鼓状に形成される。このような形状では、半導体装置と基板との線膨張係数の差に起因する熱応力が発生した場合に、その応力が接合部近傍に集中することが知られており、はんだ接合信頼性が損なわれるという問題がある。それに対し図８のように、はんだ接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることができるということが知られており、実装方法が記載されている。
【０００３】
例えば、下記の特許文献１では、ボール状の複数の小型はんだバンプと、そのはんだバンプよりも大きく、かつ配線板の少なくとも３点支持する位置に設けられた大型のはんだバンプとが下面に配置されたＢＧＡパッケージをプリント配線板上に搭載してリフローすると、大型バンプに支持されて、小型バンプは鼓状に形成される実装方法が開示されている。また、特許文献２には、図８に示すようにＢＧＡパッケージとプリント配線板との間にスペーサ−部材を挟み込むことで、高さを調整し、鼓状の接合部を形成する実装方法が記載されている。
【０００４】
【特許文献１】
特開平９−１９９５４０号公報
【特許文献２】
特開平９−１６２２３４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の方法では、大きさの異なるはんだバンプをＢＧＡパッケージに付着させなければならず、さらに大型バンプの融点を小型バンプの融点より高くしなければならないという制約がある。上記特許文献２の方法では、スペーサ部材をＢＧＡパッケージとプリント配線板の間に挟み込む必要があるため、高密度実装には、不向きであるといった問題がある。
【０００６】
本発明は上記問題点に着目してなされたものであって、電子部品をプリント配線板に実装する際に、接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることのできる半導体装置及び半導体装置の製造方法の提供を目的としている。
【０００７】
【課題を解決するための手段】
本発明は上記問題を解決するために以下の手段を採用する。
【０００８】
接合用治具に電子部品とプリント配線板を逆さまに搭載し、接合用治具に付属した電子部品とプリント配線板の間隔を調整する部品を用いて間隔を調節した状態でリフロー加熱を行うことで、はんだ接合部を応力集中の少ない鼓状に形成することができる。はんだバンプは、同一の組成、寸法のものを使用することができ、電子部品とプリント配線板との間に物体を挟み込む必要がない。
【０００９】
上記構成を改めて以下（１）及び（２）に整理して示す。
【００１０】
（１）電子部品に設けられたはんだバンプを介して電子部品をプリント配線板に実装する電子部品の製造方法であって、プリント配線板の部品搭載面を反転させ実装面を下向きにし、かつ電子部品とプリント配線板の間隔を調整する部品を備えた接合用治具を用いてプリント配線板を少なくとも３点で支持することで電子部品とプリント配線板の間隔を確保した状態でリフロー加熱を行い、接合する半導体装置の製造方法。
【００１１】
（２）上記（１）に記載の半導体装置の製造方法において、はんだバンプの体積、ランド開口径、電子部品とプリント配線板の間隔を調節することにより鼓状のはんだバンプを有する半導体装置。
【００１２】
【発明の実施の形態】
本発明の一実施の形態を図面を参照して説明する。
【００１３】
【実施例】
本発明の半導体装置は、図１に示すように半導体素子を封止したモールド樹脂部１と、それを搭載する素子搭載基板２からなる半導体パッケージが、はんだバンプ４を介してプリント配線板３と電気的に接続されている構造をもつ。その際に、はんだバンプ４が鼓状を形成している。
【００１４】
プリント配線板３は、縦１００ｍｍ、横１００ｍｍ、厚さ１．０ｍｍで、ガラスエポキシ樹脂材料で構成されており、ビルドアップ法、インナーバイアホール方式による多層基板である。さらに、半導体チップは、縦１０ｍｍ、横１０ｍｍ、厚さ０．２ｍｍのシリコン基板を本体とするものである。また、モールド樹脂部１はトランスファー金型により樹脂成形されたものである。はんだバンプ４は、半径５００μｍの球状に形成されたものである。はんだバンプ４の間隔は、１．２７ｍｍピッチである。
【００１５】
本発明の実装構造を達成させるための実装方法について説明する。リフロー工程によって電子部品をプリント配線板３に接合する前に、図２に示すように、接合用治具５上に電子部品、プリント配線板３を搭載した状態にする。図４に示すように、接合用治具５は、プリント配線板３と同等の大きさであり、実装される全ての電子部品が搭載できるように部品の形状に沿った溝が掘られており、部品の位置ずれを防止している。また、搭載部品がプリント配線板３のランドに接触するように、高さを調整している。この電子部品とプリント配線板３の間隔を調整する部品（接合用治具）６は、プリント配線板３の取り付け穴と合わせることで搭載時の位置ずれも防止している。
【００１６】
図２の状態を達成するために、まず、プリント配線板３上の電極にソルダーペーストを印刷する。続いて図５に示すように接合用治具５，６の上に電子部品を位置決め搭載し、その上にプリント配線板３を搭載する方法、または図６に示すようにプリント配線板３に電子部品を位置決め搭載し、その上に接合用治具５，６を搭載した後に上下を反転させるという方法を用いる。
【００１７】
そして、リフロー工程によってはんだを溶融し、図３に示すように半導体パッケージをプリント配線板３にはんだ接合する。はんだボール４ａが溶融すると、プリント配線板３上のランド７に接触した個所では、電極側にはんだが引き寄せられ、バンプ中央部のはんだ量が減少し、はんだ接合部４の形状は、鼓状となる。これにより、熱応力による接合部近傍への応力集中を緩和させ、接合寿命を向上させることができる。
【００１８】
以上の図１に示す本発明の半導体装置と一般的な太鼓状のはんだ接合部を有する半導体装置に対して、同時に熱サイクル疲労試験を行った。その結果、一般的な太鼓状のはんだ接合部を有する半導体装置では３００サイクルで破断が生じたのに対して、本発明の半導体装置では約５倍の接合寿命を得ることできた。
【００１９】
【発明の効果】
本発明の実装基板では、はんだバンプ形状を鼓状にすることにより、最も応力が集中するプリント配線板とはんだバンプの界面付近への負荷を軽減することができる。よって、疲労破壊強度が向上するので、接合寿命が長くなるとともに、接合信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造形態の一例を示す部分断面図
【図２】本発明の実施の形態に係るリフロー第１工程を示す部分断面図
【図３】本発明の実施の形態に係るリフロー第２工程を示す部分断面図
【図４】本発明の実施の形態に係るリフロー第２工程を示す断面図
【図５】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図６】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図７】実装後のはんだバンプの状態を示す説明図
【図８】実装後のはんだバンプの状態を示す説明図
【図９】従来例による半導体装置の構造を示した部分断面図
【符号の説明】
１ モールド樹脂部
２ 素子搭載基版（インターポーザ）
３ プリント配線板
４ はんだ接合部（はんだバンプ）
４ａ はんだボール
５ 接合用治具
６ 接合用治具（電子部品とプリント配線板間隔の調整部品）
７ ランド
８ チップ部品
９ スペーサ部材
【発明の属する技術分野】
本発明は、表面実装型の電子部品の実装技術に関し、特にＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの接続構造を有する半導体装置などの半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、電子部品の一例として表面実装型のＢＧＡパッケージがある。ランド７が形成されたプリント配線板３上にＢＧＡパッケージを搭載し、リフロー工程によってはんだバンプを溶融し、電気的に接合する。このような実装した場合に、はんだバンプは、図７に示すようにＢＧＡパッケージの重さによって押しつぶされて、太鼓状に形成される。このような形状では、半導体装置と基板との線膨張係数の差に起因する熱応力が発生した場合に、その応力が接合部近傍に集中することが知られており、はんだ接合信頼性が損なわれるという問題がある。それに対し図８のように、はんだ接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることができるということが知られており、実装方法が記載されている。
【０００３】
例えば、下記の特許文献１では、ボール状の複数の小型はんだバンプと、そのはんだバンプよりも大きく、かつ配線板の少なくとも３点支持する位置に設けられた大型のはんだバンプとが下面に配置されたＢＧＡパッケージをプリント配線板上に搭載してリフローすると、大型バンプに支持されて、小型バンプは鼓状に形成される実装方法が開示されている。また、特許文献２には、図８に示すようにＢＧＡパッケージとプリント配線板との間にスペーサ−部材を挟み込むことで、高さを調整し、鼓状の接合部を形成する実装方法が記載されている。
【０００４】
【特許文献１】
特開平９−１９９５４０号公報
【特許文献２】
特開平９−１６２２３４号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の方法では、大きさの異なるはんだバンプをＢＧＡパッケージに付着させなければならず、さらに大型バンプの融点を小型バンプの融点より高くしなければならないという制約がある。上記特許文献２の方法では、スペーサ部材をＢＧＡパッケージとプリント配線板の間に挟み込む必要があるため、高密度実装には、不向きであるといった問題がある。
【０００６】
本発明は上記問題点に着目してなされたものであって、電子部品をプリント配線板に実装する際に、接合部を鼓状にすることで、接合部近傍への応力集中を緩和させ、接合寿命を向上させることのできる半導体装置及び半導体装置の製造方法の提供を目的としている。
【０００７】
【課題を解決するための手段】
本発明は上記問題を解決するために以下の手段を採用する。
【０００８】
接合用治具に電子部品とプリント配線板を逆さまに搭載し、接合用治具に付属した電子部品とプリント配線板の間隔を調整する部品を用いて間隔を調節した状態でリフロー加熱を行うことで、はんだ接合部を応力集中の少ない鼓状に形成することができる。はんだバンプは、同一の組成、寸法のものを使用することができ、電子部品とプリント配線板との間に物体を挟み込む必要がない。
【０００９】
上記構成を改めて以下（１）及び（２）に整理して示す。
【００１０】
（１）電子部品に設けられたはんだバンプを介して電子部品をプリント配線板に実装する電子部品の製造方法であって、プリント配線板の部品搭載面を反転させ実装面を下向きにし、かつ電子部品とプリント配線板の間隔を調整する部品を備えた接合用治具を用いてプリント配線板を少なくとも３点で支持することで電子部品とプリント配線板の間隔を確保した状態でリフロー加熱を行い、接合する半導体装置の製造方法。
【００１１】
（２）上記（１）に記載の半導体装置の製造方法において、はんだバンプの体積、ランド開口径、電子部品とプリント配線板の間隔を調節することにより鼓状のはんだバンプを有する半導体装置。
【００１２】
【発明の実施の形態】
本発明の一実施の形態を図面を参照して説明する。
【００１３】
【実施例】
本発明の半導体装置は、図１に示すように半導体素子を封止したモールド樹脂部１と、それを搭載する素子搭載基板２からなる半導体パッケージが、はんだバンプ４を介してプリント配線板３と電気的に接続されている構造をもつ。その際に、はんだバンプ４が鼓状を形成している。
【００１４】
プリント配線板３は、縦１００ｍｍ、横１００ｍｍ、厚さ１．０ｍｍで、ガラスエポキシ樹脂材料で構成されており、ビルドアップ法、インナーバイアホール方式による多層基板である。さらに、半導体チップは、縦１０ｍｍ、横１０ｍｍ、厚さ０．２ｍｍのシリコン基板を本体とするものである。また、モールド樹脂部１はトランスファー金型により樹脂成形されたものである。はんだバンプ４は、半径５００μｍの球状に形成されたものである。はんだバンプ４の間隔は、１．２７ｍｍピッチである。
【００１５】
本発明の実装構造を達成させるための実装方法について説明する。リフロー工程によって電子部品をプリント配線板３に接合する前に、図２に示すように、接合用治具５上に電子部品、プリント配線板３を搭載した状態にする。図４に示すように、接合用治具５は、プリント配線板３と同等の大きさであり、実装される全ての電子部品が搭載できるように部品の形状に沿った溝が掘られており、部品の位置ずれを防止している。また、搭載部品がプリント配線板３のランドに接触するように、高さを調整している。この電子部品とプリント配線板３の間隔を調整する部品（接合用治具）６は、プリント配線板３の取り付け穴と合わせることで搭載時の位置ずれも防止している。
【００１６】
図２の状態を達成するために、まず、プリント配線板３上の電極にソルダーペーストを印刷する。続いて図５に示すように接合用治具５，６の上に電子部品を位置決め搭載し、その上にプリント配線板３を搭載する方法、または図６に示すようにプリント配線板３に電子部品を位置決め搭載し、その上に接合用治具５，６を搭載した後に上下を反転させるという方法を用いる。
【００１７】
そして、リフロー工程によってはんだを溶融し、図３に示すように半導体パッケージをプリント配線板３にはんだ接合する。はんだボール４ａが溶融すると、プリント配線板３上のランド７に接触した個所では、電極側にはんだが引き寄せられ、バンプ中央部のはんだ量が減少し、はんだ接合部４の形状は、鼓状となる。これにより、熱応力による接合部近傍への応力集中を緩和させ、接合寿命を向上させることができる。
【００１８】
以上の図１に示す本発明の半導体装置と一般的な太鼓状のはんだ接合部を有する半導体装置に対して、同時に熱サイクル疲労試験を行った。その結果、一般的な太鼓状のはんだ接合部を有する半導体装置では３００サイクルで破断が生じたのに対して、本発明の半導体装置では約５倍の接合寿命を得ることできた。
【００１９】
【発明の効果】
本発明の実装基板では、はんだバンプ形状を鼓状にすることにより、最も応力が集中するプリント配線板とはんだバンプの界面付近への負荷を軽減することができる。よって、疲労破壊強度が向上するので、接合寿命が長くなるとともに、接合信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明による半導体装置の構造形態の一例を示す部分断面図
【図２】本発明の実施の形態に係るリフロー第１工程を示す部分断面図
【図３】本発明の実施の形態に係るリフロー第２工程を示す部分断面図
【図４】本発明の実施の形態に係るリフロー第２工程を示す断面図
【図５】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図６】本発明による半導体装置の製造方法の実施の形態の一例を示す部分断面図
【図７】実装後のはんだバンプの状態を示す説明図
【図８】実装後のはんだバンプの状態を示す説明図
【図９】従来例による半導体装置の構造を示した部分断面図
【符号の説明】
１ モールド樹脂部
２ 素子搭載基版（インターポーザ）
３ プリント配線板
４ はんだ接合部（はんだバンプ）
４ａ はんだボール
５ 接合用治具
６ 接合用治具（電子部品とプリント配線板間隔の調整部品）
７ ランド
８ チップ部品
９ スペーサ部材
Claims (2)
- 電子部品に設けられたはんだバンプを介して電子部品をプリント配線板に実装する電子部品の製造方法であって、プリント配線板の部品搭載面を反転させ実装面を下向きにし、かつ電子部品とプリント配線板の間隔を調整する部品を備えた接合用治具を用いてプリント配線板を少なくとも３点で支持することで電子部品とプリント配線板の間隔を確保した状態でリフロー加熱を行い、接合することを特徴とする半導体装置の製造方法。
- 請求項１に記載の半導体装置の製造方法において、はんだバンプの体積、ランド開口径、電子部品とプリント配線板の間隔を調節することにより鼓状のはんだバンプを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304313A JP2004140221A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002304313A JP2004140221A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004140221A true JP2004140221A (ja) | 2004-05-13 |
Family
ID=32451768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002304313A Withdrawn JP2004140221A (ja) | 2002-10-18 | 2002-10-18 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004140221A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128982A (ja) * | 2005-11-01 | 2007-05-24 | Nec Corp | 半導体バンプ接続構造体及びその製造方法 |
| JP2008159878A (ja) * | 2006-12-25 | 2008-07-10 | Nippon Mektron Ltd | 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 |
-
2002
- 2002-10-18 JP JP2002304313A patent/JP2004140221A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128982A (ja) * | 2005-11-01 | 2007-05-24 | Nec Corp | 半導体バンプ接続構造体及びその製造方法 |
| JP2008159878A (ja) * | 2006-12-25 | 2008-07-10 | Nippon Mektron Ltd | 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| US5968670A (en) | Enhanced ceramic ball grid array using in-situ solder stretch with spring | |
| US6127204A (en) | Column grid array or ball grid array pad on via | |
| EP0624053B1 (en) | Mounting device and method of connecting miniaturized electronic components by bump connections | |
| US5859407A (en) | Connecting board for connection between base plate and mounting board | |
| US20020093104A1 (en) | Conductive adhesive interconnection with insulating polymer carrier | |
| JPH09134934A (ja) | 半導体パッケージ及び半導体装置 | |
| US6182884B1 (en) | Method and apparatus for reworking ceramic ball grid array or ceramic column grid array on circuit cards | |
| US6657313B1 (en) | Dielectric interposer for chip to substrate soldering | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| TW200947644A (en) | Electronic carrier board | |
| JP2798011B2 (ja) | 半田ボール | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 | |
| JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
| JP2002184811A (ja) | 電子回路装置およびその製造方法 | |
| US6070782A (en) | Socketable bump grid array shaped-solder on copper spheres | |
| JP2006173183A (ja) | 半導体装置 | |
| JP2002057242A (ja) | エリアアレイ型半導体パッケージ | |
| KR20030095036A (ko) | 플립 칩 패키지의 솔더 범프 연결방법 | |
| JP2001339151A (ja) | バンプによる電子部品の実装方法 | |
| JP2000277566A (ja) | 電子部品ユニットおよび電子部品ユニット製造方法 | |
| US20100038123A1 (en) | Board unit and manufacturing method for the same | |
| JPH11233682A (ja) | 半導体装置の外部接続端子 | |
| JPH10340980A (ja) | Ｂｇａ接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |