JP2004146816A - 固体撮像装置およびこれを用いた機器 - Google Patents

Abstract

　【課題】　タイミングパルス供給線に重畳した雑音が撮像チップの出力に影響を与えないようにすることにより、小型でかつ高性能な撮像装置およびその応用製品を低コストで提供する。
　【解決手段】　撮像装置を、センサ部１０２を含む撮像チップ１０１と画像処理回路１１０を含む画像処理チップ１０６の２チップ構成とし、撮像チップ１０１の全回路のトランジスタをｎＭＯＳもしくはｐＭＯＳのいずれか一方のみで構成し、撮像チップ１０１を画像処理チップ１０６の上に積層する。
【選択図】　図１

Description

　本発明は、携帯電話等で使用される小型の撮像装置であって、超小型、低コスト、高性能の３要素を高い次元で両立させた固体撮像装置と、この固体撮像装置を用いた小型の機器に関する。

　近年、携帯電話等の小型機器にも搭載できる小型の撮像装置が開発されている。この種の撮像装置に求められる条件は、第一に超小型であること、第二に低コストであることであり、ロジックＬＳＩで一般的なＣＭＯＳプロセスを用いることで、周辺回路との接続性を容易にし、低コスト化を図れるＣＭＯＳセンサが主流となっている。また、ＣＭＯＳセンサは、ロジック部との１チップ化が可能なので、これにより画像処理部との１チップ化を図り、超小型化を実現することも可能である。図６に、従来の１チップＣＭＯＳセンサの構成を示す。図６に示す従来の１チップＣＭＯＳセンサは、光を電気信号に変換するセンサ部５０７、センサ部を駆動する垂直走査回路５０６、水平走査回路５０８、タイミング発生回路（ＴＧ）５０３、センサ部からの信号出力を増幅するゲイン制御アンプ（ＧＣＡ）５０４、その出力信号をデジタル信号に変換するＡＤ変換回路（ＡＤＣ）５０５及び画像処理回路５０２から構成される。

　しかし、今後は、超小型と低コストだけでなく、感度等の性能の向上も求められるようになってきている。携帯電話のような小型機器では、ストロボ等の照明装置の搭載が難しいため、高感度化は特に要求が強い。また、今後は携帯電話をデジタルスチルカメラ代わりに使うことも考えられ、高性能化がますます重要な開発テーマとなってきている。

　高性能化を考えると、従来の構成では次の様な問題が発生する。ロジック回路と、アナログ回路であるセンサ部とでは、要求される電気的性能が異なるが、１チップ化を行うと同一のプロセスで製造されるため、両者の性能を満足することが難しい。即ち、微細プロセスを使用するとセンサ部の性能が悪化し、センサ部の性能を確保するため微細でないプロセスを使用するとロジック部が大きくなり、１チップ化のメリットが無くなる。これを回避するために、センサ部を含んだ撮像チップと画像処理部を含んだ画像処理チップとの２チップ構成を取る方法が提案されている。

　なお、本発明に関連する先行技術として、撮像チップを画像処理チップの上に積層することで、実装面積を減らし、小型化を実現する方法がある（例えば、特許文献１参照）。
特開平５−２６８５３５号公報

　撮像チップおよび画像処理チップの２チップで構成された従来の撮像装置を、図７に示す。図７に示す従来の撮像装置は、画像処理チップ６０８の種類にかかわらず、撮像チップ６０１を独立に動作させるために、撮像チップ６０１のセンサ部６０３を駆動する垂直走査回路６０４や水平走査回路６０５、これらの走査回路に必要なパルスを発生するタイミングパルス発生回路６０２、センサ部６０３からの信号出力を増幅するゲイン制御アンプ６０６、その出力信号をデジタル信号に変換するＡＤ変換回路６０７を、撮像チップ６０１側に搭載している。

　この構成の場合、タイミングパルス発生回路６０２等の本来ＣＭＯＳロジックが得意とする回路がまだ撮像チップ側に存在するため、センサ部６０３の性能を上げようとするとそれらの面積が大きくなるという課題がある。

　この課題は、タイミングパルス発生回路６０２、ゲイン制御アンプ６０６、アナログデジタル変換回路６０７を画像処理チップ６０８側に搭載することで解決できるが、この場合、画像処理チップ６０８から撮像チップ６０１へのタイミングパルス供給線が増大し、その供給線に雑音が重畳し、この雑音が撮像チップ６０１の出力に重畳することにより撮像チップの性能が低下してしまう。

　この雑音は、主に画素部を駆動する走査回路に供給する電流の変動から発生することがわかっている。電流変動は、走査回路がＣＭＯＳロジックで作られている場合、ＣＭＯＳ回路がスイッチするときのいわゆる貫通電流が原因である。一般にはＣＭＯＳ回路というのは消費電流が小さいというのが特長であるが、スイッチする瞬間は非常に大きな電流（貫通電流）が流れることは、よく知られている。これはスイッチの一瞬の時間だけｎＭＯＳとｐＭＯＳの両方のトランジスタがＯＮ状態になり、電源とグランドがショートするためである。スイッチをコントロールする配線がチップ外を通ると、その配線自身に雑音が重畳したり、配線を通るパルスがなまったりするので、上記の貫通電流による電源のゆすれ雑音が増大してしまう。

　本発明は、上記の問題点に鑑みてなされたものであり、タイミングパルス供給線に重畳した雑音が撮像チップの出力に影響を与えないようにすることにより、小型でかつ高性能な撮像装置およびその応用製品を低コストで提供することを目的とする。

　上記の目的を達成するために、本発明にかかる固体撮像装置は、全てのトランジスタが同一導電体のトランジスタで構成された撮像用半導体チップと、ＣＭＯＳ型のトランジスタで構成された画像処理用半導体チップとを備えたことを特徴とする。

　本発明にかかる固体撮像装置によれば、撮像用半導体チップの全てのトランジスタを同一導電体のトランジスタで構成したことにより、ＣＭＯＳ回路特有の貫通電流がなくなり、タイミングパルス供給線をチップ外部に配した場合でも、電源に重畳するゆすれ雑音が増大しない。これにより、タイミングパルス発生回路等を、撮像用半導体チップではなく、より微細な製造プロセスを使用できる画像処理用半導体チップ側に設けることができる。この結果、小型でかつ高性能な撮像装置を低コストで提供することが可能となる。

　本発明にかかる固体撮像装置は、撮像用半導体チップの全てのトランジスタが同一導電体のトランジスタで構成されている。本固体撮像装置は、さらに、撮像用半導体チップが画像処理用半導体チップの上に積層された構成とすることが好ましい。これにより、撮像用半導体チップと画像処理用半導体チップとを接続する配線の長さを短縮でき、タイミングパルス供給線への雑音の重畳の低減が図れ、さらなる高性能化を実現できる。これらのチップを積層することにより、配線の長さを短縮することができ、撮像用半導体チップから出力される映像信号に重畳するノイズをも低減することができるからである。撮像用半導体チップの全てのトランジスタを同一導電体で構成した場合、増幅率の高いアンプを構成することが難しい。従って、本固体撮像装置においてチップが積層された構成を採用する効果は、従来のＣＭＯＳで構成された撮像用半導体チップを画像処理用半導体チップの上に積層された構成を採用する効果よりもさらに大きいものである。また、実装面積を１チップ構成の場合と同等以下として、超小型化が実現できる。これにより、超小型、低コストかつ高性能の撮像装置を実現でき、撮像機能を備えたさまざまな応用製品の超小型化、低コスト化、高性能化に貢献できる。

　本固体撮像装置は、撮像用半導体チップの全てのトランジスタが、ｎチャネル型ＭＯＳトランジスタまたはｐチャネル型ＭＯＳトランジスタのいずれか一方で構成されることが好ましい。特に、全てのトランジスタをｎチャネル型ＭＯＳトランジスタで構成した場合、高速化が容易であるという利点がある。

　本固体撮像装置は、撮像用半導体チップと前記画像処理用半導体チップとが、ボンディングワイヤにより電気的に接続された態様としても良いし、撮像用半導体チップに貫通電極が形成され、前記貫通電極に接続された配線を介して、前記撮像用半導体チップと前記画像処理用半導体チップとが電気的に接続された態様としても良い。前者の態様によれば、ワイヤボンディングという一般的な工法を使えるので、コストや信頼性の面で有利である。一方、後者の態様によれば、さらなる小型化が図れるという利点がある。なお、前記貫通電極がＳｉ貫通電極であることがさらに好ましい。

　本固体撮像装置において、画像処理用半導体チップに、前記撮像用半導体チップへタイミングパルスを供給するタイミングパルス発生回路と、ゲイン制御アンプと、アナログデジタル変換回路とを備えた態様が好ましい。さらに小型化が図れるからである。

　本固体撮像装置において、画像処理用半導体チップのタイミングパルス出力端子は、撮像用半導体チップのタイミングパルス入力端子の近傍に配置されるのが好ましい。タイミングパルス供給線の配線長を極力短くすることにより、雑音のさらなる低減を図ることができ、撮像装置の高性能化に貢献できるからである。

　本固体撮像装置において、画像処理用半導体チップの映像信号入力端子は、撮像用半導体チップの映像信号出力端子の近傍に配置されるのが好ましい。映像信号線の配線長を極力短くすることにより、映像信号に重畳する雑音の低減を図ることができ、撮像装置の高性能化に貢献できるからである。前述のように、撮像用半導体チップの全てのトランジスタを同一導電体で構成した場合、増幅率の高いアンプを構成することが難しく、撮像用半導体チップから出力される映像信号は微小なレベルとなり、雑音を受けやすくなる。従って、映像信号の配線長を短くする効果は本固体撮像装置においては特に大きいものである。

　また、本発明にかかる固体撮像装置は、この固体撮像装置で撮影された静止画もしくは動画を処理する画像処理部を備えた機器に適用することにより、小型でかつ高性能な、携帯電話、携帯型情報端末、あるいはデジタルスチルカメラ等を、低コストで実現することが可能となる。

　以下、本発明のさらに具体的な実施形態について、図面を参照しながら説明する。

　図１および図２に、本発明の撮像装置の一実施形態を示す。図１は、本実施形態にかかる撮像装置の概略構成を示す斜視図であり、図２は、この撮像装置の構成を示す平面図である。本実施形態にかかる撮像装置は、撮像チップ（撮像用半導体チップ）１０１と画像処理チップ（画像処理用半導体チップ）１０６との２チップで構成され、画像処理チップ１０６の上に撮像チップ１０１が積層されている。撮像チップ１０１には、光を電気信号に変換するセンサ部１０２と、センサ部１０２を駆動する垂直走査回路１０３および水平走査回路１０４と、センサ部１０２の信号を増幅するアンプ１０５が形成される。また、撮像チップ１０１は、図２に示すように、タイミングパルス発生回路（TG: Timing Generator）１０７からタイミングパルスが入力されるタイミングパルス入力端子１１２と、撮像された映像信号を出力する映像信号出力端子１１３とを含む複数の端子を有している。なお、図２では、複数の端子の一部のみを示し、他の端子の図示は省略されている。また、図１では、端子の図示は省略されている。

　撮像チップ１０１におけるこれらの回路に使用するトランジスタは、全て同一導電体、即ち、全てｎＭＯＳ、または全てｐＭＯＳで構成される。また、走査回路１０３，１０４はダイナミック回路とする。これにより、ＣＭＯＳ回路特有の貫通電流が発生せず、タイミングパルス発生回路１０７を撮像チップ１０１の外部に設けた場合でも、タイミングパルス供給線に重畳した雑音が撮像チップ１０１の出力に与える影響が小さくなる。

　画像処理チップ１０６には、撮像チップ１０１を駆動するための信号を生成するタイミングパルス発生回路１０７と、撮像チップ１０１からの信号の大きさを調整するゲイン制御アンプ（GCA: Gain Control Amplifier）１０８と、その信号をデジタル信号に変換するＡＤ変換回路（ADC: Analog/Digital Converter）１０９と、デジタル信号に変換された撮像チップの信号から輝度信号と色信号を生成する画像処理回路１１０が設けられる。これらの回路で使用されるトランジスタは、従来のロジック回路で用いられるｎＭＯＳとｐＭＯＳとを組み合わせたＣＭＯＳ型である。また、画像処理チップ１０６は、図２に示すように、タイミングパルスを出力するタイミングパルス出力端子１１１と、撮像チップ１０１より撮像された映像信号が入力される映像信号入力端子１１４とを含む複数の端子を有している。

　タイミングパルス出力端子１１１は、タイミングパルス入力端子１１２の近傍、具体的には画像処理チップ１０６が有する他の端子と比較してタイミングパルス入力端子１１２に最も近い位置に配置される。すなわち、タイミングパルス発生回路１０７が、タイミングパルス入力端子１１２の近傍に配置される。タイミングパルス入力端子１１２から入力されたタイミングパルスは、走査回路１０３，１０４に送られ、センサ部１０２を駆動するのに用いられる。

　映像信号入力端子１１４は、映像信号出力端子１１３の近傍、具体的には画像処理チップ１０６が有する他の端子と比較して映像信号出力端子１１３に最も近い位置に配置される。すなわち、ゲイン制御アンプ１０８は、映像信号出力端子１１３の近傍に配置されることになる。撮像チップ１０１により撮像された映像信号は、映像信号入力端子１１４を介して画像処理チップ１０６に入力され、ゲイン制御アンプ１０８、ＡＤ変換回路１０９を通ってデジタル信号に変換された後、画像処理回路１１０において画像処理される。さらに、画像処理チップ１０６において、ゲイン制御アンプ１０８を映像信号入力端子１１４に極力近接させることにより、チップ外のみならずチップ内においても映像信号に重畳される雑音を低減させることがより好ましい。

　図３（ａ）および（ｂ）に、撮像チップ１０１および画像処理チップ１０６の積層方法の二つの例を示す。

　図３（ａ）は、撮像チップ１０１と画像処理チップ１０６とをワイヤボンディングにより接続したものである。撮像チップ１０１のパッドから画像処理チップ１０６のパッドへ、ワイヤ２０１で接続する。ワイヤボンディングそのものは、量産工程で一般的に用いられている工法であり、コストや信頼性の面で有利である。

　この場合、ゲイン制御アンプ１０８は、撮像チップ１０１が積層されていない部分にパッドを設けて、パッドの近傍に構成される。

　図３（ｂ）は、撮像チップ１０１にＳｉ貫通電極２０２を設けて底面に電極を引き出し、そこにバンプ２０３を設けて画像処理チップ１０６と接続する方法である。Ｓｉ貫通電極２０２は、最も小型化が可能である点で有利であり、将来主流になる可能性がある。

　この場合、画像処理チップ１０６の映像信号入力端子１１４およびゲイン制御アンプ１０８は、撮像チップ１０１の映像信号出力端子１１３の直下に設けられる。

　以上の構成を取ることにより、次の効果を得ることができる。

　第一に、撮像チップ１０１の全回路をｎＭＯＳまたはｐＭＯＳで構成したことにより、ＣＭＯＳ回路特有の貫通電流がなくなり、タイミングパルス供給線を撮像チップ１０１の外部に配しても、電源に重畳するゆすれ雑音が増大しない。これにより、タイミングパルス発生回路１０７やＡＤ変換回路１０９を、撮像チップ１０１ではなく、より微細な製造プロセスを使用できる画像処理チップ１０６側に設けることができ、全体としてのチップ面積を減らせるため低コスト化が可能である。第二に、撮像チップ１０１の全回路をｎＭＯＳまたはｐＭＯＳで構成したことにより、製造プロセスが簡略なものとなり、製造プロセスで使用するマスク枚数が減るため、さらなる低コスト化が行える。第三に、撮像チップ１０１の全回路をｎＭＯＳまたはｐＭＯＳで構成したことにより、製造工程数が減り、アナログ部の電気特性悪化要因が減少する。これにより高性能化が図れる。

　第四に、撮像チップ１０１を画像処理チップ１０６の上に積層することにより、両者を接続する配線の長さを短縮でき、タイミングパルス供給線への雑音の重畳の低減が図れ、さらなる高性能化を実現できる。第五に撮像チップ１０１の映像出力端子１１３と画像処理チップ１０６の映像入力端子１１４とを近傍に配置し、かつ、映像入力端子１１４の近傍にゲイン制御アンプ１０８を配置することにより、映像信号に重畳する雑音も低減することができる。全てのトランジスタを同一導電体で構成する本願発明のように、増幅率の大きなアンプを構成することが難しい場合には、これによって特に大きな効果が得られる。第六に、撮像チップ１０１を画像処理チップ１０６の上に積層することにより、実装面積を１チップ構成の場合と同等以下として、超小型化が実現できる。

　以上のように、本発明によると、超小型、低コストかつ高性能な撮像装置を実現することができる。このため、この撮像装置を使うことで多くの価値ある応用製品を生み出すことができる。例えば携帯電話では小型であることが最も望まれるが、それに加えて高性能化、特に高感度化により、ストロボ等の照明装置を使用することなく、暗い場面でも撮影することができる。ストロボ等の照明装置は消費電力を増大させるため、携帯電話への搭載は極めて困難である。

　図４に、本発明にかかる撮像装置を携帯電話に応用した場合の構成の一例を示す。図４に示す携帯電話は、マイク３０１、音声符号化部３０２、システム制御部３０３、通信制御部３０４、アンテナ３０５、スピーカー３０６、表示制御部３０７、および、表示装置３０８を備えている。これらは、従来の携帯電話に備わっている構成要素である。

　この携帯電話は、さらに、本発明にかかる撮像装置３０９と、撮像装置３０９から出力される画像信号を符号化する画像符号化部３１０とを備えている。撮像装置３０９は、図１および図２に示すように、撮像チップおよび画像処理チップの２チップ構成で実装される。

　図４に示す携帯電話において、マイク３０１から入力された音声は、音声符号化部３０２により符号化され圧縮される。圧縮された音声データはシステム制御部３０３により通信制御部３０４に転送され、通信のための変調処理等が行なわれ、アンテナ３０５から送信される。受信の場合はその逆の経路を通り、スピーカー３０６から音声が出力される。また適時、システム制御部３０３が表示制御部３０７を制御し、表示装置３０８に必要な情報を表示する。このように、従来の携帯電話に、本発明の撮像装置３０９と、撮像装置３０９から出力される画像信号を符号化する画像符号化部３１０とを追加するだけで、カメラ付き携帯電話を実現できる。

　なお、静止画の場合、画像の復号化はシステム制御部３０３で行なうことができる。画像の符号化もシステム制御部３０３で行うことも可能であり、場合によっては、画像符号化部３１０を省略した構成とすることもできる。ただし、動画の符号化は処理量が大きいので、動画を扱える仕様とする場合は、画像符号化部３１０を設けることが好ましい。復号化は、前述のように、システム制御部３０３で行うことも可能であるが、動画を扱う仕様の場合は、専用の復号化回路を設けることが好ましい。

　なお、本発明にかかる撮像装置は、携帯電話だけでなく、類似の構成をとる携帯情報端末、所謂ＰＤＡ等にも同様な構成で組み込むことができる。本発明の撮像装置を使うことにより、これら小型の携帯情報端末に高性能なカメラを搭載でき、デジタルスチルカメラ代わりに使うことも可能となる。

　図５は、本発明にかかる撮像装置を、デジタルスチルカメラに応用した場合の構成の一例である。図５に示すデジタルスチルカメラは、本発明の撮像装置４０１の他に、全体を制御するシステム制御部４０２、画像の圧縮、伸張を行なうための画像符号化／復号化部４０３、記録メディア４０５に圧縮された画像データを記録するための記録メディア制御部４０４、表示を行なうための表示制御部４０６、および、表示装置４０７を備えている。

　撮像装置４０１は、図１および図２に示すように、撮像チップおよび画像処理チップの２チップ構成で実装される。また、図５に点線で示すように、システム制御部４０２、画像符号化／復号化部４０３、記録メディア制御部４０４、および表示制御部４０６を、撮像装置４０１の画像処理チップに実装した構成としてもよい。

　デジタルスチルカメラの場合、高画素の撮像チップが必要となるため、必然的に撮像チップの大きさが携帯電話用等に比べて大きくなる。このため画像処理チップも必然的に大きくなり、画像処理部以外の回路も集積した方が好ましい。

　デジタルスチルカメラに本発明の撮像装置を応用した場合の最も大きい効果は小型化の点であるが、本発明の撮像装置を用いることは、以下に説明するように、デジタルカメラの性能向上にも寄与し得る。

　従来のデジタルスチルカメラは、撮像チップとしてＣＣＤ型撮像チップを使用しているが、次のような問題があった。ＣＣＤ型撮像チップは、センサ部が、光を電荷に変換する光電変換素子と電荷を運ぶＣＣＤ素子とにより構成される。ＣＣＤ素子は、光電変換素子で発生した電荷を運ぶため、その大きさを光電変換素子に比べてあまり小さくできない。すなわち、従来のデジタルスチルカメラでは、光電変換素子の面積割合を大きくすることができなかった。

　これに対し、本実施形態のデジタルスチルカメラは、撮像チップのセンサ部を、光電変換素子とトランジスタから構成することにより、光電変換素子に比べトランジスタを小さくすることができるので、光電変換素子の面積割合を大きくできる。従って、ＣＣＤ型撮像チップよりも高感度にできる可能性がある。本発明に用いられる所謂ＭＯＳセンサは、各画素のトランジスタのバラツキ等の要因により、ＣＣＤ型撮像チップより性能が劣ると言われてきた。しかし、近年、それらの要因を克服できる技術が開発されてきており、加えて、本発明の撮像チップは、全回路がｎＭＯＳまたはｐＭＯＳで構成されていることより、製造工程数が減り、アナログ部の電気特性悪化要因が減少する。これらの結果、従来のＣＣＤ型撮像チップを使用したデジタルスチルカメラより画質を向上できる可能性が十分ある。また、感度を向上させやすいということから監視カメラに応用しても多大な効果を得られる。本発明の撮像装置は、高感度でありながら極めて超小型にできるので、監視カメラの小型化にも貢献し、監視されていることがわからないような所在を隠せる監視カメラを実現することも可能である。

　以上のように、本発明は、全体としてのチップ面積が小さく、低コスト化が可能な固体撮像装置およびこれを用いた機器として有用である。

本発明の撮像装置の一実施形態の構成を示す斜視図 図１に示した撮像装置の平面図 本発明の撮像装置におけるチップ積層方法を示すものであって、（ａ）はワイヤボンディング方式、（ｂ）はＳｉ貫通電極を用いた方式の断面図 本発明の撮像装置を使用した携帯電話の構成を示すブロック図 本発明の撮像装置を使用したデジタルスチルカメラの構成を示すブロック図 従来の１チップＣＭＯＳカメラの構成を示すブロック図 従来の２チップＣＭＯＳカメラの構成を示すブロック図

符号の説明

　１０１　撮像チップ
　１０２　センサ部
　１０３　水平走査回路
　１０４　垂直走査回路
　１０５　アンプ
　１０６　画像処理チップ
　１０７　タイミングパルス発生回路
　１０８　ゲイン制御アンプ
　１０９　ＡＤ変換回路
　１１０　画像処理回路
　１１１　タイミングパルス出力端子
　１１２　タイミングパルス入力端子
　１１３　映像信号出力端子
　１１４　映像信号入力端子
　３０１　マイク
　３０２　音声符号化部
　３０３　システム制御部
　３０４　通信制御部
　３０５　アンテナ
　３０６　スピーカー
　３０７　表示制御部
　３０８　表示装置
　３０９　撮像装置
　３１０　画像符号化部
　４０１　撮像装置
　４０２　システム制御部
　４０３　画像符号化／復号化部
　４０４　記録メディア制御部
　４０５　記録メディア
　４０６　表示制御部
　４０７　表示装置
　５０１　１チップＣＭＯＳセンサ
　５０２　画像処理回路
　５０３　タイミングパルス発生回路
　５０４　ゲイン制御アンプ
　５０５　ＡＤ変換回路
　５０６　垂直走査回路
　５０７　センサ部
　５０８　水平走査回路
　６０１　撮像チップ
　６０２　タイミングパルス発生回路
　６０３　センサ部
　６０４　垂直走査回路
　６０５　水平走査回路
　６０６　ゲイン制御アンプ
　６０７　ＡＤ変換回路
　６０８　画像処理チップ

Claims (15)

1. 全てのトランジスタが同一導電体のトランジスタで構成された撮像用半導体チップと、
   　ＣＭＯＳ型のトランジスタで構成された画像処理用半導体チップとを備えたことを特徴とする固体撮像装置。
2. 前記撮像用半導体チップが前記画像処理用半導体チップの上に積層された、請求項１に記載の固体撮像装置。
3. 前記撮像用半導体チップの全てのトランジスタが、ｎチャネル型ＭＯＳトランジスタで構成された、請求項１に記載の固体撮像装置。
4. 前記撮像用半導体チップの全てのトランジスタが、ｐチャネル型ＭＯＳトランジスタで構成された、請求項１に記載の固体撮像装置。
5. 前記撮像用半導体チップが、光を電荷に変換する光電変換部と、前記光電変換部で発生した電荷に応じた信号を増幅するアンプとを備えた、請求項１に記載の固体撮像装置。
6. 前記撮像用半導体チップと前記画像処理用半導体チップとが、ボンディングワイヤにより電気的に接続された、請求項１に記載の固体撮像装置。
7. 前記撮像用半導体チップに貫通電極が形成され、前記貫通電極に接続された配線を介して、前記撮像用半導体チップと前記画像処理用半導体チップとが電気的に接続された、請求項１に記載の固体撮像装置。
8. 前記貫通電極がＳｉ貫通電極である、請求項７に記載の固体撮像装置。
9. 前記画像処理用半導体チップに、前記撮像用半導体チップへタイミングパルスを供給するタイミングパルス発生回路と、ゲイン制御アンプと、アナログデジタル変換回路とを備えた、請求項１に記載の固体撮像装置。
10. 前記画像処理用半導体チップが、タイミングパルスを出力するタイミングパルス出力端子を含む複数の端子を有し、
    　前記撮像用半導体チップが、前記タイミングパルスが入力されるタイミングパルス入力端子を含む複数の端子を有し、
    　前記タイミングパルス入力端子と前記タイミングパルス出力端子とが近傍に配置されるように、前記撮像用半導体チップが前記画像処理用半導体チップの上に積層された、請求項２に記載の固体撮像装置。
11. 前記撮像用半導体チップが、撮像した映像信号を出力する映像信号出力端子を含む複数の端子を有し、
    　前記画像処理用半導体チップが、前記映像信号が入力される映像信号入力端子を含む複数の端子を有し、
    　前記映像信号出力端子と前記映像信号入力端子とが近傍に配置されるように、前記撮像用半導体チップが前記画像処理用半導体チップの上に積層された、請求項２に記載の固体撮像装置。
12. 請求項１〜１１のいずれか一項に記載の固体撮像装置と、前記固体撮像装置で撮影された静止画もしくは動画を処理する画像処理部とを備えたことを特徴とする機器。
13. 携帯電話である請求項１２に記載の機器。
14. 携帯型情報端末である請求項１２に記載の機器。
15. デジタルスチルカメラである請求項１２に記載の機器。

Images