JP2004157151A - 表示装置用マトリクス基板およびその製造方法 - Google Patents

Abstract

【課題】簡便な製造プロセスで、端子部間にリークや短絡が発生しない表示装置用のマトリクス基板の製造方法を提供する。
【解決手段】表示装置用マトリクス基板の製造方法は、基板上に回路要素を形成する工程と、回路要素を覆う層間絶縁層を形成する工程と、層間絶縁層上に、親水性領域と撥水性領域とを所定のパターンで形成する工程であって、親水性領域はそれぞれが周囲を撥水性領域で囲まれた複数の親水性部を有し、複数の親水性部は、それぞれが複数の画素電極のそれぞれに対応して設けられた複数の第１親水性部と、それぞれが複数の端子部に対応して設けられた複数の第２親水性部と、それぞれが複数の端子部のうち互いの任意の隣接する端子部の間に設けられた複数の第３親水性部とを含み、複数の親水性部の任意の隣接する親水性部の間に位置する撥水性領域の幅は３０μｍ以下である撥水性領域を形成する工程と、層間絶縁層上に、親水性を有する導電性材料を用いて、親水性領域に選択的に導電層を形成する工程とを包含する。
【選択図】 図６

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置に関し、特に、液晶表示装置などの表示装置に用いられるマトリクス基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＣＲＴに代わる表示装置として、液晶表示装置や有機ＥＬ表示装置などの薄型表示装置（ＦＰＤ）の利用が広まり、更なるコストの削減が望まれている。
【０００３】
液晶表示装置に代表されるＦＰＤは、画素を電気的にアドレスするための多数の電極を備えたマトリクス基板を備えている。このマトリクス基板の製造には、真空を必要とする薄膜堆積技術（真空蒸着、スパッタリング、ＣＶＤ法など）およびフォトリソグラフィプロセスが広く利用されており、設備投資や設備の維持にコストがかかるとともに、生産性（スループットおよび歩留まり）が低く、製造コストを押し上げる大きな要因となっている。
【０００４】
そこで、液晶表示装置等の生産性の向上や、コスト削減のために、脱真空および／または脱フォトリソグラフィプロセスを可能とする製造方法が検討されている。
【０００５】
このような製造方法として、現在インクジェット法やスピンコート法など溶液状の材料を基板等に塗布または印刷する技術を用いる方法が注目されている。
【０００６】
例えば、特許文献１には、液晶表示装置用のマトリクス基板の画素電極を、フォトリソグラフィプロセスを用いずに形成する技術を開示している。特許文献１に開示している方法は、画素電極を形成する下地膜の濡れ性（撥水性／親水性）の違いを利用し、溶液状の導電材料を下地膜の親水性部にのみ選択に形成する。従って、この方法を採用すると、画素電極を構成する導電層の堆積に真空を必要とせず、また、導電層を画素電極の形にパターニングするためのフォトリソグラフィプロセスが不要となる。
【０００７】
【特許文献１】
特開２００２−９８９９４号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、本発明者が検討した結果、特許公報１に開示されている方法を用いると、マトリクス基板の配線に所定の電気信号（走査信号や表示信号など）を供給するための駆動回路等と接続するための端子部の間でリークや短絡が発生するという問題があることがわかった。
【０００９】
種々検討した結果、上記の問題は、端子部の最上層を画素電極と同じ導電層（典型的にはＩＴＯ層）を用いて形成する場合に発生し、端子部間の距離が広いことに起因することがわかった。なお、マトリクス基板の端子部と駆動回路（ＣＯＦ実装されたＩＣ）との電気的な接続を確実に行うために、一般に、隣接する端子部間の距離は４０μｍ以上に設定されている。
【００１０】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、簡便な製造プロセスで、端子部間にリークや短絡が発生しない表示装置用のマトリクス基板の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のマトリクス基板の製造方法は、基板と、基板上に形成された複数の画素電極と、前記複数の画素電極に信号を供給するための複数の配線を含む回路要素と、前記複数の配線のそれぞれの延設部に設けられた複数の端子部とを備える表示装置用マトリクス基板の製造方法であって、（ａ）基板上に前記回路要素を形成する工程と、（ｂ）前記回路要素を覆う層間絶縁層を形成する工程と、（ｃ）前記層間絶縁層上に、親水性領域と撥水性領域とを所定のパターンで形成する工程であって、前記親水性領域はそれぞれが周囲を撥水性領域で囲まれた複数の親水性部を有し、前記複数の親水性部は、それぞれが前記複数の画素電極のそれぞれに対応して設けられた複数の第１親水性部と、それぞれが前記複数の端子部に対応して設けられた複数の第２親水性部と、それぞれが前記複数の端子部のうち互いの任意の隣接する端子部の間に設けられた複数の第３親水性部とを含み、前記複数の親水性部の任意の隣接する親水性部の間に位置する前記撥水性領域の幅は３０μｍ以下である撥水性領域を形成する工程と、（ｄ）前記層間絶縁層上に、親水性を有する導電性材料を用いて、前記親水性領域に選択的に導電層を形成する工程とを包含し、そのことによって上記目的が達成される。
【００１２】
ある好ましい実施形態において、前記工程（ｂ）は、親水性を有する材料を用いて層間絶縁層を形成する工程であって、前記工程（ｃ）は、前記層間絶縁層の表面上に、撥水性を有する材料を用いて撥水性層を形成する工程と、前記撥水性層をパターンニングし、前記層間絶縁膜の表面を部分的に露出させることによって前記複数の親水性部を形成する工程とを包含する。
【００１３】
前記工程（ｄ）の後で、前記撥水性層を除去する工程を更に包含してもよいし、前記撥水性層をそのまま残しておいてもよい。
【００１４】
ある好ましい実施形態において、前記工程（ｂ）は、親水性を有する材料を用いて層間絶縁層を形成する工程であって、前記撥水性領域となる部分が凸状の断面形状を有する表面プロファイルの層間絶縁層を形成する工程を包含し、前記工程（ｃ）は、前記層間絶縁層の表面の前記凸状の部分に選択的に撥水性を付与する工程を包含する。
【００１５】
ある好ましい実施形態において、前記工程（ｂ）は、感光性を有する材料を用いて層間絶縁層を形成する工程であって、前記工程（ｃ）は、フォトリソグラフィプロセスを用いて前記層間絶層にコンタクトホールを形成する工程とともに実行される。
【００１６】
ある好ましい実施形態において、前記複数の親水性部の内の前記複数の第２親水性部以外は、実質的に前記複数の第１親水性部と同じパターンで配置されている。
【００１７】
前記工程（ｄ）は、前記層間絶縁層上に、導電性材料の溶液を付与する工程を包含する。
【００１８】
本発明によるマトリクス基板は、上記のいずれかの方法によって製造されたことを特徴とする。
【００１９】
本発明によるある局面のマトリクス基板は、基板と、基板上に形成された複数の画素電極と、前記複数の画素電極に信号を供給するための複数の配線を含む回路要素と、前記複数の配線のそれぞれの延設部に設けられた複数の端子部とを備える表示装置用マトリクス基板であって、前記回路要素を覆う層間絶縁層と前記層間絶縁層上に形成された撥水性層とを更に有し、前記撥水性層は複数の開口部を有し、前記複数の画素電極および前記複数の端子部は前記複数の開口部内に形成されており、且つ、前記複数の開口部の内の任意の隣接する開口部の間に位置する前記撥水性層の幅は３０μｍ以下であることを特徴とする。
【００２０】
本発明の表示装置は、上記のいずれかのマトリクス基板を備えることを特徴とする。
【００２１】
【発明の実施の形態】
本発明は、上述した端子部の間におけるリークや短絡の発生が、隣接する端子部間の距離が４０μｍ以上に設定されていることに起因し、隣接する親水性領域の間に形成された撥水性領域の幅が３０μｍを超えると、下地膜上に付与される親水性溶液が撥水性領域上にも残存するという実験にから得られた知見に基づいている。
【００２２】
本発明のマトリクス基板の製造方法は、基板と、基板上に形成された複数の画素電極と、複数の画素電極に信号を供給するための複数の配線を含む回路要素と、複数の配線のそれぞれの延設部に設けられた複数の端子部とを備える表示装置用マトリクス基板の製造方法である。表示装置は、例えば、アクティブマトリクス型液晶表示装置や有機ＥＬ表示装置である。回路要素は、典型的には、ＴＦＴなどのスイッチング素子や、スイッチング素子に接続された配線（ゲート線やソース線）を含む。また、画素電極は、典型的には、透過型および透過・反射両用型液晶表示装置における透明電極であるが、これに限られず、端子部の最上層と同時に形成される電極であれば本発明が適用され得る。
【００２３】
本発明の製造方法は、（ａ）基板上に回路要素を形成する工程と、（ｂ）回路要素を覆う層間絶縁層を形成する工程と、（ｃ）層間絶縁層上に、親水性領域と撥水性領域とを所定のパターンで形成する工程と、（ｄ）層間絶縁層上に、親水性を有する導電性材料を用いて、親水性領域に選択的に導電層を形成する工程とを包含する。ここで、工程（ｃ）において、親水性領域が、それぞれが周囲を撥水性領域で囲まれた複数の親水性部を有し、複数の親水性部は、それぞれが複数の画素電極のそれぞれに対応して設けられた複数の第１親水性部と、それぞれが複数の端子部に対応して設けられた複数の第２親水性部と、それぞれが複数の端子部のうち互いの任意の隣接する端子部の間に設けられた複数の第３親水性部とを含み、複数の親水性部の任意の隣接する親水性部の間に位置する撥水性領域の幅が３０μｍ以下である撥水性領域を形成する。
【００２４】
すなわち、従来は、導電層を形成したい領域だけを親水性部（第１および第２親水性部）としていたために、端子部間に幅が４０μｍ以上の撥水性領域が形成され、その結果、この幅の広い撥水性領域に導電層が形成されてしまい、リークやリークや短絡の問題が生じていたのに対し、本発明の製造方法においては、端子部の間にも、撥水性領域で周囲を囲まれた親水性部（第３親水性部）を形成し、且つ、撥水性領域の幅を３０μｍ以下に設定しているので、撥水性領域上に導電層が形成されることがない。
【００２５】
なお、撥水性領域および親水性領域は、親水性を有する導電性材料に対する接触角によって特徴付けられる。例えば、撥水性領域に対する接触角が３０°以上で、親水性領域に対する接触角が２０°以下となるように、導電性材料の溶液および下地膜（層間絶層）上の表面状態を制御すればよい。
【００２６】
例えば、親水性を有する材料を用いて形成された層間絶縁層表面上に撥水性を有する材料を用いて撥水性層を形成し、この撥水性層をパターンニングし、層間絶縁膜の表面を部分的に露出させることによって複数の親水性部を形成してもよい。
【００２７】
または、親水性を有する層間絶縁層の表面の一部に選択的に撥水性を付与することによって、撥水性領域に包囲された複数の親水性部を形成してもよい。導電性材料は、溶液（液状）の形態で用いられるので、親水性部の周りの撥水性領域の方が凸状になっていることが好ましい。従って、撥水性領域となる部分が凸状の断面形状を有する表面プロファイルの層間絶縁層を形成し、この凸状の部分に選択的に撥水性を付与すると、撥水性を有する凸状部がリブとして機能し、導電性材料を含む溶液が親水性部内に安定に保持できる。なお、上述のように、層間絶縁層上に撥水性層を形成した場合は、導電性材料を含む溶液は、撥水性層の開口部内に安定に保持されるので、層間絶縁層に凸状部を形成する必要はない。
【００２８】
親水性を有する導電性材料を用いて形成する導電性層と、層間絶縁層（下地膜）に基板上に形成された回路要素（ＴＦＴの電極や配線など）とを電気的に接続するために、層間絶縁層にコンタクトホールを形成する必要がある場合、感光性を有する材料（典型的にはポジ型）を用いて層間絶縁層を形成すること、製造プロセスを簡略化できるので好ましい。また、感光性を有する材料からなら層間絶縁層上に形成された撥水性層をパターニングするときに、撥水性層には感光性を有しない材料を用いて、層間絶縁層の感光性を利用することができる。すなわち、撥水性層の除去する部分（開口部となる部分）の下部に位置する層間絶縁層の一部を選択的に除去する過程で、その上に形成された撥水性層を選択的に除去することができる。勿論、コンタクトホールとなる部分以外では、撥水性層の開口部内に層間絶縁層が存在する必要があるので、層間絶縁層はその表面付近だけが除去されればよい。
【００２９】
例えばポジ型感光性樹脂を用いて層間絶縁層を形成した場合、撥水性層を残す部分を非露光とし、撥水性層を除去し層間絶縁層の表面を露出させる部分は中間露光とし、コンタクトホールを形成する部分を完全露光とすることによって、１回のフォトリソグラフィープロセスで、コンタクトホールを形成するとともに、所定のパターンで配置された親水性領域と撥水性領域とを形成することができる。
【００３０】
端子部（第２親水性部）の間に形成する親水性部（第３親水性部）は、画素電極に対応して設けられる親水性部（第１親水性部）と同じパターンで配置すれば、フォトマスクの設計を簡単に出来る利点がある。また、端子部の間に限られず、端子部以外の全ての領域について、第１親水性部と同じパターンで親水性部を形成する構成を採用すると、フォトマスクのパターンを更に単純化することが出来る。
【００３１】
以下、本発明の実施形態による表示装置用マトリクス基板の構成および製造方法を説明するが、本発明はこれに限定されるものでない。以下では、スイッチング素子としてＴＦＴを備えたアクティブマトリクス型液晶表示装置用のマトリクス基板を例示するが、有機ＥＬ表示装置や電気泳動表示装置など、画素を電気的にアドレスするための多数の電極を備えた表示装置用のマトリクス基板に広く適用できる。
【００３２】
図１は、アクティブマトリクス型液晶表示装置用のＴＦＴを備えたマトリクス基板の模式的な平面図を示す。図１では、１つの画素に対応する領域を誇張して図示している。
【００３３】
マトリクス基板は、表示装置の各画素に対応する画素電極（画素部）と、画素電極に表示信号を供給するためのソース線（「表示信号線」と呼ばれることもある。）と、画素電極に表示信号を供給するタイミングを制御するＴＦＴ（ＴＦＴ部）と、ＴＦＴのオン／オフ動作を制御する走査信号をＴＦＴのゲートに供給するためのゲート線（「走査信号線」と呼ばれることもある。）とを基板（典型的にはガラス基板）上に有している。複数の画素部から構成されるマトリクス基板の領域を表示領域と呼ぶことにする。マトリクス基板は、更に、ゲート線およびソース線にそれぞれ対応する信号を供給するための駆動回路等と接続するための端子部を有している。この端子部は、それぞれの配線（ゲート線およびソース線）の延設部として、表示領域外の基板の周辺部に設けられている。端子部が形成される基板上の領域を端子領域と言うこともある。なお、図１においては、ソース線に対応する端子部だけを示しているが、ゲート線に対応する端子部も設けられている。
【００３４】
以下、図２から図７に示す断面図は、図１におけるＡ−Ａ’線に沿った断面図およびＢ−Ｂ’線に沿った断面図である。ただし、Ａ−Ａ’線に沿った断面図は、ゲート線とソース線との交差部（以下、「Ｇ−Ｓ交差部」という。）、ＴＦＴ部、画素部および端子部を一括して模式的に示している。また、図１１および図１２に示す比較例のマトリクス基板の断面図も同様である。
【００３５】
図２（ａ）〜（ｃ）は、図１のＡ−Ａ’線に沿った断面図に対応し、ゲート線、ＴＦＴのゲート電極およびゲート線の端子部の製造工程を示している。
【００３６】
まず、図２（ａ）に示すように、基板（例えばガラス基板）１上に、ゲート用導電層２を堆積する。ゲート用導電層２は、例えば、クロム、アルミニウム、タンタル等の金属層であり、スパッタリング法等で形成される。
【００３７】
次に、図２（ｂ）に示すように、ゲート用導電層２上に所定のパターンのレジスト層３を形成する。この工程は公知のフォトリソグラフィプロセスで実行される。
【００３８】
この後、図２（ｃ）に示すように、レジスト層３をエッチングレジストとして、ゲート用導電層２をエッチングすることによって、所望のパターニングし、ゲート線、ゲート線と一体に形成されたゲート電極と端子部が形成される。
【００３９】
次に、図３（ａ）に示すように、ゲート絶縁膜４、第１半導体層５および第２半導体層６を３層連続して積層成膜する。この後、さらに、ソース・ドレイン用導電層７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜する。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成する。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたｎ^＋−Ｓｉ膜で形成する。ソース・ドレイン用導電層７は、クロム、アルミニウム、タンタル等の金属で形成する。
【００４０】
次に、図３（ｂ）に示すように、全体にレジストを塗布した後、スリットマスク等を用いて露光量分布を調整し、所定のパターンを有し、且つ、厚さが位置によって異なるレジス層８を形成する。この工程は、図９を参照しながら後に詳述する。
【００４１】
レジスト層８は、図３（ｂ）に示したように、画素部および端子部には形成しないで、ＴＦＴのチャネル部５ａに相当する部分は薄肉部８ａとして形成し、その他の部分は厚く形成する。すなわち、薄肉部８ａ以外のレジスト層の厚さは第１の厚さ以上であり、薄肉部８ａは第１の厚さより薄い第２の厚さとして形成する。
【００４２】
次に、図３（ｃ）に示すように、レジスト層８に覆われていない部分のゲート絶縁膜４、第１半導体層５および第２半導体層６の３つの層と、ソース・ドレイン用導電層７とを全てエッチングで除去する。
【００４３】
このあと、図４（ａ）に示すように、図３（ｃ）に示す残存しているレジスト層８の全体の厚さアッシング等によって減少させ、薄肉部８ａに対応するチャネル部５ａの位置でソース・ドレイン用導電層７の表面を露出させる。
【００４４】
次に、残存するレジスト層８をマスクとして利用したエッチングによって、図４（ｂ）に示すように、ソース・ドレイン用導電層７をソース電極とドレイン電極とに分離するとともに、チャネル部５ａの第１半導体層５を所望の厚さまでエッチングを行う。チャネル部５ａでは、第１半導体層５の厚さが調整され、第２半導体層６およびソース・ドレイン用導電層７は除去される。この後、レジスト層８を除去すると、図４（ｃ）に示す状態になる。
【００４５】
次に、図５（ａ）に示すように、得られた基板のほぼ全面にパッシベーション膜９を形成する。パッシベーション膜９は、例えば窒化シリコンによる保護膜であり、例えば、ＣＶＤ法やスパッタリング法等によって形成される。
【００４６】
この後、パッシベーション膜９の上に感光性樹脂（例えばアクリル系）を塗布し、図５（ｂ）に示すように、表面が平坦化された感光性樹脂膜１０が得られる。この感光性樹脂膜は、基板上に形成されたＴＦＴの電極や配線（ゲート線やソース線）などの回路要素と画素電極とを電気的に絶縁する層間絶縁層として機能する。感光性樹脂膜１０は、必要に応じて、８０℃〜１００℃の温度でプリベークされる。このとき、感光性樹脂膜１０の表面が親水性となるように材料を選択する。あるいは、感光性樹脂膜１０の表面を親水性に改質してもよいが、親水性を有する樹脂を用いて感光性樹脂膜１０を形成する方がプロセスを簡略化することができる。
【００４７】
次に、図５（ｃ）に示すように、感光性樹脂膜１０上に撥水性層を形成するための撥水性樹脂膜１１を形成する。撥水性樹脂膜１１は例えば透明なフッ素系樹脂で形成される。撥水性樹脂膜１１も、必要に応じて、例えば８０℃〜１００℃でプリベークされる。
【００４８】
次に、フォトリソグラフィプロセスによって、感光性樹脂膜１０にコンタクトホールを形成するとともに、撥水性樹脂膜１１をパターニングして、開口部を有する撥水性層１１（撥水性樹脂膜と同じ参照符号で示す。）を形成する。
【００４９】
ここでは、撥水性樹脂膜１１はパターニング用の光を透過する材料で形成されており、感光性樹脂膜１０を多段階の露光量で感光させる。多段階の露光量で露光するために、ここでは、透過率が３つの領域で互いに異なるフォトマスク（例えばスリットマスク）を用いて、照射強度を３つの領域で異ならせ、照射時間は各領域で同じにする。なお、フッ素系樹脂を用いると、９０％以上の透過率を有する撥水性樹脂膜１１を得ることができる。
【００５０】
感光性樹脂膜１０をポジ型の材料で形成した場合、図６（ａ）に示すように、露光用の光（典型的には紫外線）の透過率がほぼゼロ（照射強度Ｉａ）の領域と、透過率が最高値（照射強度Ｉｃ）の領域と、透過率が中間程度（照射強度Ｉｂ）の領域とを形成するようなフォトマスクを用いて、感光性樹脂膜１０を露光する。なお、透過率が中間程度とは、透過率が５０％に近いことを意味するのではなく、透過率が最高透過率（ほぼ１００％）と０％との間にあることを意味する。
【００５１】
ポジ型感光性樹脂からなる感光性樹脂膜１０の照射強度Ｉｃで露光された領域（完全露光領域）は、感光性樹脂膜１０の底面まで露光され、現像することによって、感光性樹脂膜１０を貫くホール（コンタクトホール１０ｃとなる）が形成される。照射強度Ｉｂで露光された領域（中間露光領域）は、感光性樹脂膜１０の表面近傍の一部だけが露光されており、現像することによって、表面近傍だけが部分的に除去される（図では簡単のために撥水性樹脂層１１だけが除去されたように示している。）。完全露光領域および中間露光領域に形成されている撥水性樹脂膜１１は、現像工程において、それぞれの領域の感光性樹脂膜１０が除去される際に、同時に除去される（いわゆる、「リフトオフ」される。）。未露光領域（照射強度Ｉａの領域）では、感光性樹脂層１０が除去されないので、その上の撥水性樹脂膜１１が残存する。
【００５２】
撥水性樹脂膜１１は、感光性樹脂膜１０を露光するために光に対する透過率が十分に高いこと（好ましくは９０％以上）および現像工程において確実にリフトオフされることを考慮すると、その厚さは、２μｍ以下であることが好ましく、１μｍ以下であることがさらに好ましい。
【００５３】
次に、感光性樹脂膜１０をエッチングレジストとして用いて、画素電極用のコンタクトホール１０ｂの位置でパッシベーション膜９が、端子部用のコンタクトホール１０ｃの位置では、パッシベーション膜９とゲート絶縁膜４とをエッチングする。その結果、図６（ａ）に示すように、コンタクトホール１０ｂ内にソース・ドレイン電極７が露出され、端子部用コンタクトホール１０ｃ内ではゲート電極用導電層（ゲート配線の延設部）２が露出される。
【００５４】
このようにして、感光樹脂膜１０にコンタクトホール１０ｂおよび１０ｃが形成されるとともに、感光性樹脂膜１０上に親水性領域と撥水性領域とが所定のパターンに従って形成される。
【００５５】
ここで、図６（ｂ）および図８を参照しながら、本実施形態によるマトリクス基板の端子領域における親水性領域および撥水性領域のパターンを説明する。
【００５６】
図８に模式的に示したように、本実施形態のマトリクス基板においては、隣り合う端子部（１０ｃ）間の距離は例えば６０μｍ程度であるが、この端子部間には、撥水性層１１の開口部１１ａ内に親水性の層間絶縁層１０の表面が露出した領域（すなわち、親水性領域）と、撥水性層１１が形成された領域１１ｂ（すなわち、撥水性領域）とが形成されている。また、撥水性層１１の開口部１１ａは隣接する端子部の間に複数設けられており、複数の親水性部（第３親水性部）を形成している。隣接する第３親水性部の間に位置する撥水性領域１１ｂの幅は３０μｍ以下に設定されている。ここでは、図８に模式的に示したように、例えば、約１０μｍに設定する。
【００５７】
このように親水性領域と撥水性領域とが配置された基板上に、親水性の塗布型透明導電材料をスピンコート法などで塗布すると、図７（ａ）および（ｂ）に模式的に示すように、画素部および端子部のいずれにおいても、撥水性層１１の開口部１１ｂに対応する親水性領域（コンタクトホール部１０ｂおよび１０ｃを含む）にだけ導電層１２が形成され、撥水性層１１上には導電層が形成されない。従って、端子部１０ｃの間でリークや短絡が生じることが防止される。
【００５８】
親水性の塗布型透明導電材料としては、例えば、蟻酸インジウムと有機酸錫化合物をＮ，Ｎ−ジメチルホルムアミド（ＤＭＦ）に溶解させた溶液を用いることができる。この溶液の粘度は、１ｃｐで、親水性領域（層間絶縁膜：アクリル系感光性樹脂膜）に対する接触角は約１０°で、撥水性領域（フッ素系樹脂膜）に対する接触角は約３０°である。親水性の塗布型透明導電材料は、上記の例に限定されることはなく、特開平１１−２２７７４０号公報等に開示されたＩＴＯ粉末を溶剤に分散または溶解した溶液や、特開２００１−２９５４号公報等に開示された蟻酸インジウムと有機酸錫化合物を溶剤に溶解させた溶液等を用いることができる。
【００５９】
必要に応じて、塗布型透明導電材料をアニールし、導電層１２を形成する。この後、必要に応じて撥水性層１１を除去してもよい。撥水性層１２の除去は例えばアッシングによって行うことができる。
【００６０】
なお、本実施形態では、図８に示したように、端子部間だけ無く、端子領域のほぼ全面に亘って、画素電極１０に対応する親水性部（第１親水性部）と実質的に同じパターンで親水性部を形成しているが、これに限られず、撥水性領域上に導電層が形成されないように、親水性部の大きさや配置を適宜設定すればよい。
【００６１】
これに対し、図１１および図１２に示す比較例のマトリクス基板では、画素電極１０および端子部を除く領域の全面に亘って撥水性領域（撥水性層１１）を形成しているので、図１１（ａ）および図１２に示すように、端子領域では幅が６０μｍ以上の撥水性領域が存在している。そのため、図１１（ｂ）に示すように画素部では撥水性領域上に導電層１２が形成されることが無いのに対し、端子領域においては、図１１（ｃ）に示すように、端子部間の撥水性領域上に導電層１２が形成されてしまう。これは以下の理由によると考えられる。すなわち、端子領域では、撥水性領域の面積が親水性領域の面積よりもあまりにも大きいために、撥水性領域によって弾かれた導電性材料（溶液）を親水性領域で保持することができず、撥水性領域上にも導電性材料が残存するためと考えられる。
【００６２】
尚、本実施形態では感光性樹脂膜から形成された層間絶縁層１０上に撥水性層１１を形成したので、撥水性層１１はリブとして作用する。層間絶縁層１０上に撥水性層１１を形成しないで、層間絶縁層１１の表面を選択的に撥水性に改質する場合には、層間絶縁層１０のその領域を予め凸状にしておくことによって、リブとして機能させることができる。
【００６３】
上記の例では、撥水性層を感光性を有しない樹脂膜を用いて形成したが、撥水性と感光性とを有する樹脂層を用いて形成することもできる。例えば、図１０に示しマトリクス基板を形成することもできる。
【００６４】
感光性を有する撥水性樹脂膜を形成したあと、上記に実施形態で説明したのと同様に多段階で露光し、画素電極（導電層）に対応する領域に凹部１１ａと、画素電極用コンタクトホールに対応する開口部１１ｂおよび端子部用コンタクトホール１１ｃに対応する開口部１１ｃを形成する。このような構成では、凹部１１ａの周囲の撥水性層１１がリブとして機能する。
【００６５】
上記の実施形態の多段階露光の工程に用いられるフォトマスクの１５の構成を図９を参照しながら説明する。
【００６６】
フォトマスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように、光の透過量が０％を目標に形成する部分とを備える。フォトマスク１５は、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを有する。メッシュ部１５Ｃは、例えば、間隔が使用する光の分解能よりも小さいメッシュパターンやスリットパターンで形成する。マスク１５の透過光量の変化によって、たとえばポジ型のレジストを使用すると、透過部１５Ａに対応する部分ではレジスト厚さが零で、遮光部１５Ｂに対応する部分でレジスト厚さが最大となり、メッシュ部１５Ｃに対応する部分では透過光量が多くなるとレジスト厚が減少するようなレジストパターン１６が得られる。ネガ型のレジストを使用することもでき、その場合は透過光量が多くなるとレジスト厚が増加する。
【００６７】
なお、上記の実施形態では、層間絶縁層１０を親水性樹脂を用いて形成し、その上に選択的に撥水性層（撥水性領域）１１を形成したが、これとは逆に、撥水性を有する材料を用いて層間絶縁層１０を形成し、その上に選択的に親水性を有する層（領域）を形成しても良い。ただし、基板との接着性などを考慮すると層間絶縁層は親水性樹脂で形成する方が好ましい。
【００６８】
【発明の効果】
本発明によると、簡便な製造プロセスで、端子部間にリークや短絡が発生しない表示装置用のマトリクス基板の製造方法が提供される。
【００６９】
本発明によるマトリクス基板の製造方法は、液晶表示装置や有機ＥＬ表示装置などに広く適用され、製造コストの低減および／またはスループットの向上をもたらすことができる。
【図面の簡単な説明】
【図１】本発明による実施形態のアクティブマトリクス基板を模式的に示す平面図である。
【図２】（ａ）〜（ｃ）は、本発明による実施形態のアクティブマトリクス基板の一部の製造工程を説明するための模式的な断面図である。
【図３】（ａ）〜（ｃ）は、本発明による実施形態のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図４】（ａ）〜（ｃ）は、本発明による実施形態のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図５】（ａ）〜（ｃ）は、本発明による実施形態のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図６】（ａ）および（ｂ）は、本発明による実施形態のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図７】（ａ）および（ｂ）は、本発明による実施形態のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図８】本発明による実施形態のアクティブマトリクス基板の製造工程を説明するための模式的な平面図である。
【図９】本発明による実施形態で用られる多段階露光（ハーフトーン露光）用のフォトマスクの構成を説明するための模式図である。
【図１０】本発明による他の実施形態のアクティブマトリクスの製造工程を説明するための模式的な断面図である。
【図１１】（ａ）〜（ｃ）は、比較例のアクティブマトリクス基板の他の製造工程を説明するための模式的な断面図である。
【図１２】比較例のアクティブマトリクス基板の模式的な平面図である。
【符号の説明】
１ ガラス基板
２ ゲート電極膜
３、８、１６ レジスト層
４ ゲート絶縁膜
５ 第１半導体層
５ａ チャネル層
６ 第２半導体層
７ ソース・ドレイン電極膜
８ａ 肉薄部
９ パッシベーション膜
１０ａ、１０ｂ 凹所
１０ｂ コンタクトホール
１１ 撥水性フッ素系樹脂
１１ｂ コンタクトホール位置
１２ 導電層（塗布型透明導電膜）
１４ マトリクス基板
１５ フォトマスク
１５Ａ 透過部
１５Ｂ 遮光部
１５Ｃ メッシュ部

Claims (10)

1. 基板と、基板上に形成された複数の画素電極と、前記複数の画素電極に信号を供給するための複数の配線を含む回路要素と、前記複数の配線のそれぞれの延設部に設けられた複数の端子部とを備える表示装置用マトリクス基板の製造方法であって、
   （ａ）基板上に前記回路要素を形成する工程と、
   （ｂ）前記回路要素を覆う層間絶縁層を形成する工程と、
   （ｃ）前記層間絶縁層上に、親水性領域と撥水性領域とを所定のパターンで形成する工程であって、前記親水性領域はそれぞれが周囲を撥水性領域で囲まれた複数の親水性部を有し、前記複数の親水性部は、それぞれが前記複数の画素電極のそれぞれに対応して設けられた複数の第１親水性部と、それぞれが前記複数の端子部に対応して設けられた複数の第２親水性部と、それぞれが前記複数の端子部のうち互いの任意の隣接する端子部の間に設けられた複数の第３親水性部とを含み、前記複数の親水性部の任意の隣接する親水性部の間に位置する前記撥水性領域の幅は３０μｍ以下である撥水性領域を形成する工程と、
   （ｄ）前記層間絶縁層上に、親水性を有する導電性材料を用いて、前記親水性領域に選択的に導電層を形成する工程と、
   を包含する、マトリクス基板の製造方法。
2. 前記工程（ｂ）は、親水性を有する材料を用いて層間絶縁層を形成する工程であって、
   前記工程（ｃ）は、前記層間絶縁層の表面上に、撥水性を有する材料を用いて撥水性層を形成する工程と、
   前記撥水性層をパターンニングし、前記層間絶縁膜の表面を部分的に露出させることによって前記複数の親水性部を形成する工程と、
   を包含する、請求項１に記載のマトリクス基板の製造方法。
3. 前記工程（ｄ）の後で、前記撥水性層を除去する工程を更に包含する、請求項２に記載の基板の製造方法。
4. 前記工程（ｂ）は親水性を有する材料を用いて層間絶縁層を形成する工程であって、前記撥水性領域となる部分が凸状の断面形状を有する表面プロファイルの層間絶縁層を形成する工程を包含し、
   前記工程（ｃ）は、前記層間絶縁層の表面の前記凸状の部分に選択的に撥水性を付与する工程を包含する、
   請求項１から３のいずれかに記載のマトリクス基板の製造方法。
5. 前記工程（ｂ）は感光性を有する材料を用いて層間絶縁層を形成する工程であって、
   前記工程（ｃ）は、フォトリソグラフィプロセスを用いて前記層間絶層にコンタクトホールを形成する工程とともに実行される、請求項１から４のいずれかに記載のマトリクス基板の製造方法。
6. 前記複数の親水性部の内の前記複数の第２親水性部以外は、実質的に前記複数の第１親水性部と同じパターンで配置されている、請求項１から５のいずれかに記載にマトリクス基板の製造方法。
7. 前記工程（ｄ）は、前記層間絶縁層上に、導電性材料の溶液を付与する工程を包含する、請求項１から６のいずれかに記載のマトリクス基板の製造方法。
8. 請求項１から７のいずれかに記載の方法によって製造されたマトリクス基板。
9. 基板と、
   基板上に形成された複数の画素電極と、
   前記複数の画素電極に信号を供給するための複数の配線を含む回路要素と、
   前記複数の配線のそれぞれの延設部に設けられた複数の端子部と、
   を備える表示装置用マトリクス基板であって、
   前記回路要素を覆う層間絶縁層と前記層間絶縁層上に形成された撥水性層とを更に有し、
   前記撥水性層は複数の開口部を有し、前記複数の画素電極および前記複数の端子部は前記複数の開口部内に形成されており、且つ、前記複数の開口部の内の任意の隣接する開口部の間に位置する前記撥水性層の幅は３０μｍ以下である、マトリクス基板。
10. 請求項８または９に記載のマトリクス基板を備えた表示装置。

Images