JP2004158672A - 多層基板の製造方法 - Google Patents
多層基板の製造方法 Download PDFInfo
- Publication number
- JP2004158672A JP2004158672A JP2002323683A JP2002323683A JP2004158672A JP 2004158672 A JP2004158672 A JP 2004158672A JP 2002323683 A JP2002323683 A JP 2002323683A JP 2002323683 A JP2002323683 A JP 2002323683A JP 2004158672 A JP2004158672 A JP 2004158672A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- etching
- substrate
- layer
- resin substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 38
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011889 copper foil Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 15
- 239000011347 resin Substances 0.000 claims abstract description 15
- 229910000679 solder Inorganic materials 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims abstract description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000004840 adhesive resin Substances 0.000 claims abstract description 10
- 229920006223 adhesive resin Polymers 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 3
- 239000011521 glass Substances 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 150000001879 copper Chemical class 0.000 claims 1
- 238000003754 machining Methods 0.000 abstract description 2
- 239000011888 foil Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 abstract 1
- 239000011162 core material Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- -1 ammonium chloride copper Chemical compound 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】スルーホールの精度を高めることができると共に、製作が簡単で製作時間の短縮が図れ、また、各層間の接着力を高めることができる多層基板の製造方法を提供する。
【解決手段】以下の第７の工程により多層基板を製造する。
１．樹脂基板１の表面に銅２／ニッケル３／銅４の３層構造の金属箔を積層し、バンプ以外の領域にエッチングレジスト５を形成する。
２．エッチングを行う。
３．レジスト除去後にバンプ部に半田ヘッキ６を行う。
４．半田メッキ下層に位置する銅箔４をエッチングする。
５．樹脂基板の裏面に接着性樹脂膜７を形成する。
６．接着性樹脂および樹脂基板に下層のバンプが嵌合される孔をレーザ加工によって形成する。
７．各層を一括加熱プレス加工によって一体化する。
【選択図】 図１
【解決手段】以下の第７の工程により多層基板を製造する。
１．樹脂基板１の表面に銅２／ニッケル３／銅４の３層構造の金属箔を積層し、バンプ以外の領域にエッチングレジスト５を形成する。
２．エッチングを行う。
３．レジスト除去後にバンプ部に半田ヘッキ６を行う。
４．半田メッキ下層に位置する銅箔４をエッチングする。
５．樹脂基板の裏面に接着性樹脂膜７を形成する。
６．接着性樹脂および樹脂基板に下層のバンプが嵌合される孔をレーザ加工によって形成する。
７．各層を一括加熱プレス加工によって一体化する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はガラスエポキシ樹脂等のコア材の両面に、導電パターンを絶縁層を介在させて複数層形成し、前記コア材を挟んだ各面の所望の導電パターンを絶縁層に形成したスルーホールで接続し多層基板の製造方法に関する。
【０００２】
【従来の技術】
従来におけるビルドアップ法によって製作される積層基板としては、コア材の片面あにいは両面にエキシマレーザ等によって溶解する絶縁層を形成し、その後、該絶縁層にマキシマレーザを照射することによってスルーホールを形成し、次いで、メッキを行って前記絶縁層の上に導電パターンを形成すると共に、前記スルーホールの内周面にもメッキを施して所望の上部導電パターンと下部導電パターンとを接続するものであった。
【０００３】
【特許文献】特開２００１−３５８４６４
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来におけるビルドアップ法によって形成された多層基板にあっては、マキシマレーザの照射径によりスルーホールの孔径が決定されるために、小さなスルーホールを形成することは困難であり、また、スルーホールを希望する部分に正確に製作するためには、位置決めのために時間が掛かるといった問題があった。
【０００５】
本発明は前記した問題点を解決せんとするもので、その目的とするところは、スルーホールの精度を高めることができると共に、製作が簡単で製作時間の短縮が図れ、また、各層間の接着力を高めることができる多層基板の製造方法を提供せんとするにある。
【０００６】
【課題を解決するための手段】
本発明の積層基板の製造方法は前記した目的を達成せんとするもので、その手段は、ガラスエポキシ等の樹脂基板の表面に銅箔、ニッケル箔および銅、ニッケル（半田と錫との合金でも可）銅の３層メタライズ構造の銅箔を積層すると共にバンプおよび下層のバンプとの接続部分を残してエッチングレジストを形成する第１の工程と、前記エッチングレジストを施した部分を除いてエッチングを行う第２の工程と、前記エッチングレジストを除去した後にバンプとなる部分に半田メッキを行う第３の工程と、該半田メッキの下層部分に位置する前記３層メタライズ構造の銅箔をエッチングする第４の工程と、前記樹脂基板の裏面にプリプレブ等の接着性樹脂膜を形成する第５の工程と、該接着性樹脂および前記樹脂基板に下層のバンプが嵌合される孔をレーザ加工によって形成する第６の工程と、前記第１の工程から第６の工程によって製作した各層を一括加熱プレス加工によって一体化する第７の工程からなるものである。
【０００７】
【発明の実施の形態】
以下、本発明に係る多層基板の製造方法を図面と共に説明する。
図１（ａ）〜（ｅ）は第１基板層Ａを製作する工程を示し、（ａ）は第１工程であるガラスエポキシ等による樹脂基板１、該樹脂基板１の表面に形成した銅箔２、該銅箔２の表面に形成したニッケル箔３、銅（５０μ）、ニッケルまたは半田と錫の合金（３μ）、銅（１８μ）の３層メタライズ構造の銅箔４、前記樹脂基板１のみを溶融することのないエッチングレジスト５を積層したものであり、該エッチングレジスト５は図１（ｇ）に示す下層の第２層のバンプｂの位置までされている。
【０００８】
（ｂ）は第２の工程である塩銅エッチング液によってエッチングを行う工程を示し、このエッチング工程によって前記エッチングレジスト５の下部を残して露出している銅箔４、ニッケル箔３および銅箔２が除去される。
【０００９】
（ｃ）は第３の工程を示し、前記エッチング工程が終了した後のエッチングレジスト５を除去し、次いで、バンプａを形成する部分のみに半田メッキ６を施した工程を示している。
【００１０】
（ｄ）は第４の工程である塩化アンモニューム銅液によってエッチングを行う工程を示し、このエッチング工程によって前記半田メッキ６の下部を残して露出している銅箔４が除去される。
【００１１】
（ｅ）は第５の工程を示し、樹脂基板１の裏面にプリプレグ等の接着性樹脂膜７を形成する工程である。（ｆ）は第６の工程を示し、前記接着性樹脂膜７側からレーザ光を照射して前記バンプｂが嵌合される孔ａ１ を形成する工程である。
【００１２】
（ｆ）は前記した第１の工程から第５の工程を経て製作したと同様な工程によって第２基板層Ｂおよび第３基板層Ｃを製作する。この時、第２基板層Ｂの孔ｂ１ に第３基板層Ｃのバンプｃが嵌合するように製作する。また、前記第１基板層Ａのバンプａが嵌合される孔ｄ１ を有するガラスエポキシ樹脂等の樹脂基板８の裏面側にプリプレグ等の接着性樹脂膜９を形成し、かつ、上面に銅箔１０を形成した第４基板層Ｄを形成し、さらに、第３基板層Ｃの孔ｃ１ と嵌合されるバンプｅを有する銅板１１からなる第５基板層Ｅを形成する。なお、前記バンプｅの上面には半田メッキ１２が形成されている。
【００１３】
このように啓作した第１基板層Ａ〜第５基板層Ｅを図２（ｇ）のように配列積層すると共に加熱プレスすることにより、各基板層間は接着性樹脂膜によって一体化されると共に各バンプは半田メッキが溶解して上面の銅箔に電気的に接続される（図２（ｆ）参照）。
【００１４】
そして、第４基板層Ｄと第５基板層Ｅの銅箔１０，１１をエッチング処理によってバンプａとバンプｅとが表面に露出するパターンｄ，ｅ１ となり、残された銅箔１０と１１とはバンプａ〜ｅを介して電気的に接続されることとなる。
【００１５】
【発明の効果】
本発明は前記したように、下層のバンプと接続される導電パターンと上層の導電パターンに接続されるバンプを形成した各基板層を重ねた状態で加熱プレスことにより積層基板を製造することができるので、スルーホールの精度を高めることができると共に、製作が簡単で製作時間の短縮が図れ、また、各層間の接着力を高めることができる等の効果を有するものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の積層基板の製造方法に係る実施の形態を示す製造工程の説明図である。
【図２】（ｇ）〜（ｉ）は同上の製造工程に続く工程である。
【符号の説明】
１ 樹脂基板
２ 銅箔
３ ニッケル箔
４ 銅箔
５ エッチングレジスト
６ 半田メッキ
７ 接着性樹脂膜
【発明の属する技術分野】
本発明はガラスエポキシ樹脂等のコア材の両面に、導電パターンを絶縁層を介在させて複数層形成し、前記コア材を挟んだ各面の所望の導電パターンを絶縁層に形成したスルーホールで接続し多層基板の製造方法に関する。
【０００２】
【従来の技術】
従来におけるビルドアップ法によって製作される積層基板としては、コア材の片面あにいは両面にエキシマレーザ等によって溶解する絶縁層を形成し、その後、該絶縁層にマキシマレーザを照射することによってスルーホールを形成し、次いで、メッキを行って前記絶縁層の上に導電パターンを形成すると共に、前記スルーホールの内周面にもメッキを施して所望の上部導電パターンと下部導電パターンとを接続するものであった。
【０００３】
【特許文献】特開２００１−３５８４６４
【０００４】
【発明が解決しようとする課題】
ところで、前記した従来におけるビルドアップ法によって形成された多層基板にあっては、マキシマレーザの照射径によりスルーホールの孔径が決定されるために、小さなスルーホールを形成することは困難であり、また、スルーホールを希望する部分に正確に製作するためには、位置決めのために時間が掛かるといった問題があった。
【０００５】
本発明は前記した問題点を解決せんとするもので、その目的とするところは、スルーホールの精度を高めることができると共に、製作が簡単で製作時間の短縮が図れ、また、各層間の接着力を高めることができる多層基板の製造方法を提供せんとするにある。
【０００６】
【課題を解決するための手段】
本発明の積層基板の製造方法は前記した目的を達成せんとするもので、その手段は、ガラスエポキシ等の樹脂基板の表面に銅箔、ニッケル箔および銅、ニッケル（半田と錫との合金でも可）銅の３層メタライズ構造の銅箔を積層すると共にバンプおよび下層のバンプとの接続部分を残してエッチングレジストを形成する第１の工程と、前記エッチングレジストを施した部分を除いてエッチングを行う第２の工程と、前記エッチングレジストを除去した後にバンプとなる部分に半田メッキを行う第３の工程と、該半田メッキの下層部分に位置する前記３層メタライズ構造の銅箔をエッチングする第４の工程と、前記樹脂基板の裏面にプリプレブ等の接着性樹脂膜を形成する第５の工程と、該接着性樹脂および前記樹脂基板に下層のバンプが嵌合される孔をレーザ加工によって形成する第６の工程と、前記第１の工程から第６の工程によって製作した各層を一括加熱プレス加工によって一体化する第７の工程からなるものである。
【０００７】
【発明の実施の形態】
以下、本発明に係る多層基板の製造方法を図面と共に説明する。
図１（ａ）〜（ｅ）は第１基板層Ａを製作する工程を示し、（ａ）は第１工程であるガラスエポキシ等による樹脂基板１、該樹脂基板１の表面に形成した銅箔２、該銅箔２の表面に形成したニッケル箔３、銅（５０μ）、ニッケルまたは半田と錫の合金（３μ）、銅（１８μ）の３層メタライズ構造の銅箔４、前記樹脂基板１のみを溶融することのないエッチングレジスト５を積層したものであり、該エッチングレジスト５は図１（ｇ）に示す下層の第２層のバンプｂの位置までされている。
【０００８】
（ｂ）は第２の工程である塩銅エッチング液によってエッチングを行う工程を示し、このエッチング工程によって前記エッチングレジスト５の下部を残して露出している銅箔４、ニッケル箔３および銅箔２が除去される。
【０００９】
（ｃ）は第３の工程を示し、前記エッチング工程が終了した後のエッチングレジスト５を除去し、次いで、バンプａを形成する部分のみに半田メッキ６を施した工程を示している。
【００１０】
（ｄ）は第４の工程である塩化アンモニューム銅液によってエッチングを行う工程を示し、このエッチング工程によって前記半田メッキ６の下部を残して露出している銅箔４が除去される。
【００１１】
（ｅ）は第５の工程を示し、樹脂基板１の裏面にプリプレグ等の接着性樹脂膜７を形成する工程である。（ｆ）は第６の工程を示し、前記接着性樹脂膜７側からレーザ光を照射して前記バンプｂが嵌合される孔ａ１ を形成する工程である。
【００１２】
（ｆ）は前記した第１の工程から第５の工程を経て製作したと同様な工程によって第２基板層Ｂおよび第３基板層Ｃを製作する。この時、第２基板層Ｂの孔ｂ１ に第３基板層Ｃのバンプｃが嵌合するように製作する。また、前記第１基板層Ａのバンプａが嵌合される孔ｄ１ を有するガラスエポキシ樹脂等の樹脂基板８の裏面側にプリプレグ等の接着性樹脂膜９を形成し、かつ、上面に銅箔１０を形成した第４基板層Ｄを形成し、さらに、第３基板層Ｃの孔ｃ１ と嵌合されるバンプｅを有する銅板１１からなる第５基板層Ｅを形成する。なお、前記バンプｅの上面には半田メッキ１２が形成されている。
【００１３】
このように啓作した第１基板層Ａ〜第５基板層Ｅを図２（ｇ）のように配列積層すると共に加熱プレスすることにより、各基板層間は接着性樹脂膜によって一体化されると共に各バンプは半田メッキが溶解して上面の銅箔に電気的に接続される（図２（ｆ）参照）。
【００１４】
そして、第４基板層Ｄと第５基板層Ｅの銅箔１０，１１をエッチング処理によってバンプａとバンプｅとが表面に露出するパターンｄ，ｅ１ となり、残された銅箔１０と１１とはバンプａ〜ｅを介して電気的に接続されることとなる。
【００１５】
【発明の効果】
本発明は前記したように、下層のバンプと接続される導電パターンと上層の導電パターンに接続されるバンプを形成した各基板層を重ねた状態で加熱プレスことにより積層基板を製造することができるので、スルーホールの精度を高めることができると共に、製作が簡単で製作時間の短縮が図れ、また、各層間の接着力を高めることができる等の効果を有するものである。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の積層基板の製造方法に係る実施の形態を示す製造工程の説明図である。
【図２】（ｇ）〜（ｉ）は同上の製造工程に続く工程である。
【符号の説明】
１ 樹脂基板
２ 銅箔
３ ニッケル箔
４ 銅箔
５ エッチングレジスト
６ 半田メッキ
７ 接着性樹脂膜
Claims (1)
- ガラスエポキシ等の樹脂基板の表面に銅箔、ニッケル箔および銅、ニッケル（半田と錫との合金でも可）銅の３層メタライズ構造の銅箔を積層すると共にバンプおよび下層のバンプとの接続部分を残してエッチングレジストを形成する第１の工程と、前記エッチングレジストを施した部分を除いてエッチングを行う第２の工程と、前記エッチングレジストを除去した後にバンプとなる部分に半田メッキを行う第３の工程と、該半田メッキの下層部分に位置する前記３層メタライズ構造の銅箔をエッチングする第４の工程と、前記樹脂基板の裏面にプリプレブ等の接着性樹脂膜を形成する第５の工程と、該接着性樹脂および前記樹脂基板に下層のバンプが嵌合される孔をレーザ加工によって形成する第６の工程と、前記第１の工程から第６の工程によって製作した各層を一括加熱プレス加工によって一体化する第７の工程からなる多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323683A JP2004158672A (ja) | 2002-11-07 | 2002-11-07 | 多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002323683A JP2004158672A (ja) | 2002-11-07 | 2002-11-07 | 多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158672A true JP2004158672A (ja) | 2004-06-03 |
Family
ID=32803487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002323683A Pending JP2004158672A (ja) | 2002-11-07 | 2002-11-07 | 多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004158672A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717909B1 (ko) * | 2006-02-24 | 2007-05-14 | 삼성전기주식회사 | 니켈층을 포함하는 기판 및 이의 제조방법 |
| KR100873666B1 (ko) * | 2007-06-25 | 2008-12-11 | 대덕전자 주식회사 | 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법 |
| JP2009528707A (ja) * | 2006-03-03 | 2009-08-06 | ウエイブニクス インク． | 多層パッケージ構造物及びその製造方法 |
-
2002
- 2002-11-07 JP JP2002323683A patent/JP2004158672A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717909B1 (ko) * | 2006-02-24 | 2007-05-14 | 삼성전기주식회사 | 니켈층을 포함하는 기판 및 이의 제조방법 |
| JP2009528707A (ja) * | 2006-03-03 | 2009-08-06 | ウエイブニクス インク． | 多層パッケージ構造物及びその製造方法 |
| KR100873666B1 (ko) * | 2007-06-25 | 2008-12-11 | 대덕전자 주식회사 | 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434315B2 (ja) | 多層配線基板の製造方法 | |
| TWI466610B (zh) | 封裝結構及其製作方法 | |
| JP2000101245A (ja) | 積層樹脂配線基板及びその製造方法 | |
| TW201513761A (zh) | 電路基板、電路基板的製造方法及電子機器 | |
| JP2018032660A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| TWI293856B (en) | Substrate manufacturing method and circuit board | |
| TW201141338A (en) | Printed circuit board and method of manufacturing the same | |
| US20120255764A1 (en) | Printed circuit board and manufacturing method thereof | |
| JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
| KR101068466B1 (ko) | 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법 | |
| JP2010278379A (ja) | 配線基板およびその製造方法 | |
| JP2004158672A (ja) | 多層基板の製造方法 | |
| JP3891766B2 (ja) | 多層フレキシブル配線基板の製造方法およびそれにより作製される多層フレキシブル配線基板 | |
| WO2013021477A1 (ja) | 回路基板の製造方法 | |
| JPH08181450A (ja) | 電子回路基板とその製造方法 | |
| US20100193232A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2004158671A (ja) | 多層基板およびその製造方法 | |
| JP4491159B2 (ja) | 多層配線基板の製造方法 | |
| JP4503698B2 (ja) | 配線基板の製造方法 | |
| JP2004047587A (ja) | 配線回路基板の製造方法および配線回路基板 | |
| JP2004214393A (ja) | 多層配線基板の製造方法 | |
| JP2000133943A (ja) | 多層基板の製造方法 | |
| CN103384455B (zh) | 基板结构的制作方法 | |
| JP2516142B2 (ja) | 多層基板およびその製造方法 | |
| JP2015204379A (ja) | プリント配線板 |