JP2004172965A - チップ間光インターコネクション回路、電気光学装置および電子機器 - Google Patents

チップ間光インターコネクション回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2004172965A
JP2004172965A JP2002336544A JP2002336544A JP2004172965A JP 2004172965 A JP2004172965 A JP 2004172965A JP 2002336544 A JP2002336544 A JP 2002336544A JP 2002336544 A JP2002336544 A JP 2002336544A JP 2004172965 A JP2004172965 A JP 2004172965A
Authority
JP
Japan
Prior art keywords
optical
substrate
optical waveguide
circuit
micro tile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002336544A
Other languages
English (en)
Inventor
Takayuki Kondo
貴幸 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002336544A priority Critical patent/JP2004172965A/ja
Priority to US10/690,530 priority patent/US7092588B2/en
Publication of JP2004172965A publication Critical patent/JP2004172965A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7434—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07131—Means for applying material, e.g. for deposition or forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07302—Connecting or disconnecting of die-attach connectors using an auxiliary member
    • H10W72/07304—Connecting or disconnecting of die-attach connectors using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器を提供する。
【解決手段】基板１０上に取り付けられた発光機能を有する微小タイル状素子２００と、基板１０上に取り付けられた受光機能を有する微小タイル状素子２００と、発光機能を有する微小タイル状素子２００及び受光機能を有する微小タイル状素子２００とを光学的に接続するものであって、基板１０上に設けられた光導波路材を有してなる光導波路３０と、基板１０上に設けられた電極であって、発光機能を有する微小タイル状素子２００又は受光機能を有する微小タイル状素子２００と電気的に接続された電極とを有することを特徴とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、チップ間光インターコネクション回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、平面ディスプレイ装置として、エレクトルルミネッセンスパネル（ＥＬＰ）、プラズマディスプレイパネル（ＰＤＰ）、液晶表示装置（ＬＣＤ）などが用いられている。これらの平面ディスプレイ装置は、大型化、大容量表示化に伴う信号の遅延などを解消するために、光を信号伝達に用いる技術が検討されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開平５−１００２４６号公報
【０００４】
また、コンピュータは、集積回路の内部構造の微細化により、ＣＰＵ内部の動作速度（動作クロック）が年々向上している。しかし、ＣＰＵと記憶装置などの周辺装置を繋ぐバスにおける信号伝達速度はほぼ限界に達しつつあり、コンピュータの処理速度のボトルネックとなっている。このバスにおける信号伝達を光信号で行うことができれば、コンピュータの処理速度の限界を著しく高めることが可能となる。
【０００５】
そして、光信号を用いてデータ伝達するには、光源から放射された光信号を所定の場所まで伝達して、受光素子などに入力する光伝送手段が必要になる。従来このような光伝送手段としては、光ファイバーを利用した技術、又は基板上に形成した光導波路を利用した技術がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、光伝送手段として光ファイバーを利用した場合、発光素子及び受光素子などの光部品との接続が繁雑になり、その製造に多大なコスト及び時間がかかるとともに、光伝送手段の小型化が困難になるという問題がある。
【０００７】
これに対し、基板上に形成した光導波路を利用することによって、光伝送媒体と発光素子及び受光素子などとの接続を簡単にすることが考えられる。しかし、この光導波路に適した入出力構造が未だ見いだされていないのが現状であり、平面ディスプレイ装置又はコンピュータに適用できるほどの微細化及び製造容易化が図られた光伝送手段は実現されていない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、信号伝達速度を高速化することができるとともに容易に微細化することができ、簡易に製造することができるチップ間光インターコネクション回路、電気光学装置および電子機器の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記した目的を達成するために本発明のチップ間光インターコネクション回路は、基板上に取り付けられた発光機能を有する微小タイル状素子と、前記基板上に取り付けられた受光機能を有する微小タイル状素子と、前記発光機能を有する微小タイル状素子及び前記受光機能を有する微小タイル状素子とを光学的に接続するものであって、前記基板上に設けられた光導波路材を有してなる光導波路と、前記基板上に設けられた電極であって、前記発光機能を有する微小タイル状素子又は受光機能を有する微小タイル状素子と電気的に接続された電極とを有することを特徴とする。
本発明によれば、基板上に設けられた電極に電気信号を印加することで、その電極に接続された発光機能を有する微小タイル状素子から光信号を放射させることができる。その光信号は、光導波路を伝播して受光機能を有する微小タイル状素子に到達して電気信号に変換される。そこで、本発明によれば、微小タイル状素子間で光信号を送受信することができ、非常に高速な信号伝送手段を簡便に実現することができる。また、微小タイル状素子を非常に小さな形状（例えば、数百μｍ四方以下の面積と数十μｍ以下の厚さをもつもの）にすることで、非常に微細な光信号伝送手段を簡易に製造することができる。本発明において、光導波路を構成する光導波路材としては、透明樹脂あるいはゾリゲルガラスを適用することができる。ゾルゲルガラスとは、ガラス成分を含む溶液を加熱するなどして固体ガラスに変質させたものである。
【００１０】
また、本発明のチップ間光インターコネクション回路は、前記電極が前記基板上に実装された集積回路チップについての配線用電極となるボンディングパッドであることが好ましい。
本発明によれば、基板上に設けたボンディングパッドを介して、その基板上に実装された集積回路チップの接続端子（入出力端子）を前記微小タイル状素子に電気的に接続することができる。すなわち本発明によれば、ボンディングパッドを介して、集積回路チップの入出力信号（電気信号）を微小タイル状素子に伝達することができる。そこで、本発明によれば、基板上に実装された集積回路チップの入出力信号を光信号に変換して、その基板上において極めて高速に伝送することができる。
【００１１】
また、本発明のチップ間光インターコネクション回路は、前記電極が前記基板上に集積回路チップをフリップチップ実装したときのボンディングパッドであることが好ましい。
本発明によれば、基板上に設けたボンディングパッドに集積回路チップをフリップチップ実装することができる。そこで、本発明によれば、基板上に集積回路チップをコンパクトにかつ簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号に変換して高速に伝送することができる。
【００１２】
また、本発明のチップ間光インターコネクション回路は、前記集積回路チップに、凸形状の導電部材からなるバンプが設けられており、該バンプは、前記集積回路チップの入力端子又は出力端子と電気的に接続されているとともに、前記電極に接合されていることが好ましい。
本発明によれば、ボンディングパッド及びバンプを用いて、集積回路チップを基板上に、電気的かつ機械的に接続することができる。そこで、本発明によれば基板上に集積回路チップを直接的に簡便に実装することができるとともに、その集積回路チップの入出力信号を光信号に変換して高速に伝送することができる。
【００１３】
また、本発明のチップ間光インターコネクション回路は、前記基板上に、複数の集積回路チップが実装されており、前記集積回路チップ間の信号伝送は、少なくとも、前記発光機能を有する微小タイル状素子、受光機能を有する微小タイル状素子および光導波路を経由して行われることが好ましい。
本発明によれば、基板上に実装した複数の集積回路チップ同士の間において、光導波路を伝播する光信号を用いて高速にデータ伝送することができる。
【００１４】
また、本発明のチップ間光インターコネクション回路は、一つの前記光導波路に、複数の前記受光機能を有する微小タイル状素子が光学的に接続されていることが好ましい。
本発明によれば、一つの光導波路で複数の微小タイル状素子に略同時に光信号を伝送することができ、光信号によるバスを簡便に実現することができる。
【００１５】
また、本発明のチップ間光インターコネクション回路は、前記発光機能を有する微小タイル状素子がクロック信号となる光を放射することが好ましい。
本発明によれば、クロック信号を光信号に変換して伝送するので、従来よりも高い周波数のクロック信号を簡便な構成で伝送することができる。
【００１６】
また、本発明のチップ間光インターコネクション回路は、前記基板がフラットパネルディスプレイの構成要素となるものであり、前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、前記タイミングコントロール集積回路と前記ドライバ集積回路間には、少なくとも１本の前記光導波路が設けられていることが好ましい。
本発明によれば、フラットパネルディスプレイにおいて、映像信号に基づいて各画素を制御する信号（データ信号、走査信号など）を生成するタイミングコントロール回路と、タイミングコントロール回路から出力された信号を受信し増幅などして各画素を駆動するドライバ集積回路（データ線ドライバ集積回路、走査線ドライバ集積回路）とを、光導波路で接続することができる。したがって本発明にとれば、フラットパネルディスプレイをなす基板上において、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができる。
ここで、タイミングコントロール回路及びドライバ回路それぞれには、発光機能又は受光機能を有する微小タイル状素子を１個又は複数個電気的に接続される。そして、タイミングコントロール回路とドライバ回路間は、１本又は複数本の光導波路で接続することができる。
また、本発明によれば、発光機能を有する微小タイル状素子を簡易なドライバで駆動することができるので、フラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
また、本発明によれば、映像信号などを光信号で伝送することができるので、画面からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。
【００１７】
また、本発明のチップ間光インターコネクション回路は、前記ドライバ集積回路が前記基板上に複数個実装されており、前記光導波路は、前記ドライバ集積回路毎に少なくとも１本づつ設けられていることが好ましい。
本発明によれば、例えば、各ドライバ集積回路が（複数のデータ線又は複数の走査線を駆動制御する）複数のドライバ回路を備え、各ドライバ回路が画素マトリクスに対してデータ信号又は走査信号を出力するものとして、そのドライバ集積回路毎に１本又は複数本の光導波路でデータ信号又は走査信号を高速に送信することができる。したがって、本発明によれば、フラットパネルディスプレイの回路構成をシンプルにしながら高速化することができ、製造コストを低減することもできる。
【００１８】
また、本発明のチップ間光インターコネクション回路は、前記タイミングコントロール集積回路が、前記基板上に実装されたドライバ集積回路の数以上の前記発光機能を有する微小タイル状素子と電気的に接続されていることが好ましい。
本発明によれば、タイミングコントロール集積回路が発光機能を有する微小タイル状素子を備えるので、光信号を出力することができるタイミングコントロール回路をコンパクトにかつ簡便に構成することができる。したがって、本発明によれば、タイミングコントロール回路とドライバ回路間のデータ伝送を光信号によって極めて高速化することができるとともに、さらにフラットパネルディスプレイの回路構成をシンプルにすることができ、製造コストを低減することができる。
【００１９】
また、本発明のチップ間光インターコネクション回路は、前記ドライバ集積回路が、少なくとも１つの前記受光機能を有する微小タイル状素子と電気的に接続されていることが好ましい。
本発明によれば、光信号を電気信号に変換することができるドライバ集積回路をコンパクトにかつ簡便に構成することができる。
【００２０】
また、本発明のチップ間光インターコネクション回路は、前記光導波路が外乱光の入射を防ぐ処理が施されていることが好ましい。
本発明によれば、自然光又は室内の人工光並びに他の光導波路から漏れる光などの外乱光による誤動作を防ぐことができる。
【００２１】
また、本発明のチップ間光インターコネクション回路は、前記基板上に取り付けられた複数の前記発光機能を有する微小タイル状素子が、該微小タイル状素子毎に少なくとも２種類の波長の異なる光を前記光導波路に放射することが好ましい。
本発明によれば、１つの光導波路で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。
【００２２】
本発明の電気光学装置は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、平面ディスプレイの走査信号及びデータ信号などを前記光インターコネクション回路によって伝送することで、高速に各画素を駆動制御することができ、平面ディスプレイ装置における画面の大型化、高品位化及びさらなるコンパクト化を実現することができる。
【００２３】
本発明の電子機器は、前記チップ間光インターコネクション回路を備えたことを特徴とする。
本発明によれば、例えば、ＣＰＵと記憶装置などとの間に本発明の光インターコネクション回路を適用することで、高速に信号処理することができかつコンパクトで高性能な電子機器を安価に提供することができる。
また、本発明によれば、例えば、表示装置に光インターコネクション回路を適用することで、高品位な画像を表示することができる電子機器を安価に提供することができる。
【００２４】
【発明の実施の形態】
以下、本発明に係るチップ間光インターコネクション回路について、図面を参照して説明する。
（第１実施形態）
図１は本発明の第１実施形態に係るチップ間光インターコネクション回路の斜視図である。図２は図１に示すチップ間光インターコネクション回路の要部断面図である。本実施形態は、基板上に配置された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間を光導波路３０を用いて接続するものである。
【００２５】
基板１０の上面には、複数の集積回路からなるＬＳＩ２０１ａ，２０１ｂ，２０１ｃが実装されている。また、基板１０の上面には、複数の光導波路３０と、複数の微小タイル状素子２００が取り付けられている。基板１０としては、ガラスエポキシ基板、セラミック、ガラス、プラスチック、半導体基板、シリコンなど任意のものを適用することができる。各ＬＳＩ２０１ａ，２０１ｂ，２０１ｃは、半導体チップからなり、図２に示すように、基板１０の上面にフリップチップ実装されている。なお、各ＬＳＩ２０１ａ，２０１ｂ，２０１ｃは、フリップチップ実装以外の方法で基板１０に実装してもよい。
【００２６】
微小タイル状素子２００は、発光機能又は受光機能をもつ微小タイル状素子である。そして、発光機能をもつ微小タイル状素子２００と受光機能をもつ微小タイル状素子が一対となり、それぞれ１つの光導波路３０の端部に設けられている。換言すれば、発光機能をもつ微小タイル状素子２００と受光機能をもつ微小タイル状素子が、光導波路３０で光学的に接続されている。
【００２７】
具体的には、図２に示すように、各微小タイル状素子２００は基板１０上に設けられた電極（ボンディングパッド）２１１と接続している。ここでは、ＬＳＩ２０１ａ，２０１ｂ，２０１ｃの基板１０への実装は一般的なフリップチップ実装方法を使うことができる。例えばＬＳＩ２０１ａ，２０１ｂ，２０１ｃの接続端子に設けられたバンプ２１２を電極２１１に圧着接合あるいは導電ペーストや異方性導電材を介して接続する。これらにより、ＬＳＩ２０１ａ，２０１ｂ，２０１ｃと微小タイル状素子２００は、バンプ２１２及び電極２１１を介して電気的に接続される。
【００２８】
そこで、例えばＬＳＩ２０１ａの出力信号（電気信号）は、バンプ２１２、電極（ボンディングパッド）２１１を介して微小タイル状素子２００に送られる。その出力信号は、ＬＳＩ２０１ａの近隣に配置されている微小タイル状素子２００で光パルス信号に変換され、光導波路３０を伝播する。その光パルス信号は、光導波路３０の端部であってＬＳＩ２０１ｂの近隣に配置されている微小タイル状素子２００で電気信号に変換され、ＬＳＩ２０１ｂの入力信号となる。
【００２９】
本実施形態において、１つの光導波路３０に、受光機能をもつ複数の微小タイル状素子２００を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のＬＳＩ２０１ａ，２０１ｂ，２０１ｃで共有されるクロック信号の配信を光導波路３０によって行うことができる。
【００３０】
（第２実施形態）
次に、本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例について図３から図５を参照して説明する。本実施形態は、フラットパネルディスプレイ（ＦＰＤ）のタイミングコントロール回路とドライバ回路とを光導波路３０を用いて接続するものである。図３は本発明の第２実施形態に係るチップ間光インターコネクション回路の応用例を示す回路図である。
【００３１】
フラットパネルディスプレイの構成部材となる基板１０の上面には、タイミングコントロール回路（タイミングコントローラ）２２２と、複数のデータ線ドライバ回路２２３と、複数の走査線ドライバ回路２２４と、画素マトリックス（表示面）２２５が設けられている。基板１０としては、ガラス又はプラスチックなどを適用することができる。タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４は、それぞれ集積回路チップで構成されている。また、タイミングコントロール回路２２２の入力端子には、映像ソース２２１（パーソナルコンピュータ、ビデオ、チューナなど）の出力端子が接続されている。
【００３２】
そして、タイミングコントロール回路２２２とデータ線ドライバ回路２２３を結ぶように、またタイミングコントロール回路２２２と走査線ドライバ回路２２４を結ぶように、複数の光導波路３０が設けられている。ここで、光導波路３０は、データ線ドライバ回路２２３毎に、また走査線ドライバ回路２２４毎に、１本づつ設けられている。
【００３３】
タイミングコントロール回路２２２は、光導波路３０の本数と同じ数、すなわちデータ線ドライバ回路２２３と走査線ドライバ回路２２４の数と同じ数の発光素子を備えている。この発光素子は、タイミングコントロール回路２２２の出力手段となるものであり、上記実施形態の発光機能をもつ微小タイル状素子２００に該当する第１微小タイル状素子２１で構成されている。この第１微小タイル状素子２１は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Ｄｉｓｔｒｉｂｕｔｅｄ Ｆｅｅｄｂａｃｋ）レーザ又はＬＥＤなどを備えるものとする。
【００３４】
各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４は、受光素子を備えている。この受光素子は、データ線ドライバ回路２２３又は走査線ドライバ回路２２４の入力手段となるものであり、上記実施形態の受光機能をもつ微小タイル状素子２００に該当する第２微小タイル状素子２２で構成されている。この第２微小タイル状素子２２は、例えばフォトダイオード又はフォトトランジスタなどを備えるものとする。
【００３５】
このような構成により、まず、映像ソース２２１から出力された映像信号は、タイミングコントロール回路２２２に入力される。その映像信号は、タイミングコントロール回路２２２において処理され、各第１微小タイル状素子２１によって光パルス信号に変換される。各第１微小タイル状素子２１から放射された光パルス信号は、光導波路３０を伝播し、第２微小タイル状素子２２によって電気信号に変換され、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４の入力信号となる。この入力信号により、各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４が制御される。
【００３６】
そして、各データ線ドライバ回路２２３からは、画素マトリクス２２５に配置されている複数のデータ線（図示せず）毎に、データ信号が出力される。また、各走査線ドライバ回路２２４からは、画素マトリクス２２５に配置されている複数の走査線（図示せず）毎に、走査信号が出力される。これらの走査信号及びデータ信号により画素マトリクス２２５の各画素が逐次駆動制御され、画素マトリクス２２５において映像が表示される。
【００３７】
なお、画素マトリクス２２５に配置されている走査線及びデータ線は、従来のフラットパネルディスプレイで用いられている電気配線で構成してもよいが、上記光導波路３０で構成してもよい。この構成とした場合、データ線ドライバ回路２２３及び走査線ドライバ回路２２４の出力部に発光機能をもつ上記第１微小タイル状素子２１を設けるとともに、各走査線及びデータ線から信号を受信する各画素の信号受信手段として、受光機能をもつ上記第２微小タイル状素子２２を設けることが好ましい。
【００３８】
これらにより、本実施形態によれば、フラットパネルディスプレイをなす基板１０上において、タイミングコントロール回路２２２と各データ線ドライバ回路２２３及び各走査線ドライバ回路２２４との間で、光信号によって極めて高速なデータ伝送をすることができる。したがって、本実施形態によれば、フラットパネルディスプレイにおける画面の大型化及び高品位化を促進することができる。
【００３９】
また、本実施形態によれば、光導波路３０と発光素子（第１微小タイル状素子２１）や受光素子（第２微小タイル状素子２２）を複雑な機構や調整などを必要とせず簡単に接続することができる。また、本実施形態によれば、映像信号などを光信号で伝送することができるので、画面（フラットパネルディスプレイ）からでる電磁波を大幅に低減することができ、電磁波障害（ＥＭＩ）の発生を大幅に低減することができる。また、光導波路３０は金属配線パターンに重ねて形成することもできる。
【００４０】
次に、本実施形態において、タイミングコントロール回路２２２、データ線ドライバ回路２２３及び走査線ドライバ回路２２４などをなす集積回路チップを基板１０にフリップチップ実装した構成例について説明する。図４はタイミングコントロール回路などがフリップチップ実装された場合の構成例を示す要部断面図である。図５は図４に示す構成例の要部平面図である。本構成例は、本第２実施形態に第１実施形態の手法を組み合わせたものである。
【００４１】
フリップチップＩＣ２３４は、上記タイミングコントロール回路２２２、データ線ドライバ回路２２３又は走査線ドライバ回路２２４に相当する回路であり、基板１０上においてフリップチップ実装されたＩＣチップである。基板１０上には、メタル配線（ボンディングパッド）２３１が設けられている。メタル配線２３１の上にバンプ２３３が設けられている。そして、バンプ２３３の上にフリップチップＩＣ２３４が設けられている。
【００４２】
フリップチップＩＣ２３４の近傍には、図３における発光機能をもつ第１微小タイル状素子２１又は受光機能をもつ第２微小タイル状素子２２に相当する微小タイル状素子２００が基板１０上に複数配置されている。各微小タイル状素子２００は光導波路３０の一端で被われている。そして、フリップチップＩＣ２３４の入力端子又は出力端子と微小タイル状素子２００とは、バンプ２３３とメタル配線２３１によって電気的に接続されている。
【００４３】
このような構成により、フリップチップＩＣ２３４の出力信号又は入力信号を光導波路３０などを介して極めて高速に伝送することができる。なお、図５に示すように、フリップチップＩＣ２３４の近傍には、メタル配線２３１が複数設けられ、各メタル配線２３１毎に微小タイル状素子２００が設けられ、微小タイル状素子２００毎に光導波路３０が設けられている。このような構成により、光パラレル通信を構成することができる。
【００４４】
また、上記第１及び第２実施形態において、図１から図５に示す光導波路３０の表面などには外乱光の入射を防ぐ処理が施されていることが好ましい。このような構成にすることにより、自然光又は室内の照明などの外乱光が光導波路３０に入射することを防止することができる。また、複数の光導波路３０を基板１０上に密接させて配置した場合であっても、ある光導波路３０の伝播光が他の光導波路３０に入射することを防止することができる。
【００４５】
また、上記第１及び第２実施形態において、基板上１０において、１つの光導波路３０に複数の発光機能を有する微小タイル状素子２００を設け、その各微小タイル状素子２００が該微小タイル状素子毎に少なくとも２種類の波長の異なる光を光導波路３０に放射する構成としてもよい。このような構成とすれば、１つの光導波路３０で複数種類の光信号を同時に伝送することができるので、信号伝送速度をさらに高速化することができ、さらにコンパクトな信号伝送手段を提供することができる。
【００４６】
（光インターコネクション回路）
次に、上記第１実施形態及び第２実施形態のチップ間光インターコネクション回路の構成要素となる光インターコネクション回路の詳細について説明する。
【００４７】
図６は本実施形態に係る光インターコネクション回路を示し、（ａ）は概略断面図であり、（ｂ）は概略平面図である。本実施形態に係る光インターコネクション回路は、基板１０の表面に接着された第１微小タイル状素子２１及び第２微小タイル状素子２２と、第１微小タイル状素子２１と第２微小タイル状素子２２を繋ぐように基板１０の表面に形成された光導波路材からなる光導波路３０とからなるものである。なお、第１微小タイル状素子２１及び第２微小タイル状素子２２は、上記第１実施形態及び第２実施形態の第１微小タイル状素子２１及び第２微小タイル状素子２２と同じものである。光導波路材としては、透明樹脂あるいはゾルゲルガラスを適用することができる。基板１０としては、ガラスエポキシ、セラミック、プラスチック、ポリイミド、シリコン又はガラスなど任意のものを適用することができる。
【００４８】
第１微小タイル状素子２１及び第２微小タイル素子２２は、微小なタイル形状の半導体デバイス（微小タイル状素子）である。この微小タイル状素子は、例えば、厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子の製造方法については、後で詳細に説明する。
【００４９】
第１微小タイル状素子２１は、発光機能をもつ発光部２１ａを備えている。第２微小タイル状素子２２は、受光機能をもつ受光部２２ｂを備えている。そして光導波路３０をなす光導波路材は、少なくとも第１微小タイル状素子２１の発光部２１ａと第２微小タイル状素子２２の受光部２２ｂを被うように形成されている。
【００５０】
このように構成により、第１微小タイル状素子２１の発光部２１ａから放射された光は、光導波路３０を伝播し、第２微小タイル状素子２２の受光部２２ｂに到達する。そこで、発光部２１ａの発光動作を制御して光信号を発光部２１ａから放射すると、その光信号が光導波路３０を伝播し、光導波路３０を伝播してきた光信号を受光部２２ｂが検出することができる。
【００５１】
また、第１微小タイル状素子２１から放射された光信号は、光導波路３０を伝播して第２微小タイル状素子２２に入射するとともに、第２微小タイル状素子２２の上を通過する。これにより、１個の第１微小タイル状素子２１から複数個の第２微小タイル状素子２２へ略同時に光信号を送信することができる。ここで、第２微小タイル状素子２２の厚さを２０μｍ以下とすることにより、基板との段差が十分小さくなるため、図６のように段差を乗り越えて連続的に光導波路３０を形成できる。段差部において連続的に光導波路３０を形成しても、段差が小さいため、散乱などの光の伝達損失はほとんど無視できる。そのため段差部に段差緩和のための特別な構造や光学素子を必要としない。よって低コストかつ簡便に作製できる。また、光導波路３０をなす光導波路材の厚さを数十μｍ以下にすることができる。
【００５２】
第１微小タイル状素子２１は、例えば、ＬＥＤ、ＶＣＳＥＬ（面発光レーザ）又は電界吸収変調器内蔵のＤＦＢレーザを備えるものとする。発光デバイスとして、ＬＥＤはもっとも構造が単純で作製が容易であるが、光信号の変調速度が数百Ｍｂｐｓ程度と遅い。これに対してＶＣＳＥＬは、１０Ｇｂｐｓを超える非常に高速な変調が可能であるうえ、しきい値電流が小さく発光効率が高いので低消費電力で駆動できる。ＤＦＢレーザは、変調速度は１Ｇｂｐｓ程度と面発光レーザには及ばないものの、微小タイル形状の端部から基板１０の平面と平行な方向、すなわち光導波路３０に沿った方向へレーザ光を出射するため、面発光レーザより効率よく光信号を伝播することができる。
【００５３】
第２微小タイル状素子２２は、例えば、フォトダイオード又はフォトトランジスタを備えるものとする。ここで、フォトダイオードとしては、ＰＩＮ型フォトダイオード、ＡＰＤ（アバランシェフォトダイオード）、ＭＳＭ型フォトダイオードを用途に応じて選ぶことができる。ＡＰＤは、光感度、応答周波数ともに高い。ＭＳＭ型フォトダイオードは、構造が単純で増幅用トランジスタとともに集積化しやすい。
【００５４】
また、受光素子からなる第３微小タイル状素子（図示せず）を第１微小タイル状素子２１に重ねるように形成することもできる。こうすれば第１微小タイル状素子２１の発光量を第３微小タイル状素子でモニタし、その値を第１微小タイル状素子２１へフィードバックさせることでＡＰＣ機能を持たせることが可能となり、安定した光データ伝送を実現できる。あるいは第１微小タイル状素子２１そのものにＡＰＣ機能を内蔵させてもよい。また、第２微小タイル状素子２２は、検出した信号を増幅する回路などを備えることが望ましい。こうすることにより、装置をさらに高性能化することができる。
【００５５】
そして、第１微小タイル状素子２１及び第２微小タイル状素子２２は、基板１０に設けられた集積回路、又はＥＬ表示回路、プラズマディスプレイ、液晶表示回路などの電子回路（図示せず）と電気的に接続されている。これにより、集積回路などからなるコンピュータシステムをコンパクトでありながら従来よりも高速にすることができる。また、基板１０に設けられた平面ディスプレイなどの走査信号を本実施形態の光インターコネクション回路によって高速に伝送することができ、平面ディスプレイ装置における画面の大型化及び高品位化を促進することができる。
【００５６】
図６においては、第１微小タイル状素子２１と第２微小タイル状素子２２がそれぞれ一つづつ、一本の光導光路３０に結合されているが、第２微小タイル状素子２２の個数は複数個であってもよい。この場合、一つの第１微小タイル状素子２１（発光素子）から送信された光信号は、一本の光導光路３０を伝播して、複数の第２微小タイル状素子２２で同時に検出されることができる。これは一対多のバスラインと同じである。
また、第１微小タイル状素子２１と第２微小タイル状素子２２ともに複数個であってもよい。ここで、各第１微小タイル状素子２１は、放射する光の波長が異なるものとしてもよい。また、各第２微小タイル状素子２２は、少なくとも１つの第１微小タイル状素子２１が放射する光の波長に対応して、波長選択機能をもつ受光手段であることが好ましい。これらにより、複数の第１微小タイル状素子２１からそれぞれ送信された複数の光信号が、１つの光導波路３０を同時に伝播して、複数の第２微小タイル素子２２それぞれに検出されることができる。したがって、複数の光信号を並列に送受信することができるバスを、簡易に構成することができる。
【００５７】
また、光導波路３０は、図６においては直線状に形成されているが、曲線状に形成したり複数に分岐させることもできる。また、ループ状に形成してもかまわない。また、複数のタイル状素子を覆うようにシート状に形成してもよい。もちろん一つの基板１０の表面に複数の組の第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成してもかまわない。さらに、基板１０の表裏両面に第１微小タイル状素子２１と第２微小タイル状素子２２及び光導波路３０を形成することもできる。
【００５８】
次に、本実施形態に係る光インターコネクション回路の変形例について図７から図１０を参照して説明する。本実施形態は、第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍の光導波路３０において、光を散乱する光散乱機構を備えている点が図６に示す構成と異なる。図７は本実施形態に係る光インターコネクション回路の変形例を示す概略側面図である。
【００５９】
本光インターコネクション回路は、光導波路３０をなす光導波路材における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に、光散乱機構３１ａをなす光散乱粒子が分散されている。光散乱粒子としては、例えばシリカ粒子、ガラス粒子又は金属粒子などを用いる。この光散乱機構３１ａを備えた光導波路３０は、例えばディスペンサあるいはインクジェットノズルなどから液滴を吐出する液滴吐出方式を用いる。具体的には、あるインクジェットノズルなどから液状の光導波路材（樹脂など）を所定部位に吐出するとともに、他のインクジェットノズルなどから光散乱粒子を含んだ液状の光導波路材を所定部位に吐出することで、光散乱機構３１ａを備えた光導波路３０を形成する。
【００６０】
また、光導光路３０の構成材料としては、樹脂の他にゾルゲルガラスを適用することができる。ゾルゲルガラスの製法は、金属アルコキシドに酸を加えて加水分解した溶液などを所定部位に塗布し、熱などのエネルギーを加えてガラス化するものである。
【００６１】
図８は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ａ’は、光散乱粒子を分散した樹脂又はガラスがドーム状に形成したドーム状光散乱機構である。この光散乱機構３１ａ’（ドーム状光散乱機構）を覆うように光導光路３０が形成されている。この光散乱機構３１ａ’は、図７に示す光散乱機構３１ａよりも、その大きさ及び形状などが制御しやすいので、光導波路３０と第１微小タイル状素子２１又は第２微小タイル状素子２２との光結合効率の容易な調整が可能となる。
【００６２】
次に、光散乱機構３１ａ’の製造方法について説明する。まず、インクジェット又はディスペンサなどを用い、光散乱粒子を含んだ液状の樹脂又は珪酸エチルなどの金属アルコキシドに酸を加え加水分解した溶液などを基板１０の所定部位にドーム状に塗布する。次いで、その塗布した部位に熱などのエネルギーを加えてかかる溶液を硬化又はガラス化する。このようにしてドーム状の光散乱機構３１ａ’を第１微小タイル状素子２１又は第２微小タイル状素子２２の上に形成する。次いで、ドーム状の光散乱機構３１ａ’を覆うように透明樹脂又はゾルゲルガラスで線状の光導光路３０を形成する。
【００６３】
図９は本実施形態に係る光インターコネクション回路の他の変形例を示す概略側面図である。本光インターコネクション回路の光散乱機構３１ｂは、光導波路３０をなす光導波路材の表面に凹凸を設けた構成としている。この光散乱機構３１ｂも第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍に設けられている。ここで、光散乱機構３１ｂをなす凹凸は、エンボス加工又はスタンパ転写などで形成する。
【００６４】
図１０は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光散乱機構３１ｃは、光導波路３０をなす線状の光導波路材の線幅及び高さを変化させた構成としている。すなわち、光導波路３０において、第２微小タイル状素子２２の受光部２２ｂの近傍について光導波路材の線幅及び高さを小さく絞っている。
【００６５】
光散乱機構３１ｃを備えた光導波路３０の製造方法について次に説明する。先ず、基板１０の表面の所望位置に第１微小タイル状素子２１及び第２微小タイル状素子２２を接着する。次いで、基板１０の表面全体、並びに第１微小タイル状素子２１及び第２微小タイル状素子２２の表面全体に撥液処理を施す。次いで、撥液処理した面における光導波路３０を設ける領域に親液処理を施す。ここで、親液処理を施す領域は、線状であって第２微小タイル状素子２２の受光部２２ｂの近傍について線幅を絞ったパターンとする。なお、親液処理としては、例えば紫外線を照射することで行う。
【００６６】
次いで、親液処理した領域内に、インクジェットノズルなどから液状の光導波路材を滴下する。すると、かかる滴下された光導波路材は、親液処理された領域において濡れ広がる作用を受け、撥液処理された領域からは弾き出される作用を受け、また表面張力なども作用する。そこでかかる光導波路材は、図１０に示すような受光部２２ｂの近傍で線幅が絞られた形状となる。
【００６７】
上記のように、光導波路３０における第１微小タイル状素子２１の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることにより、第１微小タイル状素子２１から放射された光信号がその光散乱機構３１ａ，３１ｂ，３１ｃで散乱され、光導波路全体に効率よく光信号を伝播させることができる。また、第２微小タイル状素子２２の近傍に光散乱機構３１ａ，３１ｂ，３１ｃを設けることで、光導波路３０を伝播してきた光信号が第２微小タイル状素子２２の近傍で散乱され、光信号を第２微小タイル状素子２２に効率よく入射させることができる。
【００６８】
次に、本実施形態に係る光インターコネクション回路のさらなる変形例について図１１から図１３を参照して説明する。本実施形態は、光導波路３０における第１微小タイル状素子２１及び第２微小タイル状素子２２の近傍、又は光導波路３０の端部に、光を反射する光反射機構を備える点が上記実施形態と異なる。図１１は、本実施形態に係る光インターコネクション回路の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。
【００６９】
例えば、光導波路３０をなす光導波路材の表面に金属膜を形成することで光反射機構３２ａ，３２ｂを設ける。また、光導波路３０をなす光導波路材の表面に金属微粒子を含む塗料を塗布することで光反射機構３２ａ，３２ｂを設けてもよい。金属微粒子としては、銀、アルミニウム、マグネシウム、銅、ニッケル、チタン、クロム、亜鉛などの微粒子を適用することができる。光反射機構３２ａ，３２ｂをなす金属膜の形成及び金属微粒子を含む塗料の塗布は、インクジェットノズルなどから塗料などを吐出することで行ってもよい。また、光反射機構３２ａ又は光反射機構３２ｂは、光導光路３０の全体に施してもかまわない。
【００７０】
このような構成にすることにより、第１微小タイル状素子２１から放射された光信号が光反射機構３２ａで光導波路３０に沿う方向に反射され、その光信号の一部が光反射機構３２ｂで第２微小タイル状素子２２の方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができる。
【００７１】
図１２は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｃは、反射面を有する反射板が光導波路３０の端部に貼り付けられた構成となっている。ここで、光反射機構３２ｃの反射面は、基板１０の表面に対して例えば４５度の角度をもつように設けられている。
【００７２】
また、本光インターコネクション回路では、２本の平行な光導波路３０ａ，３０ｂが設けられている。そして、光反射機構３２ｃは、２本の光導波路３０ａ，３０ｂの一方端に設けら、光導波路３０ａ，３０ｂに共用される１枚の共通反射板となっている。そこで、２つの第１微小タイル状素子２１からそれぞれ放射された光信号は、光反射機構３２ｃによってそれぞれ光導波路３０ａ，３０ｂに沿う方向に反射される。したがって、本実施形態によれば、光信号を効率よく伝播させることができるとともに、効率よく光インターコネクション回路を製造することができる。
なお、図１２に示す形態では、２本の光導波路３０ａ，３０ｂに共通の光反射機構３２ｃを設けたが、３本以上の光導波路に共通の光反射機構３２ｃを設けてもよい。
【００７３】
図１３は本実施形態に係る光インターコネクション回路の他の変形例を示し、（ａ）は概略側面図であり、（ｂ）は概略平面図である。本光インターコネクション回路の光反射機構３２ｄ，３２ｅは、グレーティングを施した板状の光学部品（グレーティング部品）である。光反射機構３２ｄは第１微小タイル状素子２１に被さるように、光反射機構３２ｅは第２微小タイル状素子２２に被さるように、光導波路３０上に設置されている。
【００７４】
ここで、光導波路３０ａと光導波路３０ｂの間隔が比較的大きい場合は、図１３に示すように各光導波路３０ａ，３０ｂに別個に光反射機構３２ｅを取り付ける。光導波路３０ａと光導波路３０ｂが接近しておりほぼ平行に配置されている場合は、図１３に示すように光導波路３０ａ，３０ｂに共通な光反射機構３２ｄを取り付けてもよい。
【００７５】
上記図７から図１３に示す光散乱機構及び光反射機構は、互いに組み合わせて用いるとより効果的である。
【００７６】
（製造方法）
次に、上記実施形態に係る光インターコネクション回路における光導波路３０の製造方法について、図１４から図１７を参照して説明する。図１４は光導波路３０の製造方法を示す模式側面図である。
【００７７】
先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１４（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面の全体に、液状の光硬化樹脂３０ｃをコーティングする。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。
【００７８】
次いで液状の光硬化樹脂３０ｃに対して、所望パターンのマスクを介して紫外線（ＵＶ）を照射する。これにより、液状の光硬化樹脂３０ｃにおける所望領域だけが硬化しパターニングされる。そして、硬化していない樹脂を洗浄などにより除去することで、図１４（ｂ）に示すように、硬化された光導波路材からなる光導波路３０ｄが形成される。
【００７９】
図１５は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１５（ａ）に示すように、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に樹脂３０ｅをコーティングして硬化させる。このコーティングは、スピンコート法、ロールコート法、スプレイコート法などで行う。次いで、樹脂３０ｅにおける所望領域にレジストマスク４１を形成する。このレジストマスク４１の形成領域は光導波路３０を形成する領域と同じである。
【００８０】
次いで、図１５（ｂ）に示すように、レジストマスク４１の上から基板１０全体についてドライエッチング又はウエットエッチングを施し、レジストマスク４１の下以外にある樹脂ｅを除去する。このようにフォトリソパターニングして、レジストマスク４１を除去することで、光導波路材からなる光導波路３０ｆが形成される。
【００８１】
図１６は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、基板１０の上面と第１微小タイル状素子及び第２微小タイル状素子（図示せず）の上面全体に、撥液処理を施して撥液表面５１を設ける。
【００８２】
次いで、図１６（ａ）に示すように、撥液表面５１における所望パターン領域に紫外線を照射することなどして、撥液表面５１のなかに所望パターンの親液表面５２を設ける。次いで、図１６（ｂ）に示すように、親液表面５２のなかに、インクジェットノズルまたはディスペンサなどから液状の光導波路材３０ｇを滴下する。光導波路材３０ｇとしては、透明樹脂又はゾルゲルガラスを用いる。そして、基板１０上に滴下された光導波路材３０ｇを硬化させることで、光導波路材からなる光導波路３０ｈが形成される。
ゾルゲルガラスで光導波路３０ｇを形成する場合は、金属アルコキシドに酸を加えて加水分解した溶液などをインクジェットノズルまたはディスペンサなどから親液表面５２に滴下する。次いで、滴下した溶液に熱などのエネルギーを加えてガラス化し光導波路３０ｈとする。
【００８３】
図１７は光導波路３０の製造方法についての他の例を示す模式側面図である。先ず、基板１０の上面に上記第１微小タイル状素子及び第２微小タイル状素子を接着しておく。その後、光導波路３０の製造工程に入る。そして、図１７（ａ）に示すように、基板１０の上面並びに第１微小タイル状素子及び第２微小タイル状素子の上面であって、光導波路３０を設けようとする領域を被うように、液状の樹脂３０ｉを塗布する。
【００８４】
次いで、光導波路３０のパターン形状５２をもつ型であるスタンパ５１を、基板１０の上方から基板１０の表面に押し付ける。次いで、図１７（ｂ）に示すように、基板１０の表面からスタンパ５１を持ち上げる。これらにより、スタンパ５１を用いたパターン転写法により、基板１０上に所望パターン形状の光導波路材からなる光導波路３０ｊが形成される。
【００８５】
光導波路３０の製造方法は、上記図１４から図１７に示す方法以外に、次に述べる方法を用いてもよい。例えば、スクリーン印刷又はオフセット印刷などの印刷法を用いて、光導波路３０をなす光導波路材を設けてもよい。また、スリット状の隙間から液状の樹脂を吐出するスリットコート法を用いて、光導波路３０をなす光導波路材を設けてもよい。スリットコート法としては、毛細管現象を用いて樹脂などの所望部材を基板１０に塗布する手法を採用してもよい。
【００８６】
（微小タイル状素子の製造方法）
次に、上記第１微小タイル状素子２１及び第２微小タイル状素子２２をなす微小タイル状素子の製造方法について図１８から図２７を参照して説明する。本製造方法では、微小タイル状素子としての化合物半導体デバイス（化合物半導体素子）を基板となるシリコン・ＬＳＩチップ上に接合する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００８７】
＜第１工程＞
図１８は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１８において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば発光ダイオード（ＬＥＤ）、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（ＰＤ）、ＤＦＢレーザなどが挙げられる。これらの半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極も形成し、動作テストも行う。
【００８８】
＜第２工程＞
図１９は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００８９】
＜第３工程＞
図２０は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００９０】
＜第４工程＞
図２１は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００９１】
＜第５工程＞
図２２は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００９２】
＜第６工程＞
図２３は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子」）とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００９３】
＜第７工程＞
図２４は微小タイル状素子の製造方法の第７工程を示す概略断面図である。本工程においては、（微小タイル状素子１６１が貼り付けられた）中間転写フィルム１３１を移動させることで、最終基板１７１の所望の位置に微小タイル状素子１６１をアライメントする。ここで、最終基板１７１は、例えば、シリコン半導体（図１における基板１０）からなり、ＬＳＩ領域１７２が形成されている。また、最終基板１７１の所望の位置には、微小タイル状素子１６１を接着するための接着剤１７３を塗布しておく。
【００９４】
＜第８工程＞
図２５は微小タイル状素子の製造方法の第８工程を示す概略断面図である。本工程においては、最終基板１７１の所望の位置にアライメントされた微小タイル状素子１６１を、中間転写フィルム１３１越しに裏押しピン１８１で押しつけて最終基板１７１に接合する。ここで、所望の位置には接着剤１７３が塗布されているので、その最終基板１７１の所望の位置に微小タイル状素子１６１が接着される。
【００９５】
＜第９工程＞
図２６は微小タイル状素子の製造方法の第９工程を示す概略断面図である。本工程においては、中間転写フィルム１３１の粘着力を消失させて、微小タイル状素子１６１から中間転写フィルム１３１を剥がす。
中間転写フィルム１３１の粘着剤は、紫外線（ＵＶ）又は熱により粘着力が消失するものにしておく。ＵＶ硬化性の粘着剤とした場合は、裏押しピン１８１を透明な材質にしておき、裏押しピン１８１の先端から紫外線（ＵＶ）を照射することで中間転写フィルム１３１の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押しピン１８１を加熱すればよい。あるいは第６工程の後で、中間転写フィルム１３１を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子１６１は非常に薄く軽いので中間転写フィルム１３１に保持される。
【００９６】
＜第１０工程＞
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子１６１を最終基板１７１に本接合する。
【００９７】
＜第１１工程＞
図２７は微小タイル状素子の製造方法の第１１工程を示す概略断面図である。本工程においては、微小タイル状素子１６１の電極と最終基板１７１上の回路を配線１９１により電気的に繋ぎ、一つのＬＳＩチップなど（光インターコネクション回路用の集積回路チップ）を完成させる。最終基板１７１としては、シリコン半導体のみならず、石英基板又はプラスチックフィルムを適用してもよい。
【００９８】
（応用例）
以下、本発明に係るチップ間光インターコネクション回路の応用例について説明する。
例えば上記実施形態のチップ間光インターコネクション回路をオプトエレクトロニクス集積回路の信号伝送手段として用いる。オプトエレクトロニクス集積回路としては、コンピュータが挙げられる。そして、ＣＰＵをなすＬＳＩチップを基板１０上にフリップチップ実装し、記憶装置などをなすＬＳＩチップも基板１０上にフリップチップ実装する。そして、ＣＰＵをなすＬＳＩチップ内での信号処理は電気信号を用いて行うが、ＣＰＵと記憶装置などの間でデータを伝送するバスに上記実施形態のチップ間光インターコネクション回路を適用する。
【００９９】
これらにより、本応用例によれば、簡易な構成でありながら、コンピュータの処理速度のボトルネックとなっているバスにおける信号伝達速度を従来よりも大幅に高めることが可能となる。また、本応用例によれば、コンピュータシステムなどを大幅に小型化することが可能となる。
【０１００】
（電子機器）
上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えた電子機器の例について説明する。
図２８は、携帯電話の一例を示した斜視図である。図２８において、符号１０００は上記のチップ間光インターコネクション回路を用いた携帯電話本体を示し、符号１００１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０１】
図２９は、腕時計型電子機器の一例を示した斜視図である。図２９において、符号１１００は上記のチップ間光インターコネクション回路を用いた時計本体を示し、符号１１０１は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０２】
図３０は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図３０において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記のチップ間光インターコネクション回路を用いた情報処理装置本体、符号１２０６は上記のフラットパネルディスプレイ（電気光学装置）を用いた表示部を示している。
【０１０３】
図２８から図３０に示す電子機器は、上記実施形態のチップ間光インターコネクション回路又はフラットパネルディスプレイを備えているので、表示品位に優れ、特に、高速応答で明るい大きな画面の表示部を備えた電子機器を実現することができる。また、上記実施形態のチップ間光インターコネクション回路を用いることによって、従来のものよりも電子機器を高性能化及び小型化することができる。さらにまた、上記実施形態のチップ間光インターコネクション回路を用いることによって、製造コストを従来のものよりも低減することができる。
【０１０４】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や構成などはほんの一例に過ぎず適宜変更が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る回路の斜視図である。
【図２】同上の回路の要部断面図である。
【図３】本発明の第２実施形態に係る回路の回路図である。
【図４】同上の回路の要部断面図である。
【図５】同上の回路の要部平面図である。
【図６】本発明の実施形態に係る回路要素の概略図である。
【図７】同上の回路要素の変形例を示す側面図である。
【図８】同上の回路要素の変形例を示す側面図である。
【図９】同上の回路要素の変形例を示す側面図である。
【図１０】同上の回路要素の変形例を示す側面図である。
【図１１】同上の回路要素の変形例を示す側面図である。
【図１２】同上の回路要素の変形例を示す側面図である。
【図１３】同上の回路要素の変形例を示す側面図である。
【図１４】本発明の実施形態に係る製造方法を示す模式側面図である。
【図１５】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１６】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１７】本発明の実施形態の他の製造方法を示す模式側面図である。
【図１８】微小タイル状素子の製法の第１工程を示す概略断面図である。
【図１９】同上の製法の第２工程を示す概略断面図である。
【図２０】同上の製法の第３工程を示す概略断面図である。
【図２１】同上の製造方法の第４工程を示す概略断面図である。
【図２２】同上の製造方法の第５工程を示す概略断面図である。
【図２３】同上の製造方法の第６工程を示す概略断面図である。
【図２４】同上の製造方法の第７工程を示す概略断面図である。
【図２５】同上の製造方法の第８工程を示す概略断面図である。
【図２６】同上の製造方法の第９工程を示す概略断面図である。
【図２７】同上の製造方法の第１１工程を示す概略断面図である。
【図２８】本実施形態の回路を備えた電子機器の一例を示す図である。
【図２９】本実施形態の回路を備えた電子機器の一例を示す図である。
【図３０】本実施形態の回路を備えた電子機器の一例を示す図である。
【符号の説明】
１０…基板、２１…第１微小タイル状素子、２１ａ…発光部、２２…第２微小タイル状素子、２２ｂ…受光部、３０…光導波路、２００…微小タイル状素子、２０１ａ，２０１ｂ，２０１ｃ…ＬＳＩ、２１１…電極（ボンディングパッド）、２１２，２３３…バンプ、２２１…映像ソース、２２２…タイミングコントロール回路（タイミングコントローラ）、２２３…データ線ドライバ回路、２２４…走査線ドライバ回路、２２５…画素マトリクス、２３１…メタル配線、２３４…フリップチップＩＣ

Claims (15)

  1. 基板上に取り付けられた発光機能を有する微小タイル状素子と、
    前記基板上に取り付けられた受光機能を有する微小タイル状素子と、
    前記発光機能を有する微小タイル状素子及び前記受光機能を有する微小タイル状素子とを光学的に接続するものであって、前記基板上に設けられた光導波路材を有してなる光導波路と、
    前記基板上に設けられた電極であって、前記発光機能を有する微小タイル状素子又は受光機能を有する微小タイル状素子と電気的に接続された電極とを有することを特徴とするチップ間光インターコネクション回路。
  2. 前記電極は、前記基板上に実装された集積回路チップについての配線用電極となるボンディングパッドであることを特徴とする請求項１記載のチップ間光インターコネクション回路。
  3. 前記電極は、前記基板上に集積回路チップをフリップチップ実装したときのボンディングパッドであることを特徴とする請求項１記載のチップ間光インターコネクション回路。
  4. 前記集積回路チップには、凸形状の導電部材からなるバンプが設けられており、
    該バンプは、前記集積回路チップの入力端子又は出力端子と電気的に接続されているとともに、前記電極に接合されていることを特徴とする請求項２又は３記載のチップ間光インターコネクション回路。
  5. 前記基板上には、複数の集積回路チップが実装されており、
    前記集積回路チップ間の信号伝送は、少なくとも、前記発光機能を有する微小タイル状素子、受光機能を有する微小タイル状素子および光導波路を経由して行われることを特徴とする請求項１乃至４のいずれか一項に記載のチップ間光インターコネクション回路。
  6. 一つの前記光導波路には、複数の前記受光機能を有する微小タイル状素子が光学的に接続されていることを特徴とする請求項１乃至５のいずれか一項に記載のチップ間光インターコネクション回路。
  7. 前記発光機能を有する微小タイル状素子は、クロック信号となる光を放射することを特徴とする請求項１乃至６のいずれか一項に記載のチップ間光インターコネクション回路。
  8. 前記基板は、フラットパネルディスプレイの構成要素となるものであり、
    前記基板上には、少なくとも、前記集積回路チップとしてタイミングコントロール集積回路及びドライバ集積回路がそれぞれ実装されており、
    前記タイミングコントロール集積回路と前記ドライバ集積回路間には、少なくとも１本の前記光導波路が設けられていることを特徴とする請求項２乃至７のいずれか一項に記載のチップ間光インターコネクション回路。
  9. 前記ドライバ集積回路は、前記基板上に複数個実装されており、
    前記光導波路は、前記ドライバ集積回路毎に少なくとも１本づつ設けられていることを特徴とする請求項８記載のチップ間光インターコネクション回路。
  10. 前記タイミングコントロール集積回路は、前記基板上に実装されたドライバ集積回路の数以上の前記発光機能を有する微小タイル状素子と電気的に接続されていることを特徴とする請求項８又は９記載のチップ間光インターコネクション回路。
  11. 前記ドライバ集積回路は、少なくとも１つの前記受光機能を有する微小タイル状素子と電気的に接続されていることを特徴とする請求項８乃至１０のいずれか一項に記載のチップ間光インターコネクション回路。
  12. 前記光導波路は、外乱光の入射を防ぐ処理が施されていることを特徴とする請求項１乃至１１のいずれか一項に記載のチップ間光インターコネクション回路。
  13. 前記基板上に取り付けられた複数の前記発光機能を有する微小タイル状素子は、該微小タイル状素子毎に少なくとも２種類の波長の異なる光を前記光導波路に放射するものであることを特徴とする請求項１乃至１２のいずれか一項に記載のチップ間光インターコネクション回路。
  14. 請求項１乃至１３のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電気光学装置。
  15. 請求項１乃至１３のいずれか一項に記載のチップ間光インターコネクション回路を備えたことを特徴とする電子機器。
JP2002336544A 2002-11-20 2002-11-20 チップ間光インターコネクション回路、電気光学装置および電子機器 Withdrawn JP2004172965A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002336544A JP2004172965A (ja) 2002-11-20 2002-11-20 チップ間光インターコネクション回路、電気光学装置および電子機器
US10/690,530 US7092588B2 (en) 2002-11-20 2003-10-23 Optical interconnection circuit between chips, electrooptical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002336544A JP2004172965A (ja) 2002-11-20 2002-11-20 チップ間光インターコネクション回路、電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2004172965A true JP2004172965A (ja) 2004-06-17

Family

ID=32700353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002336544A Withdrawn JP2004172965A (ja) 2002-11-20 2002-11-20 チップ間光インターコネクション回路、電気光学装置および電子機器

Country Status (2)

Country Link
US (1) US7092588B2 (ja)
JP (1) JP2004172965A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151313B2 (en) 2003-09-11 2006-12-19 Seiko Epson Corporation Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment
JP2009522805A (ja) * 2006-01-05 2009-06-11 ビノプティクス・コーポレイション 集積フォトニックデバイス用のモニタ光検出器
JP2013106211A (ja) * 2011-11-14 2013-05-30 Fujitsu Ltd 光送信装置、および光送信方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004191392A (ja) * 2002-12-06 2004-07-08 Seiko Epson Corp 波長多重チップ内光インターコネクション回路、電気光学装置および電子機器
US20060035173A1 (en) * 2004-08-13 2006-02-16 Mark Davidson Patterning thin metal films by dry reactive ion etching
US7586097B2 (en) 2006-01-05 2009-09-08 Virgin Islands Microsystems, Inc. Switching micro-resonant structures using at least one director
US7791290B2 (en) 2005-09-30 2010-09-07 Virgin Islands Microsystems, Inc. Ultra-small resonating charged particle beam modulator
US7626179B2 (en) * 2005-09-30 2009-12-01 Virgin Island Microsystems, Inc. Electron beam induced resonance
WO2007064358A2 (en) * 2005-09-30 2007-06-07 Virgin Islands Microsystems, Inc. Structures and methods for coupling energy from an electromagnetic wave
US7579609B2 (en) * 2005-12-14 2009-08-25 Virgin Islands Microsystems, Inc. Coupling light of light emitting resonator to waveguide
US7470920B2 (en) 2006-01-05 2008-12-30 Virgin Islands Microsystems, Inc. Resonant structure-based display
US7619373B2 (en) 2006-01-05 2009-11-17 Virgin Islands Microsystems, Inc. Selectable frequency light emitter
US7282776B2 (en) * 2006-02-09 2007-10-16 Virgin Islands Microsystems, Inc. Method and structure for coupling two microcircuits
US7605835B2 (en) 2006-02-28 2009-10-20 Virgin Islands Microsystems, Inc. Electro-photographic devices incorporating ultra-small resonant structures
US7443358B2 (en) 2006-02-28 2008-10-28 Virgin Island Microsystems, Inc. Integrated filter in antenna-based detector
US20070200071A1 (en) * 2006-02-28 2007-08-30 Virgin Islands Microsystems, Inc. Coupling output from a micro resonator to a plasmon transmission line
US7558490B2 (en) 2006-04-10 2009-07-07 Virgin Islands Microsystems, Inc. Resonant detector for optical signals
US7876793B2 (en) 2006-04-26 2011-01-25 Virgin Islands Microsystems, Inc. Micro free electron laser (FEL)
US7492868B2 (en) 2006-04-26 2009-02-17 Virgin Islands Microsystems, Inc. Source of x-rays
US7646991B2 (en) 2006-04-26 2010-01-12 Virgin Island Microsystems, Inc. Selectable frequency EMR emitter
US7986113B2 (en) 2006-05-05 2011-07-26 Virgin Islands Microsystems, Inc. Selectable frequency light emitter
US7746532B2 (en) 2006-05-05 2010-06-29 Virgin Island Microsystems, Inc. Electro-optical switching system and method
US7554083B2 (en) 2006-05-05 2009-06-30 Virgin Islands Microsystems, Inc. Integration of electromagnetic detector on integrated chip
US7723698B2 (en) 2006-05-05 2010-05-25 Virgin Islands Microsystems, Inc. Top metal layer shield for ultra-small resonant structures
US7741934B2 (en) 2006-05-05 2010-06-22 Virgin Islands Microsystems, Inc. Coupling a signal through a window
US7569836B2 (en) 2006-05-05 2009-08-04 Virgin Islands Microsystems, Inc. Transmission of data between microchips using a particle beam
US7728397B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Coupled nano-resonating energy emitting structures
US7710040B2 (en) 2006-05-05 2010-05-04 Virgin Islands Microsystems, Inc. Single layer construction for ultra small devices
US7342441B2 (en) * 2006-05-05 2008-03-11 Virgin Islands Microsystems, Inc. Heterodyne receiver array using resonant structures
US7732786B2 (en) 2006-05-05 2010-06-08 Virgin Islands Microsystems, Inc. Coupling energy in a plasmon wave to an electron beam
US7718977B2 (en) 2006-05-05 2010-05-18 Virgin Island Microsystems, Inc. Stray charged particle removal device
US7586167B2 (en) 2006-05-05 2009-09-08 Virgin Islands Microsystems, Inc. Detecting plasmons using a metallurgical junction
US7443577B2 (en) * 2006-05-05 2008-10-28 Virgin Islands Microsystems, Inc. Reflecting filtering cover
US7583370B2 (en) 2006-05-05 2009-09-01 Virgin Islands Microsystems, Inc. Resonant structures and methods for encoding signals into surface plasmons
US7476907B2 (en) 2006-05-05 2009-01-13 Virgin Island Microsystems, Inc. Plated multi-faceted reflector
US7656094B2 (en) 2006-05-05 2010-02-02 Virgin Islands Microsystems, Inc. Electron accelerator for ultra-small resonant structures
US7436177B2 (en) * 2006-05-05 2008-10-14 Virgin Islands Microsystems, Inc. SEM test apparatus
US7442940B2 (en) * 2006-05-05 2008-10-28 Virgin Island Microsystems, Inc. Focal plane array incorporating ultra-small resonant structures
US8188431B2 (en) 2006-05-05 2012-05-29 Jonathan Gorrell Integration of vacuum microelectronic device with integrated circuit
US20070258492A1 (en) * 2006-05-05 2007-11-08 Virgin Islands Microsystems, Inc. Light-emitting resonant structure driving raman laser
US7359589B2 (en) * 2006-05-05 2008-04-15 Virgin Islands Microsystems, Inc. Coupling electromagnetic wave through microcircuit
US7728702B2 (en) 2006-05-05 2010-06-01 Virgin Islands Microsystems, Inc. Shielding of integrated circuit package with high-permeability magnetic material
US7557647B2 (en) 2006-05-05 2009-07-07 Virgin Islands Microsystems, Inc. Heterodyne receiver using resonant structures
US7573045B2 (en) 2006-05-15 2009-08-11 Virgin Islands Microsystems, Inc. Plasmon wave propagation devices and methods
GB2438440B (en) * 2006-05-26 2008-04-23 Design Led Products Ltd A composite light guiding device
US7679067B2 (en) 2006-05-26 2010-03-16 Virgin Island Microsystems, Inc. Receiver array using shared electron beam
US7655934B2 (en) * 2006-06-28 2010-02-02 Virgin Island Microsystems, Inc. Data on light bulb
JP2008053250A (ja) * 2006-08-22 2008-03-06 Sony Corp 半導体装置の製造方法
US7450794B2 (en) * 2006-09-19 2008-11-11 Virgin Islands Microsystems, Inc. Microcircuit using electromagnetic wave routing
US7560716B2 (en) 2006-09-22 2009-07-14 Virgin Islands Microsystems, Inc. Free electron oscillator
US7659513B2 (en) 2006-12-20 2010-02-09 Virgin Islands Microsystems, Inc. Low terahertz source and detector
US7990336B2 (en) 2007-06-19 2011-08-02 Virgin Islands Microsystems, Inc. Microwave coupled excitation of solid state resonant arrays
US7791053B2 (en) 2007-10-10 2010-09-07 Virgin Islands Microsystems, Inc. Depressed anode with plasmon-enabled devices such as ultra-small resonant structures
US8611756B1 (en) * 2008-04-16 2013-12-17 Cirrex Systems, Llc Highly integrated system and method for optical communication
TWI519730B (zh) * 2013-12-30 2016-02-01 緯創資通股份有限公司 光源模組
CN109477629B (zh) * 2016-06-29 2021-06-08 皇家飞利浦有限公司 待在水中使用的具有低折射涂层的光导
US11502757B1 (en) * 2021-07-28 2022-11-15 QuantumZ Inc. Method of manufacturing device with optical component disposed thereon and transmission device manufactured by the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073230A (en) * 1990-04-17 1991-12-17 Arizona Board Of Regents Acting On Behalf Of Arizona State University Means and methods of lifting and relocating an epitaxial device layer
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5827751A (en) * 1991-12-06 1998-10-27 Picogiga Societe Anonyme Method of making semiconductor components, in particular on GaAs of InP, with the substrate being recovered chemically
US5280184A (en) * 1992-04-08 1994-01-18 Georgia Tech Research Corporation Three dimensional integrated circuits with lift-off
US5244818A (en) * 1992-04-08 1993-09-14 Georgia Tech Research Corporation Processes for lift-off of thin film materials and for the fabrication of three dimensional integrated circuits
US5465009A (en) * 1992-04-08 1995-11-07 Georgia Tech Research Corporation Processes and apparatus for lift-off and bonding of materials and devices
US5401983A (en) * 1992-04-08 1995-03-28 Georgia Tech Research Corporation Processes for lift-off of thin film materials or devices for fabricating three dimensional integrated circuits, optical detectors, and micromechanical devices
US5286335A (en) * 1992-04-08 1994-02-15 Georgia Tech Research Corporation Processes for lift-off and deposition of thin film materials
US6693736B1 (en) * 1992-09-10 2004-02-17 Fujitsu Limited Optical circuit system and components of same
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5544268A (en) * 1994-09-09 1996-08-06 Deacon Research Display panel with electrically-controlled waveguide-routing
US6033995A (en) * 1997-09-16 2000-03-07 Trw Inc. Inverted layer epitaxial liftoff process
US6690845B1 (en) * 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6611635B1 (en) * 1998-10-09 2003-08-26 Fujitsu Limited Opto-electronic substrates with electrical and optical interconnections and methods for making
JP3728147B2 (ja) * 1999-07-16 2005-12-21 キヤノン株式会社 光電気混載配線基板
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US20030007736A1 (en) * 2001-07-04 2003-01-09 Fuji Photo Film Co., Ltd. Optical transmission module and optical transceiver
JP3952923B2 (ja) * 2002-10-01 2007-08-01 セイコーエプソン株式会社 光インターコネクション回路の製造方法
JP4249474B2 (ja) * 2002-12-06 2009-04-02 セイコーエプソン株式会社 波長多重チップ間光インターコネクション回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7151313B2 (en) 2003-09-11 2006-12-19 Seiko Epson Corporation Method of forming wirings for tile-shaped elements, structures of wirings for tile-shaped elements, and electronic equipment
JP2009522805A (ja) * 2006-01-05 2009-06-11 ビノプティクス・コーポレイション 集積フォトニックデバイス用のモニタ光検出器
JP2013106211A (ja) * 2011-11-14 2013-05-30 Fujitsu Ltd 光送信装置、および光送信方法

Also Published As

Publication number Publication date
US7092588B2 (en) 2006-08-15
US20040136639A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
JP2004172965A (ja) チップ間光インターコネクション回路、電気光学装置および電子機器
JP4249474B2 (ja) 波長多重チップ間光インターコネクション回路
US7251385B2 (en) Wavelength multiplexing on-chip optical interconnection circuit, electro-optical device, and electronic apparatus
JP3952923B2 (ja) 光インターコネクション回路の製造方法
CN100438027C (zh) 光互联集成电路、光互联集成电路的制造方法、光电装置以及电子仪器
US7257297B2 (en) Optical communication module with particular fiber guide hole, optical-communication-module production method, and electronic device
EP4187608B1 (en) Display module and method for manufacturing same
JP2004014913A (ja) 半導体集積回路、信号伝送装置、電気光学装置および電子機器
JP2007258667A (ja) 光電気複合基板及び電子機器
JP2004191390A (ja) チップ内光インターコネクション回路、電気光学装置および電子機器
JP2004240361A (ja) レンズ一体型光ファイバおよびその製造方法、光モジュール、ならびに光伝達装置
JP2004170684A (ja) チップ間光インターコネクション回路、電気光学装置および電子機器
JP6958063B2 (ja) 光導波路の製造方法
JP4686967B2 (ja) 光素子の製造方法
JP2004126153A (ja) フラットパネルディスプレイおよび電子機器
JP2004170685A (ja) Ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP3952995B2 (ja) 光導波路の形成方法
JP3952935B2 (ja) 光インターコネクション回路、電気光学装置および電子機器
JP2004193144A (ja) 波長多重ｔｆｔ回路間光インターコネクション回路、電気光学装置および電子機器
JP2004192023A (ja) 波長多重チップ間光インターコネクション回路、電気光学装置および電子機器
JP2004264506A (ja) 光インターコネクション回路、電気光学装置および電子機器
JP2004309770A (ja) 光導波路及びその製造方法、光インターコネクション回路及びその製造方法、電子機器
CN119563396A (zh) 包括形成在自发光器件上的颜色转换层的显示模块及其制造方法
JP2004327584A (ja) 光インターコネクション回路、光インターコネクション回路の製造方法及び電子機器
JP2004126154A (ja) 光インターコネクション回路、フラットパネルディスプレイおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070507