JP2004193174A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004193174A JP2004193174A JP2002355900A JP2002355900A JP2004193174A JP 2004193174 A JP2004193174 A JP 2004193174A JP 2002355900 A JP2002355900 A JP 2002355900A JP 2002355900 A JP2002355900 A JP 2002355900A JP 2004193174 A JP2004193174 A JP 2004193174A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- terminal group
- wiring board
- sealing resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/381—Auxiliary members
- H10W72/387—Flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/271—Configurations of stacked chips the chips having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】小型化が実現した半導体装置を得る。
【解決手段】基板面の略中央部に配置された第１の端子群２と、第１の端子群２の周囲の基板面に配置された第２の端子群３とを備える配線基板１と、第１の端子群２を介して配線基板１にフリップチップ実装された第１の半導体素子５と、第１の半導体素子５上に搭載された第２の半導体素子７とを備える。第１の半導体素子５と配線基板１との間に封止樹脂６ａが充填されている。第２の半導体素子７は第２の端子群３とボンディングワイヤー８により電気的に接続されている。凸状のダム１１が第１の半導体素子５と第２の端子群３の間の配線基板１上に設けられており、凸状のダム１１の位置まで封止樹脂６ａが付着している。
【選択図】 図１
【解決手段】基板面の略中央部に配置された第１の端子群２と、第１の端子群２の周囲の基板面に配置された第２の端子群３とを備える配線基板１と、第１の端子群２を介して配線基板１にフリップチップ実装された第１の半導体素子５と、第１の半導体素子５上に搭載された第２の半導体素子７とを備える。第１の半導体素子５と配線基板１との間に封止樹脂６ａが充填されている。第２の半導体素子７は第２の端子群３とボンディングワイヤー８により電気的に接続されている。凸状のダム１１が第１の半導体素子５と第２の端子群３の間の配線基板１上に設けられており、凸状のダム１１の位置まで封止樹脂６ａが付着している。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年の携帯情報機器の小型化と軽量化に伴い、半導体装置の高密度化、小型化、及び薄型化が要求されている。この要望に応えるため、半導体素子が多段に重ねて搭載された積層型の半導体装置が開発されている。携帯情報機器の小型化のためにはフリップチップ方式とワイヤーボンディング方式による実装を利用した半導体装置が有利となるが、この場合、フリップチップ方式による半導体素子の搭載後、素子の保護等のため、樹脂による封止が必要となる。
【０００３】
図１１に、特許文献１に開示された、従来例の半導体装置を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６が注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載されており、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【０００４】
図１２に、従来例の半導体装置の製造工程を示す。以下、図１２を参照しながらこの半導体装置の製造方法について説明する。
【０００５】
まず、図１２（ａ）に示した配線基板１を用意し、図１２（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４と第１の接続端子群２を接合することでフリップチップボンディングにより配線基板１上に搭載する。
【０００６】
次に、図１２（ｃ）に示すように、第１の半導体素子５と配線基板１の間に、第１の封止樹脂６を注入して硬化させる。
【０００７】
次いで、図１２（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図１２（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【０００８】
続いて、図１２（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【０００９】
このような半導体装置では、第１の封止樹脂６を注入した後に、第１の封止樹脂６が配線基板１上を伝って第２の接続端子群３に付着し、第２の半導体素子７と第２の接続端子群３のボンディングワイヤー８による接続が不安定となることがあった。そのため、第１の封止樹脂６が到達する範囲を考慮して、第１の半導体素子５から十分離間させて第２の接続端子群３を配置することが必要となり、その結果、配線基板１のサイズが大きくなって半導体装置の小型化の妨げとなっていた。
【００１０】
これに対して、特許文献２に、配線基板上に樹脂周壁を設け、半導体素子が実装される領域を規制することで、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することを可能とし、半導体装置の小型化を実現した技術が開示されている。
【００１１】
【特許文献１】
特開平１１−２１９９８４号公報（第１図）
【００１２】
【特許文献２】
特開２００２−２２２９１４号公報（第１図）
【００１３】
【発明が解決しようとする課題】
しかし、上記した特許文献２に記載の半導体装置では、樹脂周壁が半導体装置に近接して配置されているため、注入する第１の封止樹脂６の量を高精度に調節する必要があり、半導体装置の製造工程が複雑化して生産性が低下していた。
【００１４】
本発明は、前記した従来技術における問題点を解決し、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することを可能とし、小型化が実現した半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。凸状のダムが第１の半導体素子と第２の端子群の間の配線基板上に設けられており、凸状のダムの位置まで封止樹脂が付着している。
【００１６】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００１７】
上記目的を達成するため、本発明の半導体装置の製造方法は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に凸状のダムを形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、凸状のダムにより封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００１８】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００１９】
上記目的を達成するため、本発明の半導体装置は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。溝が第１の半導体素子と第２の端子群の間の配線基板に設けられており、溝の位置まで封止樹脂が付着している。
【００２０】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００２１】
上記目的を達成するため、本発明の半導体装置の製造方法は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に溝を形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、溝により封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００２２】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００２３】
【発明の実施の形態】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。凸状のダムが第１の半導体素子と第２の端子群の間の配線基板上に設けられており、凸状のダムの位置まで封止樹脂が付着している。
【００２４】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００２５】
ここで、凸状のダムは、封止樹脂を注入するためにその一部が欠けていることが好ましい。
【００２６】
この構成によれば、第１の半導体素子と配線基板との間へ第１の封止樹脂が容易に充填され、より信頼性の向上した半導体装置となる。
【００２７】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に凸状のダムを形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、凸状のダムにより封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００２８】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００２９】
ここで、第１の半導体素子に形成された突起電極に導電性接着剤を転写する工程と、突起電極を第１の端子群と接合することで配線基板に第１の半導体素子をフリップチップ実装する工程を含むことが好ましい。
【００３０】
この構成によれば、第１の半導体素子と第１の端子群との接続が容易かつ確実となり、得られる半導体装置の信頼性を高めることができる。
【００３１】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。溝が第１の半導体素子と第２の端子群の間の配線基板に設けられており、溝の位置まで封止樹脂が付着している。
【００３２】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００３３】
ここで、溝は、第１の端子群の周囲を囲んで配置されていることが好ましい。
【００３４】
この構成によれば、第２の接続端子群への封止樹脂の付着がさらに確実に防止され、より信頼性の向上した半導体装置となる。
【００３５】
本発明の半導体装置の製造方法においては、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に溝を形成した配線基板を作製する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、溝により封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００３６】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００３７】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３８】
（実施の形態１）
図１に、本実施の形態における半導体装置の断面図を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６ａが注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載され、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。配線基板１上に、ダム１１が設けられており、第１の封止樹脂６ａはダム１１の位置まで付着している。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【００３９】
図２に、図１に示す配線基板１の平面図を示す。第１の接続端子群２は配線基板１の中央部に正方形状に配置されている。ダム１１が第１の接続端子群２の周囲に正方形の一辺を欠いた状態で設けられている。このようにダム１１が正方形の一辺を欠いた状態であるのは、第１の半導体素子５と配線基板１の間隙が約５０μｍと狭いことから、第１の封止樹脂６ａを注入する際に樹脂注入用ノズルを挿入する位置を確保するためである。第２の接続端子群３が、ダム１１の周囲を囲むように配置されている。
【００４０】
図３に、図２に示す配線基板１におけるＡ−Ａ‘部の矢視断面図を示す。このようにダム１１は、配線基板１の基板面から凸の状態で設けられている。
【００４１】
図４に、図１に示す半導体装置の部分拡大図を示す。第１の接続端子群２と第１の半導体素子５のバンプ４が接合した部分が導電性接着剤２１で覆われている。第１の封止樹脂６ａは、ダム１１によって流れが止められ、第２の接続端子群３への付着が防止されている。
【００４２】
図５に、本実施の形態における半導体装置の製造工程の一例を示す。以下、図５を参照しながらこの半導体装置の製造方法について説明する。
【００４３】
まず、図５（ａ）に示すように、基板面の中央部に配置された第１の電極端子群２と、その周囲の基板面上に第２の電極端子群３が配置された配線基板１を用意し、第１の電極端子群２と第２の電極端子群３の間にダム１１を形成する。ダム１１は、例えば、配線基板１上に絶縁性の樹脂を塗布して熱硬化させることで形成することができる。ダム１１の高さｔ（ｍｍ）は、第１の封止樹脂６ａの流れが止められるように、かつ、第２の接続端子群３へのボンディングワイヤー８による接続の障害とならないように、０．０５〜０．２０ｍｍの範囲とすることが好ましい。ダム１１の高さｔ（ｍｍ）は、チクソ性の高い樹脂を使用したり、また、配線基板１がセラミック製の場合は、配線基板１上にガラスコートを施したりすることによって容易に調節することができる。
【００４４】
次に、図５（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４を第１の接続端子群２と接合することでフリップチップボンディングにより配線基板１上に搭載する。ここで、予めバンプ４に導電性接着剤を転写しておき、バンプ４を第１の接続端子群２と接合することが好ましい。これにより、接合部分における抵抗が低くなり、得られる半導体装置の信頼性を高めることができる。
【００４５】
次いで、図５（ｃ）に示すように、ダム１１が欠けた方向から、第１の半導体素子５と配線基板１の間に、その間隙が充填される量以上であり、ダム１１から外に溢れる量以下の第１の封止樹脂６ａを注入する。その後、第１の封止樹脂６ａはダム１１によって流れが止められ、第２の接続端子群３への付着が防止された状態で硬化する。
【００４６】
続いて、図５（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図５（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【００４７】
その後、図５（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【００４８】
本実施の形態によれば、配線基板１上にダム１１を設けることにより、第１の封止樹脂６ａの量を高精度に調節することなく、第１の半導体素子５と配線基板１の間隙に注入された第１の封止樹脂６ａの流れが確実に止められ、第２の接続端子群３への第１の封止樹脂６ａの付着が防止される。これにより、第１の半導体素子５上の第２の半導体素子７に設けられた電極端子群７ａと第２の接続端子群３をボンディングワイヤー８によって安定して接続することができる。この結果、第２の接続端子群３を配線基板１上で第１の半導体素子５側に接近して配置することができるようになり、小型化が実現した半導体装置が得られる。
【００４９】
（実施の形態２）
図６に、本実施の形態における半導体装置の断面図を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６ｂが注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載され、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。配線基板１上に、溝１２が設けられており、第１の封止樹脂６ｂは溝１２の位置まで付着している。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【００５０】
図７に、図６に示す配線基板１の平面図を示す。第１の接続端子群２が配線基板１の中央部に正方形状に配置されている。溝１２が第１の接続端子群２の周囲を囲むように正方形状に設けられている。第２の接続端子群３が、溝１２の周囲を囲むように配置されている。
【００５１】
図８に、図７に示す配線基板１におけるＡ−Ａ‘部の矢視断面図を示す。このように溝１２は、配線基板１の基板面から凹んだ状態で設けられている。
【００５２】
図９に、図６に示す半導体装置の部分拡大図を示す。第１の接続端子群２と第１の半導体素子５のバンプ４が接合した部分が導電性接着剤２１で覆われている。第１の封止樹脂６ｂは、溝１２によって流れが止められ、第２の接続端子群３への付着が防止されている。
【００５３】
図１０に、本実施の形態における半導体装置の製造工程の一例を示す。以下、図１０を参照しながらこの半導体装置の製造方法について説明する。
【００５４】
まず、図１０（ａ）に示すように、基板面の中央部に配置された第１の電極端子群２と、その周囲の基板面上に第２の電極端子群３が配置された配線基板１を用意し、第１の電極端子群２と第２の電極端子群３の間に溝１２を形成する。溝１２は、例えば、配線基板１をブレードでハーフカットすることで形成することができる。又は、溝１２は、配線基板１が樹脂製の場合は、配線基板１上に半田レジストコートを施して最上層１層分の厚みの段差を設けることで形成することもできる。又は、溝１２は、配線基板１がセラミックス製の場合は、セラミックスの焼成前に、金型を用いて配線基板１に所定の幅・厚みの切り込みを設けることで形成することもできる。溝１２の深さｄ（ｍｍ）は、第１の封止樹脂６ｂの流れが止められるように、０．０５〜０．２０ｍｍの範囲とすることが好ましい。
【００５５】
次に、図１０（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４と第１の接続端子群２を接合することでフリップチップボンディングにより配線基板１上に搭載する。ここで、予めバンプ４に導電性接着剤を転写しておき、バンプ４と第１の接続端子群２とを接合することが好ましい。これにより、接合部分における抵抗が低くなり、得られる半導体装置の信頼性を高めることができる。
【００５６】
次いで、図１０（ｃ）に示すように、第１の半導体素子５と配線基板１の間に、その間隙が充填される量以上であり、溝１２から外に溢れる量以下の第１の封止樹脂６ｂを注入する。その後、第１の封止樹脂６ａは溝１２によって流れが止められ、第２の接続端子群３への付着が防止された状態で硬化する。
【００５７】
続いて、図１０（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図１０（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【００５８】
その後、図１０（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【００５９】
本実施の形態によれば、配線基板１に溝１２を設けることにより、第１の封止樹脂６ｂの量を高精度に調節することなく、第１の半導体素子５と配線基板１の間隙に注入された第１の封止樹脂６ｂの流れが確実に止められ、第２の接続端子群３への第１の封止樹脂６ｂの付着が防止される。これにより、実施の形態１と同様の効果が得られる。
【００６０】
【発明の効果】
本発明によれば、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することが可能となり、小型化が実現した半導体装置が得られる。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置の断面図
【図２】実施の形態１における半導体装置に用いる配線基板の平面図
【図３】図２に示す配線基板の断面図
【図４】実施の形態１における半導体装置の部分拡大図
【図５】実施の形態１における半導体装置の製造工程図
【図６】実施の形態２における半導体装置の断面図
【図７】実施の形態２における半導体装置に用いる配線基板の平面図
【図８】図７に示す配線基板の断面図
【図９】実施の形態２における半導体装置の部分拡大図
【図１０】実施の形態２における半導体装置の製造工程図
【図１１】従来例の半導体装置の断面図
【図１２】従来例の半導体装置の製造工程図
【符号の説明】
１ 配線基板
２ 第１の接続端子群
３ 第２の接続端子群
４ バンプ
５ 第１の半導体素子
６、６ａ、６ｂ 第１の封止樹脂
７ 第２の半導体素子
７ａ 第２の半導体素子７の電極端子群
８ ボンディングワイヤー
９ 第２の封止樹脂
１１ ダム
１２ 溝
２１ 導電性接着剤
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年の携帯情報機器の小型化と軽量化に伴い、半導体装置の高密度化、小型化、及び薄型化が要求されている。この要望に応えるため、半導体素子が多段に重ねて搭載された積層型の半導体装置が開発されている。携帯情報機器の小型化のためにはフリップチップ方式とワイヤーボンディング方式による実装を利用した半導体装置が有利となるが、この場合、フリップチップ方式による半導体素子の搭載後、素子の保護等のため、樹脂による封止が必要となる。
【０００３】
図１１に、特許文献１に開示された、従来例の半導体装置を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６が注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載されており、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【０００４】
図１２に、従来例の半導体装置の製造工程を示す。以下、図１２を参照しながらこの半導体装置の製造方法について説明する。
【０００５】
まず、図１２（ａ）に示した配線基板１を用意し、図１２（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４と第１の接続端子群２を接合することでフリップチップボンディングにより配線基板１上に搭載する。
【０００６】
次に、図１２（ｃ）に示すように、第１の半導体素子５と配線基板１の間に、第１の封止樹脂６を注入して硬化させる。
【０００７】
次いで、図１２（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図１２（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【０００８】
続いて、図１２（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【０００９】
このような半導体装置では、第１の封止樹脂６を注入した後に、第１の封止樹脂６が配線基板１上を伝って第２の接続端子群３に付着し、第２の半導体素子７と第２の接続端子群３のボンディングワイヤー８による接続が不安定となることがあった。そのため、第１の封止樹脂６が到達する範囲を考慮して、第１の半導体素子５から十分離間させて第２の接続端子群３を配置することが必要となり、その結果、配線基板１のサイズが大きくなって半導体装置の小型化の妨げとなっていた。
【００１０】
これに対して、特許文献２に、配線基板上に樹脂周壁を設け、半導体素子が実装される領域を規制することで、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することを可能とし、半導体装置の小型化を実現した技術が開示されている。
【００１１】
【特許文献１】
特開平１１−２１９９８４号公報（第１図）
【００１２】
【特許文献２】
特開２００２−２２２９１４号公報（第１図）
【００１３】
【発明が解決しようとする課題】
しかし、上記した特許文献２に記載の半導体装置では、樹脂周壁が半導体装置に近接して配置されているため、注入する第１の封止樹脂６の量を高精度に調節する必要があり、半導体装置の製造工程が複雑化して生産性が低下していた。
【００１４】
本発明は、前記した従来技術における問題点を解決し、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することを可能とし、小型化が実現した半導体装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。凸状のダムが第１の半導体素子と第２の端子群の間の配線基板上に設けられており、凸状のダムの位置まで封止樹脂が付着している。
【００１６】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００１７】
上記目的を達成するため、本発明の半導体装置の製造方法は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に凸状のダムを形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、凸状のダムにより封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００１８】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００１９】
上記目的を達成するため、本発明の半導体装置は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。溝が第１の半導体素子と第２の端子群の間の配線基板に設けられており、溝の位置まで封止樹脂が付着している。
【００２０】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００２１】
上記目的を達成するため、本発明の半導体装置の製造方法は次の構成を有する。即ち、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に溝を形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、溝により封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００２２】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００２３】
【発明の実施の形態】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。凸状のダムが第１の半導体素子と第２の端子群の間の配線基板上に設けられており、凸状のダムの位置まで封止樹脂が付着している。
【００２４】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００２５】
ここで、凸状のダムは、封止樹脂を注入するためにその一部が欠けていることが好ましい。
【００２６】
この構成によれば、第１の半導体素子と配線基板との間へ第１の封止樹脂が容易に充填され、より信頼性の向上した半導体装置となる。
【００２７】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に凸状のダムを形成した配線基板を準備する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、凸状のダムにより封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００２８】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００２９】
ここで、第１の半導体素子に形成された突起電極に導電性接着剤を転写する工程と、突起電極を第１の端子群と接合することで配線基板に第１の半導体素子をフリップチップ実装する工程を含むことが好ましい。
【００３０】
この構成によれば、第１の半導体素子と第１の端子群との接続が容易かつ確実となり、得られる半導体装置の信頼性を高めることができる。
【００３１】
本発明の半導体装置においては、基板面の略中央部に配置された第１の端子群と、第１の端子群の周囲の基板面に配置された第２の端子群とを備える配線基板と、第１の端子群を介して配線基板にフリップチップ実装された第１の半導体素子と、第１の半導体素子上に搭載された第２の半導体素子とを備える。第１の半導体素子と配線基板との間に封止樹脂が充填されている。第２の半導体素子は第２の端子群とボンディングワイヤーにより電気的に接続されている。溝が第１の半導体素子と第２の端子群の間の配線基板に設けられており、溝の位置まで封止樹脂が付着している。
【００３２】
この構成によれば、第２の接続端子群を配線基板上で第１の半導体素子側に接近して配置されて小型化が実現した半導体装置となる。
【００３３】
ここで、溝は、第１の端子群の周囲を囲んで配置されていることが好ましい。
【００３４】
この構成によれば、第２の接続端子群への封止樹脂の付着がさらに確実に防止され、より信頼性の向上した半導体装置となる。
【００３５】
本発明の半導体装置の製造方法においては、基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に溝を形成した配線基板を作製する工程と、第１の端子群を介して配線基板に第１の半導体素子をフリップチップ実装する工程と、第１の半導体素子と配線基板との間に封止樹脂を注入して、溝により封止樹脂の流れを止めるとともに、配線基板上において封止樹脂を硬化させる工程と、第１の半導体素子上に第２の半導体素子を搭載し、第２の半導体素子と第２の端子群をボンディングワイヤーを用いて接続する工程とを備える。
【００３６】
この構成によれば、第２の接続端子群が配線基板上で第１の半導体素子側に接近して配置されて小型化した半導体装置が歩留まり良く製造できるようになる。
【００３７】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３８】
（実施の形態１）
図１に、本実施の形態における半導体装置の断面図を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６ａが注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載され、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。配線基板１上に、ダム１１が設けられており、第１の封止樹脂６ａはダム１１の位置まで付着している。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【００３９】
図２に、図１に示す配線基板１の平面図を示す。第１の接続端子群２は配線基板１の中央部に正方形状に配置されている。ダム１１が第１の接続端子群２の周囲に正方形の一辺を欠いた状態で設けられている。このようにダム１１が正方形の一辺を欠いた状態であるのは、第１の半導体素子５と配線基板１の間隙が約５０μｍと狭いことから、第１の封止樹脂６ａを注入する際に樹脂注入用ノズルを挿入する位置を確保するためである。第２の接続端子群３が、ダム１１の周囲を囲むように配置されている。
【００４０】
図３に、図２に示す配線基板１におけるＡ−Ａ‘部の矢視断面図を示す。このようにダム１１は、配線基板１の基板面から凸の状態で設けられている。
【００４１】
図４に、図１に示す半導体装置の部分拡大図を示す。第１の接続端子群２と第１の半導体素子５のバンプ４が接合した部分が導電性接着剤２１で覆われている。第１の封止樹脂６ａは、ダム１１によって流れが止められ、第２の接続端子群３への付着が防止されている。
【００４２】
図５に、本実施の形態における半導体装置の製造工程の一例を示す。以下、図５を参照しながらこの半導体装置の製造方法について説明する。
【００４３】
まず、図５（ａ）に示すように、基板面の中央部に配置された第１の電極端子群２と、その周囲の基板面上に第２の電極端子群３が配置された配線基板１を用意し、第１の電極端子群２と第２の電極端子群３の間にダム１１を形成する。ダム１１は、例えば、配線基板１上に絶縁性の樹脂を塗布して熱硬化させることで形成することができる。ダム１１の高さｔ（ｍｍ）は、第１の封止樹脂６ａの流れが止められるように、かつ、第２の接続端子群３へのボンディングワイヤー８による接続の障害とならないように、０．０５〜０．２０ｍｍの範囲とすることが好ましい。ダム１１の高さｔ（ｍｍ）は、チクソ性の高い樹脂を使用したり、また、配線基板１がセラミック製の場合は、配線基板１上にガラスコートを施したりすることによって容易に調節することができる。
【００４４】
次に、図５（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４を第１の接続端子群２と接合することでフリップチップボンディングにより配線基板１上に搭載する。ここで、予めバンプ４に導電性接着剤を転写しておき、バンプ４を第１の接続端子群２と接合することが好ましい。これにより、接合部分における抵抗が低くなり、得られる半導体装置の信頼性を高めることができる。
【００４５】
次いで、図５（ｃ）に示すように、ダム１１が欠けた方向から、第１の半導体素子５と配線基板１の間に、その間隙が充填される量以上であり、ダム１１から外に溢れる量以下の第１の封止樹脂６ａを注入する。その後、第１の封止樹脂６ａはダム１１によって流れが止められ、第２の接続端子群３への付着が防止された状態で硬化する。
【００４６】
続いて、図５（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図５（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【００４７】
その後、図５（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【００４８】
本実施の形態によれば、配線基板１上にダム１１を設けることにより、第１の封止樹脂６ａの量を高精度に調節することなく、第１の半導体素子５と配線基板１の間隙に注入された第１の封止樹脂６ａの流れが確実に止められ、第２の接続端子群３への第１の封止樹脂６ａの付着が防止される。これにより、第１の半導体素子５上の第２の半導体素子７に設けられた電極端子群７ａと第２の接続端子群３をボンディングワイヤー８によって安定して接続することができる。この結果、第２の接続端子群３を配線基板１上で第１の半導体素子５側に接近して配置することができるようになり、小型化が実現した半導体装置が得られる。
【００４９】
（実施の形態２）
図６に、本実施の形態における半導体装置の断面図を示す。第１の半導体素子５が配線基板１上にフリップチップボンディングにより搭載されている。第１の半導体素子５の電極端子に形成されたバンプ４が配線基板１上の第１の接続端子群２と接合されている。第１の半導体素子５は、それと配線基板１の間に第１の封止樹脂６ｂが注入されて配線基板１に固定されている。第２の半導体素子７が第１の半導体素子５の裏面に搭載され、第２の半導体素子７に設けられた電極端子群７ａと配線基板１上の第２の接続端子群３とがボンディングワイヤー８により電気的に接続されている。配線基板１上に、溝１２が設けられており、第１の封止樹脂６ｂは溝１２の位置まで付着している。第１の半導体素子５と第２の半導体素子７は第２の封止樹脂９により覆われてモールドされている。
【００５０】
図７に、図６に示す配線基板１の平面図を示す。第１の接続端子群２が配線基板１の中央部に正方形状に配置されている。溝１２が第１の接続端子群２の周囲を囲むように正方形状に設けられている。第２の接続端子群３が、溝１２の周囲を囲むように配置されている。
【００５１】
図８に、図７に示す配線基板１におけるＡ−Ａ‘部の矢視断面図を示す。このように溝１２は、配線基板１の基板面から凹んだ状態で設けられている。
【００５２】
図９に、図６に示す半導体装置の部分拡大図を示す。第１の接続端子群２と第１の半導体素子５のバンプ４が接合した部分が導電性接着剤２１で覆われている。第１の封止樹脂６ｂは、溝１２によって流れが止められ、第２の接続端子群３への付着が防止されている。
【００５３】
図１０に、本実施の形態における半導体装置の製造工程の一例を示す。以下、図１０を参照しながらこの半導体装置の製造方法について説明する。
【００５４】
まず、図１０（ａ）に示すように、基板面の中央部に配置された第１の電極端子群２と、その周囲の基板面上に第２の電極端子群３が配置された配線基板１を用意し、第１の電極端子群２と第２の電極端子群３の間に溝１２を形成する。溝１２は、例えば、配線基板１をブレードでハーフカットすることで形成することができる。又は、溝１２は、配線基板１が樹脂製の場合は、配線基板１上に半田レジストコートを施して最上層１層分の厚みの段差を設けることで形成することもできる。又は、溝１２は、配線基板１がセラミックス製の場合は、セラミックスの焼成前に、金型を用いて配線基板１に所定の幅・厚みの切り込みを設けることで形成することもできる。溝１２の深さｄ（ｍｍ）は、第１の封止樹脂６ｂの流れが止められるように、０．０５〜０．２０ｍｍの範囲とすることが好ましい。
【００５５】
次に、図１０（ｂ）に示すように、第１の半導体素子５を、その電極端子に形成されたバンプ４と第１の接続端子群２を接合することでフリップチップボンディングにより配線基板１上に搭載する。ここで、予めバンプ４に導電性接着剤を転写しておき、バンプ４と第１の接続端子群２とを接合することが好ましい。これにより、接合部分における抵抗が低くなり、得られる半導体装置の信頼性を高めることができる。
【００５６】
次いで、図１０（ｃ）に示すように、第１の半導体素子５と配線基板１の間に、その間隙が充填される量以上であり、溝１２から外に溢れる量以下の第１の封止樹脂６ｂを注入する。その後、第１の封止樹脂６ａは溝１２によって流れが止められ、第２の接続端子群３への付着が防止された状態で硬化する。
【００５７】
続いて、図１０（ｄ）に示すように、第２の半導体素子７を第１の半導体素子５の裏面に搭載し、図１０（ｅ）に示すように、第２の半導体素子７の電極端子群７ａと配線基板１上の第２の接続端子群３をボンディングワイヤー８を用いて電気的に接続する。
【００５８】
その後、図１０（ｆ）に示すように、第２の封止樹脂９を用い、第１の半導体素子５と第２の半導体素子７の全体を覆ってモールドし、積層型の半導体装置が完成する。
【００５９】
本実施の形態によれば、配線基板１に溝１２を設けることにより、第１の封止樹脂６ｂの量を高精度に調節することなく、第１の半導体素子５と配線基板１の間隙に注入された第１の封止樹脂６ｂの流れが確実に止められ、第２の接続端子群３への第１の封止樹脂６ｂの付着が防止される。これにより、実施の形態１と同様の効果が得られる。
【００６０】
【発明の効果】
本発明によれば、配線基板上のワイヤーボンディング用の端子群を半導体素子側に接近して配置することが可能となり、小型化が実現した半導体装置が得られる。
【図面の簡単な説明】
【図１】実施の形態１における半導体装置の断面図
【図２】実施の形態１における半導体装置に用いる配線基板の平面図
【図３】図２に示す配線基板の断面図
【図４】実施の形態１における半導体装置の部分拡大図
【図５】実施の形態１における半導体装置の製造工程図
【図６】実施の形態２における半導体装置の断面図
【図７】実施の形態２における半導体装置に用いる配線基板の平面図
【図８】図７に示す配線基板の断面図
【図９】実施の形態２における半導体装置の部分拡大図
【図１０】実施の形態２における半導体装置の製造工程図
【図１１】従来例の半導体装置の断面図
【図１２】従来例の半導体装置の製造工程図
【符号の説明】
１ 配線基板
２ 第１の接続端子群
３ 第２の接続端子群
４ バンプ
５ 第１の半導体素子
６、６ａ、６ｂ 第１の封止樹脂
７ 第２の半導体素子
７ａ 第２の半導体素子７の電極端子群
８ ボンディングワイヤー
９ 第２の封止樹脂
１１ ダム
１２ 溝
２１ 導電性接着剤
Claims (10)
- 基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の前記基板面に配置された第２の端子群とを備える配線基板と、前記第１の端子群を介して前記配線基板にフリップチップ実装された第１の半導体素子と、前記第１の半導体素子上に搭載された第２の半導体素子とを備え、
前記第１の半導体素子と前記配線基板との間に封止樹脂が充填されており、
前記第２の半導体素子は前記第２の端子群とボンディングワイヤーにより電気的に接続された半導体装置において、
凸状のダムが前記第１の半導体素子と前記第２の端子群の間の前記配線基板上に設けられており、前記凸状のダムの位置まで前記封止樹脂が付着していることを特徴とする半導体装置。 - 前記凸状のダムは、前記封止樹脂を注入するためにその一部が欠けている請求項１に記載の半導体装置。
- 前記第１の半導体素子は、突起電極を介して前記第１の端子群と電気的に接続されている請求項１に記載の半導体装置。
- 基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の前記基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に凸状のダムを形成した配線基板を準備する工程と、
前記第１の端子群を介して前記配線基板に第１の半導体素子をフリップチップ実装する工程と、
前記第１の半導体素子と前記配線基板との間に封止樹脂を注入して、前記凸状のダムにより前記封止樹脂の流れを止めるとともに、前記配線基板上において前記封止樹脂を硬化させる工程と、
前記第１の半導体素子上に第２の半導体素子を搭載し、前記第２の半導体素子と前記第２の端子群をボンディングワイヤーを用いて接続する工程とを備えた半導体装置の製造方法。 - 前記第１の半導体素子に形成された突起電極に導電性接着剤を転写する工程と、
前記突起電極を前記第１の端子群と接合することで前記配線基板に第１の半導体素子をフリップチップ実装する工程を含む請求項４に記載の半導体装置の製造方法。 - 基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の前記基板面に配置された第２の端子群とを備える配線基板と、前記第１の端子群を介して前記配線基板にフリップチップ実装された第１の半導体素子と、前記第１の半導体素子上に搭載された第２の半導体素子とを備え、
前記第１の半導体素子と前記配線基板との間に封止樹脂が充填されており、
前記第２の半導体素子は前記第２の端子群とボンディングワイヤーにより電気的に接続された半導体装置において、
溝が前記第１の半導体素子と前記第２の端子群の間の前記配線基板に設けられており、前記溝の位置まで前記封止樹脂が付着していることを特徴とする半導体装置。 - 前記溝は、前記第１の端子群の周囲を囲んで配置されている請求項６に記載の半導体装置。
- 前記第１の半導体素子は、前記第１の端子群と突起電極を介して電気的に接続されている請求項６又は７に記載の半導体装置。
- 基板面の略中央部に配置された第１の端子群と、前記第１の端子群の周囲の基板面に配置された第２の端子群とを備え、前記第１の端子群と前記第２の端子群との間に溝を形成した配線基板を準備する工程と、
前記第１の端子群を介して前記配線基板に第１の半導体素子をフリップチップ実装する工程と、
前記第１の半導体素子と前記配線基板との間に封止樹脂を注入して、前記溝により前記封止樹脂の流れを止めるとともに、前記配線基板上において前記封止樹脂を硬化させる工程と、
前記第１の半導体素子上に第２の半導体素子を搭載し、前記第２の半導体素子と前記第２の端子群をボンディングワイヤーを用いて接続する工程とを備えた半導体装置の製造方法。 - 前記第１の半導体素子に形成された突起電極に導電性接着剤を転写する工程と、
前記突起電極を前記第１の端子群と接合することで前記配線基板に第１の半導体素子をフリップチップ実装する工程を含む請求項９に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355900A JP2004193174A (ja) | 2002-12-06 | 2002-12-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002355900A JP2004193174A (ja) | 2002-12-06 | 2002-12-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004193174A true JP2004193174A (ja) | 2004-07-08 |
Family
ID=32756452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002355900A Withdrawn JP2004193174A (ja) | 2002-12-06 | 2002-12-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004193174A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006046299A1 (ja) * | 2004-10-29 | 2006-05-04 | Spansion Llc | マルチチップパッケージおよびその製造方法 |
| JP2007207805A (ja) * | 2006-01-31 | 2007-08-16 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| CN100401515C (zh) * | 2004-11-19 | 2008-07-09 | 矽品精密工业股份有限公司 | 包覆有倒装芯片封装件的半导体装置及其制法 |
| JP2008205057A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009200450A (ja) * | 2007-02-27 | 2009-09-03 | Canon Inc | 情報処理装置、情報処理方法及びプログラム |
| JP2012015142A (ja) * | 2010-06-29 | 2012-01-19 | Shinko Electric Ind Co Ltd | 半導体パッケージおよびその製造方法 |
| US8759971B2 (en) | 2010-08-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| CN109075136A (zh) * | 2016-04-28 | 2018-12-21 | 电化株式会社 | 陶瓷电路基板及其制造方法 |
| CN110892525A (zh) * | 2017-08-18 | 2020-03-17 | 纳美仕有限公司 | 半导体装置 |
-
2002
- 2002-12-06 JP JP2002355900A patent/JP2004193174A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006046299A1 (ja) * | 2004-10-29 | 2006-05-04 | Spansion Llc | マルチチップパッケージおよびその製造方法 |
| JPWO2006046299A1 (ja) * | 2004-10-29 | 2008-05-22 | スパンション エルエルシー | マルチチップパッケージおよびその製造方法 |
| CN100401515C (zh) * | 2004-11-19 | 2008-07-09 | 矽品精密工业股份有限公司 | 包覆有倒装芯片封装件的半导体装置及其制法 |
| JP2007207805A (ja) * | 2006-01-31 | 2007-08-16 | Sony Corp | 半導体装置の製造方法及び半導体装置 |
| JP2008205057A (ja) * | 2007-02-19 | 2008-09-04 | Matsushita Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2009200450A (ja) * | 2007-02-27 | 2009-09-03 | Canon Inc | 情報処理装置、情報処理方法及びプログラム |
| JP2012015142A (ja) * | 2010-06-29 | 2012-01-19 | Shinko Electric Ind Co Ltd | 半導体パッケージおよびその製造方法 |
| US8759971B2 (en) | 2010-08-31 | 2014-06-24 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| CN109075136A (zh) * | 2016-04-28 | 2018-12-21 | 电化株式会社 | 陶瓷电路基板及其制造方法 |
| CN109075136B (zh) * | 2016-04-28 | 2022-08-02 | 电化株式会社 | 陶瓷电路基板及其制造方法 |
| CN110892525A (zh) * | 2017-08-18 | 2020-03-17 | 纳美仕有限公司 | 半导体装置 |
| CN110892525B (zh) * | 2017-08-18 | 2023-04-25 | 纳美仕有限公司 | 半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9337165B2 (en) | Method for manufacturing a fan-out WLP with package | |
| CN100438025C (zh) | 芯片层叠型半导体装置及其制造方法 | |
| KR100203030B1 (ko) | 반도체 디바이스 및 그 제조방법과 반도체 칩을 실장하기 위한 가요성 막 | |
| US8466545B1 (en) | Stackable semiconductor package | |
| US8928153B2 (en) | Flip-chip, face-up and face-down centerbond memory wirebond assemblies | |
| US8129849B1 (en) | Method of making semiconductor package with adhering portion | |
| KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20120268899A1 (en) | Reinforced fan-out wafer-level package | |
| TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
| KR101730916B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN104241255A (zh) | 电子组件模块及其制造方法 | |
| CN107204321A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| US9426897B2 (en) | Electronic component and method for manufacturing electronic component | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| JP4428248B2 (ja) | 半導体装置の製造方法 | |
| JP2001176908A (ja) | 半導体装置の製造方法 | |
| JP2005167072A (ja) | 半導体装置およびその製造方法 | |
| TWI689052B (zh) | 半導體封裝結構及其製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005150179A (ja) | 半導体装置およびその製造方法 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP2004228201A (ja) | 半導体装置およびその製造方法 | |
| JP2004158539A (ja) | 樹脂封止型半導体装置の製造方法 | |
| CN108538800A (zh) | 封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |