JP2004200264A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2004200264A
JP2004200264A JP2002364686A JP2002364686A JP2004200264A JP 2004200264 A JP2004200264 A JP 2004200264A JP 2002364686 A JP2002364686 A JP 2002364686A JP 2002364686 A JP2002364686 A JP 2002364686A JP 2004200264 A JP2004200264 A JP 2004200264A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
leads
semiconductor chip
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002364686A
Other languages
English (en)
Inventor
Mamoru Ito
護 伊藤
Akira Muto
晃 武藤
Tomio Yamada
富男 山田
Tsuneo Endo
恒雄 遠藤
Satoshi Konishi
聡 小西
Kazuaki Uehara
一昭 上原
Tsutomu Ida
勤 伊田
Yoshiji Kodaira
好二 小平
Koichi Nakajima
浩一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Renesas Technology Corp
Renesas Eastern Japan Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Eastern Japan Semiconductor Inc filed Critical Renesas Technology Corp
Priority to JP2002364686A priority Critical patent/JP2004200264A/ja
Priority to US10/730,119 priority patent/US6989587B2/en
Publication of JP2004200264A publication Critical patent/JP2004200264A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/1084—Notched leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】信頼性の向上を図る。
【解決手段】複数の半導体チップが搭載されたヒートシンクと、前記半導体チップと電気的に接続された複数のインナリードと、前記複数の半導体チップと複数のインナリードとを樹脂封止する封止体３と、前記半導体チップの電極とこれに対応する前記インナリードとを電気的に接続する複数のワイヤと、前記インナリードに繋がり、かつ封止体３の外部に露出する幅広のアウタリード１ｂとを有し、封止体３の外側のアウタリード１ｂに、アウタリード１ｂの引き出し方向に細長く延在する複数のスリット１ｃが形成されており、これにより、ＭＯＳＦＥＴ６実装後にアウタリード１ｂに熱応力などによってリードストレスが掛かった際に、このリードストレスを緩和させることができ、ＭＯＳＦＥＴ６の信頼性の向上を図ることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、高出力の半導体チップが組み込まれた半導体装置およびその製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
従来の大電力消費の樹脂封止タイプの半導体装置では、封止樹脂内の半導体素子搭載部であるアイランドから封止樹脂外に延びる放熱板にスリット状の孔部を形成し、前記孔部に封止樹脂が配置されている（例えば、特許文献１参照）。
【０００３】
また、大電力の半導体チップを放熱板に搭載し、かつボンディングワイヤで半導体チップと電気的に接続された幅広のリードを有する半導体装置において、幅広のリードに２つの孔部を設け、一方の孔部を樹脂周壁内に埋没させ、他方の孔部を樹脂周壁外に設けている（例えば、特許文献２参照）。
【０００４】
さらに、モールド樹脂の縁に沿って幅広の放熱用リードに複数の孔を設けている（例えば、特許文献３参照）。
【０００５】
【特許文献１】
特開２０００−３４９２１８号公報（第４頁、図２）
【０００６】
【特許文献２】
特開２００２−７６１５８号公報（第７頁、図６）
【０００７】
【特許文献３】
特開平１１−３３０８５９号公報（第４頁、図２）
【０００８】
【発明が解決しようとする課題】
動作周波数が高く、高出力の半導体チップを有する半導体装置では、幅広のリードを採用することが有効であるが、電極容量の確保とリードストレスに問題を生じる。
【０００９】
そこで、本発明者は、電極容量の確保とリードストレスに有効な手段としてセラミック板を組み込んだセラミックパッケージを検討したが、リードをセラミック板に銀ロウ付けによって接続しなければならず、銀ロウ付けに手間がかかり、さらに材料コストの高いヒートシンクを用いなければならないため、パッケージコストが高いことが問題である。
【００１０】
また、セラミックパッケージでは、気密テストと異物封入テストが必要となり、パッケージの組み立てコストが高くなることが問題である。
【００１１】
なお、前記特許文献１と特許文献３に示す構造では、リードに設けられた孔が封止樹脂の内側と外側に跨がっているため、封止体の外側の孔の一部に封止用樹脂が流れ込み、パッケージ組み立て後に樹脂片が脱落してパッケージ実装時などに悪影響を及ぼすことが問題となる。
【００１２】
本発明の目的は、リードストレスを緩和して信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１３】
本発明のその他の目的は、電極容量の確保を図る半導体装置およびその製造方法を提供することにある。
【００１４】
さらに、本発明のその他の目的は、コストの低減化を図る半導体装置およびその製造方法を提供することにある。
【００１５】
さらに、本発明のその他の目的は、レジンバリの発生を低減する半導体装置およびその製造方法を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１８】
すなわち、本発明は、半導体チップが搭載された金属板と、前記半導体チップと電気的に接続された複数のリードと、前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、前記複数のリードそれぞれにおける前記封止体の外側に、前記リードの引き出し方向に細長く延在するスリットが形成されているものである。
【００１９】
また、本発明は、半導体チップが搭載された金属板と、前記半導体チップと電気的に接続された複数のリードと、前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、前記複数のリードそれぞれにおける封止体の外側に、前記リードの引き出し方向に細長く延在するスリットが形成された半導体装置の製造方法であり、前記半導体装置の選別検査を行う工程を含み、少なくとも前記選別検査の前に前記スリットを形成するものである。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
図１は本発明の実施の形態の半導体装置の構造の一例を示す斜視図、図２は図１のＡ−Ａ線に沿って切断した断面図と静電容量形成状態を示す部分拡大断面図、図３は図１に示す半導体装置の基板への実装状態の一例を示す平面図、図４は図３のＡ−Ａ線に沿って切断した断面の構造を拡大して示す部分拡大断面図、図５は図１に示す半導体装置に搭載される伝送線路基板の構造の一例を示す平面図、図６は図５に示す伝送線路基板の構造を示す側面図、図７は図１に示す半導体装置の組み立てに用いられるヒートシンクの構造の一例を示す平面図、図８は図７に示すヒートシンクの長手方向の構造を示す側面図、図９は図７に示すヒートシンクの幅方向の構造を示す側面図、図１０はリードフレームの構造の一例を示す平面図、図１１は図１０に示すリードフレームの長手方向の構造を示す側面図、図１２は図１０に示すリードフレームの幅方向の構造を示す側面図、図１３はリードフレームとヒートシンクを接合したステム構造の一例を示す平面図、図１４は図１３に示すステム構造の長手方向の構造を示す側面図、図１５は図１３に示すステム構造の幅方向の構造を示す側面図、図１６はダイボンディング後の構造の一例を示す平面図、図１７は伝送線路基板搭載後の構造の一例を示す平面図、図１８はワイヤボンディング後の構造の一例を示す平面図、図１９は樹脂モールディング後の構造の一例を示す平面図、図２０はリード切断後の構造の一例を示す平面図、図２１は図２０に示す構造の側面図、図２２はリード成形後の構造の一例を示す平面図、図２３は図２２に示す構造の側面図、図２４は金属板吊り部切断後の構造の一例を示す平面図、図２５は図２４に示す構造の側面図、図２６は比較例の半導体装置の組み立ての樹脂モールディングによって発生するレジンバリの付着状態の構造を示す平面図、図２７は図２６に示すレジンバリのリード表面への付着状態を示す部分拡大平面図、図２８は図１に示す半導体装置の組み立てにおける樹脂モールディング時の金型クランプ状態の構造の一例を示す断面図、図２９は選別状態の構造の一例を示す平面図、図３０は図２９のＡ−Ａ線に沿って切断した断面の構造を示す部分拡大断面図、図３１は図１に示す半導体装置におけるインナリードと金属板吊り部の高さの関係を示す部分断面図、図３２および図３３はそれぞれ本発明の変形例の半導体装置におけるインナリードと金属板吊り部の高さの関係を示す部分断面図である。
【００２２】
図１、図２に示す本実施の形態の半導体装置は、動作周波数が高く、かつ高出力の半導体チップを有した樹脂封止型の半導体パッケージであり、ここでは、前記半導体装置の一例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)６を取り上げて説明する。
【００２３】
なお、本実施の形態のＭＯＳＦＥＴ６は、例えば、携帯電話機の基地局に設置されるものであり、主に、0.８〜２ＧＨｚ帯で使用され、３０Ｗ（ワット）以上の高出力の半導体チップを搭載している。ただし、２５０Ｗクラスの高出力特性が要求される場合もある。
【００２４】
ＭＯＳＦＥＴ６の構成について説明すると、複数の半導体チップが搭載された金属板であるヒートシンク５と、前記半導体チップと電気的に接続された複数のインナリード１ａと、前記複数の半導体チップと複数のインナリード１ａとを樹脂封止する封止体３と、前記半導体チップの電極とこれに対応するインナリード１ａとを電気的に接続する複数のワイヤ（金属ワイヤ）４と、インナリード１ａに繋がり、かつ封止体３の外部に露出する幅広のアウタリード１ｂとを有しており、封止体３の外側のアウタリード１ｂに、図１に示すようにアウタリード１ｂの引き出し方向に細長く延在する複数のスリット１ｃが形成されている。
【００２５】
このスリット１ｃは、ＭＯＳＦＥＴ６実装後にアウタリード１ｂに熱応力などによってリードストレスが掛かった際に、このリードストレスを緩和させるものである。
【００２６】
すなわち、本実施の形態のＭＯＳＦＥＴ６では、アウタリード１ｂにその引き出し方向に細長く延在する複数のスリット１ｃが形成されていることにより、アウタリード１ｂの剛性を小さくできるとともに、リード引き出し方向に平行な方向にかかるリードストレスを分散して緩和させることができる。
【００２７】
また、本実施の形態のＭＯＳＦＥＴ６では、アウタリード１ｂに、曲げ成形による曲げ部１ｄが形成されており、図２に示すようにアウタリード１ｂはガルウィング状に形成されている。
【００２８】
これにより、リード引き出し方向に平行な方向にかかるリードストレスを緩和させることができる。
【００２９】
さらに、各スリット１ｃは曲げ部１ｄに形成されており、曲げ部１ｄとスリット１ｃとでリードストレスを十分に吸収し、リードストレスを緩和させることができる。
【００３０】
なお、各スリット１ｃは、アウタリード１ｂのみに形成されていることが好ましい。すなわち、封止体３の側壁の外側のアウタリード１ｂのみにスリット１ｃを設けることにより、樹脂モールディング時に封止用樹脂はスリット１ｃ内に流れ込まないため、スリット１ｃ内に封止用樹脂が配置されず、組み立て後にレジン異物として脱落することを防止できる。
【００３１】
その結果、ＭＯＳＦＥＴ６の実装時の前記レジン異物などによる実装不良の発生を低減することができ、ＭＯＳＦＥＴ６の製造コストを低減することができるとともに、実装における信頼性の低下を防ぐことができる。
【００３２】
本実施の形態のＭＯＳＦＥＴ６では、ヒートシンク５の上面５ａにはＭＯＳ−Ｃチップ７とＦＥＴチップ２と伝送線路基板８とが搭載されている。
【００３３】
また、封止体３から外部に突出し、かつ対向して配置されたアウタリード１ｂのうち、一方のアウタリード１ｂが入力側すなわちゲート電極であり、他方が出力側すなわちドレイン電極であり、さらに、ヒートシンク５がＧＮＤ電位すなわちソース電極となっており、図４に示すようにＭＯＳＦＥＴ６の実装時には、ヒートシンク５の裏面５ｂをはんだ１１を介してラジエータ９などとＧＮＤ接続する。
【００３４】
また、封止体３内において、ゲート側のインナリード１ａは、ＭＯＳ−Ｃチップ７とワイヤ４によって電気的に接続され、また、ＭＯＳ−Ｃチップ７はＦＥＴチップ２ともワイヤ４で電気的に接続されている。さらに、ＦＥＴチップ２は、伝送線路基板８ともワイヤ４で電気的に接続され、伝送線路基板８はドレイン側のインナリード１ａともワイヤ４で電気的に接続されている。
【００３５】
したがって、ＭＯＳ−Ｃチップ７には、入力側（ゲート側）の整合回路が形成されており、一方、伝送線路基板８にはインピーダンスロスも考慮された出力側（ドレイン側）の整合回路が形成されている。
【００３６】
図５、図６に示すように、伝送線路基板８は、ベースが高誘電率のセラミック基板８ｃであり、その表面に大きな面積のＡｌ（アルミニウム）電極８ａが形成され、さらにその反対側の面には、ＡｕＳｎなどからなるＧＮＤ端子８ｂが形成されており、マイクロストリップライン構造のものである。
【００３７】
なお、伝送線路基板８の誘電率は、例えば、ε＝３８またはε＝１４０などである。
【００３８】
また、ヒートシンク５は、例えば、モリブデンあるいはタングステンなどを含む銅合金によって形成されている。
【００３９】
さらに、封止体３は、例えば、エポキシ系樹脂などの樹脂モールディング可能な封止用樹脂を用いて形成されており、例えば、誘電率ε＝４程度のものである。
【００４０】
次に、本実施の形態のＭＯＳＦＥＴ６の実装構造について説明する。
【００４１】
図３および図４は、本実施の形態のＭＯＳＦＥＴ６をプリント配線基板などの実装基板１０に実装した状態を示すものであり、例えば、携帯電話機の基地局などに実装する場合、ＭＯＳＦＥＴ６のヒートシンク５が基地局アンプのラジエータ９にはんだ１１を介して接続され、さらに、ゲート側とドレイン側のアウタリード１ｂそれぞれがラジエータ９上に配置された実装基板１０の銅箔などからなる配線１０ａに、はんだ１２によって接続される。
【００４２】
なお、実装基板１０のＭＯＳＦＥＴ６のアウタリード１ｂと接続する配線１０ａではストリップラインが形成されている。
【００４３】
また、ヒートシンク５はラジエータ９に対してねじ留めによって固定されていてもよい。さらに、図３に示すように、実装基板１０上には、ＭＯＳＦＥＴ６の他にチップコンデンサ１３などの電子部品が実装されている。
【００４４】
ＭＯＳＦＥＴ６の実装基板１０への実装時には、はんだ付けの熱ストレスが印加され、さらに実際の基地局での実装状態ではＯＮ／ＯＦＦや気温変化による熱ストレスが印加されるが、本実施の形態のＭＯＳＦＥＴ６では、幅広のアウタリード１ｂにその引き出し方向に対して平行に細長い複数のスリット１ｃが形成されているため、アウタリード１ｂの面積が減ってアウタリード１ｂの剛性を小さくできるとともに、リードに対する熱ストレス（リードストレス）を分散させることができ、熱ストレスを緩和することができる。
【００４５】
さらに、アウタリード１ｂにガルウィング状の曲げ部１ｄが形成されており、この曲げ部１ｄにスリット１ｃが形成されているため、幅広のアウタリード１ｂであっても曲げ部１ｄが撓んでリードストレスを吸収できる。
【００４６】
したがって、リードフレームを緩和してリードストレスによるＭＯＳＦＥＴ６内部でのワイヤ切断などを低減することができ、ＭＯＳＦＥＴ６の信頼性の向上を図ることができる。
【００４７】
また、本実施の形態のＭＯＳＦＥＴ６では、図１に示すように、スリット１ｃによって分割された複数の個片アウタリード１ｆそれぞれの先端において、隣接する個片アウタリード１ｆ同士が接続されている。
【００４８】
すなわち、各アウタリード１ｂにおいてスリット１ｃにより分割された複数の個片アウタリード１ｆそれぞれの先端が繋がった状態となっている。これにより、個片アウタリード１ｆがばらけずに１つのアウタリード１ｂとして一体の形状を保てるため、コプラナリティ（リード先端の高さのばらつき）の低下を防ぐことができる。
【００４９】
その結果、パッケージ組み立てなどの工程間搬送においてコプラナリティが低下することを防げるとともに、携帯電話機の基地局などで実装する際の高精度のコプラナリティ要求にも対応することができる。
【００５０】
また、本実施の形態のＭＯＳＦＥＴ６は、携帯電話機の基地局などに搭載される場合が多く、したがって、主に0.８〜２ＧＨｚ帯で使用されるが、その際、２５０Ｗ（ワット）クラスの高出力特性が要求される場合がある。そこで、高出力特性を達成させるため、大電流を流せる半導体チップが必要となる。したがって、チップ部の容量が大きくなり、低インピーダンス特性になる。このため、1.５ＧＨｚ帯以上の用途には、リード端子のインピーダンスを高くする内部整合回路が必要になる。
【００５１】
実際の整合回路は、半導体チップ上の酸化膜を介してワイヤ４とアルミニウム（Ａｌ）電極またはＡｕ電極とで容量を形成するか、またはストリップライン基板（伝送線路基板８）とパッケージの電極容量を用いて整合回路を形成する。本実施の形態のＭＯＳＦＥＴ６では、パッケージの電極容量をインナリード１ａとヒートシンク５との間隙で形成している。
【００５２】
すなわち、本実施の形態のＭＯＳＦＥＴ６では、図２の拡大図に示すように、金属板であるヒートシンク５とインナリード１ａは重なり部分を有しており、両者によって挟まれた領域で静電容量が形成される。なお、本実施の形態のＭＯＳＦＥＴ６は、樹脂モールディングによる樹脂封止型のパッケージであるため、樹脂モールディング時にヒートシンク５とインナリード１ａとによって挟まれた領域には封止用樹脂が入り込む。つまり、ヒートシンク５とインナリード１ａとによって挟まれた領域には封止体３からなる絶縁体が配置され、この封止体３をインシュレータ（誘電体）として静電容量を形成する。
【００５３】
ここで、例えば、セラミックの誘電率（ε）は、約１０であるが、封止用樹脂の誘電率（ε）は、約４である。したがって、本実施の形態のＭＯＳＦＥＴ６のように、樹脂封止型のパッケージでセラミックパッケージと同等のパッケージ容量を形成するためには、インナリード１ａとヒートシンク５との間隔をセラミックパッケージの場合の約４０％にするか、もしくはインナリード１ａの面積を約2.５倍にする必要がある。
【００５４】
そこで、本実施の形態のＭＯＳＦＥＴ６では、インナリード１ａのワイヤ接続領域に可能な限り有効な領域（孔が形成されていない領域）を有することが好ましく、したがって、ＭＯＳＦＥＴ６では、インナリード１ａのワイヤ接続領域にはスリット１ｃを設けないことにより、必要な静電容量を確保している。
【００５５】
次に、本実施の形態のＭＯＳＦＥＴ６において、ヒートシンク５とインナリード１ａとの間に間隔を形成する方法について説明する。
【００５６】
ＭＯＳＦＥＴ６において容量を形成するためにはインナリード１ａとヒートシンク５との間に間隔を保つことが必要である。
【００５７】
そこで、本実施の形態のＭＯＳＦＥＴ６では、図２に示すように、ヒートシンク５の上面５ａの対向する２辺の端部に上面５ａより凹んだ凹部５ｃを設け、この凹部５ｃの上に所定の間隔をおいてインナリード１ａの一端が配置されている。
【００５８】
すなわち、ヒートシンク５のインナリード１ａと重なる箇所にその上面５ａより凹んだ凹部５ｃを形成することにより、ヒートシンク５とインナリード１ａとの間に所望の間隔が形成される。
【００５９】
なお、ＭＯＳＦＥＴ６の組み立てにおいて、リードフレーム１段階で、インナリード１ａと同一の高さに配置されたリードフレーム１の金属板吊り部１ｅとヒートシンク５の上面５ａとを接合することにより、組み立て後のＭＯＳＦＥＴ６では、図３１に示すようにヒートシンク５を支持する金属板吊り部１ｅと各インナリード１ａとが同一高さに配置されている。
【００６０】
つまり、本実施の形態のＭＯＳＦＥＴ６では、各インナリード１ａおよび各金属板吊り部１ｅに曲げ成形が行われていないため、各インナリード１ａおよび各金属板吊り部１ｅが同一高さに配置され、各インナリード１ａとヒートシンク５との間に凹部５ｃの深さに相当する間隔が形成されることになる。
【００６１】
これに対して、図３２は変形例のＭＯＳＦＥＴ６の構造を示すものであり、ヒートシンク５と金属板吊り部１ｅとの間にスペーサ部材１８を介在させることにより、ヒートシンク５と各インナリード１ａとの間にスペーサ部材１８の厚さに相当する間隔を形成するものである。
【００６２】
また、図３３に示す変形例のＭＯＳＦＥＴ６は、金属板吊り部１ｅに曲げ成形を行ってヒートシンク５とインナリード１ａとの間に所望の間隔を形成するものである。
【００６３】
図３２に示す変形例のスペーサ部材１８を使用した構造では、スペーサ部材１８の表裏両面でそれぞれ金属板吊り部１ｅとヒートシンク５とに接続することになる。その際、接続は、例えば、銀ロウ付けで行うため、ヒートシンク５と金属板吊り部１ｅとの距離の公差が大きくなる。つまり、ヒートシンク５と金属板吊り部１ｅとの距離に対して、スペーサ部材１８の表裏２箇所の銀ロウ付けの厚さ公差が大きく影響するとともに、スペーサ部材１８そのものの厚さ公差も影響する。
【００６４】
これに対して、図３１に示す本実施の形態のＭＯＳＦＥＴ６の構造では、ヒートシンク５と金属板吊り部１ｅとを直接銀ロウ付けなどで接続している。この場合、銀ロウ付けがパッケージ厚さ方向に対して１箇所であり、かつスペーサ部材１８を介在させないため、金属板吊り部１ｅとヒートシンク５との距離のばらつきを、スペーサ部材１８を用いた図３２に示す構造に比較して非常に小さくできる。
【００６５】
ここで、ＭＯＳＦＥＴ６における金属板吊り部１ｅとヒートシンク５との距離のばらつきの影響について説明する。
【００６６】
図２６および図２７は、樹脂モールディング時のレジンバリ１４の発生状態を示したものであり、本実施の形態のＭＯＳＦＥＴ６では、金属板吊り部１ｅとヒートシンク５との距離のばらつきがレジンバリ１４の発生量に対して影響を及ぼす。
【００６７】
すなわち、図２８に示すように、樹脂モールディング工程において、モールド金型の上型１５と下型１６とでリードフレーム１およびヒートシンク５をクランプした際、上型１５のクランプ面１５ａをモールド基準（Ｐ）として、下型１６のクランプ面１６ａによってアウタリード１ｂの裏面１ｇとヒートシンク５の裏面５ｂを一緒にクランプしなければならない。この時、クランプ面１６ａとアウタリード１ｂの裏面１ｇもしくはキャビティ面１６ｂとヒートシンク５の裏面５ｂとの間に隙間が形成されていると、図２６および図２７の比較例に示すようなアウタリード表面のレジンバリ１４もしくはヒートシンク裏面のレジンバリ１４が発生することになる。レジンバリ１４は、ミクロンオーダーの薄膜状のバリである。
【００６８】
そこで、下型１６のクランプ面１６ａとアウタリード１ｂの裏面１ｇとの間、およびキャビティ面１６ｂとヒートシンク５の裏面５ｂとの間に隙間を生じないようにするためには、金型クランプ時に、それぞれアウタリード１ｂとヒートシンク５を数μｍ〜数十μｍ押さえ潰す必要があり、アウタリード１ｂの厚さを（Ｔ）、ヒートシンク５の厚さを（Ｌ）とすると、モールド基準（Ｐ）からアウタリード１ｂの裏面１ｇまでの距離に対応した金型上の距離ＢＬは、（Ｔ）より僅かに小さく設定する必要があり、また、モールド基準（Ｐ）からヒートシンク５の裏面５ｂまでの距離に対応した金型上の距離ＢＨは、（Ｔ＋Ｌ）より僅かに小さく設定する必要がある。
【００６９】
すなわち、前記関係において、金属板吊り部１ｅとヒートシンク５との距離のばらつきは、前記距離ＢＬおよび前記距離ＢＨの数値に大きな影響を及ぼすことになり、リード側とヒートシンク側のレジンバリ発生の関係がトレードオフとなって何れかのレジンバリ１４の発生につながる。
【００７０】
したがって、図３１に示す本実施の形態のＭＯＳＦＥＴ６のように、ヒートシンク５の上面５ａに凹部５ｃを形成して金属板吊り部１ｅとヒートシンク５とを銀ロウ付けなどで直接接合する構造は、金属板吊り部１ｅとヒートシンク５との距離のばらつきを低減できるため、図２６に示すようなレジンバリ１４の発生を低減することができ、その結果、ＭＯＳＦＥＴ６を低コストで製造することができる。
【００７１】
さらに、レジンバリ１４の発生を低減できるため、ＭＯＳＦＥＴ６の実装時のレジンバリ１４による実装不良を低減することができ、ＭＯＳＦＥＴ６の信頼性を向上させることができる。
【００７２】
なお、図３３に示す変形例のＭＯＳＦＥＴ６では、金属板吊り部１ｅに曲げ成形を行っているため、図２８に示す上型１５のヒートシンク５を押さえ付けるクランプ部１５ｂと金属板吊り部１ｅとを挟む箇所に段差が生じるため、レジンバリ１４の発生ポテンシャルが増える。
【００７３】
したがって、図３１に示す本実施の形態のＭＯＳＦＥＴ６のように、ヒートシンク５の上面５ａの端部に凹部５ｃを形成することによりインナリード１ａとヒートシンク５との間に所望の間隔を形成しつつ、金属板吊り部１ｅとヒートシンク５とを銀ロウ付けなどで直接接合する構造にすることが好ましい。
【００７４】
ただし、図３２の変形例に示すスペーサ部材１８を介在させる構造や図３３の変形例に示す金属板吊り部１ｅに曲げ成形を行う構造であっても、アウタリード１ｂにスリット１ｃを設けることにより、あるいはアウタリード１ｂに曲げ部１ｄとスリット１ｃとを設けることにより、図３１に示すＭＯＳＦＥＴ６と同様に、リードストレスを緩和してＭＯＳＦＥＴ６の信頼性の向上を図る効果は得ることができる。
【００７５】
また、図１、図２および図３１に示す本実施の形態のＭＯＳＦＥＴ６は、従来のセラミックパッケージに比較して、樹脂封止型であること、銀ロウ付けの箇所を低減できること、リードをセラミック板に銀ロウ付けしない構造上材料コストの高いヒートシンク５を小さくできることなどにより、パッケージコストを低減することができる。
【００７６】
さらに、樹脂封止型であるため、従来のセラミックパッケージで行われている気密テストや異物封入テストを行わなくて済むため、ＭＯＳＦＥＴ６の組み立てコストの低減化を図ることができる。
【００７７】
次に、本実施の形態のＭＯＳＦＥＴ６の製造方法について説明する。
【００７８】
まず、図７〜図９に示すヒートシンク５を準備する。
【００７９】
なお、ヒートシンク５には、その上面５ａの長手方向の対向する２辺の端部に凹部５ｃが形成されている。ヒートシンク５は、Ｓｉ（シリコン）と熱膨張係数が近く、放熱性の良い金属材料、例えば、銅−タングステン合金や銅−モリブデン合金などの材料によって形成されていることが好ましく、切削あるいはプレス加工などによって形成される。また、ヒートシンク５にはその表面にニッケルめっきが施されている。
【００８０】
その後、図１０〜図１２に示すリードフレーム１を準備する。
【００８１】
リードフレーム１は、複数のインナリード１ａおよびアウタリード１ｂ、２つの金属板吊り部１ｅ、およびこれらを連結する枠部１ｈを有している。
【００８２】
なお、ここで準備するリードフレーム１には、予めアウタリード１ｂに複数のスリット１ｃが形成されている。さらに、図１１および図１２に示すようにリードフレーム１には曲げが形成されておらず、平坦な板状のものである。
【００８３】
また、リードフレーム１は、ヒートシンク５と熱膨張係数が近いコバールを含む合金や鉄−ニッケル合金などの材料により、エッチングまたはプレス加工で形成されたものであり、表面に、例えば、ニッケルめっきなどが施されている。
【００８４】
その後、リードフレーム１とヒートシンク５とを接合して図１３〜図１５に示すステム構造を形成する。
【００８５】
その際、リードフレーム１の金属板吊り部１ｅとヒートシンク５の上面５ａとを銀ロウ付けによって接合し、さらに、下地めっきとして、例えば、ニッケルめっきを施すとともに、表面めっきとして金めっきを施す。
【００８６】
その後、図１６に示すヒートシンク５へのチップ搭載であるダイボンディングを行う。
【００８７】
ここでは、例えば、約４３０℃で加熱し、ＡｕＳｉ共晶によってＭＯＳ−Ｃチップ７とＦＥＴチップ２をヒートシンク５の上面５ａに接続する。
【００８８】
その後、図１７に示す伝送線路基板８の搭載を行う。
【００８９】
ここでは、例えば、約３３０℃で加熱し、ＡｕＳｎ付けによって伝送線路基板８をヒートシンク５の上面５ａに接続する。
【００９０】
その後、図１８に示すワイヤボンディングを行う。
【００９１】
例えば、アルミニウムのワイヤ４を用いて、常温での超音波ボンディングによってワイヤボンディングを行う。その際、ワイヤ４によってインナリード１ａとＭＯＳ−Ｃチップ７とを接続し、さらにＭＯＳ−Ｃチップ７とＦＥＴチップ２とをワイヤ４で接続し、さらにＦＥＴチップ２と伝送線路基板８とをワイヤ４で接続し、さらに伝送線路基板８とインナリード１ａとをワイヤ４で接続する。
【００９２】
その後、ワイヤ４の接続状態などを実体顕微鏡によって検査する。
【００９３】
その後、図１９に示すように、例えば、誘電率ε＝４程度のエポキシ樹脂などを用いてトランスファーモールドによって樹脂モールディングを行い、封止体３を形成する。
【００９４】
その際、リードフレーム１が平坦であり、かつ金属板吊り部１ｅとヒートシンク５とを銀ロウ付けなどで直接接合する構造であるため、金属板吊り部１ｅとヒートシンク５との距離のばらつきを低減でき、その結果、図２６に示すようなレジンバリ１４の発生を低減することができる。
【００９５】
その後、レーザなどを用いてマーキングを行い、図２２に示すような封止体３の表面に製品型番やロット番号などのマーク１７を付す。
【００９６】
その後、図２０および図２１に示すようにリード切断を行う。
【００９７】
ここでは、リードフレーム１の枠部１ｈを切断して枠部１ｈからアウタリード１ｂと金属板吊り部１ｅを分離する。
【００９８】
その後、図２９および図３０に示すような測定基板１９上にＭＯＳＦＥＴ６を装着してＭＯＳＦＥＴ６の特性選別検査を行う。
【００９９】
測定基板１９上には、ＧＮＤパターン１９ａと、入力信号パターン１９ｂと、出力信号パターン１９ｃとが形成され、ＧＮＤパターン１９ａはスルーホール１９ｄを介して基板裏面に配置されたラジエータ９とＧＮＤ接続されている。
【０１００】
また、測定基板１９上には、チップ抵抗２３、セラミックコンデンサ２４、電解コンデンサ２５、貫通コンデンサ２６およびエアトリマーコンデンサ２７などの電子部品が搭載されている。なお、入力信号パターン１９ｂは、同軸ケーブル２１を介してＲＦ入力コネクタ２０と接続され、一方、出力信号パターン１９ｃは、同軸ケーブル２１を介して出力コネクタ２２と接続されている。
【０１０１】
また、ゲート側は、入力信号パターン１９ｂがチップコンデンサ１３、エアトリマーコンデンサ２７、チップ抵抗２３および貫通コンデンサ２６などを介してゲートバイアス（ＶＧＧ）電源Ｅに接続され、ドレイン側は、出力信号パターン１９ｃがチップコンデンサ１３、エアトリマーコンデンサ２７および貫通コンデンサ２６などを介してドレインバイアス（ＶＤＤ）電源Ｆに接続されている。
【０１０２】
このような測定基板１９において、ゲート側のアウタリード１ｂと入力信号パターン１９ｂとが電気的に接続し、かつ、ドレイン側のアウタリード１ｂと出力信号パターン１９ｃとが電気的に接続するようにＭＯＳＦＥＴ６を装着し、特性選別検査を行う。
【０１０３】
その際、各アウタリード１ｂが入力信号パターン１９ｂや出力信号パターン１９ｃから離れないように、図３０に示すように、押圧板２８によってリード押さえ部材２９を介して各アウタリード１ｂを押圧する。押圧板２８は、例えば、アクリルなどによって形成され、リード押さえ部材２９は、例えば、シリコーンゴムなどによって形成されている。
【０１０４】
本実施の形態のＭＯＳＦＥＴ６では、各アウタリード１ｂに複数の細長いスリット１ｃが形成されているため、各アウタリード１ｂの剛性が小さくなっており、したがって、リード押さえ部材２９から押圧された際の各アウタリード１ｂのリードストレスを緩和することができ、アウタリード１ｂと入力信号パターン１９ｂおよび出力信号パターン１９ｃとの密着度を向上することができる。
【０１０５】
その結果、測定の精度を向上させることができる。
【０１０６】
さらに、特性選別検査の段階では、各アウタリード１ｂには曲げが形成されておらず平坦であるため、各アウタリード１ｂと入力信号パターン１９ｂおよび出力信号パターン１９ｃとの接触を良好にすることができ、測定誤差を少なくすることができる。
【０１０７】
前記特性選別検査後、図２２および図２３に示すように、各アウタリード１ｂにガルウィング状の曲げ成形を行って曲げ部１ｄを形成するとともに、図２４および図２５に示すように、金属板吊り部１ｅを切断分離してＭＯＳＦＥＴ６の組み立てを完了する。
【０１０８】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１０９】
例えば、前記実施の形態では、各アウタリード１ｂに予めスリット１ｃが形成されたリードフレーム１を準備してＭＯＳＦＥＴ６を組み立てる場合を説明したが、スリット１ｃは、少なくとも特性選別検査の前に形成されていればよく、特性選別検査時にスリット１ｃが形成されていることにより、特性選別検査時のリードストレス緩和の効果を得ることができる。
【０１１０】
また、少なくとも曲げ部１ｄを形成する前にスリット１ｃを形成することにより、各アウタリード１ｂの剛性が小さくなるため、アウタリード１ｂの曲げ成形の際に、各リードの曲げを容易に行うことができる。
【０１１１】
ただし、アウタリード１ｂのスリット１ｃは、リードフレーム１の形成時に形成することが好ましい。
【０１１２】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１３】
複数のリードそれぞれにおける封止体の外側に、リードの引き出し方向に細長く延在するスリットが形成されているため、リードの剛性が小さくなり、リードに応力が掛かった際のリードストレスを緩和することができる。その結果、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置の構造の一例を示す斜視図である。
【図２】図１のＡ−Ａ線に沿って切断した断面図と静電容量形成状態を示す部分拡大断面図である。
【図３】図１に示す半導体装置の基板への実装状態の一例を示す平面図である。
【図４】図３のＡ−Ａ線に沿って切断した断面の構造を拡大して示す部分拡大断面図である。
【図５】図１に示す半導体装置に搭載される伝送線路基板の構造の一例を示す平面図である。
【図６】図５に示す伝送線路基板の構造を示す側面図である。
【図７】図１に示す半導体装置の組み立てに用いられるヒートシンクの構造の一例を示す平面図である。
【図８】図７に示すヒートシンクの長手方向の構造を示す側面図である。
【図９】図７に示すヒートシンクの幅方向の構造を示す側面図である。
【図１０】図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す平面図である。
【図１１】図１０に示すリードフレームの長手方向の構造を示す側面図である。
【図１２】図１０に示すリードフレームの幅方向の構造を示す側面図である。
【図１３】図１に示す半導体装置の組み立てにおけるリードフレームとヒートシンクを接合したステム構造の一例を示す平面図である。
【図１４】図１３に示すステム構造の長手方向の構造を示す側面図である。
【図１５】図１３に示すステム構造の幅方向の構造を示す側面図である。
【図１６】図１に示す半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。
【図１７】図１に示す半導体装置の組み立てにおける伝送線路基板搭載後の構造の一例を示す平面図である。
【図１８】図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。
【図１９】図１に示す半導体装置の組み立てにおける樹脂モールディング後の構造の一例を示す平面図である。
【図２０】図１に示す半導体装置の組み立てにおけるリード切断後の構造の一例を示す平面図である。
【図２１】図２０に示す構造の側面図である。
【図２２】図１に示す半導体装置の組み立てにおけるリード成形後の構造の一例を示す平面図である。
【図２３】図２２に示す構造の側面図である。
【図２４】図１に示す半導体装置の組み立てにおける金属板吊り部切断後の構造の一例を示す平面図である。
【図２５】図２４に示す構造の側面図である。
【図２６】比較例の半導体装置の組み立ての樹脂モールディングによって発生するレジンバリの付着状態の構造を示す平面図である。
【図２７】図２６に示すレジンバリのリード表面への付着状態を示す部分拡大平面図である。
【図２８】図１に示す半導体装置の組み立てにおける樹脂モールディング時の金型クランプ状態の構造の一例を示す断面図である。
【図２９】図１に示す半導体装置の組み立てにおける選別状態の構造の一例を示す平面図である。
【図３０】図２９のＡ−Ａ線に沿って切断した断面の構造を示す部分拡大断面図である。
【図３１】図１に示す半導体装置におけるインナリードと金属板吊り部の高さの関係を示す部分断面図である。
【図３２】本発明の変形例の半導体装置におけるインナリードと金属板吊り部の高さの関係を示す部分断面図である。
【図３３】本発明の変形例の半導体装置におけるインナリードと金属板吊り部の高さの関係を示す部分断面図である。
【符号の説明】
１ リードフレーム
１ａ インナリード
１ｂ アウタリード
１ｃ スリット
１ｄ 曲げ部
１ｅ 金属板吊り部
１ｆ 個片アウタリード
１ｇ 裏面
１ｈ 枠部
２ ＦＥＴチップ
３ 封止体
４ ワイヤ（金属ワイヤ）
５ ヒートシンク（金属板）
５ａ 上面
５ｂ 裏面
５ｃ 凹部
６ ＭＯＳＦＥＴ（半導体装置）
７ ＭＯＳ−Ｃチップ
８ 伝送線路基板
８ａ Ａｌ電極
８ｂ ＧＮＤ端子
８ｃ セラミック基板
９ ラジエータ
１０ 実装基板
１０ａ 配線
１１，１２ はんだ
１３ チップコンデンサ
１４ レジンバリ
１５ 上型
１５ａ クランプ面
１５ｂ クランプ部
１６ 下型
１６ａ クランプ面
１６ｂ キャビティ面
１７ マーク
１８ スペーサ部材
１９ 測定基板
１９ａ ＧＮＤパターン
１９ｂ 入力信号パターン
１９ｃ 出力信号パターン
２０ ＲＦ入力コネクタ
２１ 同軸ケーブル
２２ 出力コネクタ
２３ チップ抵抗
２４ セラミックコンデンサ
２５ 電解コンデンサ
２６ 貫通コンデンサ
２７ エアトリマーコンデンサ
２８ 押圧板
２９ リード押さえ部材

Claims (19)

  1. 半導体チップが搭載された金属板と、
    前記半導体チップと電気的に接続された複数のリードと、
    前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、
    前記封止体の外側の前記リードに、前記リードの引き出し方向に細長く延在するスリットが形成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置であって、前記リードは、インナリードおよびアウタリードからなり、前記アウタリードのみに前記スリットが形成されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、前記リードは、インナリードおよびアウタリードからなり、前記リードのアウタリードに曲げ部が形成されていることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置であって、前記曲げ部に前記スリットが形成されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、前記金属板はヒートシンクであることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置であって、前記封止体は封止用樹脂によって形成されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって、前記リードは、インナリードおよびアウタリードからなり、前記スリットによって分割された複数の個片アウタリードそれぞれの先端において、隣接する前記個片アウタリード同士が接続されていることを特徴とする半導体装置。
  8. 請求項１記載の半導体装置であって、前記半導体チップの電極と前記リードとが金属ワイヤによって電気的に接続されていることを特徴とする半導体装置。
  9. 請求項１記載の半導体装置であって、前記金属板と前記リードは重なり部分を有していることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置であって、前記半導体チップの出力は３０ワット以上であることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置であって、前記半導体チップはＭＩＳＦＥＴを含み、前記リードは、一方が前記ＭＩＳＦＥＴのゲート電極で、他方がドレイン電極であることを特徴とする半導体装置。
  12. 半導体チップが搭載された金属板と、
    前記半導体チップと電気的に接続されたインナリードとこのインナリードに繋がるアウタリードとを有し、前記アウタリードに曲げ部が形成された複数のリードと、
    前記半導体チップと前記複数のリードの一部とを封止し、封止用樹脂によって形成された封止体とを有し、
    前記封止体の外側の前記リードに、前記リードの引き出し方向に細長く延在するスリットが形成され、
    前記曲げ部に前記スリットが形成され、前記スリットによって分割された複数の個片アウタリードそれぞれの先端において、隣接する前記個片アウタリード同士が接続されていることを特徴とする半導体装置。
  13. 半導体チップが搭載され、端部に凹部が形成された金属板と、
    前記半導体チップと電気的に接続された複数のリードと、
    前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、
    前記複数のリードそれぞれの一端が前記金属板の前記凹部上に配置されていることを特徴とする半導体装置。
  14. 請求項１３記載の半導体装置であって、前記複数のリードそれぞれと前記金属板との間に絶縁体が配置されていることを特徴とする半導体装置。
  15. 請求項１４記載の半導体装置であって、前記絶縁体は、前記封止体であることを特徴とする半導体装置。
  16. 請求項１３記載の半導体装置であって、前記複数のリードのインナリードと、前記金属板を支持する金属板吊り部とが同一高さに配置されていることを特徴とする半導体装置。
  17. 半導体チップが搭載された金属板と、
    前記半導体チップと電気的に接続された複数のリードと、
    前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、
    前記複数のリードそれぞれにおける前記封止体の外側に、前記リードの引き出し方向に細長く延在するスリットが形成された半導体装置の製造方法であって、
    前記半導体装置の選別検査を行う工程を含み、前記選別検査の前に前記スリットを形成することを特徴とする半導体装置の製造方法。
  18. 半導体チップが搭載された金属板と、
    前記半導体チップと電気的に接続された複数のリードと、
    前記半導体チップと前記複数のリードの一部とを封止する封止体とを有し、
    前記複数のリードそれぞれにおける前記封止体の外側に、前記リードの引き出し方向に細長く延在するスリットが形成された半導体装置の製造方法であって、
    前記リードのアウタリードに曲げ部を形成する工程を含み、前記曲げ部を形成する前に前記スリットを形成することを特徴とする半導体装置の製造方法。
  19. 請求項１８記載の半導体装置の製造方法であって、前記リードはインナリードおよびアウタリードからなり、
    前記スリットはアウタリード部のみに形成することを特徴とする半導体装置の製造方法。
JP2002364686A 2002-12-17 2002-12-17 半導体装置およびその製造方法 Pending JP2004200264A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002364686A JP2004200264A (ja) 2002-12-17 2002-12-17 半導体装置およびその製造方法
US10/730,119 US6989587B2 (en) 2002-12-17 2003-12-09 Semiconductor device and manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002364686A JP2004200264A (ja) 2002-12-17 2002-12-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2004200264A true JP2004200264A (ja) 2004-07-15

Family

ID=32501098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002364686A Pending JP2004200264A (ja) 2002-12-17 2002-12-17 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US6989587B2 (ja)
JP (1) JP2004200264A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129122A (ja) * 2005-11-07 2007-05-24 Nec Electronics Corp 半導体装置
JP2009094168A (ja) * 2007-10-04 2009-04-30 Denso Corp 回路基板
JP2011192806A (ja) * 2010-03-15 2011-09-29 Denso Corp 半導体パッケージの防水構造
JP2012248774A (ja) * 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
JP2015026725A (ja) * 2013-07-26 2015-02-05 京セラ株式会社 半導体素子収納用パッケージおよびこれを備えた実装構造体
JPWO2013094101A1 (ja) * 2011-12-22 2015-04-27 パナソニックＩｐマネジメント株式会社 半導体パッケージ、その製造方法及び金型
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置
WO2019216052A1 (ja) * 2018-05-10 2019-11-14 三菱電機株式会社 半導体装置
JP2020053623A (ja) * 2018-09-28 2020-04-02 京セラ株式会社 パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2020072095A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP2020072101A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
US11195807B2 (en) 2017-09-28 2021-12-07 Mitsubishi Electric Corporation Semiconductor device, high-frequency power amplifier, and method of manufacturing semiconductor device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623024B1 (ko) * 2004-06-10 2006-09-19 엘지전자 주식회사 고출력 ｌｅｄ 패키지
CN101180693B (zh) * 2005-05-18 2011-10-26 三洋电机株式会社 层叠型固体电解电容器及其制造方法
KR100629496B1 (ko) * 2005-08-08 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법
WO2010049835A1 (en) * 2008-10-27 2010-05-06 Nxp B.V. Microelectronic package assembly, method for disconnecting a microelectronic package
US8110445B2 (en) * 2009-05-06 2012-02-07 Infineon Technologies Ag High power ceramic on copper package
JP6639320B2 (ja) * 2016-04-27 2020-02-05 マレリ株式会社 半導体装置
JP7137558B2 (ja) * 2017-04-24 2022-09-14 ローム株式会社 半導体装置
JP7193008B2 (ja) * 2019-10-15 2022-12-20 三菱電機株式会社 半導体装置
NL2025182B1 (en) * 2020-03-20 2021-10-20 Ampleon Netherlands Bv Electronic package and electronic device comprising the same
CN116454054A (zh) * 2022-01-17 2023-07-18 住友电工光电子器件创新株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
US4758927A (en) * 1987-01-21 1988-07-19 Tektronix, Inc. Method of mounting a substrate structure to a circuit board
JP3230742B2 (ja) 1994-07-04 2001-11-19 セイコーエプソン株式会社 圧電発振器
US5907474A (en) * 1997-04-25 1999-05-25 Advanced Micro Devices, Inc. Low-profile heat transfer apparatus for a surface-mounted semiconductor device employing a ball grid array (BGA) device package
US5949649A (en) * 1998-04-28 1999-09-07 Spectrian, Inc. High power semiconductor device having bolt-down ceramic platform
JP3533159B2 (ja) 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP2002349218A (ja) 2001-05-18 2002-12-04 Toyota Motor Corp 内燃機関の可変動弁装置
JP2003234442A (ja) * 2002-02-06 2003-08-22 Hitachi Ltd 半導体装置及びその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129122A (ja) * 2005-11-07 2007-05-24 Nec Electronics Corp 半導体装置
JP2009094168A (ja) * 2007-10-04 2009-04-30 Denso Corp 回路基板
JP2011192806A (ja) * 2010-03-15 2011-09-29 Denso Corp 半導体パッケージの防水構造
JP2012248774A (ja) * 2011-05-31 2012-12-13 Denso Corp 半導体装置およびその製造方法
JPWO2013094101A1 (ja) * 2011-12-22 2015-04-27 パナソニックＩｐマネジメント株式会社 半導体パッケージ、その製造方法及び金型
JP2015026725A (ja) * 2013-07-26 2015-02-05 京セラ株式会社 半導体素子収納用パッケージおよびこれを備えた実装構造体
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置
WO2018216219A1 (ja) * 2017-05-26 2018-11-29 三菱電機株式会社 半導体装置
JP6319525B1 (ja) * 2017-05-26 2018-05-09 三菱電機株式会社 半導体装置
US10923444B1 (en) 2017-05-26 2021-02-16 Mitsubishi Electric Corporation Semiconductor device
US11195807B2 (en) 2017-09-28 2021-12-07 Mitsubishi Electric Corporation Semiconductor device, high-frequency power amplifier, and method of manufacturing semiconductor device
WO2019216052A1 (ja) * 2018-05-10 2019-11-14 三菱電機株式会社 半導体装置
JPWO2019216052A1 (ja) * 2018-05-10 2020-05-28 三菱電機株式会社 半導体装置
JP2020053623A (ja) * 2018-09-28 2020-04-02 京セラ株式会社 パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP7118839B2 (ja) 2018-09-28 2022-08-16 京セラ株式会社 パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2020072095A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP2020072101A (ja) * 2018-10-29 2020-05-07 京セラ株式会社 パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク

Also Published As

Publication number Publication date
US6989587B2 (en) 2006-01-24
US20040113248A1 (en) 2004-06-17

Similar Documents

Publication Publication Date Title
US6989587B2 (en) Semiconductor device and manufacturing the same
US5198964A (en) Packaged semiconductor device and electronic device module including same
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
CN100533722C (zh) 半导体器件
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6703261B2 (en) Semiconductor device and manufacturing the same
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
US6396130B1 (en) Semiconductor package having multiple dies with independently biased back surfaces
US9666557B2 (en) Small footprint semiconductor package
JPH04229643A (ja) 高周波パワ−半導体デバイスおよびその製造方法
CN115910942A (zh) 包括带有暴露的接触部的凹陷的半导体封装和半导体模块
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
US5936837A (en) Semiconductor component having leadframe with offset ground plane
US8053285B2 (en) Thermally enhanced single inline package (SIP)
CN113206056A (zh) 包括用于空气冷却的延伸元件的半导体装置
JP2005191367A (ja) 半導体装置およびその製造方法
JPH03132101A (ja) 表面実装型半導体デバイスおよび方法
US12381135B2 (en) Electronic package and electronic device comprising the same
JP4608409B2 (ja) 高放熱型電子部品収納用パッケージ
KR100855011B1 (ko) 광대역 프리 임피던스 매칭 고출력 트랜지스터와 고출력 트랜지스터의 제조방법
US6538303B1 (en) Lead frame and semiconductor device using the same
JPS6329413B2 (ja)
JPS6217382B2 (ja)
JP3473525B2 (ja) クアッドフラットパッケージ