JP2004200433A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004200433A JP2004200433A JP2002367573A JP2002367573A JP2004200433A JP 2004200433 A JP2004200433 A JP 2004200433A JP 2002367573 A JP2002367573 A JP 2002367573A JP 2002367573 A JP2002367573 A JP 2002367573A JP 2004200433 A JP2004200433 A JP 2004200433A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- contact layer
- hemt
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
- H10D30/4738—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material having multiple donor layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ＧａＡｓ基板上にＩｎＵＧａ１−ＵＡｓ（０．３１≦Ｕ≦０．４５）チャネル層を形成したMetamorphic−ＨＥＭＴ（ＭＭ−ＨＥＭＴ）において、ソース抵抗およびドレイン抵抗を低減したＭＭ−ＨＥＭＴを提供することを目的とする。
【解決手段】ＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層の間にｎ型ＩｎＧａＡｌＰ層を挿入することによって、ヘテロ接合の伝導帯のバンド不連続量を小さくし、ソース抵抗およびドレイン抵抗を低減した半導体素子を提供する。
【選択図】 図１
【解決手段】ＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層の間にｎ型ＩｎＧａＡｌＰ層を挿入することによって、ヘテロ接合の伝導帯のバンド不連続量を小さくし、ソース抵抗およびドレイン抵抗を低減した半導体素子を提供する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には、２次元電子ガスを利用した電界効果トランジスタを含む半導体装置に関する。
【０００２】
【従来の技術】
電界効果トランジスタ（feild effect transistor：ＦＥＴ）の一種として、「高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）」が知られている。これは、例えば、半絶縁性の半導体基板上に、高純度の半導体からなるチャネル層と、チャネル層よりも電子親和力が小さくｎ型不純物が高濃度にドーピングされた電子供給層とのヘテロ接合を形成し、チャネル層中に蓄積された電子移動度が高い２次元電子ガス（2-dimensional electron gas：２ＤＥＧ）をキャリアとするトランジスタである。
【０００３】
現在最も一般的なＨＥＭＴは、基板としてガリウムヒ素（ＧａＡｓ）基板を使用し、チャネル層としてＧａＡｓに格子整合しないインジウム・ガリウムヒ素（ＩｎＧａＡｓ）を使用する、スードモルフィック（Pseudomorphic）−ＨＥＭＴ（Ｐ−ＨＥＭＴ）である。チャネル層材料であるＩｎxＧａ1-xＡｓは、Ｉｎ組成ｘが大きくなるにつれて電子移動度が高くなり、高周波性能および低雑音性能が向上するという利点が生ずる。しかし、Ｐ−ＨＥＭＴでは、チャネル層を臨界膜厚（結晶格子が弾性変形を保てる厚さ）以下にする必要があるため、チャネル層のＩｎ組成ｘの範囲としては、０．２５以下でしか使用できなかった。
【０００４】
一方、基板としてインジウム燐（ＩｎＰ）基板を用いたＨＥＭＴ（ＩｎＰ−ＨＥＭＴ）では、ＩｎＰに格子整合するＩｎ０．５３Ｇａ０．４７Ａｓをチャネル層として使用できるため、優れた高周波性能が得られる。しかし、▲１▼ＩｎＰ基板はＧａＡｓ基板と比較して高価である、▲２▼Ｉｎ組成０．５３では、エネルギーバンドギャップＥｇが小さく電界に対する耐圧が低い、という問題点がある。
【０００５】
近年、分子線エピタキシー法（ＭＢＥ法）や、有機金属化学気相堆積法（ＭＯＣＶＤ法）等の結晶成長技術の進歩により、ＧａＡｓ基板上にまずＧａＡｓよりも格子定数が大きな半導体層をバッファ層として成長し、その上にＩｎ組成ｘが０．３以上のＩｎxＧａ1-xＡｓ層をチャネル層とするヘテロ構造を積層したＨＥＭＴ（Metamorphic−ＨＥＭＴ（ＭＭ−ＨＥＭＴ））が作製できるようになった。ＭＭ−ＨＥＭＴは、チャネル層のＩｎ組成をＰ−ＨＥＭＴよりも大きくできるので、高周波性能に優れる一方で、価格の安いＧａＡｓ基板を使用するためＩｎＰ−ＨＥＭＴに比べて低価格で製造が可能である、という利点を有する。
【０００６】
図６は、本発明者が本発明に至る過程で検討したＭＭ−ＨＥＭＴの断面構造の一例を表す模式図である。その構造を、製造工程に沿って説明すると以下の如くである。
【０００７】
すなわち、まずＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板９０１の上に、Ｉｎ組成ｖを０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層９０２、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層９０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層９０４、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層９０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層９０６、Ｓｉドープｎ型Ｉｎ０．４０Ｇａ０．６０Ａｓオーミックコンタクト層９０７を、順次成長する。
【０００８】
次に、フォトリソグラフィーおよび蒸着プロセスによって、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）をこの順に積層させたノンアロイ型のオーミックコンタクトによるソース電極９０８およびドレイン電極９０９を形成する。
【０００９】
次に、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層９０７をエッチング除去して、ノンドープＩｎＡｌＡｓショットキーコンタクト層９０６の表面を露出させ、その上にＴｉ／Ｐｔ／Ａｕゲート電極９１０を形成することにより、ＨＥＭＴの要部が完成する。
【００１０】
以上説明した具体例の場合は、チャネル層９０３のＩｎ組成が０．４であるが、それ以外のＩｎ組成の場合も、その作製方法は同様とすることができる。
【００１１】
このように、ＭＭ−ＨＥＭＴは、チャネル層のＩｎ組成が基板との格子整合条件に制約されないという利点を有する。さらに、Ｉｎ組成が０．３１〜０．４５の範囲のＭＭ−ＨＥＭＴは、以下の利点を有する。
【００１２】
（１）ＩｎＡｌＡｓ電子供給層９０５とＩｎＧａＡｓチャネル層９０３の伝導帯のバンド不連続量ΔＥｃが、０．６２〜０．８０ｅＶであり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００１３】
（２）チャネル層９０３のバンドギャップＥｇが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００１４】
しかしながら、Ｉｎ組成が０．３１〜０．４５の範囲のＭＭ−ＨＥＭＴは、以下のような問題点がある。
【００１５】
すなわち、ｎ型ＩｎＧａＡｓオーミックコンタクト層９０７とノンドープＩｎＡｌＡｓショットキーコンタクト層９０６のヘテロ界面の伝導帯のバンド不連続量ΔＥｃは、０．６２〜０．８０ｅＶである。これに対して、Ｐ−ＨＥＭＴのＧａＡｓオーミックコンタクト層とＡｌＧａＡｓ電子供給層のバンド不連続量ΔＥｃは、０．１５ｅＶである。また、ＩｎＰ−ＨＥＭＴのＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層のバンド不連続量ΔＥｃは０．５２ｅＶである。つまり、ＭＭ−ＨＥＭＴのオーミックコンタクト層９０７とショットキーコンタクト層９０６のヘテロ界面の伝導帯のバンド不連続量は、Ｐ−ＨＥＭＴやＩｎＰ−ＨＥＭＴと比較すると、０．１ｅＶ以上大きな値である。
【００１６】
この伝導帯のバンド不連続は、ノンアロイオーミックコンタクトによるソース電極９０８、ドレイン電極９０９と、ＩｎＧａＡｓチャネル層９０３との間の電子電流の障壁となるので、ソース抵抗およびドレイン抵抗を著しく増大させる原因となっていた。その結果として、素子の高周波性能および低雑音性能が低下するという問題点があった。
【００１７】
【発明が解決しようとする課題】
以上説明したように、図６に表したＭＭ―ＨＥＭＴの場合、ｎ型ＩｎＧａＡｓオーミックコンタクト層９０７とノンドープＩｎＡｌＡｓショットキーコンタクト層９０６の伝導帯のバンド不連続量ΔＥｃが大きいことに起因して、高周波性能および低雑音性能が低下するという問題点があった。
【００１８】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、高周波性能や低雑音性能を改善したＭＭ−ＨＥＭＴの構造を有する半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、ＧａＡｓ基板と、前記ＧａＡｓ基板上に設けられ、その少なくとも一部の格子定数がＧａＡｓよりも大きい半導体からなるバッファ層と、前記バッファ層の上に設けられたＩｎＵ１Ｇａ１−Ｕ１Ａｓからなるチャネル層と、前記チャネル層の上および下の少なくともいずれかに設けられたｎ型ＩｎＶ１Ａｌ１−Ｖ１Ａｓからなる電子供給層と、前記チャネル層及び前記電子供給層の上に設けられたＩｎＶ２Ａｌ１−Ｖ２Ａｓからなるショットキーコンタクト層と、前記ショットキーコンタクト層の上に設けられたｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層と、前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の上に設けられたｎ型ＩｎＵ２Ｇａ１−Ｕ２Ａｓオーミックコンタクト層と、前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層あるいは前記ショットキーコンタクト層の上に設けられたゲート電極と、前記オーミックコンタクト層の上に設けられたソース電極およびドレイン電極と、を備えたことを特徴とする。
【００２０】
上記構成によれば、高周波性能や低雑音性能を改善したＭＭ−ＨＥＭＴの構造を有する半導体装置を提供することができる。
【００２１】
ここで、前記バッファ層は、ＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ及びＩｎＧａＡｌＰよりなる群から選択された１種類もしくは２種類以上の積層構造からなり、その層厚方向にみて、その材料固有の格子定数が前記基板から離れるに従って連続的または段階的に増加してなる部分を有するものとすれば、基板とその上に形成する半導体層との間の格子定数の「ずれ」を緩和できる。
【００２２】
また、前記チャネル層のＩｎ組成Ｕ１は、０．３１≦Ｕ１≦０．４５であり、前記オーミックコンタクト層のＩｎ組成Ｕ２は、０．３１≦Ｕ２≦０．６０であるものとすることができる。チャネル層のＩｎ組成をこのような範囲とすれば、そのバンドギャップが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００２３】
また、前記オーミックコンタクト層のＩｎ組成Ｕ２が、０．４５≦Ｕ２≦０．６０でり、その膜厚が２０ｎｍ以下であるものとしてもよい。すなわち、ＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、バッファ層の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。従って、オーミックコンタクト層の厚さがその臨界膜厚である約２０ｎｍよりも小さい場合には、バッファ層の最上部に格子整合するＩｎＧａＡｓのＩｎ組成ＸＩｎに対し、Ｉｎ組成を（ＸＩｎ＋０．１５）程度まで大きくすることが可能である。
【００２４】
また、前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．４４であり、前記ショットキーコンタクト層のＩｎ組成Ｖ２は、０．３０≦Ｖ１≦０．４４であるものとすることができる。このようにすれば、電子供給層及びショットキーコンタクト層とバッファ層の最上部との間で格子整合を確保することができる。
【００２５】
また、前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．３であり、その膜厚が１５ｎｍ以下であるものとすることもできる。すなわち、電子供給層が臨界膜厚である１５ｎｍよりも薄い場合には、そのＩｎ組成の下限を約０．１まで下げることが可能となる。このようにすると、電子供給層とチャネル層との間の伝導帯のバンド不連続量ΔＥｃが０．６２〜０．８０ｅＶとなり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００２６】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．７８≦Ｘ≦１であり、Ａｌ組成Ｙは、０≦Ｙ≦１であるものとすることができる。このようにすれば、バッファ層の最上部との間で格子整合を確保することができる。
【００２７】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．９２≦Ｘ≦１であり、その膜厚が１５ｎｍ以下であるものとしてもよい。すなわち、ＩｎＧａＡｌＰ層の膜厚が臨界膜厚である１５ｎｍよりも薄い場合には、バッファ層の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、ＩｎＧａＡｌＰ層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｘの上限を１にまで上げることが可能となる。
【００２８】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＩｎ組成Ｘの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に増加してなるものとすることができる。このようにすれば、エネルギーバンド不連続量をさらに小さくすることができる。
【００２９】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＡｌ組成Ｙの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に減少してなるものとしてもよい。このようにしても、エネルギーバンド不連続量をさらに小さくすることができる。
【００３０】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３１】
図１は、本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。すなわち、この半導体装置は、半絶縁性ＧａＡｓ基板１０１の上に、形成されたＭＭ−ＨＥＭＴである。
【００３２】
その構造について説明すると、ＧａＡｓ基板１０１の上には、Ｉｎ組成ｖを徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層１０２、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０３、ノンドープＩｎＡｌＡｓスペーサ層１０４、ノンドープＩｎＧａＡｓチャネル層１０５、ノンドープＩｎＡｌＡｓスペーサ層１０６、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０７、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８、Ｓｉドープｎ型ＩｎＧａＡｌＰ層１０９、Ｓｉドープｎ型ＩｎＧａＡｓオーミックコンタクト層１１０が、順次積層されている。
【００３３】
そして、オーミックコンタクト層１１０の上に、ソース電極１１１とドレイン電極１１２がそれぞれ形成されている。また、これら電極の間のオーミックコンタクト層１１０とｎ型ＩｎＧａＡｌＰ層１０９が選択的に除去され、ショットキーコンタクト層１０８の上に、ゲート電極１１３が形成されている。
【００３４】
このＨＥＭＴにおいては、電子供給層１０３、１０７から供給された電子がチャネル層１０５において２ＤＥＧを形成し、ゲート電極１１３に印加するバイアスに応じて、高速のスイッチング動作が可能とされている。
【００３５】
バッファ層１０２の材料としては、ＩｎＡｌＡｓ以外にも、例えば、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＰ、ＩｎＡｌＰあるいはＩｎＧａＡｌＰなどを用いることができる。また、バッファ層は、これらいずれかの層からなる単層構造としてもよく、または、これらいずれか２つ以上の材料を積層させた多層構造としてもよい。
【００３６】
そして、ＧａＡｓ基板１０１とその上に成長する半導体層との格子定数の「ずれ」を緩和するために、バッファ層１０２は、その層厚方向にみたときに基板１０１から離れるに従って連続的または段階的に格子定数が増加するような分布を有するようにすることが望ましい。この場合、バッファ層１０２の層厚方向の全体でみて、基板側から離れるに従って格子定数がおおむね増加していればよい。つまり、バッファ層１０２の層厚方向に見て、基板１０１から離れるに従って格子定数が減少するような部分があってもよい。例えば、バッファ層１０２をＩｎＡｌＡｓ層とＩｎＧａＰ層との積層構造とした場合、これらの接合部分においては、基板１０１から離れるに従って、格子定数が局所的に減少していてもよい。
【００３７】
一方、これらバッファ層１０２との格子整合を確保する場合には、チャネル層１０５とオーミックコンタクト層１１０を構成するＩｎＵＧａ１−ＵＡｓのＩｎ組成Ｕは、０．３１≦Ｕ≦０．４５なる範囲内とすることが望ましい。チャネル層１０５とオーミックコンタクト層１１０のＩｎ組成は、同一でもよく、異なっていてもよい。
【００３８】
但し、後に説明するように、チャネル層１０５やオーミックコンタクト層１１０の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｕの上限を約０．６まで上げることが可能となる。
【００３９】
なお、チャネル層１０５については、いわゆるＩｎＰ−ＨＥＭＴよりも高い耐圧を得るためには、Ｉｎ組成Ｕの上限は、概ね０．４５とするとよい。
【００４０】
チャネル層１０５を構成するＩｎＧａＡｓのＩｎ組成を０．３１〜０．４５の範囲にすると、チャネル層１０５のバンドギャップＥｇが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００４１】
また、電子供給層１０３、１０７とショットキーコンタクト層１０８を構成するＩｎＶＡｌ１−ＶＡｓのＩｎ組成Ｖは、バッファ層１０２との格子整合を確保する場合には、０．３０≦Ｖ≦０．４４なる範囲内とすることが望ましい。電子供給層１０３、１０７とショットキーコンタクト層１０８のＩｎ組成は、同一でもよく、異なっていてもよい。
【００４２】
但し、この場合も、後に説明するように、電子供給層１０３やショットキーコンタクト層１０８の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｖの下限を約０．１まで下げることが可能となる。
【００４３】
チャネル層１０５と電子供給層１０３、１０７のＩｎ組成を上述の範囲にすると、電子供給層１０３、１０７とチャネル層１０５の伝導帯のバンド不連続量ΔＥｃが０．６２〜０．８０ｅＶとなり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００４４】
また一方、本実施形態のＨＥＭＴは、組成傾斜させたバッファ層１０２を設けることによりＧａＡｓ基板を用いて製造できるので、コストが安いという利点も有する。
【００４５】
そして、本実施形態のＨＥＭＴのさらなる特徴は、ＩｎＡｌＡｓショットキーコンタクト層１０８とＩｎＧａＡｓオーミックコンタクト層１１０との間に、ｎ型ＩｎＧａＡｌＰ層１０９を挿入する点にある。こうすると、ショットキーコンタクト層１０８とオーミックコンタクト層１１０との間のバンド不連続を緩和できる。その結果として、ソース抵抗及びドレイン抵抗を下げてトランジスタの高周波特性や雑音特性を改善できる。
【００４６】
このＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層１０９のＩｎ組成Ｘは、バッファ層１０２との格子整合を確保する場合には、０．７８≦Ｘ≦０．９２なる範囲内とし、Ａｌ組成Ｙは、０≦Ｙ≦１なる範囲内とすることが望ましい。
【００４７】
但し、この場合も、後に説明するように、ＩｎＧａＡｌＰ層１０９の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、ＩｎＧａＡｌＰ層１０９が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｘの上限を１にまで上げることが可能となる。
【００４８】
さらにまた、ｎ型ＩｎＧａＡｌＰ層１０９のＩｎ組成あるいはＡｌ組成の少なくとも一方を、ショットキーコンタクト層１０８からオーミックコンタクト層１１０に向かって連続的または断続的に変化させることより、エネルギーバンド不連続量をさらに小さくすることもできる。
【００４９】
図２は、本実施形態のＨＥＭＴの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。すなわち、同図（ａ）は、ＩｎＧａＡｌＰ層１０９を設けないＭＭ−ＨＥＭＴのオーミック電極下のエネルギーバンド構造を表す。また、同図（ｂ）及び（ｃ）は、ＩｎＧａＡｌＰ層１０９をＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８の間に挿入した本実施形態のＭＭ−ＨＥＭＴのエネルギーバンド構造を表す。
【００５０】
図２（ａ）に表したように、ＩｎＧａＡｓＡｌ層１０９を挿入しない場合は、ＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８との間には、大きなバンド不連続が生じ、電子電流に対する障壁となるので、ソース抵抗及びドレイン抵抗が高くなる。
【００５１】
これに対して、図２（ｂ）に表したように、ＩｎＧａＡｌＰ層１０９を挿入すると、伝導帯のバンド不連続が低減し、電子電流に対する障壁を低下させることができる。
【００５２】
またさらに、図２（ｃ）に表したように、ＩｎＧａＡｌＰ層１０９のＡｌ組成をＩｎＡｌＡｓショットキーコンタクト層１０８からＩｎＧａＡｓオーミックコンタクト層１１０に向けて連続的または段階的に小さくすると、伝導帯のバンド不連続はさらに低減する。ＩｎＧａＡｌＰ層１０９のＩｎ組成をショットキーコンタクト層１０８からオーミックコンタクト層１１０に向けて連続的または段階的に増加しても同様の効果が得られる。
【００５３】
このように、ソース電極１１１およびドレイン電極１１２からチャネル層１０５に至るヘテロ接合の伝導帯のバンド不連続による電子電流に対する障壁は、ＩｎＧａＡｌＰ層１０９を挿入することにより低減することができる。特に、Ａｌ組成を傾斜させた場合にΔＥｃの障壁が最小となり、抵抗低減効果をより顕著に得ることができる。また、この場合、Ａｌ組成の代わりにＩｎ組成を傾斜させてもよく、またはこれらを同時に傾斜させてもよい。
【００５４】
次に、本実施形態のＨＥＭＴにおける格子整合条件について説明する。
【００５５】
図３は、III−Ｖ族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【００５６】
ＨＥＭＴに用いるＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、結晶成長の際のウエーハ品質の安定性を高めるためには、バッファ層１０２（厚み方向に組成が変化している）の最上部に対して格子整合していることが望ましい。
【００５７】
ここで、チャネル層１０５及びオーミックコンタクト層１１０の組成をＩｎＵＧａ１−ＵＡｓ、電子供給層１０３、１０７及びショットキーコンタクト層１０８の組成をＩｎｖＡｌ１−ｖＡｓ、ＩｎＧａＡｌＰ層１０９の組成をＩｎｘ（Ｇａ１−ｙＡｌｙ）１−ｘＰとすると、各層の間で格子整合が得られるための条件は、Ｖ＝Ｕ−０．０１、Ｘ＝Ｕ＋０．４７である。ＩｎＧａＡｌＰ層１０９のＡｌ組成Ｙが変化しても格子整合条件はほとんど変化しないため、Ａｌ組成は０≦Ｙ≦１の値を取り得る。
【００５８】
この格子整合条件の範囲でＩｎＧａＡｌＰの電子親和力の大きさは、ＩｎＧａＡｓとＩｎＡｌＡｓの中間の値をとる。つまり、本実施形態によれば、ＩｎＧａＡｌＰ層１０９は、その上下の層と格子整合を維持しつつ、バンド不連続を緩和することができる。
【００５９】
なお、ＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、バッファ層１０２の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。
【００６０】
例えば、高周波性能を高めるためにＩｎＧａＡｓチャネル層１０５のＩｎ組成を高くすることも可能である。つまり、チャネル層１０５の膜厚を臨界膜厚以下とする場合には、バッファ層１０２の最上層と格子整合しなくなる範囲までＩｎ組成を高くすることができる。
【００６１】
具体的には、バッファ層１０２の最上層に格子整合するＩｎＧａＡｓのＩｎ組成ＸＩｎに対し、チャネル層１０５あるいはオーミックコンタクト層１１０の厚さが約２０ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ＋０．１５）程度まで大きくすることが可能である。また、バッファ層１０２の最上層に格子整合するＩｎＡｌＡｓのＩｎ組成ＸＩｎに対し、電子供給層１０３やショットキーコンタクト層１０８の厚さが約１５ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ−０．２）程度まで小さくすることが可能である。また、ＩｎＧａＡｌＰ層１０９についても、バッファ層１０２の最上層に格子整合するＩｎＧａＡｌＰのＩｎ組成ＸＩｎに対し、ＩｎＧａＡｌＰ層１０９の厚さが約１５ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ＋０．２）程度まで大きくすることが可能である。
【００６２】
また、臨界膜厚以下であれば、耐圧を高めるためにＩｎＡｌＡｓショットキーコンタクト層１０８のＩｎ組成を小さくして格子整合条件からずらすこともできる。あるいは、ソース電極１１１およびドレイン電極１１２からチャネル層１０５までの間のヘテロ接合の伝導帯不連続をさらに小さくするためにＩｎＧａＡｌＰ層１０９のＩｎ組成を徐々に大きくして格子整合条件からずらすこともできる。
つまり、臨界膜厚以下であれば、用途に応じた性能を出すために組成を格子整合条件からずらすことも可能である。
【００６３】
以上説明したように、本実施形態のＭＭ−ＨＥＭＴでは、ｎ型ＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８との間に、ｎ型ＩｎＧａＡｌＰ層１０９を挿入することにより、オーミックコンタクト層１１０とショットキーコンタクト層１０８との間のヘテロ接合の伝導帯のバンド不連続量を低減し、電子電流に対する障壁を緩和させて、高周波性能および低雑音性能を改善することができる。
【００６４】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【００６５】
（第１の実施例）
まず、本発明の第１の実施例として、図１に表したＭＭ−ＨＥＭＴを作成した。その作成手順は、以下の如くである。
【００６６】
まず、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板１０１の上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＡｌＡｓバッファ層１０２を形成した。
【００６７】
そして、その上に、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０３、ノンドープＩｎＡｌＡｓスペーサ層１０４、ノンドープＩｎＧａＡｓチャネル層１０５、ノンドープＩｎＡｌＡｓスペーサ層１０６、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０７、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８、Ｓｉドープｎ型Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層１０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層１１０を、順次成長した。
【００６８】
ここで、Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層１０９は、そのＡｌ組成Ｙを０．５から０まで連続的に変化させた。
【００６９】
次に、フォトリソグラフィーおよび蒸着プロセスによって、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極１１１およびドレイン電極１１２を形成した。
【００７０】
その後、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層１１０を燐酸系エッチング液によって選択ウェットエッチング除去した。さらに、ｎ型ＩｎＧａＡｌＰ層１０９を、塩酸系エッチング液によって選択ウェットエッチング除去し、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８の表面を露出させ、その上にＴｉ／Ｐｔ／Ａｕゲート電極１１３を形成した。
【００７１】
また、比較例として、図６に表したようにＩｎＧａＡｌＰ層１０９を設けないＭＭ−ＨＥＭＴを作成した。
【００７２】
このようにして作製した本実施例及び比較例のＭＭ−ＨＥＭＴの電気特性を測定した結果、本実施例のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約３０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１８％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００７３】
（第２の実施例）
次に、本発明の第２の実施例として、ＩｎＧａＡｌＰ層の上にゲート電極を形成したＨＥＭＴについて説明する。
【００７４】
図４は、本実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。このＨＥＭＴは、ＩｎＧａＡｌＰ層２０９の上にゲート電極２１３が設けられている。以下、このＨＥＭＴの構造を、その作成手順に沿って説明する。
【００７５】
まず、第１実施例と同様に、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板２０１上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層２０２を形成した。
【００７６】
そして、その上に、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層２０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層２０４、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層２０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層２０６、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層２０７、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層２０８、Ｓｉドープｎ型Ｉｎ０．８７（Ｇａ１−ＹＡｌＹ）０．１３Ｐ層２０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層２１０を、順次成長した。
【００７７】
ここでも、Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層２０９は、そのＡｌ組成Ｙを０．５から０まで連続的に変化させた。
【００７８】
次に、第１実施例と同様に、フォトリソグラフィーおよび蒸着工程によって、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極２１１およびドレイン電極２１２を形成した。
【００７９】
その後、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層を燐酸系エッチング液によって選択ウェットエッチング除去し、ｎ型Ｉｎ０．８７（Ｇａ１−ＹＡｌＹ）０．１３Ｐ層２０９の表面を露出させ、その上にＡｌ／Ａｕゲート電極２１３を形成した。
【００８０】
このようにして作製したＭＭ−ＨＥＭＴの電気特性を、第１実施例に関して前述した比較例のＭＭ−ＨＥＭＴと比較した。その結果、本実施例のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約３０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１８％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００８１】
なお、本実施例のＨＥＭＴにおいては、ＩｎＧａＡｌＰ層２０９の上にゲート電極２１３を形成しているために、第１実施例のＨＥＭＴに比べてゲートリーク電流は大きくなった。しかし、ＩｎＡｌＡｓ層が素子表面に露出していないため、フッ素混入によるプロセス途中でのＤＣ特性の変動は第１実施例に比べて抑制でき、素子間でのＤＣ特性の「ばらつき」が小さくなるという効果が得られた。
【００８２】
（第３の実施例）
次に、本発明の第３の実施例として、Ａｌを含まないＩｎＧａＰ層を挿入したＨＥＭＴを作成した。
【００８３】
図５は、本実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。以下、このＨＥＭＴの構造を、その作成手順に沿って説明する。
【００８４】
まず、第１実施例と同様に、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板３０１の上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層３０２を形成した。
【００８５】
そして、その上に、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層３０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層３０４、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層３０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層３０６、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層３０７、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層３０８、Ｓｉドープｎ型Ｉｎ０．８７Ｇａ０．１３Ｐ層３０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層３１０を、順次成長した。
【００８６】
その後、第１実施例と同様に、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極３１１およびドレイン電極３１２を形成した。そして、ｎ型ＩｎＧａＡｓオーミックコンタクト層３１０を燐酸系エッチング液によって選択ウェットエッチング除去し、さらにｎ型ＩｎＧａＰ層３０９を、塩酸系エッチング液によって選択ウェットエッチング除去し、ＩｎＡｌＡｓショットキーコンタクト層３０８の表面を露出させて、その上にＴｉ／Ｐｔ／Ａｕゲート電極３１３を形成した。
【００８７】
このようにして作製したＭＭ−ＨＥＭＴの電気特性を、第１実施例に関して前述した比較例のＭＭ−ＨＥＭＴと比較した。その結果、本発明のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約２０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１０％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００８８】
なお、本実施例では、ゲート電極３１３をＩｎＡｌＡｓショットキーコンタクト層３０８の上に形成したが、第２実施例の如く、ゲート電極をＩｎＧａＰ層３０９の上に形成してもコンタクト抵抗低減に関して同様の効果が得られる。
【００８９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９０】
例えば、各具体例における半導体素子と半導体装置の構造や、各要素の寸法や形状、導電型、不純物濃度、材料などについては、当業者が適宜変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【００９１】
【発明の効果】
以上詳述したように、本発明によれば、ｎ型ＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層との間にｎ型ＩｎＧａＡｌＰ層を挿入し、オーミックコンタクト層とショットキーコンタクト層の間の伝導帯のバンド不連続量を小さくすることにより、ソース抵抗およびドレイン抵抗を低減することができる。
【００９２】
その結果として、高周波性能および低雑音性能に優れたＨＥＭＴを提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。
【図２】本発明の実施形態のＨＥＭＴの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。
【図３】III−Ｖ族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【図４】本発明の第２実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。
【図５】本発明の第３実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。
【図６】本発明者が本発明に至る過程で検討したＭＭ−ＨＥＭＴの断面構造の一例を表す模式図である。
【符号の説明】
１０１，２０１，３０１，９０１ 半絶縁性ＧａＡｓ基板
１０２，２０２，３０２，９０２ ＩｎＡｌＡｓバッファ層
１０３，１０７，２０３，２０７，２０３，２０７，９０５ ＩｎＡｌＡｓ電子供給層
１０４，１０６，２０４，２０６，３０４，３０６，９０４ ＩｎＡｌＡｓスペーサ層
１０５，２０５，３０５，９０３ ＩｎＧａＡｓチャネル層
１０８，２０８，３０８，９０６ＩｎＡｌＡｓショットキーコンタクト層
１０９，２０９，３０９ ＩｎＧａＡｌＰ層
１１０，２１０，３１０，９０７ ＩｎＧａＡｓオーミックコンタクト層
１１１，２２１，３１１，９０８ ソース電極
１１２，２１２，３１２，９０９ ドレイン電極
１１３，２１３，３１３，９１０ ゲート電極
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳細には、２次元電子ガスを利用した電界効果トランジスタを含む半導体装置に関する。
【０００２】
【従来の技術】
電界効果トランジスタ（feild effect transistor：ＦＥＴ）の一種として、「高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）」が知られている。これは、例えば、半絶縁性の半導体基板上に、高純度の半導体からなるチャネル層と、チャネル層よりも電子親和力が小さくｎ型不純物が高濃度にドーピングされた電子供給層とのヘテロ接合を形成し、チャネル層中に蓄積された電子移動度が高い２次元電子ガス（2-dimensional electron gas：２ＤＥＧ）をキャリアとするトランジスタである。
【０００３】
現在最も一般的なＨＥＭＴは、基板としてガリウムヒ素（ＧａＡｓ）基板を使用し、チャネル層としてＧａＡｓに格子整合しないインジウム・ガリウムヒ素（ＩｎＧａＡｓ）を使用する、スードモルフィック（Pseudomorphic）−ＨＥＭＴ（Ｐ−ＨＥＭＴ）である。チャネル層材料であるＩｎxＧａ1-xＡｓは、Ｉｎ組成ｘが大きくなるにつれて電子移動度が高くなり、高周波性能および低雑音性能が向上するという利点が生ずる。しかし、Ｐ−ＨＥＭＴでは、チャネル層を臨界膜厚（結晶格子が弾性変形を保てる厚さ）以下にする必要があるため、チャネル層のＩｎ組成ｘの範囲としては、０．２５以下でしか使用できなかった。
【０００４】
一方、基板としてインジウム燐（ＩｎＰ）基板を用いたＨＥＭＴ（ＩｎＰ−ＨＥＭＴ）では、ＩｎＰに格子整合するＩｎ０．５３Ｇａ０．４７Ａｓをチャネル層として使用できるため、優れた高周波性能が得られる。しかし、▲１▼ＩｎＰ基板はＧａＡｓ基板と比較して高価である、▲２▼Ｉｎ組成０．５３では、エネルギーバンドギャップＥｇが小さく電界に対する耐圧が低い、という問題点がある。
【０００５】
近年、分子線エピタキシー法（ＭＢＥ法）や、有機金属化学気相堆積法（ＭＯＣＶＤ法）等の結晶成長技術の進歩により、ＧａＡｓ基板上にまずＧａＡｓよりも格子定数が大きな半導体層をバッファ層として成長し、その上にＩｎ組成ｘが０．３以上のＩｎxＧａ1-xＡｓ層をチャネル層とするヘテロ構造を積層したＨＥＭＴ（Metamorphic−ＨＥＭＴ（ＭＭ−ＨＥＭＴ））が作製できるようになった。ＭＭ−ＨＥＭＴは、チャネル層のＩｎ組成をＰ−ＨＥＭＴよりも大きくできるので、高周波性能に優れる一方で、価格の安いＧａＡｓ基板を使用するためＩｎＰ−ＨＥＭＴに比べて低価格で製造が可能である、という利点を有する。
【０００６】
図６は、本発明者が本発明に至る過程で検討したＭＭ−ＨＥＭＴの断面構造の一例を表す模式図である。その構造を、製造工程に沿って説明すると以下の如くである。
【０００７】
すなわち、まずＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板９０１の上に、Ｉｎ組成ｖを０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層９０２、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層９０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層９０４、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層９０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層９０６、Ｓｉドープｎ型Ｉｎ０．４０Ｇａ０．６０Ａｓオーミックコンタクト層９０７を、順次成長する。
【０００８】
次に、フォトリソグラフィーおよび蒸着プロセスによって、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）をこの順に積層させたノンアロイ型のオーミックコンタクトによるソース電極９０８およびドレイン電極９０９を形成する。
【０００９】
次に、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層９０７をエッチング除去して、ノンドープＩｎＡｌＡｓショットキーコンタクト層９０６の表面を露出させ、その上にＴｉ／Ｐｔ／Ａｕゲート電極９１０を形成することにより、ＨＥＭＴの要部が完成する。
【００１０】
以上説明した具体例の場合は、チャネル層９０３のＩｎ組成が０．４であるが、それ以外のＩｎ組成の場合も、その作製方法は同様とすることができる。
【００１１】
このように、ＭＭ−ＨＥＭＴは、チャネル層のＩｎ組成が基板との格子整合条件に制約されないという利点を有する。さらに、Ｉｎ組成が０．３１〜０．４５の範囲のＭＭ−ＨＥＭＴは、以下の利点を有する。
【００１２】
（１）ＩｎＡｌＡｓ電子供給層９０５とＩｎＧａＡｓチャネル層９０３の伝導帯のバンド不連続量ΔＥｃが、０．６２〜０．８０ｅＶであり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００１３】
（２）チャネル層９０３のバンドギャップＥｇが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００１４】
しかしながら、Ｉｎ組成が０．３１〜０．４５の範囲のＭＭ−ＨＥＭＴは、以下のような問題点がある。
【００１５】
すなわち、ｎ型ＩｎＧａＡｓオーミックコンタクト層９０７とノンドープＩｎＡｌＡｓショットキーコンタクト層９０６のヘテロ界面の伝導帯のバンド不連続量ΔＥｃは、０．６２〜０．８０ｅＶである。これに対して、Ｐ−ＨＥＭＴのＧａＡｓオーミックコンタクト層とＡｌＧａＡｓ電子供給層のバンド不連続量ΔＥｃは、０．１５ｅＶである。また、ＩｎＰ−ＨＥＭＴのＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層のバンド不連続量ΔＥｃは０．５２ｅＶである。つまり、ＭＭ−ＨＥＭＴのオーミックコンタクト層９０７とショットキーコンタクト層９０６のヘテロ界面の伝導帯のバンド不連続量は、Ｐ−ＨＥＭＴやＩｎＰ−ＨＥＭＴと比較すると、０．１ｅＶ以上大きな値である。
【００１６】
この伝導帯のバンド不連続は、ノンアロイオーミックコンタクトによるソース電極９０８、ドレイン電極９０９と、ＩｎＧａＡｓチャネル層９０３との間の電子電流の障壁となるので、ソース抵抗およびドレイン抵抗を著しく増大させる原因となっていた。その結果として、素子の高周波性能および低雑音性能が低下するという問題点があった。
【００１７】
【発明が解決しようとする課題】
以上説明したように、図６に表したＭＭ―ＨＥＭＴの場合、ｎ型ＩｎＧａＡｓオーミックコンタクト層９０７とノンドープＩｎＡｌＡｓショットキーコンタクト層９０６の伝導帯のバンド不連続量ΔＥｃが大きいことに起因して、高周波性能および低雑音性能が低下するという問題点があった。
【００１８】
本発明はかかる課題の認識に基づいてなされたものであり、その目的は、高周波性能や低雑音性能を改善したＭＭ−ＨＥＭＴの構造を有する半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の半導体装置は、ＧａＡｓ基板と、前記ＧａＡｓ基板上に設けられ、その少なくとも一部の格子定数がＧａＡｓよりも大きい半導体からなるバッファ層と、前記バッファ層の上に設けられたＩｎＵ１Ｇａ１−Ｕ１Ａｓからなるチャネル層と、前記チャネル層の上および下の少なくともいずれかに設けられたｎ型ＩｎＶ１Ａｌ１−Ｖ１Ａｓからなる電子供給層と、前記チャネル層及び前記電子供給層の上に設けられたＩｎＶ２Ａｌ１−Ｖ２Ａｓからなるショットキーコンタクト層と、前記ショットキーコンタクト層の上に設けられたｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層と、前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の上に設けられたｎ型ＩｎＵ２Ｇａ１−Ｕ２Ａｓオーミックコンタクト層と、前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層あるいは前記ショットキーコンタクト層の上に設けられたゲート電極と、前記オーミックコンタクト層の上に設けられたソース電極およびドレイン電極と、を備えたことを特徴とする。
【００２０】
上記構成によれば、高周波性能や低雑音性能を改善したＭＭ−ＨＥＭＴの構造を有する半導体装置を提供することができる。
【００２１】
ここで、前記バッファ層は、ＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ及びＩｎＧａＡｌＰよりなる群から選択された１種類もしくは２種類以上の積層構造からなり、その層厚方向にみて、その材料固有の格子定数が前記基板から離れるに従って連続的または段階的に増加してなる部分を有するものとすれば、基板とその上に形成する半導体層との間の格子定数の「ずれ」を緩和できる。
【００２２】
また、前記チャネル層のＩｎ組成Ｕ１は、０．３１≦Ｕ１≦０．４５であり、前記オーミックコンタクト層のＩｎ組成Ｕ２は、０．３１≦Ｕ２≦０．６０であるものとすることができる。チャネル層のＩｎ組成をこのような範囲とすれば、そのバンドギャップが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００２３】
また、前記オーミックコンタクト層のＩｎ組成Ｕ２が、０．４５≦Ｕ２≦０．６０でり、その膜厚が２０ｎｍ以下であるものとしてもよい。すなわち、ＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、バッファ層の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。従って、オーミックコンタクト層の厚さがその臨界膜厚である約２０ｎｍよりも小さい場合には、バッファ層の最上部に格子整合するＩｎＧａＡｓのＩｎ組成ＸＩｎに対し、Ｉｎ組成を（ＸＩｎ＋０．１５）程度まで大きくすることが可能である。
【００２４】
また、前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．４４であり、前記ショットキーコンタクト層のＩｎ組成Ｖ２は、０．３０≦Ｖ１≦０．４４であるものとすることができる。このようにすれば、電子供給層及びショットキーコンタクト層とバッファ層の最上部との間で格子整合を確保することができる。
【００２５】
また、前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．３であり、その膜厚が１５ｎｍ以下であるものとすることもできる。すなわち、電子供給層が臨界膜厚である１５ｎｍよりも薄い場合には、そのＩｎ組成の下限を約０．１まで下げることが可能となる。このようにすると、電子供給層とチャネル層との間の伝導帯のバンド不連続量ΔＥｃが０．６２〜０．８０ｅＶとなり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００２６】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．７８≦Ｘ≦１であり、Ａｌ組成Ｙは、０≦Ｙ≦１であるものとすることができる。このようにすれば、バッファ層の最上部との間で格子整合を確保することができる。
【００２７】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．９２≦Ｘ≦１であり、その膜厚が１５ｎｍ以下であるものとしてもよい。すなわち、ＩｎＧａＡｌＰ層の膜厚が臨界膜厚である１５ｎｍよりも薄い場合には、バッファ層の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、ＩｎＧａＡｌＰ層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｘの上限を１にまで上げることが可能となる。
【００２８】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＩｎ組成Ｘの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に増加してなるものとすることができる。このようにすれば、エネルギーバンド不連続量をさらに小さくすることができる。
【００２９】
また、前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＡｌ組成Ｙの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に減少してなるものとしてもよい。このようにしても、エネルギーバンド不連続量をさらに小さくすることができる。
【００３０】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００３１】
図１は、本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。すなわち、この半導体装置は、半絶縁性ＧａＡｓ基板１０１の上に、形成されたＭＭ−ＨＥＭＴである。
【００３２】
その構造について説明すると、ＧａＡｓ基板１０１の上には、Ｉｎ組成ｖを徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層１０２、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０３、ノンドープＩｎＡｌＡｓスペーサ層１０４、ノンドープＩｎＧａＡｓチャネル層１０５、ノンドープＩｎＡｌＡｓスペーサ層１０６、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０７、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８、Ｓｉドープｎ型ＩｎＧａＡｌＰ層１０９、Ｓｉドープｎ型ＩｎＧａＡｓオーミックコンタクト層１１０が、順次積層されている。
【００３３】
そして、オーミックコンタクト層１１０の上に、ソース電極１１１とドレイン電極１１２がそれぞれ形成されている。また、これら電極の間のオーミックコンタクト層１１０とｎ型ＩｎＧａＡｌＰ層１０９が選択的に除去され、ショットキーコンタクト層１０８の上に、ゲート電極１１３が形成されている。
【００３４】
このＨＥＭＴにおいては、電子供給層１０３、１０７から供給された電子がチャネル層１０５において２ＤＥＧを形成し、ゲート電極１１３に印加するバイアスに応じて、高速のスイッチング動作が可能とされている。
【００３５】
バッファ層１０２の材料としては、ＩｎＡｌＡｓ以外にも、例えば、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＰ、ＩｎＡｌＰあるいはＩｎＧａＡｌＰなどを用いることができる。また、バッファ層は、これらいずれかの層からなる単層構造としてもよく、または、これらいずれか２つ以上の材料を積層させた多層構造としてもよい。
【００３６】
そして、ＧａＡｓ基板１０１とその上に成長する半導体層との格子定数の「ずれ」を緩和するために、バッファ層１０２は、その層厚方向にみたときに基板１０１から離れるに従って連続的または段階的に格子定数が増加するような分布を有するようにすることが望ましい。この場合、バッファ層１０２の層厚方向の全体でみて、基板側から離れるに従って格子定数がおおむね増加していればよい。つまり、バッファ層１０２の層厚方向に見て、基板１０１から離れるに従って格子定数が減少するような部分があってもよい。例えば、バッファ層１０２をＩｎＡｌＡｓ層とＩｎＧａＰ層との積層構造とした場合、これらの接合部分においては、基板１０１から離れるに従って、格子定数が局所的に減少していてもよい。
【００３７】
一方、これらバッファ層１０２との格子整合を確保する場合には、チャネル層１０５とオーミックコンタクト層１１０を構成するＩｎＵＧａ１−ＵＡｓのＩｎ組成Ｕは、０．３１≦Ｕ≦０．４５なる範囲内とすることが望ましい。チャネル層１０５とオーミックコンタクト層１１０のＩｎ組成は、同一でもよく、異なっていてもよい。
【００３８】
但し、後に説明するように、チャネル層１０５やオーミックコンタクト層１１０の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｕの上限を約０．６まで上げることが可能となる。
【００３９】
なお、チャネル層１０５については、いわゆるＩｎＰ−ＨＥＭＴよりも高い耐圧を得るためには、Ｉｎ組成Ｕの上限は、概ね０．４５とするとよい。
【００４０】
チャネル層１０５を構成するＩｎＧａＡｓのＩｎ組成を０．３１〜０．４５の範囲にすると、チャネル層１０５のバンドギャップＥｇが０．８４〜１．００ｅＶとＩｎＰ−ＨＥＭＴの０．７６ｅＶより大きく、高耐圧が得られる。
【００４１】
また、電子供給層１０３、１０７とショットキーコンタクト層１０８を構成するＩｎＶＡｌ１−ＶＡｓのＩｎ組成Ｖは、バッファ層１０２との格子整合を確保する場合には、０．３０≦Ｖ≦０．４４なる範囲内とすることが望ましい。電子供給層１０３、１０７とショットキーコンタクト層１０８のＩｎ組成は、同一でもよく、異なっていてもよい。
【００４２】
但し、この場合も、後に説明するように、電子供給層１０３やショットキーコンタクト層１０８の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、これらの層が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｖの下限を約０．１まで下げることが可能となる。
【００４３】
チャネル層１０５と電子供給層１０３、１０７のＩｎ組成を上述の範囲にすると、電子供給層１０３、１０７とチャネル層１０５の伝導帯のバンド不連続量ΔＥｃが０．６２〜０．８０ｅＶとなり、Ｐ−ＨＥＭＴの０．３４ｅＶおよびＩｎＰ−ＨＥＭＴの０．５２ｅＶより大きく、高い２ＤＥＧ濃度が得られる。
【００４４】
また一方、本実施形態のＨＥＭＴは、組成傾斜させたバッファ層１０２を設けることによりＧａＡｓ基板を用いて製造できるので、コストが安いという利点も有する。
【００４５】
そして、本実施形態のＨＥＭＴのさらなる特徴は、ＩｎＡｌＡｓショットキーコンタクト層１０８とＩｎＧａＡｓオーミックコンタクト層１１０との間に、ｎ型ＩｎＧａＡｌＰ層１０９を挿入する点にある。こうすると、ショットキーコンタクト層１０８とオーミックコンタクト層１１０との間のバンド不連続を緩和できる。その結果として、ソース抵抗及びドレイン抵抗を下げてトランジスタの高周波特性や雑音特性を改善できる。
【００４６】
このＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層１０９のＩｎ組成Ｘは、バッファ層１０２との格子整合を確保する場合には、０．７８≦Ｘ≦０．９２なる範囲内とし、Ａｌ組成Ｙは、０≦Ｙ≦１なる範囲内とすることが望ましい。
【００４７】
但し、この場合も、後に説明するように、ＩｎＧａＡｌＰ層１０９の膜厚が「臨界膜厚」よりも薄い場合には、バッファ層１０２の最上層と格子整合していなくてもミスフィット転位などの発生を防ぐことができる。従って、ＩｎＧａＡｌＰ層１０９が臨界膜厚よりも薄い場合には、そのＩｎ組成Ｘの上限を１にまで上げることが可能となる。
【００４８】
さらにまた、ｎ型ＩｎＧａＡｌＰ層１０９のＩｎ組成あるいはＡｌ組成の少なくとも一方を、ショットキーコンタクト層１０８からオーミックコンタクト層１１０に向かって連続的または断続的に変化させることより、エネルギーバンド不連続量をさらに小さくすることもできる。
【００４９】
図２は、本実施形態のＨＥＭＴの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。すなわち、同図（ａ）は、ＩｎＧａＡｌＰ層１０９を設けないＭＭ−ＨＥＭＴのオーミック電極下のエネルギーバンド構造を表す。また、同図（ｂ）及び（ｃ）は、ＩｎＧａＡｌＰ層１０９をＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８の間に挿入した本実施形態のＭＭ−ＨＥＭＴのエネルギーバンド構造を表す。
【００５０】
図２（ａ）に表したように、ＩｎＧａＡｓＡｌ層１０９を挿入しない場合は、ＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８との間には、大きなバンド不連続が生じ、電子電流に対する障壁となるので、ソース抵抗及びドレイン抵抗が高くなる。
【００５１】
これに対して、図２（ｂ）に表したように、ＩｎＧａＡｌＰ層１０９を挿入すると、伝導帯のバンド不連続が低減し、電子電流に対する障壁を低下させることができる。
【００５２】
またさらに、図２（ｃ）に表したように、ＩｎＧａＡｌＰ層１０９のＡｌ組成をＩｎＡｌＡｓショットキーコンタクト層１０８からＩｎＧａＡｓオーミックコンタクト層１１０に向けて連続的または段階的に小さくすると、伝導帯のバンド不連続はさらに低減する。ＩｎＧａＡｌＰ層１０９のＩｎ組成をショットキーコンタクト層１０８からオーミックコンタクト層１１０に向けて連続的または段階的に増加しても同様の効果が得られる。
【００５３】
このように、ソース電極１１１およびドレイン電極１１２からチャネル層１０５に至るヘテロ接合の伝導帯のバンド不連続による電子電流に対する障壁は、ＩｎＧａＡｌＰ層１０９を挿入することにより低減することができる。特に、Ａｌ組成を傾斜させた場合にΔＥｃの障壁が最小となり、抵抗低減効果をより顕著に得ることができる。また、この場合、Ａｌ組成の代わりにＩｎ組成を傾斜させてもよく、またはこれらを同時に傾斜させてもよい。
【００５４】
次に、本実施形態のＨＥＭＴにおける格子整合条件について説明する。
【００５５】
図３は、III−Ｖ族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【００５６】
ＨＥＭＴに用いるＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、結晶成長の際のウエーハ品質の安定性を高めるためには、バッファ層１０２（厚み方向に組成が変化している）の最上部に対して格子整合していることが望ましい。
【００５７】
ここで、チャネル層１０５及びオーミックコンタクト層１１０の組成をＩｎＵＧａ１−ＵＡｓ、電子供給層１０３、１０７及びショットキーコンタクト層１０８の組成をＩｎｖＡｌ１−ｖＡｓ、ＩｎＧａＡｌＰ層１０９の組成をＩｎｘ（Ｇａ１−ｙＡｌｙ）１−ｘＰとすると、各層の間で格子整合が得られるための条件は、Ｖ＝Ｕ−０．０１、Ｘ＝Ｕ＋０．４７である。ＩｎＧａＡｌＰ層１０９のＡｌ組成Ｙが変化しても格子整合条件はほとんど変化しないため、Ａｌ組成は０≦Ｙ≦１の値を取り得る。
【００５８】
この格子整合条件の範囲でＩｎＧａＡｌＰの電子親和力の大きさは、ＩｎＧａＡｓとＩｎＡｌＡｓの中間の値をとる。つまり、本実施形態によれば、ＩｎＧａＡｌＰ層１０９は、その上下の層と格子整合を維持しつつ、バンド不連続を緩和することができる。
【００５９】
なお、ＩｎＧａＡｓ層、ＩｎＡｌＡｓ層およびＩｎＧａＡｌＰ層は、バッファ層１０２の最上層に格子整合していることが望ましいものの、臨界膜厚以下の厚さであれば必ずしもバッファ層の最上層に厳密に格子整合している必要はなく、かつ相互に格子整合している必要もない。
【００６０】
例えば、高周波性能を高めるためにＩｎＧａＡｓチャネル層１０５のＩｎ組成を高くすることも可能である。つまり、チャネル層１０５の膜厚を臨界膜厚以下とする場合には、バッファ層１０２の最上層と格子整合しなくなる範囲までＩｎ組成を高くすることができる。
【００６１】
具体的には、バッファ層１０２の最上層に格子整合するＩｎＧａＡｓのＩｎ組成ＸＩｎに対し、チャネル層１０５あるいはオーミックコンタクト層１１０の厚さが約２０ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ＋０．１５）程度まで大きくすることが可能である。また、バッファ層１０２の最上層に格子整合するＩｎＡｌＡｓのＩｎ組成ＸＩｎに対し、電子供給層１０３やショットキーコンタクト層１０８の厚さが約１５ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ−０．２）程度まで小さくすることが可能である。また、ＩｎＧａＡｌＰ層１０９についても、バッファ層１０２の最上層に格子整合するＩｎＧａＡｌＰのＩｎ組成ＸＩｎに対し、ＩｎＧａＡｌＰ層１０９の厚さが約１５ｎｍ以下の場合には、Ｉｎ組成を（ＸＩｎ＋０．２）程度まで大きくすることが可能である。
【００６２】
また、臨界膜厚以下であれば、耐圧を高めるためにＩｎＡｌＡｓショットキーコンタクト層１０８のＩｎ組成を小さくして格子整合条件からずらすこともできる。あるいは、ソース電極１１１およびドレイン電極１１２からチャネル層１０５までの間のヘテロ接合の伝導帯不連続をさらに小さくするためにＩｎＧａＡｌＰ層１０９のＩｎ組成を徐々に大きくして格子整合条件からずらすこともできる。
つまり、臨界膜厚以下であれば、用途に応じた性能を出すために組成を格子整合条件からずらすことも可能である。
【００６３】
以上説明したように、本実施形態のＭＭ−ＨＥＭＴでは、ｎ型ＩｎＧａＡｓオーミックコンタクト層１１０とＩｎＡｌＡｓショットキーコンタクト層１０８との間に、ｎ型ＩｎＧａＡｌＰ層１０９を挿入することにより、オーミックコンタクト層１１０とショットキーコンタクト層１０８との間のヘテロ接合の伝導帯のバンド不連続量を低減し、電子電流に対する障壁を緩和させて、高周波性能および低雑音性能を改善することができる。
【００６４】
以下、実施例を参照しつつ、本発明の実施の形態についてさらに詳細に説明する。
【００６５】
（第１の実施例）
まず、本発明の第１の実施例として、図１に表したＭＭ−ＨＥＭＴを作成した。その作成手順は、以下の如くである。
【００６６】
まず、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板１０１の上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＡｌＡｓバッファ層１０２を形成した。
【００６７】
そして、その上に、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０３、ノンドープＩｎＡｌＡｓスペーサ層１０４、ノンドープＩｎＧａＡｓチャネル層１０５、ノンドープＩｎＡｌＡｓスペーサ層１０６、Ｓｉドープｎ型ＩｎＡｌＡｓ電子供給層１０７、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８、Ｓｉドープｎ型Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層１０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層１１０を、順次成長した。
【００６８】
ここで、Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層１０９は、そのＡｌ組成Ｙを０．５から０まで連続的に変化させた。
【００６９】
次に、フォトリソグラフィーおよび蒸着プロセスによって、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極１１１およびドレイン電極１１２を形成した。
【００７０】
その後、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層１１０を燐酸系エッチング液によって選択ウェットエッチング除去した。さらに、ｎ型ＩｎＧａＡｌＰ層１０９を、塩酸系エッチング液によって選択ウェットエッチング除去し、ノンドープＩｎＡｌＡｓショットキーコンタクト層１０８の表面を露出させ、その上にＴｉ／Ｐｔ／Ａｕゲート電極１１３を形成した。
【００７１】
また、比較例として、図６に表したようにＩｎＧａＡｌＰ層１０９を設けないＭＭ−ＨＥＭＴを作成した。
【００７２】
このようにして作製した本実施例及び比較例のＭＭ−ＨＥＭＴの電気特性を測定した結果、本実施例のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約３０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１８％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００７３】
（第２の実施例）
次に、本発明の第２の実施例として、ＩｎＧａＡｌＰ層の上にゲート電極を形成したＨＥＭＴについて説明する。
【００７４】
図４は、本実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。このＨＥＭＴは、ＩｎＧａＡｌＰ層２０９の上にゲート電極２１３が設けられている。以下、このＨＥＭＴの構造を、その作成手順に沿って説明する。
【００７５】
まず、第１実施例と同様に、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板２０１上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層２０２を形成した。
【００７６】
そして、その上に、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層２０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層２０４、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層２０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層２０６、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層２０７、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層２０８、Ｓｉドープｎ型Ｉｎ０．８７（Ｇａ１−ＹＡｌＹ）０．１３Ｐ層２０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層２１０を、順次成長した。
【００７７】
ここでも、Ｉｎ０．８７（Ｇａ１−ｙＡｌｙ）０．１３Ｐ層２０９は、そのＡｌ組成Ｙを０．５から０まで連続的に変化させた。
【００７８】
次に、第１実施例と同様に、フォトリソグラフィーおよび蒸着工程によって、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極２１１およびドレイン電極２１２を形成した。
【００７９】
その後、電子ビーム露光によって一部分だけ露出させたｎ型ＩｎＧａＡｓオーミックコンタクト層を燐酸系エッチング液によって選択ウェットエッチング除去し、ｎ型Ｉｎ０．８７（Ｇａ１−ＹＡｌＹ）０．１３Ｐ層２０９の表面を露出させ、その上にＡｌ／Ａｕゲート電極２１３を形成した。
【００８０】
このようにして作製したＭＭ−ＨＥＭＴの電気特性を、第１実施例に関して前述した比較例のＭＭ−ＨＥＭＴと比較した。その結果、本実施例のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約３０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１８％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００８１】
なお、本実施例のＨＥＭＴにおいては、ＩｎＧａＡｌＰ層２０９の上にゲート電極２１３を形成しているために、第１実施例のＨＥＭＴに比べてゲートリーク電流は大きくなった。しかし、ＩｎＡｌＡｓ層が素子表面に露出していないため、フッ素混入によるプロセス途中でのＤＣ特性の変動は第１実施例に比べて抑制でき、素子間でのＤＣ特性の「ばらつき」が小さくなるという効果が得られた。
【００８２】
（第３の実施例）
次に、本発明の第３の実施例として、Ａｌを含まないＩｎＧａＰ層を挿入したＨＥＭＴを作成した。
【００８３】
図５は、本実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。以下、このＨＥＭＴの構造を、その作成手順に沿って説明する。
【００８４】
まず、第１実施例と同様に、ＭＯＣＶＤ法によって、半絶縁性ＧａＡｓ基板３０１の上に、Ｉｎ組成を０から０．３９まで徐々に変化させたノンドープＩｎＶＡｌ１−ＶＡｓバッファ層３０２を形成した。
【００８５】
そして、その上に、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層３０３、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層３０４、ノンドープＩｎ０．４０Ｇａ０．６０Ａｓチャネル層３０５、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓスペーサ層３０６、Ｓｉドープｎ型Ｉｎ０．３９Ａｌ０．６１Ａｓ電子供給層３０７、ノンドープＩｎ０．３９Ａｌ０．６１Ａｓショットキーコンタクト層３０８、Ｓｉドープｎ型Ｉｎ０．８７Ｇａ０．１３Ｐ層３０９、Ｓｉドープｎ型Ｉｎ０．４Ｇａ０．６Ａｓオーミックコンタクト層３１０を、順次成長した。
【００８６】
その後、第１実施例と同様に、Ｔｉ／Ｐｔ／Ａｕノンアロイ型オーミックコンタクトによるソース電極３１１およびドレイン電極３１２を形成した。そして、ｎ型ＩｎＧａＡｓオーミックコンタクト層３１０を燐酸系エッチング液によって選択ウェットエッチング除去し、さらにｎ型ＩｎＧａＰ層３０９を、塩酸系エッチング液によって選択ウェットエッチング除去し、ＩｎＡｌＡｓショットキーコンタクト層３０８の表面を露出させて、その上にＴｉ／Ｐｔ／Ａｕゲート電極３１３を形成した。
【００８７】
このようにして作製したＭＭ−ＨＥＭＴの電気特性を、第１実施例に関して前述した比較例のＭＭ−ＨＥＭＴと比較した。その結果、本発明のＭＭ−ＨＥＭＴのソース抵抗Ｒｓおよびドレイン抵抗Ｒｄは、比較例のＭＭ−ＨＥＭＴに比べて、いずれも約２０％低減できた。ＲｓとＲｄの低下により、相互コンダクタンスｇｍおよび電流利得遮断周波数ｆＴは、共に１０％高くなった。また、最小雑音指数ＮＦｍｉｎは約０．１ｄＢ低減した。
【００８８】
なお、本実施例では、ゲート電極３１３をＩｎＡｌＡｓショットキーコンタクト層３０８の上に形成したが、第２実施例の如く、ゲート電極をＩｎＧａＰ層３０９の上に形成してもコンタクト抵抗低減に関して同様の効果が得られる。
【００８９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００９０】
例えば、各具体例における半導体素子と半導体装置の構造や、各要素の寸法や形状、導電型、不純物濃度、材料などについては、当業者が適宜変更したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【００９１】
【発明の効果】
以上詳述したように、本発明によれば、ｎ型ＩｎＧａＡｓオーミックコンタクト層とＩｎＡｌＡｓショットキーコンタクト層との間にｎ型ＩｎＧａＡｌＰ層を挿入し、オーミックコンタクト層とショットキーコンタクト層の間の伝導帯のバンド不連続量を小さくすることにより、ソース抵抗およびドレイン抵抗を低減することができる。
【００９２】
その結果として、高周波性能および低雑音性能に優れたＨＥＭＴを提供することができ、産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の断面構造を例示する模式図である。
【図２】本発明の実施形態のＨＥＭＴの伝導帯のエネルギーバンド構造を比較例と共に表した模式図である。
【図３】III−Ｖ族化合物半導体の格子定数とエネルギーバンドギャップとの関係を表すグラフ図である。
【図４】本発明の第２実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。
【図５】本発明の第３実施例のＭＭ−ＨＥＭＴの断面構造を表す模式図である。
【図６】本発明者が本発明に至る過程で検討したＭＭ−ＨＥＭＴの断面構造の一例を表す模式図である。
【符号の説明】
１０１，２０１，３０１，９０１ 半絶縁性ＧａＡｓ基板
１０２，２０２，３０２，９０２ ＩｎＡｌＡｓバッファ層
１０３，１０７，２０３，２０７，２０３，２０７，９０５ ＩｎＡｌＡｓ電子供給層
１０４，１０６，２０４，２０６，３０４，３０６，９０４ ＩｎＡｌＡｓスペーサ層
１０５，２０５，３０５，９０３ ＩｎＧａＡｓチャネル層
１０８，２０８，３０８，９０６ＩｎＡｌＡｓショットキーコンタクト層
１０９，２０９，３０９ ＩｎＧａＡｌＰ層
１１０，２１０，３１０，９０７ ＩｎＧａＡｓオーミックコンタクト層
１１１，２２１，３１１，９０８ ソース電極
１１２，２１２，３１２，９０９ ドレイン電極
１１３，２１３，３１３，９１０ ゲート電極
Claims (10)
- ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられ、その少なくとも一部の格子定数がＧａＡｓよりも大きい半導体からなるバッファ層と、
前記バッファ層の上に設けられたＩｎＵ１Ｇａ１−Ｕ１Ａｓからなるチャネル層と、
前記チャネル層の上および下の少なくともいずれかに設けられたｎ型ＩｎＶ１Ａｌ１−Ｖ１Ａｓからなる電子供給層と、
前記チャネル層及び前記電子供給層の上に設けられたＩｎＶ２Ａｌ１−Ｖ２Ａｓからなるショットキーコンタクト層と、
前記ショットキーコンタクト層の上に設けられたｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層と、
前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の上に設けられたｎ型ＩｎＵ２Ｇａ１−Ｕ２Ａｓオーミックコンタクト層と、
前記ｎ型ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層あるいは前記ショットキーコンタクト層の上に設けられたゲート電極と、
前記オーミックコンタクト層の上に設けられたソース電極およびドレイン電極と、
を備えたことを特徴とする半導体装置。 - 前記バッファ層は、ＩｎＡｌＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ及びＩｎＧａＡｌＰよりなる群から選択された１種類もしくは２種類以上の積層構造からなり、その層厚方向にみて、その材料固有の格子定数が前記基板から離れるに従って連続的または段階的に増加してなる部分を有することを特徴とする請求項１記載の半導体装置。
- 前記チャネル層のＩｎ組成Ｕ１は、０．３１≦Ｕ１≦０．４５であり、
前記オーミックコンタクト層のＩｎ組成Ｕ２は、０．３１≦Ｕ２≦０．６０であることを特徴とする請求項１または２に記載の半導体装置。 - 前記オーミックコンタクト層のＩｎ組成Ｕ２が、０．４５≦Ｕ２≦０．６０でり、その膜厚が２０ｎｍ以下であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置。
- 前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．４４であり、
前記ショットキーコンタクト層のＩｎ組成Ｖ２は、０．３０≦Ｖ１≦０．４４であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。 - 前記電子供給層のＩｎ組成Ｖ１は、０．１≦Ｖ１≦０．３であり、その膜厚が１５ｎｍ以下であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
- 前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．７８≦Ｘ≦１であり、Ａｌ組成Ｙは、０≦Ｙ≦１であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
- 前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層のＩｎ組成Ｘは、０．９２≦Ｘ≦１であり、その膜厚が１５ｎｍ以下であることを特徴とする請求項１〜７のいずれか１つに記載の半導体装置。
- 前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＩｎ組成Ｘの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に増加してなることを特徴とする請求項１〜８のいずれか１つに記載の半導体装置。
- 前記ＩｎＸ（Ｇａ１−ＹＡｌＹ）１−ＸＰ層の厚み方向のＡｌ組成Ｙの分布は、前記ショットキーコンタクト層から前記オーミックコンタクト層に向けて連続的あるいは断続的に減少してなることを特徴とする請求項１〜９のいずれか１つに記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367573A JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
| US10/737,864 US6919589B2 (en) | 2002-12-19 | 2003-12-18 | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts |
| TW092136229A TWI231995B (en) | 2002-12-19 | 2003-12-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367573A JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004200433A true JP2004200433A (ja) | 2004-07-15 |
Family
ID=32764424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367573A Pending JP2004200433A (ja) | 2002-12-19 | 2002-12-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6919589B2 (ja) |
| JP (1) | JP2004200433A (ja) |
| TW (1) | TWI231995B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340717A (ja) * | 2004-05-31 | 2005-12-08 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板 |
| JP2016152404A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4371668B2 (ja) * | 2003-02-13 | 2009-11-25 | 三菱電機株式会社 | 半導体装置 |
| JP4284254B2 (ja) * | 2004-09-07 | 2009-06-24 | 富士通株式会社 | 電界効果型半導体装置 |
| US20080258242A1 (en) * | 2007-04-19 | 2008-10-23 | Northrop Grumman Space And Mission Systems Corp. | Low contact resistance ohmic contact for a high electron mobility transistor and fabrication method thereof |
| CN101399284B (zh) * | 2007-09-26 | 2010-06-02 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管结构 |
| WO2010116699A1 (ja) * | 2009-04-06 | 2010-10-14 | 住友化学株式会社 | 半導体基板、半導体基板の製造方法、半導体基板の判定方法、および電子デバイス |
| TWI481025B (zh) * | 2011-09-30 | 2015-04-11 | Win Semiconductors Corp | 高電子遷移率電晶體改良結構及其製程方法 |
| CN102376874B (zh) * | 2011-11-28 | 2013-07-31 | 中国科学院半导体研究所 | 基于二维电子气材料的半导体磁敏型传感器及其制作方法 |
| CN102427084B (zh) * | 2011-12-06 | 2013-08-07 | 中国科学院半导体研究所 | 氮化镓基高电子迁移率晶体管及制作方法 |
| JP6133191B2 (ja) * | 2013-10-18 | 2017-05-24 | 古河電気工業株式会社 | 窒化物半導体装置、ダイオード、および電界効果トランジスタ |
| WO2016147541A1 (ja) * | 2015-03-17 | 2016-09-22 | パナソニック株式会社 | 窒化物半導体装置 |
| TWI657587B (zh) * | 2017-09-06 | 2019-04-21 | 穩懋半導體股份有限公司 | 具有步進的能帶間隙歐姆接觸之磷化銦鎵鋁蕭特基場效電晶體 |
| TWI772587B (zh) * | 2018-12-28 | 2022-08-01 | 晶元光電股份有限公司 | 半導體元件 |
| WO2020248098A1 (zh) * | 2019-06-10 | 2020-12-17 | 苏州晶湛半导体有限公司 | 半导体结构和半导体结构的制备方法 |
| CN115995488A (zh) * | 2021-10-19 | 2023-04-21 | 吴华特 | 场效晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3086748B2 (ja) | 1991-07-26 | 2000-09-11 | 株式会社東芝 | 高電子移動度トランジスタ |
| JPH10125901A (ja) * | 1996-10-17 | 1998-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
-
2002
- 2002-12-19 JP JP2002367573A patent/JP2004200433A/ja active Pending
-
2003
- 2003-12-18 US US10/737,864 patent/US6919589B2/en not_active Expired - Fee Related
- 2003-12-19 TW TW092136229A patent/TWI231995B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340717A (ja) * | 2004-05-31 | 2005-12-08 | Sumitomo Chemical Co Ltd | 化合物半導体エピタキシャル基板 |
| JP2016152404A (ja) * | 2015-02-19 | 2016-08-22 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040169194A1 (en) | 2004-09-02 |
| TWI231995B (en) | 2005-05-01 |
| TW200415788A (en) | 2004-08-16 |
| US6919589B2 (en) | 2005-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5469098B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US7705371B2 (en) | Field effect transistor having reduced contact resistance and method for fabricating the same | |
| EP2747145B1 (en) | Field-effect transistor | |
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| JP2023001273A (ja) | 窒化物半導体装置 | |
| JP2001284576A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP2004200433A (ja) | 半導体装置 | |
| JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| JPH0815213B2 (ja) | 電界効果トランジスタ | |
| JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US7456444B2 (en) | Field effect transistor | |
| EP1583154B1 (en) | P-type nitride semiconductor structure and bipolar transistor | |
| JPH08306909A (ja) | ＩｎＧａＡｓ電界効果型トランジスタ | |
| JP2005005646A (ja) | 半導体装置 | |
| JP3707766B2 (ja) | 電界効果型半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JPH1197669A (ja) | 半導体装置 | |
| CN118302863B (zh) | 氮化物基半导体器件及其制造方法 | |
| JP2006319122A (ja) | 化合物半導体装置 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| Kim et al. | 50 nm In0. 8GaP/In0. 4AlAs/In0. 35GaAs metamorphic HEMTs with ZEP/UV5 bilayer T-gate | |
| JPH06120259A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071026 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |