JP2004200699A - 銅配線を製造するためのめっき−洗浄−めっきプロセス - Google Patents

Abstract

【課題】改善された銅のＥＣＤプロセスを提供すること。
【解決手段】銅シード層（１１６）を形成した後、銅膜（１１８）の第１の部分をシード層（１１６）の上にめっきする。次いで銅膜（１１８）の第１部分の表面を洗浄し、すべての部位の有機物吸着を均一化して、高密度領域に銅が優先的に成長することを防止する。洗浄の後、銅膜（１１８）の残る銅を電気化学的に堆積する。
【選択図】図２

Description

本発明は、全般的に半導体装置の銅配線を形成する分野に関し、さらに詳細には銅配線の電気化学的堆積に関する。

銅（Ｃｕ）メタライゼーションは、特に０．１８μｍ技術ノード及びそれを超える技術に向けて、アルミニウム（Ａｌ）に置き換わる勢いを持ちつつある。Ｃｕをドライエッチングするのは困難なので、Ｃｕメタライゼーションにはダマシン手法が広く用いられる。これには、Ｃｕメタライゼーションが高い間隙埋め込み能力を有することが必要である。Ａｌメタライゼーションに広く用いられるスパッタプロセスは、その本質的なステップカバレージの限界から、Ｃｕメタライゼーションに用いることはできない。タングステン（Ｗ）のメタライゼーションに用いられる化学的気相成長（ＣＶＤ）は、ＣＶＤＣｕ膜のモルフォロジー、接着性及び共形性（ｃｏｎｆｏｒｍａｌ）（シーム形成の問題）の問題により、今のところＣｕには好ましくない。現在、配線用途にＣｕを堆積する製造可能な唯一のプロセスは、その底部からの積み上げ埋め込み能力から、電気化学的堆積（ＥＣＤ）である。

電気化学的堆積（ＥＣＤ）は、電気化学的な反応によって固体相製品（薄膜など）を製造するプロセスである。ＣｕＥＣＤは、次の電気化学式：Ｃｕ²⁺＋２ｅ^-→Ｃｕで表される、Ｃｕイオンの電気化学的還元によってＣｕの薄膜を作製するプロセスであり、ｅ^-は電子を表す。ＥＣＤプロセスを進めるには、銅のシード層が電流を通し、核形成層として働く必要がある。

ＥＣＤ銅埋め込み（過剰埋め込み）の後、化学機械研磨を用いて過剰の銅を除去する。不運にも通常、図１に示すように、ＥＣＤの間に銅の突起１４が密度の高いフィーチャーの領域に生じる。これは微小フィーチャーの頂部に、加速する核種が蓄積することによる。銅突起はより長い過剰研磨時間を必要とし、さもなければＣＭＰプロセスの困難性が増す。より長い過剰の研磨時間は、シートの抵抗を増加させる主な要因の１つである。装置のフィーチャーが縮小し続け、密度が増加し続ければ、突起の問題はますます重大になる。

本発明は、改善された銅ＥＣＤプロセスである。銅のシード層が形成された後、微小フィーチャーを少なくとも部分的に埋め込むために、銅が電気化学的に堆積（ＥＣＤ）、又はめっきされる。洗浄ステップが次いで行われる。洗浄ステップの後、ウェーハをめっき溶液の中に戻し、銅の堆積を続ける。

本発明の利点は、ＣＭＰがより容易な平滑膜を提供し、より良好なシート抵抗の制御を提供するＥＣＤプロセスを提供することである。

当分野の通常の技術者が図面とともに明細書を参照すれば、この利点及び他の利点は明らかであろう。

本発明をデュアルダマシン銅配線プロセスと共に説明する。当分野の通常の技術者が明細書を参照すれば、高密度フィーチャーの埋め込みを必要とするＥＣＤ銅全般に、本発明の利便性を適用することができるのは明らかであろう。

本発明によって形成されたデュアルダマシン銅配線１００を図２に示す。銅配線１００は、半導体本体１０２の上に形成される。半導体本体１０２は一般にその中に形成されたトランジスタ及び他の装置（図示されていない）を有する。また、半導体本体１０２は、１つ以上の追加の金属配線層（図示されていない）を含むこともできる。銅配線１００は、溝１０８の中に形成されたリード部を含む。また、溝１０８の下に、ビア部（図示されていない）を形成することもできる。ビアは、溝１０８の底から中間レベルの層間（ｉｎｔｅｒｌｅｖｅｌ）誘電体（ＩＬＤ）１１０を通って下部金属配線層に延伸する。溝１０８は、金属内誘電体（ＩＭＤ）１１２の内部に形成される。ＩＬＤ１１０及びＩＭＤ１１２を形成する適切な種々の材料が知られている。例えば、フッ素ドープケイ酸ガラス（ＦＳＧ）、有機ケイ酸ガラス（ＯＳＧ）、又は他の低ｋ又は超低ｋ誘電体を使用することもできる。

バリア層１１４は、銅配線１００と溝１０８（及びビア）の側壁の間に配置される。バリア層１１４は、銅がＩＬＤ１１０及びＩＭＤ１１２に拡散するのを防止する。また、バリア層１１４は、銅と誘電体間の接着も提供する。当分野の技術には種々のバリア層が知られている。例えば、耐火金属、耐火金属窒化物、耐火金属−シリコン−窒化物、又はその混合物も使用することができる。

領域１２２などの高密度領域は、密接した間隙の溝を含む。多くの場合、高密度領域１２２と非高密度領域１２４間のプロセス上の要求を均衡させるのは困難である。先に論じたように、従来技術のＥＣＤプロセスは、一般に高密度領域に突起を形成する。このことによって、ＣＭＰステップの間に突起を除去するための長い過剰研磨が必要となる。長い過剰研磨は非高密度領域のシート抵抗を増加させる。本発明は、ＥＣＤを２つのステップに分け、２つのＥＣＤステップの間に洗浄を行うことによって、突起を短くし又は除去し、そして、長い過剰研磨時間を短くし、又は省く。

本発明による銅配線１００の製造方法を、図３Ａ〜図３Ｃを参照して論じる。図３Ａを参照すれば、半導体本体１０２は、１つ以上の金属配線層の形成によって加工される。ＩＬＤ１１０及びＩＭＤ１１２は、半導体本体１０２の上に堆積される。ＦＳＧ又はＯＳＧなど、ＩＬＤ１１０及びＩＭＤ１１２のための適切な材料が、当分野の技術に知られている。溝１０８は、従来のプロセスを用いて、ＩＭＤ１１２の中に形成され、ビア（図示されていない）はＩＬＤ１１０の中に形成される。

バリア層１１４は溝１０８の内部を含むＩＭＤ１１２の上に形成される。バリア層１１４は銅の拡散を防止する拡散バリアとして、また接着層として機能する。遷移金属及びその窒化物が一般にバリアに使用される。また、遷移金属、遷移金属−窒化物及び遷移金属−シリコン−窒化物と同様に、遷移金属−窒化シリコンも使用することができる。

さらに図３Ａを参照すれば、銅シード層１１６がバリア層１１４の上に堆積される。物理的蒸着が銅シード層１１６を形成するために伝統的に用いられている。銅シード層１１６は、電流を通し核形成層として働くために、銅ＥＣＤプロセスに必要である。

銅シード層１１６を堆積した後、ウェーハはＥＣＤ装置に移される。従来技術のＥＣＤプロセスでは、バンプ又は突起が高密度領域に発生する。突起の高さはフィーチャーの密度及びサイズの関数である。密度がより高く、より微小のフィーチャーで、より高い突起が得られる。例えば、１μｍ目標のめっき銅で１〜２μｍの突起高さが観察された。ＣＭＰの後に残留する銅の残渣はショートを招き、収率と装置の信頼性に影響を与える。高い突起のある領域をきれいにするために過剰研磨を行うと、他の領域のシート抵抗が高くなる。

高密度フィーチャー上の突起を除去又は減少するために、本発明はめっき−洗浄−めっきプロセスを用いる。本発明の好ましい実施形態では、ウェーハをＥＣＤ装置のめっきセルに送り、第１のめっきプロセスを実施する。めっきは、図３Ｂに示すように、高密度フィーチャーが銅の膜１１８で埋め込まれるまで続ける。この第１のめっきステップの条件は、高密度フィーチャーにボイドのない埋め込みが得られるように最適化する。第１のめっきステップはいくつかのめっき電流を含むことができる。例えば、第１のめっきステップで、シード層を通して１５秒程度の時間、約０．７５アンペアの電流を流し、電流を約３０秒間約３アンペアに増やし、次いで高密度フィーチャーが埋め込まれるまで、又は所望の高さに達するまで、約７．５アンペアに増やすことを含むことができる。

高密度フィーチャーが埋め込まれた後、ウェーハをめっき溶液から取り外し、洗浄チャンバー中に置いて洗浄し、銅の成長が高密度フィーチャーの頂部で優先的に起きないように、すべての部位の有機吸着を除去、又は均一化する。好ましい実施形態は複数ステップの洗浄を用いる。最初に、ウェーハをエタノールアミン、ＴＭＡＨ（テトラメチルアンモニウムヒドロキサイド）、及び没食子酸の溶液で洗浄する。洗浄の時間は３分程度であり、３５〜３８℃で行う。溶液のｐＨは約１２である。このステップの目的は、銅表面から吸着された有機化学種を除去するためである。第２に、ウェーハを室温でクエン酸溶液で洗浄し、酸化銅のすべてを除去する。超音波（ｍｅｇａｓｏｎｉｃ）攪拌を組み込むことが好ましい。例えば、浸漬又はスピン洗浄を用いることができる。所望によってこの第２ステップを省くことができる。第３に、ウェーハを脱イオン水（ＤＩＷ）で洗浄する。ＤＩＷ洗浄は最初の２つのステップで残った汚染物質を除去する。最後に、ウェーハをＮ₂を用いて乾燥する。

洗浄手順の後、ウェーハをめっき溶液に戻してめっきを続ける。最適の断面が得られるまで、複数のサイクル（めっき−洗浄−めっき−洗浄−めっき・・・）を行うことができる。得られた銅膜１１８を図３Ｃに示す。図３Ｃを図１と比較すると、本発明によって形成された銅膜１１８はより均一であり、高密度フィーチャーの上に従来技術のような大きな突起を含まない。

最終的な銅の厚さが得られた後、めっき溶液上のめっきセル中で、急速スピン洗浄乾燥（ＳＲＤ）を行う。次いでウェーハをＳＲＤセルに送り、後ＥＣＤのＳＲＤを用いてめっきの残渣をきれいにする。得られた銅層１１８を図３Ｃに示す。

ＥＣＤプロセスの後、銅層１１８（シード層１１６を組み込んでいる）及びバリア層１１４を化学機械研磨して、図２に示すような銅配線１００を形成する。高密度フィーチャー上の突起が減少又は除去されるので、ウェーハのダイの内の全ての銅を清浄化するために必要なＣＭＰプロセスの過剰研磨が少なくなる。その結果、ウェーハの全域、特に高密度領域の外部のフィーチャーに対するシート抵抗が低く維持される。次いでプロセスを継続して、追加の金属配線層を形成し、装置を実装することができる。

本発明を例証的な実施形態を参照して説明したが、説明が制限の意味に解釈されることを意図しない。説明を参照すれば、当技術分野の技術者には、他の本発明の実施形態と同様、例証的な実施形態の種々の修正及び組み合わせは明白に理解できよう。例えば、本発明の利点を第１の金属配線層の形成に応用することができる。したがって付随する請求項がすべてのそれらの修正又は実施形態を包含するものである。

以上の説明に関して更に以下の項を開示する。
（１）半導体本体の上に銅のシード層を形成するステップと、
前記銅シード層の上に銅層の第１部分を電気化学的に堆積するステップと、
銅層の第１部分の表面を洗浄するステップと、
銅層の第２部分を電気化学的に堆積するステップとを含む、集積回路を製造する方法。
（２）前記銅層の第１部分を電気化学的に堆積するステップが、集積回路の高密度フィーチャーを埋め込む第１項記載の方法。
（３）前記洗浄ステップが、前記表面を脱イオン水で洗浄するステップと、前記表面を乾燥するステップを含む第１項記載の方法。
（４）前記洗浄ステップが、
前記表面を第１の溶液で洗浄するステップと、
前記表面を、前記第１の溶液で洗浄した後、及び前記脱イオン水で洗浄する前に、クエン酸溶液で洗浄するステップとをさらに含む第３項記載の方法。
（５）前記第１の溶液がエタノールアミン、ＴＭＡＨ、及び没食子酸を含み、前記第１の溶液が約１２のｐＨを有する第４項記載の方法。
（６）前記第１の溶液で洗浄するステップが、３５〜３８℃の範囲の温度で行われる第５項記載の方法。
（７）前記クエン酸溶液で洗浄するステップが、室温で行われる第３項記載の方法。
（８）半導体本体の中に形成された溝の高密度領域及び非高密度領域を有する半導体本体を提供するステップと、
溝内を含め、半導体本体の上に銅シード層を形成するステップと、
前記銅シード層の上に銅層の第１部分を電気化学的に堆積して、前記溝の高密度領域を埋め込むステップと、
銅層の第１部分の表面を洗浄して、前記高密度領域と前記非高密度領域間の銅層の表面上の有機物吸着を均一化するステップと、
銅層の第２部分を電気化学的に堆積するステップとを含む、集積回路を製造する方法。
（９）前記洗浄ステップが、
前記表面を第１の溶液で洗浄するステップと、
前記表面をクエン酸溶液で洗浄するステップと、
前記表面を脱イオン水で洗浄するステップと、
前記表面を乾燥するステップとを含む第８項記載の方法。
（１０）前記第１の溶液が、エタノールアミン、ＴＭＡＨ、及び没食子酸を含み、前記第１の溶液が約１２のｐＨを有する第９項記載の方法。

従来技術のＥＣＤプロセスによって堆積した銅膜の断面図である。 本発明の実施形態によって形成した銅配線の断面図である。 図２の銅配線の製造段階の断面図である。 図２の銅配線の製造段階の断面図である。 図２の銅配線の製造段階の断面図である。

符号の説明

１００ 銅配線
１０２ 半導体本体
１０８ 溝
１１０ 誘電体（ＩＬＤ）
１１２ 金属内誘電体（ＩＭＤ）
１１４ バリア層
１１６ 銅シード層
１１８ 銅膜
１２２ 高密度領域
１２４ 非高密度領域

Claims (1)

1. 半導体本体の上に銅のシード層を形成するステップと、
   前記銅シード層の上に銅層の第１部分を電気化学的に堆積するステップと、
   銅層の第１部分の表面を洗浄するステップと、
   銅層の第２部分を電気化学的に堆積するステップとを含む、集積回路を製造する方法。

Images