JP2004202604A - パッケージ構造および製造方法 - Google Patents

パッケージ構造および製造方法 Download PDF

Info

Publication number
JP2004202604A
JP2004202604A JP2002372417A JP2002372417A JP2004202604A JP 2004202604 A JP2004202604 A JP 2004202604A JP 2002372417 A JP2002372417 A JP 2002372417A JP 2002372417 A JP2002372417 A JP 2002372417A JP 2004202604 A JP2004202604 A JP 2004202604A
Authority
JP
Japan
Prior art keywords
substrate
cap
layer
package structure
side joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002372417A
Other languages
English (en)
Inventor
Hirotoshi Naito
博年 内藤
Manabu Kato
加藤  学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd filed Critical Aisin Seiki Co Ltd
Priority to JP2002372417A priority Critical patent/JP2004202604A/ja
Publication of JP2004202604A publication Critical patent/JP2004202604A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00269Bonding of solid lids or wafers to the substrate

Landscapes

  • Micromachines (AREA)

Abstract

【課題】外部電気的ノイズに強く、小型、低コストを可能とするマイクロマシンパッケージの構造および製造方法を提供すること。
【解決手段】基板1と、基板1に可動部が形成されるか、あるいは、外部から与えられた信号により変形するデバイス8と、配線3と、金属あるいは半導体からなるキャップ4とを備え、基板1とキャップ4よりなる空間2の内にデバイス8が配置されるマイクロマシンのパッケージ構造において、基板1とキャップ4との接合部における基板側接合部6およびキャップ側接合部5を金属で形成した。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロマシニング技術を用いて製造される、基板とその基板上に可動部が形成されるマイクロメカニカルなデバイスと、このデバイスを覆うキャップとを有するマイクロマシンパッケージの構成および製造方法に関する。
【0002】
【従来の技術】
従来、可動部を有するマイクロメカニカルなデバイスの基板のパッケージには、パッケージ内に空間を有するセラミックパッケージなどが用いられてきた。
【0003】
この改良技術として、たとえば、半導体基板ウエハ、キャップウエハおよびフリットガラスの組合せによって、所定寸法の空洞内にデバイスが気密封止される構造を有し、加速度計として用いられるパッケージがある。開示されたこの構成は、半導体基板ウエハを個々のチップにダイシングする前に、半導体基板ウエハ上に製造されたデバイスを封入する、半導体ウエハ・レベル・パッケージである。デバイスは空洞内で気密封止されるように、半導体ウエハ・レベル・パッケージの一部であるキャップウエハと、結合材として用いられる所定パターンのフリットガラスを、半導体基板ウエハに結合する。フリットガラスシール全体に伸びていて、デバイスと接続する電極はキャップウエハ内の孔によって、電気接続が可能となるように構成されている。(例えば、特許文献1参照)
また別には、配線、素子からなる表面組織が配置される基体ウェーハのダイシングを行なう前に、表面組織をパッケージングする方法に関して開示されている。この改良技術においては、ケイ素基板上に構造化されたマイクロメカニックな少なくとも1つの表面組織と、この少なくとも1つの表面組織を覆う1つのキャップとを備えている構造エレメントに関し、キャップウェーハがガラスウェーハにより形成される構造が述べられている。(例えば、特許文献2参照)
【0004】
【特許文献1】
特許第3303146号
【0005】
【特許文献2】
特表2002−500961号公報
【0006】
【発明が解決しようとする課題】
しかし上記する公知技術には以下の問題点を生ずる。上記したセラミックパッケージを用いることは小型化を困難とし、回路が別途必要な場合、さらに専用のパッケージを用いるかあるいは別体で回路が必要となり、上記デバイスを有するシステムの大型化、高コスト化をまねいていた。
【0007】
さらに上記デバイスを配置し、セラミックパッケージに封止するには、デバイスが露出した状態での基板ウェハからの切り出し、ハンドリングが必要であり、切りくずによる電気的リーク、機械的動作不良、ハンドリングミスによる破損など歩留りの低下をまねいていた。
【0008】
特許文献1の接合材である低融点のフリットガラスと、半導体基板ウエハおよびキャップウエハとの接合強度は弱く、そのため、デバイスが気密封止されるに十分な接合強度を確保するには、比較的大きな接合面積が必要となる。
【0009】
そして、フリットガラスをキャップウエハに被着させるには、キャップウエハ、フリットガラスおよび半導体基板ウエハを加熱融着させているが、このフリットガラスによる壁の形成は印刷によって行なわれるため、表面に凹凸が生じ、また、接合温度におけるフリットガラスの粘度が高いため、その接合面積を拡大しなければならず、さらにそれらの接合においては、キャップウエハと半導体基板ウエハは加圧された状態で加熱融着されなければならない。結果、不可避的に特定の量の低融点ガラスが、半導体基板ウエハとキャップウエハとの間に押し出されて広がることが欠点となる。
【0010】
この押し出される低融点ガラスによって、デバイスが影響を受けることを回避するためには、半導体基板ウエハとキャップウエハとの間に比較的に大きな接合面積を確保する必要があり、したがってデバイスは相応して大きくなってしまう。
【0011】
また、半導体基板ウエハとキャップウエハとの接合部には、低融点ガラスが介在するため、半導体基板ウエハとキャップウエハとの導通がとれず、キャップウエハの電位が外部電気ノイズの影響を受け不安定になり、デバイスが微小信号を扱うセンサーにおいては、キャップウエハの不安定な電位の影響を受けセンサー性能を損なう原因となる。また、キャップウエハの電位を安定させるためには別の製造工程が必要となり、コストアップの要因となる。
【0012】
上記特許文献2においては、マイクロメカニックな表面組織が、多結晶質のケイ素層内に形成されており、このケイ素層の表面がガラスウェーハと陽極酸化により接合する。このため、多結晶質のケイ素層表面には、ガラスウェーハとの接合前に、高精度な平坦化処理を施すこと、ならびに、パーティクル等ゴミの排除が要求され、製造コストの高い工程となる。また陽極酸化による接合では、ケイ素基板およびガラスウェーハがそれぞれに保有する歪が接合不良の原因となり、歩留りを低下させる。さらに、微小信号を扱うセンサーエレメントをマイクロメカニックな表面組織で形成する場合には、表面組織を覆うガラスウェーハは絶縁物であるので外部電気ノイズの影響を受けやすく、センサー性能を損なう原因となる。
【0013】
したがって、本発明は上記の問題点に鑑みてなされたものであり、外部電気的ノイズに強く、小型、低コストを可能とするマイクロマシンパッケージの構造および製造方法を提供することを技術的課題とする。
【0014】
【課題を解決するための手段】
上記の課題を解決するために講じた技術的手段は、基板と、基板に可動部が形成されるか、あるいは、外部から与えられた信号により変形するデバイスと、第1の配線と、金属あるいは半導体からなるキャップとを備え、基板とキャップよりなる空間の内にデバイスが配置されるパッケージ構造において、基板に形成される基板側接合部およびキャップに形成されるキャップ側接合部を金属で形成したことである。
【0015】
上記した手段によれば、基板側接合部およびキャップ側接合部を導電性を有する金属で形成したので、外部電気的ノイズに対し影響されにくいデバイスとなる。このことは、マイクロメカニカルなデバイスで微小信号を扱うセンサーの場合においては好ましい構成となる。
【0016】
さらに、請求項2において講じた技術的手段は、基板側接合部およびキャップ側接合部は圧着により接合したことである。
【0017】
上記した手段によれば、金属で形成された基板側接合部およびキャップ側接合部は圧着により接合されるので、従来の低融点ガラスによる接合材に比べ、接合材が基板とキャップとの間に押し出される量が格段に減少し、接合部の面積を小さく構成できる。
【0018】
請求項3において講じた技術的手段は、基板接合部とキャップ接合部は、ろう材を使用した融着により接合したことである。
【0019】
上記した手段によれば、基板接合部とキャップ接合部はろう材で接合したことで接合強度が強くなる。また、ろう材に厚みを持たせれば、ウェハレベルの接合においても、基板ウェハ及びキャップウェハの歪を吸収することが可能となり歩留りを向上できる。このことは小型化において利点である。
【0020】
請求項4において講じた技術的手段は、ろう材をAuSn系合金としたことである。
【0021】
上記した手段によれば、前記AuSn系合金は比較的低温で溶融し、かつ鉛ハンダや鉛レスハンダの融点より高温であるので、パッケージ後のハンダ工程が可能となる。また、基板とキャップの接合時の融着温度を下げることが可能となるので、キャップ、ろう材、基板間の熱膨張率の違いにより生ずる歪も低減できる。また、基板側接合部の金属と基板との反応を抑制できる。そして、金属を複数種類積層構造とする場合においても、異種金属間での反応を抑制することが可能となり、基板側接合部の金属の選択性を広げられる。
【0022】
請求項5において講じた技術的手段は、キャップ側接合部の最表面をAu層としたことである。
【0023】
上記した手段によれば、Au層は、外気との反応による変質が他の金属に比べ極度に少なく、製造での保管管理しやすい。また、多くの酸、アルカリ、有機溶剤等の化学薬品に対して不活性であるので、接合前の基板の薬品処理の自由度が広がる。さらに、基板とキャップをろう材の溶融温度雰囲気で接合する際の外気との反応による変質が少ないので、接合品質を安定させることが可能となる。
【0024】
請求項6において講じた技術的手段は、キャップ側接合部以外のキャップの最表面の少なくとも一部はAu層であり、かつキャップ側接合部の最表面のAu層とキャップ側接合部以外の最表面のAu層の少なくとも一部が連続の面ように構成したことである。
【0025】
上記した手段によれば、基板とキャップとの間に押し出されるろう材は、基板および基板上の接合部以外の部材とのなじみが悪く、かつ、キャップ側最表面のAu層とはなじみがよいため、キャップ側のAu層に吸い上げられてデバイスに影響を及ぼす程度を極度に抑えることができる。
【0026】
請求項7において講じた技術的手段は、ろう材はAu層を形成したのちに、融着あるいは溶接により固定したことである。
【0027】
上記した手段によれば、基板とキャップの接合時のアライメントにおいて、あらかじめ接合部の形状に応じてろう材は融着あるいは溶接で固定されるので、位置合わせの精度が向上できる。
【0028】
請求項8において講じた技術的手段は、キャップ側接合部はAuSn系合金がメッキあるいは印刷により形成したことである。
【0029】
上記した手段によれば、請求項7において講じた技術的手段と同様に、接合時の位置合わせの精度が向上できる。
【0030】
請求項9において講じた技術的手段は、基板側接合部の最表面をAu層で形成したことである。
【0031】
上記した手段によれば、Au層は、外気との反応による変質が他の金属に比べ極度に少なく、製造での保管管理しやすい。また、多くの酸、アルカリ、有機溶剤等の化学薬品に対して不活性であるので、接合前の基板の薬品処理の自由度が広がる。さらに、基板とキャップをろう材の溶融温度雰囲気で接合する際の外気との反応による変質が少ないので、接合品質を安定させることが可能となる。
【0032】
請求項10において講じた技術的手段は、基板側接合部の最表面のAu層は外部より電位を印加できる構成としたことである。
【0033】
上記した手段によれば、基板側接合部のAu層よりろう材、キャップ側接合部の金属を介して、半導体製または金属製の前記キャップに外部より電位を印加できる構成となるので、導電性で構成される部位のマイクロメカニカルなデバイスの外部電気ノイズに対するシールド効果が高められる。このことは、マイクロメカニカルなデバイスが微小信号を扱うセンサートの場合では、非常に大きな利点となる。
【0034】
請求項11において講じた技術的手段は、基板は導電体または半導体よりなり、基板側接合部のAu層と基板が電気的に接続されるようにしたことである。
【0035】
上記した手段によれば、基板とキャップよりなる空間が同一の電位で囲われるため、電気的ノイズの低減が期待できる。また、基板上のデバイスにおいて、キャップと基板が電気的に接続されているため、故意にキャップ電位を与える必要がなく、コスト低減につながる。
【0036】
請求項12において講じた技術的手段は、基板、キャップおよびキャップ接合部に対して電気的に絶縁され、かつ、空間の内外を電気的に接続する第2の配線を配置したことである。
【0037】
上記した手段によれば、キャップと基板にて封止されて空間の内部と外部を電気的に接続する第2の配線により、外部からの電気信号にて内部のマイクロメカニカルなデバイスを駆動することを可能とする。また、内部デバイスの変位を容量変化量、抵抗値の変化量、電位の変化、あるいは電流の変化などとしてセンシングすることも可能とする。このことは内部のマイクロメカニカルなデバイスの変位を必要とするアクチュエータやセンサーにおいて利点である。
【0038】
請求項13において講じた技術的手段は、第1の配線、あるいは導電体または半導体よりなる基板上に、単層あるいは多層よりなる第1の絶縁層を介して形成された第2の配線の上層に、非導電性基板あるいは第1の絶縁層の最表面層とは異なる素材よりなる単層あるいは多層よりなる第2の絶縁層を有し、第2の絶縁層上に基板側接合部を形成したことである。
【0039】
上記した手段によれば、通常、マイクロメカニカルなデバイスは、SiO2等のデバイスに対して選択的にエッチング可能な被エッチング層を介して基板上に形成され、製造工程の最後に上記被エッチング層をエッチング除去して、マイクロメカニカルなデバイスを可動とする。上記請求項においては、第2の絶縁層が非導電性基板あるいは第1の絶縁層の最表面層とは異なる素材よりなるため、デバイス、非導電性基板または第1の絶縁層へのエッチングの影響を抑え、第2の絶縁層のみをエッチング除去することが可能となる。また、デバイス、配線、基板の間での複数の電気的に分離した機能の組合せを形成することが可能となる。
【0040】
請求項14において講じた技術的手段は、基板は少なくとも一層の絶縁層を介して、単結晶、多結晶または非晶質の半導体層を有し、半導体層上に基板側接合部を形成したことである。
【0041】
上記した手段によれば、たとえばSi酸化膜およびSi窒化膜の絶縁層に対する金属層の密着力より、半導体層に対する金属の密着力の方が高いので、基板側接合部を半導体層上に形成することで接合強度が高くなり、封止の信頼性が向上する。また請求項13と同様に、配線、基板の間での複数の電気的に分離した機能の組合せを形成することが可能となる。
【0042】
請求項15において講じた技術的手段は、基板側接合部の金属層は表層部よりAu、Ni、およびAlとしたことである。
【0043】
上記した手段によれば、通常、マイクロメカニカルなデバイスは、SiO2等の表面組織に対して選択的にエッチング可能な被エッチング層を介して基板上に形成され、製造工程の最後に上記被エッチング層をエッチング除去して、マイクロメカニカルなデバイスを可動とする。本請求項では、接合部材の金属形成後キャップ接合前に上記被エッチング層であるSiO2層を除去する際に、SiO2のエッチャントに対して耐腐食性のある金属層よりなるため、SiO2層の除去時に金属層の保護手段を講じる必要がなく、工程の低コスト化が可能である。また、Alは反応性が高く、基板側との密着性が良いし、AuはAuSn系合金ろう材とのなじみが良い。しかし、AlとAuは低温で反応し反応層より剥離を生ずることは公知である。本請求項では、AlとAu間の反応防止膜としてNi層を挿入し、基板側ともAuSn系合金ろう材とも密着性が良く、かつ、耐熱性の高い金属層を形成できる。
【0044】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【0045】
本発明が適用されるデバイス8を基板1上に配し、該基板1と金属製または半導体製のキャップ4の接合により形成される空間2内に上記デバイス8を内含するパッケージ構成10の一例を図1、2に示す。図1は基板側接合部6及びキャップ側接合部5の最表面に金属層を形成し、圧着または熱圧着により接合したものであり、図2は基板側接合部6及びキャップ側接合部5の最表面に金属層を形成し、ろう材7を接合材として用いて接合したものである。図1、2ともにキャップ4は導電性材料で構成されており、キャップ4が半導体製であってもオーミックコンタクトを介する事によりキャップ4の電位は基板側接合部6の金属層と等電位にすることが可能である。一方上記デバイス8として微小信号を扱う回路や可動部を有し、可動部の変位に連動した容量変化を検出することにより可動部の変位を検出する加速度センサや角速度センサやアクチュエータでは、信号レベルに比べて電気的外乱が大きく外乱が性能を損なう原因となる。
【0046】
本発明では、上記に説明したように基板1上に配されたデバイス8はキャップ4により覆われており、キャップ4は基板側接合部6の金属層と等電位にすることが可能であり、基板側接合部6の金属層は配線等を介して上記デバイス8の基準電位に対して一定の電位とすることが可能となる。そのため、電気的外乱に対するシールド効果をもたせることが可能である。よって電気的外乱による性能低下の少ない回路またはセンシングシステムの提供が可能となる。
【0047】
図1、2において基板1に導電体または半導体を用いることにより基板電位の制御が可能となり、基板1上に配されたデバイス8の基準電位に対して一定の電位に制御することにより電気的外乱に対するシールド効果が期待できる。デバイス8として微小信号を扱う回路や可動部を有し可動部の変位に連動した容量変化を検出することにより、可動部の変位を検出する加速度センサや角速度センサやアクチュエータでは電気的外乱による性能低下の少ない回路またはセンシングシステムの提供が可能となる。
【0048】
図1、2に示すように基板1とキャップ4より構成される空間2の内外を電気的に接続し、基板1及びキャップ4に対して電気的に絶縁された配線3を設けることにより上記空間2内への電力の供給及び上記空間2内で発生した信号の検出が可能となる。導電体または半導体基板1上に第1の絶縁層11を形成したものまたは非導電性基板上に配線層を形成し、配線層を含む基板上に第2の絶縁層9を形成し、基板1上に配置されたデバイス8を囲むように第2の絶縁層9上に直接または単結晶、多結晶または非晶質の半導体層を介して基板側接合部6を形成する。上記工程で、第2の絶縁層9または単結晶、多結晶または非晶質の半導体層の形成は通常の半導体プロセスである成膜、フォトリソ及びエッチングにより製造可能であり、基板に対して貫通電極を設け裏面より電極を取る。またはキャップ4側に貫通電極を設け、キャップ4上より電極をとる場合に比べて基板表面上のみの加工で済み、また、貫通電極形成時の穴埋めの信頼性の問題もなく低コスト、高歩留まりが可能となる。またこのことは、SOI基板を用いたマイクロマシンセンサ、マイクロマシンアクチュエータや電子回路にも適応される。
【0049】
図2に示す接合部のろう材7としてAuSn系合金を用いることにより、低温で接合でき接合部の多層膜間、接合部の多層膜と基板1またはキャップ4間の反応が抑制でき、信頼性の高い接合部が期待できる。また、AuSn系合金の融点ははんだ工程の温度より高いのでAuSn系合金を用いることによる特別な工程を必要とせずコスト上昇を抑制できる。
【0050】
上記図2に示す接合部のろう材7としてAuSn系合金を用いる場合、キャップ側接合部5と基板側接合部6の少なくとも一方の接合部の最表面にAu層を用いることにより接合部とAuSn系合金とのなじみが良くなり高い接合強度が期待できる。また、半導体プロセスを用いた可動部を有するデバイス8の形成には通常Si、SiO2、SiN、SiON等のSi系材料が用いられており、Siを可動部とするデバイス8ではSiO2上にSiを介して基板1に拘束した状態で目的の形状に加工し、最後にSiO2を除去することにより拘束から開放し可動できるようにする。なお、通常加速度センサや振動型角速度センサ等の可動部は一端が基板1に接続され、他端が可動部に接続されたばねとして働く梁により基板1上に保持され、静電モータ等梁で保持できない可動部は回転中心にSi等からなるピンを形成し基板1上に保持される。
【0051】
また、接合部の金属層の形成にはフォトリソ工程が必要であり、基板1上に感光レジスト膜を均一に形成する必要があり、基板表面の凹凸の少ない可動部の形状加工前に基板1上の金属層の形成は行われる。上記のように半導体プロセスを用いた可動部を有するデバイス8の形成には、通常SiO2の除去工程が必要であり、SiO2の除去にはバッファードフッ酸等のエッチャントを用いることが多く、基板1上の金属層の腐食を防ぐ工夫が必要である。しかし、本発明に示すように接合部の金属層の最表面をAu層とすると同時に接合部以外に用いられる基板1上の金属層の最表面をAu層とすることによりエッチャントに対する耐腐食性が向上しSiO2の除去時の工程の自由度があがる。
【0052】
図3に示すようにAuSn系合金のメッキ、印刷、融着、あるいは溶接等でろう材7をキャップ側接合部5上に形成することにより、接合時の部品点数の削減が可能となり、また、合わせ精度の向上が期待できる。
【0053】
図5にはキャップ側接合部5の最表面をAu層とし、かつ、キャップ側接合部5以外の最表面も少なくとも一部Au層で形成し、キャップ側接合部5のAu層と連続した面を形成している。このような構造により、基板1とキャップ4の接合において、押し出されるAuSn系合金が、なじみの悪いSi系の基板形成材料に流れることなく、なじみのよいキャップ側接合部5以外の最表面のAu層に吸い上げられるため、デバイス8に影響を与えることを抑えることができる。このため、デバイス8と接合部間の距離を小さくすることができ、その結果、デバイス8全体を小型化できる。
【0054】
図6に示すように接合部の金属層の層構造12を基板側からAl/Ni/Auとすることにより、Al61と基板1間の密着強度が上がり、また、最表面にAu層63を形成することによりろう材7にAuSn系合金を用いた場合のろう材7とのなじみが良く接合強度が上がる。また、Al層61とAu層63の間にNi層62を設けることによりAl61とAu63間の反応を抑制でき耐熱性が向上する。さらに通常の半導体プロセスを用いた、可動部を有するデバイス8を基板1への拘束から開放する為に必要なSiO2層の除去において、書籍「フォトエッチングと微細加工」(樽岡、二瓶著、総合電子出版社)によるとSiO2層フッ酸系エッチャントでAl層61の腐食の抑制が可能であり、Au層63及びNi層62がフッ酸系エッチャントに対する耐腐食性が高いことより、SiO2層の除去時に基板側接合部6の特別な保護が不要となり、工程の簡易化による低コスト化、高歩留まりが期待できる。
【0055】
【発明の効果】
本発明によれば以上説明したように、ウェーハレベルパッケージの構造および製造方法は工程を簡便に構成でき、かつ使用部品のコスト低減を可能とされる構成となり、多大な効果を有する。
【0056】
上記した手段によれば、基板側接合部およびキャップ側接合部を金属で形成したので導電性を有し、それらの電位が安定し、外部電気的ノイズに対し影響されにくいデバイスとなる。このことは、マイクロメカニカルなデバイスで微小信号を扱うセンサーの場合においては好ましい構成となる。また金属で形成された基板側接合部およびキャップ側接合部は圧着により接合されるので、従来の低融点ガラスによる接合材に比べ、接合材が基板とキャップとの間に押し出される量が格段に減少し、接合部の面積を小さく構成できる。そして基板接合部とキャップ接合部はろう材で接合したことで接合強度が強くなる。また、ろう材に厚みを持たせれば、ウェハレベルの接合においても、基板ウェハ及びキャップウェハの歪を吸収することが可能となり歩留りを向上できる。ろう材に用いるAuSn系合金は比較的低温で溶融し、かつ鉛ハンダや鉛レスハンダの融点より高温であるので、パッケージ後のハンダ工程が可能となる。また、基板とキャップの接合時の融着温度を従来技術の構成よりも下げることが可能となるので、キャップ、ろう材、基板間の熱膨張率の違いにより生ずる歪も低減できる。また、基板側接合部の金属と基板との反応を抑制できる。
【0057】
さらには、基板側接合部のAu層よりろう材、キャップ側接合部の金属を介して、半導体製または金属製の前記キャップに外部より電位を印加できる構成となるので、導電性で構成される部位のマイクロメカニカルなデバイスの外部電気ノイズに対するシールド効果が高められる。このことは、マイクロメカニカルなデバイスが微小信号を扱うセンサートの場合では、非常に大きな利点となる。
【0058】
通常マイクロメカニカルなデバイスは、SiO2等の表面組織に対して選択的にエッチング可能な被エッチング層を介して基板上に形成され、製造工程の最後に上記被エッチング層をエッチング除去して、マイクロメカニカルなデバイスを可動とする。本請求項では、接合部材の金属形成後キャップ接合前に上記被エッチング層であるSiO2層を除去する際に、SiO2のエッチャントに対して耐腐食性のある金属層よりなるため、SiO2層の除去時に金属層の保護手段を講じる必要がなく、工程の低コスト化が可能である。また、Alは反応性が高く、基板側との密着性が良いし、AuはAuSn系合金ろう材とのなじみが良い。しかし、AlとAuは低温で反応し反応層より剥離を生ずることは公知である。本請求項では、AlとAu間の反応防止膜としてNi層を挿入し、基板側ともAuSn系合金ろう材とも密着性が良く、かつ、耐熱性の高い金属層を形成できる。
【図面の簡単な説明】
【図1】本発明の実施の形態における概略的なパッケージの構成を示す断面図である。
【図2】本発明の別の実施の形態におけるパッケージの概略的な断面図である。
【図3】本発明の実施の形態におけるパッケージ構成であって、ろう材としてAuSn系合金をメッキ、印刷、溶着、溶接等によりキャップ側接合部上に形成した、図2の接合前の概略的な断面図である。
【図4】本発明の実施の形態においてプリフォーム状のろう材を用いた場合の図2の接合前の状態を示す概略的な断面図である。
【図5】本発明の実施の形態におけるキャップ側表面にAu層を形成する場合の概略的な断面図である。
【図6】本発明に係る本発明の実施の形態における基板側接合部の金属層の構造を概略的に示した断面図である。
【符号の説明】
1:基板
2:空間
3:配線
4:キャップ
5:キャップ側接合部
6:基板側接合部
7:ろう材
8:デバイス
9:第2の絶縁層
10:表面組織を基板上に配し、該基板と金属製または半導体製のキャップの接合により形成される空間内に前記表面組織を内含するパッケージ構成
11:第1の絶縁層
12:基板側接合部の金属層の構造
61:基板側接合部のAl層
62:基板側接合部のNi層
63:基板側接合部のAu層

Claims (15)

  1. 基板と、該基板に可動部が形成されるか、あるいは、外部から与えられた信号により変形するデバイスと、第1の配線と、金属あるいは半導体からなるキャップとを備え、前記基板と前記キャップよりなる空間の内に前記デバイスが配置されるパッケージ構造において、前記基板に形成される前記基板側接合部および前記キャップに形成される前記キャップ側接合部が金属よりなること、を特徴とするパッケージ構造。
  2. 前記基板側接合部および前記キャップ側接合部は圧着により接合されること、を特徴とする請求項1に記載のパッケージ構造。
  3. 前記基板側接合部と前記キャップ側接合部は、ろう材を使用した融着により接合されること、を特徴とする請求項1に記載のパッケージ構造。
  4. 前記ろう材はAuSn系合金であること、を特徴とする請求項3に記載のパッケージ構造。
  5. 前記キャップ側接合部の最表面にAu層が形成されていること、を特徴とする請求項1、請求項2あるいは請求項4のいずれかに記載のパッケージ構造。
  6. 前記キャップ側接合部以外の前記キャップの最表面の少なくとも一部はAu層であり、かつ前記キャップ側接合部の最表面のAu層と前記キャップ側接合部以外の最表面のAu層の少なくとも一部が連続の面からなること、を特徴とする請求項5に記載のパッケージ構造。
  7. 前記ろう材は前記Au層を形成したのちに、融着あるいは溶接により固定されていること、を特徴とする請求項5に記載のパッケージ構造。
  8. 前記キャップ側接合部はAuSn系合金がメッキあるいは印刷により形成されること、を特徴とする請求項4に記載のパッケージの構造。
  9. 前記基板側接合部の最表面がAu層よりなること、を特徴とする請求項1、請求項2あるいは請求項4のいずれかに記載のパッケージ構造。
  10. 前記基板側接合部の最表面の前記Au層は外部より電位を印加できる構成であること、を特徴とする請求項9に記載のパッケージ構造。
  11. 前記基板は導電体または半導体よりなり、前記基板側接合部のAu層と基板が電気的に接続されていること、を特徴とする請求項9あるいは請求項10に記載のパッケージ構造。
  12. 前記基板、前記キャップおよび前記キャップ接合部に対して電気的に絶縁され、かつ、前記空間の内外を電気的に接続する第2の配線が配置されること、を特徴とする請求項9に記載のパッケージ構造。
  13. 前記第1の配線、あるいは導電体または半導体よりなる前記基板上に、単層あるいは多層よりなる第1の絶縁層を介して形成された前記第2の配線の上層に、非導電性基板あるいは第1の絶縁層の最表面層とは異なる素材よりなる単層あるいは多層よりなる第2の絶縁層を有し、該第2の絶縁層上に前記基板側接合部が形成されること、を特徴とする請求項12に記載のパッケージ構造。
  14. 前記基板は少なくとも一層の絶縁層を介して、単結晶、多結晶または非晶質の半導体層を有し、該半導体層上に基板側接合部が形成されること、を特徴とする請求項12に記載のパッケージ構造。
  15. 前記基板側接合部の金属層は表層部よりAu、Ni、およびAlであること、を特徴とする請求項9、乃至請求項14のいずれかに記載のパッケージ構造。
JP2002372417A 2002-12-24 2002-12-24 パッケージ構造および製造方法 Pending JP2004202604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002372417A JP2004202604A (ja) 2002-12-24 2002-12-24 パッケージ構造および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002372417A JP2004202604A (ja) 2002-12-24 2002-12-24 パッケージ構造および製造方法

Publications (1)

Publication Number Publication Date
JP2004202604A true JP2004202604A (ja) 2004-07-22

Family

ID=32811029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002372417A Pending JP2004202604A (ja) 2002-12-24 2002-12-24 パッケージ構造および製造方法

Country Status (1)

Country Link
JP (1) JP2004202604A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
JP2007214438A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd センサーパッケージ
JP2007214441A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP2008039435A (ja) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp 加速度センサ
JP2009516365A (ja) * 2005-11-10 2009-04-16 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法
WO2010004766A1 (ja) * 2008-07-11 2010-01-14 ローム株式会社 Memsデバイス
US9985599B2 (en) 2012-05-18 2018-05-29 Murata Manufacturing Co., Ltd. Quartz vibrator manufacturing method and quartz vibrator

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042786A (ja) * 2005-08-02 2007-02-15 Sony Corp マイクロデバイス及びそのパッケージング方法
JP2009516365A (ja) * 2005-11-10 2009-04-16 フラウンホーファー・ゲゼルシャフト・ツール・フェルデルング・デア・アンゲヴァンテン・フォルシュング・エー・ファウ カバーウエハー又は構造要素−カバー、ウエハー構造部分又はマイクロ技術に使用可能な構造要素、及び対応するウエハー−部分又は構造要素−部分をはんだ付けする方法
US8039950B2 (en) 2005-11-10 2011-10-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Solder material lining a cover wafer attached to wafer substrate
KR101416773B1 (ko) * 2005-11-10 2014-08-06 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우. 커버 웨이퍼 또는 소자 커버, 웨이퍼 구성품 또는마이크로시스템 기술로 설치될 수 있는 소자 및 관련웨이퍼 구성품들이나 소자 부품들을 접합하기 위한 납땜방법
JP2007214438A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd センサーパッケージ
JP2007214441A (ja) * 2006-02-10 2007-08-23 Dainippon Printing Co Ltd 複合センサーパッケージ
JP2008039435A (ja) * 2006-08-01 2008-02-21 Mitsubishi Electric Corp 加速度センサ
WO2010004766A1 (ja) * 2008-07-11 2010-01-14 ローム株式会社 Memsデバイス
JP5769964B2 (ja) * 2008-07-11 2015-08-26 ローム株式会社 Memsデバイス
US9985599B2 (en) 2012-05-18 2018-05-29 Murata Manufacturing Co., Ltd. Quartz vibrator manufacturing method and quartz vibrator

Similar Documents

Publication Publication Date Title
JP3644205B2 (ja) 半導体装置及びその製造方法
JP4012886B2 (ja) ソルダボールを用いたマイクロ電子機械システムの製造方法
JP5892378B2 (ja) パッケージ材の製造方法
US20160297675A1 (en) Semiconductor device, and method of manufacturing device
KR20030077754A (ko) 마이크로 관성센서 및 그 제조 방법
WO2008023465A1 (fr) Dispositif de mécanisme de machine microélectronique et son procédé de fabrication
JP5330697B2 (ja) 機能素子のパッケージ及びその製造方法
JP2001144117A (ja) 改良式memsウェハーレベル・パッケージ
JP7408764B2 (ja) Mems素子およびmemsモジュール
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
JP2009016717A (ja) 半導体装置およびその製造方法
JP2010017805A (ja) 機能デバイス及びその製造方法
JP2004202604A (ja) パッケージ構造および製造方法
CN102164847A (zh) 用于在微结构化部件之间制造间隔的导电连接的接触装置
JP3702062B2 (ja) 圧力センサ装置
JP2005262382A (ja) 電子装置およびその製造方法
US20080128839A1 (en) Electronic Apparatus Applied Anodic Bonding
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
JP2009533861A (ja) 電子組立体を製造する方法、電子組立体、カバーおよび基板
JP7708601B2 (ja) Memsモジュール及びその製造方法
JP6773089B2 (ja) デバイス
JP4964505B2 (ja) 半導体装置およびその製造方法、並びに電子部品
JP6416704B2 (ja) 樹脂封止型センサ装置
US20190270636A1 (en) Packaged semiconductor devices and methods for producing packaged semiconductor devices
JP4404647B2 (ja) 電子装置および電子部品封止用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310