JP2004228532A - 入出力端子および半導体素子収納用パッケージならびに半導体装置 - Google Patents
入出力端子および半導体素子収納用パッケージならびに半導体装置 Download PDFInfo
- Publication number
- JP2004228532A JP2004228532A JP2003018002A JP2003018002A JP2004228532A JP 2004228532 A JP2004228532 A JP 2004228532A JP 2003018002 A JP2003018002 A JP 2003018002A JP 2003018002 A JP2003018002 A JP 2003018002A JP 2004228532 A JP2004228532 A JP 2004228532A
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- lead terminal
- input
- joined
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】半導体素子と外部電気回路基板との間の高周波信号の伝送効率を向上させ、量産性に優れた半導体素子収納用パッケージとすることのできる入出力端子を提供すること。
【解決手段】入出力端子８は、上面に一辺から対向する他辺にかけて形成された線路導体３および下面に下部接地導体２を有する誘電体から成る四角平板状の平板部１と、この平板部１の上面に線路導体３の一部を間に挟んで接合された、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備し、線路導体３の露出した一端部にリード端子４が接合される入出力端子８において、平板部１は、リード端子が接合される側の露出した上面で線路導体３のリード端子４が接合される部位を除いた部位に、リード端子４の線路導体３との接合部を囲む切欠き部を有する誘電体板１１が接合されている。
【選択図】 図１
【解決手段】入出力端子８は、上面に一辺から対向する他辺にかけて形成された線路導体３および下面に下部接地導体２を有する誘電体から成る四角平板状の平板部１と、この平板部１の上面に線路導体３の一部を間に挟んで接合された、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備し、線路導体３の露出した一端部にリード端子４が接合される入出力端子８において、平板部１は、リード端子が接合される側の露出した上面で線路導体３のリード端子４が接合される部位を除いた部位に、リード端子４の線路導体３との接合部を囲む切欠き部を有する誘電体板１１が接合されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子および半導体素子収納用パッケージならびに半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図６に斜視図で示す。
【０００３】
同図において、１０１はアルミナ（Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等の誘電体から成る四角平板状の平板部であり、平板部１０１はその上面に、一辺から対向する他辺にかけて形成され、タングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体１０３が形成され、線路導体１０３の一端に鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金やＦｅ−Ｎｉ合金等から成るリード端子１０４が銀（Ａｇ）ろう等の導電性接着材を介して接合される。また、平板部１０１の下面には、その全面に線路導体１０３と同様のメタライズ層から成る下部接地導体１０２を有する。
【０００４】
また、平板部１０１の上面には、線路導体１０３の一部を間に挟んで接合されるとともに、上面に上部接地導体１０６を有するＡｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結等の誘電体から成る直方体状の立壁部１０５が設置される。そのため、線路導体１０３は、平板部１０１と立壁部１０５とに狭持されていない部位のマイクロストリップ線路と、平板部１０１と立壁部１０５とに狭持される部位のストリップ線路とから成る。平板部１０１と立壁部１０５の線路導体１０３の線路方向に略平行な側面には線路導体１０３と同様のメタライズ層から成る側面接地導体１０７が形成されている（例えば、下記の特許文献１参照）。
【０００５】
このように、入出力端子１０８は、平板部１０１と立壁部１０５とから構成され、パッケージに設けられることによりパッケージ内外を気密に遮断し、その内部を封止している。
【０００６】
このような入出力端子１０８は、上面の中央部に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子１０８の取付部が形成された枠体とから成るパッケージにおいて、枠体が金属製である場合（メタルウォールタイプ）は取付部に嵌着されることにより、または枠体がセラミックス製である場合（セラミックウォールタイプ）は、上記の入出力端子１０８と枠体とが一体的に形成されることにより、内部に収容する半導体素子と外部電気回路基板との間で入出力される信号の伝送線路として機能する。
【０００７】
【特許文献１】
特開２００２−１００６９３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力端子１０８では、線路導体１０３を伝送する高周波信号の周波数が高周波になるにつれ、線路導体１０３とリード端子１０４とのわずかな接合位置のずれによってインピーダンスの整合性が低下し、線路導体１０３とリード端子１０４との接合部を伝送する高周波信号に反射損失等の伝送損失が発生し易くなり、その結果、この接合部を伝送する高周波信号の伝送効率が低下して所望の伝送特性が得られ難くなり、パッケージの製造歩留まりが低下するという問題点があった。
【０００９】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子収納用パッケージに収容した半導体素子に高周波信号を伝送させる入出力端子の線路導体とリード端子との接合部で高周波信号の伝送損失が生ずるのを抑制することにより、半導体素子と外部電気回路基板との間の高周波信号の伝送効率を向上させ、量産性に優れた半導体素子収納用パッケージとすることのできる入出力端子、およびこれを用いた高周波信号の伝送効率および量産性に優れた半導体素子収納用パッケージならびに半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および下面に下部接地導体を有する誘電体から成る四角平板状の平板部と、該平板部の上面に前記線路導体の一部を間に挟んで接合された、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備し、前記線路導体の露出した一端部にリード端子が接合される入出力端子において、前記平板部は、前記リード端子が接合される側の露出した上面で前記線路導体の前記リード端子が接合される部位を除いた部位に、前記リード端子の前記線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることを特徴とする。
【００１１】
本発明の入出力端子は、平板部の上面で線路導体のリード端子が接合される部位を除いた部位に、リード端子の線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることから、誘電体板の切欠き部にリード端子を嵌め込むことによりリード端子と線路導体とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子と線路導体との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。
【００１２】
また、誘電体板の切欠き部がリード端子と線路導体とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子と線路導体との接合強度を向上させることができる。
【００１３】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された上記本発明の入出力端子とを具備していることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有する半導体素子収納用パッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００１５】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記誘電体板の前記切欠き部の内側の前記線路導体に接合されたリード端子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【００１６】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送効率にすぐれ、量産性に優れたものとなる。
【００１７】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージならびに半導体装置について以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図である。同図において、１は平板部、２は下部接地導体、３は線路導体、５は立壁部、６は上部接地導体、８は入出力端子、１１は誘電体板である。
【００１８】
本発明の入出力端子８は、上面に一辺から対向する他辺にかけて形成された線路導体３および下面に下部接地導体２を有する誘電体から成る四角平板状の平板部１と、この平板部１の上面に線路導体３の一部を間に挟んで接合された、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備している。
【００１９】
平板部１は、Ａｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる四角平板状のものである。
【００２０】
線路導体３は、平板部１の上面に一辺から対向する他辺にかけて形成されたＷ，Ｍｏ等のメタライズ層から成り、一端にＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成るリード端子４がＡｇろう等の導電性接着材を介して接続される。
【００２１】
立壁部５は、Ａｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる直方体状のものであり、平板部１の上面に、間に線路導体３の一部を挟んで接合されている。
【００２２】
また、平板部１の下面および立壁部５の上面にはそれぞれ全面に線路導体３と同様のメタライズ層から成る下部接地導体２および上部接地導体６を有する。さらに、平板部１の側面および立壁部５の側面には線路導体３と同様のメタライズ層から成る側面接地導体７が形成されている。これらの下部接地導体２、上部接地導体６および側面接地導体７により、線路導体３に対する接地が強化され、線路導体３の高周波信号の伝送効率に優れたものとなる。
【００２３】
また、本発明の平板部１は、その上面で線路導体３のリード端子４が接合される部位を除いた部位に、リード端子４の線路導体３との接合部（以下、単に接合部という場合は、リード端子４と線路導体３との接合部をいう）を囲む切欠き部を有する誘電体板１１が接合されている。
【００２４】
この構成により、誘電体板１１の切欠き部にリード端子４を嵌め込むことによりリード端子４と線路導体３とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子４と線路導体３との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。また、誘電体板１１の切欠き部がリード端子４と線路導体３とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子４の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子４と線路導体３との接合強度を向上させることができる。
【００２５】
このような入出力端子８は以下のようにして作製される。例えば、Ａｌ２Ｏ３質焼結体（アルミナ質セラミックス）から成る場合、先ず酸化アルミニウム、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００２６】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、下部接地導体２、線路導体３、上部接地導体６となるメタライズ層を所定パターンに形成する。その後、セラミックグリーンシートを複数枚積層し、側面接地導体７となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布した後、これを還元雰囲気中、約１６００℃の温度で焼成することにより製作される。
【００２７】
誘電体板１１の切欠き部は、上記セラミックグリーンシートの一部に打ち抜き加工等の方法により切欠きを形成することにより作製できる。この切欠きを有する誘電体板１１となるセラミックグリーンシートは、立壁部５を構成するセラミックグリーンシート積層体の最も下側（平板部１側）のシートと一体となったシートとして形成されるのがよい。これにより、セラミックグリーンシートの積層回数を減らすことによって入出力端子８を効率よく形成することができる。
【００２８】
誘電体板１１の切欠き部は、図２に拡大上面図で示すように、リード端子４と誘電体板１１との間の距離Ｘが、０．０３乃至０．１５ｍｍであるのがよい。この構成により、リード端子４を線路導体３上にインピーダンスの整合性を低下させることなく位置精度よく接合することができ、接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。また、誘電体板１１の切欠き部がリード端子４と線路導体３とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子４の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子４と線路導体３との接合強度を向上させることができる。
【００２９】
Ｘ＜０．０３ｍｍの場合、リード端子４と誘電体板１１との間の距離が非常に近接し、接合部の周囲に導電性接着材の良好なメニスカスを形成するのが困難になり、リード端子４を線路導体３に強固に接合するのが困難になる。またＸ＞０．１５ｍｍの場合、誘電体板１１の切欠き部の幅がリード端子４の幅に比べて大きすぎ、線路導体３に対してリード端子４がずれ易くなり、接合部を伝送する高周波信号に発生する反射損失等の伝送損失が大きくなリ易い。
【００３０】
また、誘電体板１１は、図３に拡大断面図で示すように、高さＹがリード端子４の厚みｔに対して、ｔ／２乃至２ｔであるのがよい。この構成により、リード端子４と線路導体３との接合部を伝送する高周波信号を効率よく伝送させることができる。
【００３１】
Ｙ＜ｔ／２の場合、リード端子４の厚みに対して誘電体板１１の高さが低く成りすぎ、リード端子４を線路導体３に導電性接着材によって接合する際に、リード端子４が誘電体板１１に乗り上がって線路導体３に対する位置がずれた状態で接合され易くなる。また、Ｙ＞２ｔの場合、リード端子４の接合部の周囲が誘電体板１１からなる誘電体の壁で囲まれることとなり、この誘電体板１１で囲まれる部分と囲まれていない部分とでリード端子４を伝送する高周波信号から下部接地導体２へ向けて発生する電界の分布が異なるものとなって、リード端子４を伝送する高周波信号に反射損失等の伝送損失が発生し易くなる。
【００３２】
より好ましくは、Ｙを０．８ｔ乃至１．２ｔとするのがよい。これにより、リード端子４上面から下部接地導体２に向けて発生する電界の分布を、線路導体３から下部接地導体２に向けて発生する電界の分布と略同じとすることができ、接合部におけるインピーダンスを整合させ線路導体３を伝送する高周波信号に伝送損失が発生するのをより有効に抑制できる。
【００３３】
また、接合部を囲むように形成された誘電体板１１の幅Ｗは、０．２ｍｍ以上であるのがよい。０．２ｍｍ未満であると、誘電体板１１の強度が弱くなりリード端子４を位置合わせする際に破損し易くなる。
【００３４】
好ましくは、誘電体板１１はリード端子４が接合される部位を除いた線路導体３の表面を覆うように形成されているのがよい。この場合、誘電体板１１と立壁部５とは同じ誘電体であるため、立壁部５に覆われる線路導体４と誘電体板１１で覆われる線路導体４との電界分布がより近いものとなり、高周波信号の伝送損失をより小さくすることができる。
【００３５】
さらに、誘電体板１１は、図１に示すように接合部側の平板部１上面のリード端子４との接合部を除くほぼ全面にわたって形成されているのがよい。これにより、立壁部５の構成と同様に、誘電体板１１の側面にも側面接地導体７を形成して線路導体３の接地をより強化することができ、インピーダンスの整合性をより向上させて高周波信号の伝送効率をより向上させることができる。
【００３６】
次に、本発明のパッケージについて図４に基づいて説明する。同図は本発明のパッケージについて実施の形態の一例を示す斜視図であり、２１は基体、２２は枠体、２３は取付部である。
【００３７】
本発明のパッケージは、上面の中央部に半導体素子２５が載置される載置部２１ａを有する基体２１と、この基体２１の上面に載置部２１ａを囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子８の取付部２３が形成された枠体２２と、取付部２３に嵌着された入出力端子８とを具備している。
【００３８】
これにより、半導体素子２５と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有するパッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００３９】
基体２１は、上面にＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を載置するための載置部２１ａを有している。図４では載置部２１ａを凹部とした例を示したが、基体２１の上面を平坦にしてその上面に載置部２１ａを形成してもよい。
【００４０】
基体２１は、Ｆｅ−Ｎｉ−Ｃｏ合金，銅（Ｃｕ）−タングステン（Ｗ）合金等の金属、またはＡｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる。基体２１が金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基体２１がセラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
【００４１】
なお、基体２１が金属からなる場合、その表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍの金（Ａｕ）層とを順次めっき法により被着させておくのがよい。これにより、基体２１が酸化腐蝕するのを有効に防止できるとともに、基体２１上面の載置部２１ａに半導体素子２５を強固に接着固定させることができる。一方、基体２１がセラミックスから成る場合、載置部２１ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とを順次めっき法により被着させておくのがよい。これにより、載置部２１ａに半導体素子２５を強固に接着固定することができる。
【００４２】
枠体２２は、基体２１上に載置部２１ａを囲繞するようにＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により接合されており、基体２１と同様に誘電体または金属から成る。また、枠体２２の側部には、貫通孔または切欠きから成る入出力端子８の取付部２３が形成されている。なお、図４に示すように、基体２１にも同様の切欠きを設けて入出力端子８の取付部２３の一部が形成されていてもよい。
【００４３】
取付部２３は、枠体２２および基体２１が誘電体からなる場合、内面にメタライズ層等の導電層が形成されている。この導電層は、基体２１および／または枠体２２に被着形成された接地導体に接続されて接地されている。
【００４４】
取付部２３には本発明の入出力端子８がＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により嵌着接合されている。そして、入出力端子８の下部接地導体２、上部接地導体６および側面接地導体７は、枠体２２および基体２１が誘電体からなる場合、取付部２３の内面に形成された導電層に接続されることにより接地され、ケースグランドとなる。あるいは、枠体２２および基体２１が金属からなる場合、入出力端子８の下部接地導体２、上部接地導体６および側面接地導体７は、金属製の枠体２２や基体２１に接続されて接地され、ケースグランドとなる。また、入出力端子８の上部接地導体６は、図４に示すように枠体２２の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング２４に接続されて接地され、ケースグランドとなっていてもよい。
【００４５】
なお、枠体２２が誘電体から成る場合、入出力端子８は枠体２２の一部として一体的に成形されてもよい。
【００４６】
このような本発明のパッケージは、入出力端子８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００４７】
そして、このようなパッケージの載置部２１ａに半導体素子２５を載置した後、半導体素子２５の電極と線路導体３とをボンディングワイヤ等の接続手段（図示せず）を介して接続し、誘電体板１１の切欠き部内部の線路導体３にＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるリード端子４をＡｇろうなどの導電性接着材を介して接合して、半導体素子２５と外部電気回路基板とを電気的に接続する。次に、必要に応じて枠体２２の上面にシールリング２４を鉛（Ｐｂ）−錫（Ｓｎ）半田やＡｕ−Ｓｎ半田等の低融点金属ろう材やＡｇ−Ｃｕろう材等の高融点金属ろう材等により取着し、シールリング２４の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体２６を半田付けやシームウエルド法等により取着することにより、半導体素子２５がパッケージ内部に収納された製品としての半導体装置となる。
【００４８】
また、図４の実施の形態では枠体２２の対向する側部に入出力端子８を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子８を取り付けてもよく、この場合取付部２３を１つの側部に複数設けて入出力端子８を並列的に複数取り付ければよい。
【００４９】
このような本発明の半導体装置は、上記本発明の入出力端子８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００５０】
【実施例】
本発明の入出力端子の実施例を以下に説明する。
【００５１】
図１の入出力端子８を以下のように作製した。Ａｌ２Ｏ３質焼結体から成る四角平板状の平板部１の上面にＷのメタライズ層から成る線路導体３を、下面にＷのメタライズ層から成る下部接地導体２を設けた。また、平板部１の上面に、Ｗのメタライズ層から成る上部接地導体６を有したＡｌ２Ｏ３質焼結体から成る直方体状の立壁部５を、線路導体３の一部を間に挟んでろう付けした。平板部１および立壁部５の線路方向に平行な両側面には線路導体３と同様のメタライズ層から成る側面接地導体７を設け、平板部１上面のリード端子４の線路導体３との接合部を除く全面に立壁部５と同様のＡｌ２Ｏ３セラミックスから成る誘電体板１１を設けることにより、入出力端子８を製作した。そして、線路導体３の一端にＦｅ−Ｎｉ−Ｃｏ合金から成るリード端子４をＡｇろうを介して接合することにより、サンプルＡを作製した。
【００５２】
サンプルＡにおいて、リード端子４は幅０．４ｍｍ、厚みｔが０．２ｍｍであり、図２でＸ＝０．０３ｍｍ，図３でＹ＝０．２ｍｍとした。
【００５３】
また、比較例として、平板部１上面に誘電体板１１を設けていないものを上記実施例と同様に作製し、これをサンプルＢとした。
【００５４】
そして、サンプルＡ，Ｂについて、線路導体３とリード端子４との間に１〜２５ＧＨｚの高周波信号を入力してその反射損失を測定した。その結果を図５に示す。図５より、比較例としての誘電体板１１のないサンプルＢは１〜２５ＧＨｚの全周波数帯域で反射損失が大きくなっていることが判った。また、サンプルＢにおいて、リード端子４は線路導体３の所定の位置から線路方向に０．２ｍｍ、線路方向と垂直な方向に０．２ｍｍそれぞれずれて接合されていたことが判った。
【００５５】
これに対し、本発明の入出力端子８であるサンプルＡは、特に、１３ＧＨｚ以上のより高周波の帯域で反射損失が低減されており、より大容量の情報を高速で処理する半導体装置に対して有効なものであることが判った。また、リード端子４の線路導体３の所定の位置からのずれはなく、位置精度よくリード端子４が接合されていることが判った。
【００５６】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００５７】
【発明の効果】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および下面に下部接地導体を有する誘電体から成る四角平板状の平板部と、この平板部の上面に線路導体の一部を間に挟んで接合された、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備し、線路導体の露出した一端部にリード端子が接合される入出力端子において、平板部は、リード端子が接合される側の露出した上面で線路導体のリード端子が接合される部位を除いた部位に、リード端子の線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることから、誘電体板の切欠き部にリード端子を嵌め込むことによりリード端子と線路導体とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子と線路導体との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。
【００５８】
また、誘電体板の切欠き部がリード端子と線路導体とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子と線路導体との接合強度を向上させることができる。
【００５９】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、取付部に嵌着された上記本発明の入出力端子とを具備していることにより、半導体素子と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有する半導体素子収納用パッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００６０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、誘電体板の切欠き部の内側の線路導体に接合されたリード端子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送効率にすぐれ、量産性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１の入出力端子について、リード端子と線路導体との接合部における要部拡大上面図である。
【図３】図２のリード端子と線路導体との接合部における要部拡大断面図である。
【図４】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図５】本発明の入出力端子と従来の入出力端子について高周波信号の反射損失を測定した結果のグラフである。
【図６】従来の入出力端子の斜視図である。
【符号の説明】
１：平板部
２：下部接地導体
３：線路導体
４：リード端子
５：立壁部
６：上部接地導体
８：入出力端子
１１：誘電体板
２１：基体
２２：枠体
２３：取付部
２５：半導体素子
２６：蓋体
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージの信号入出力部に使用される入出力端子および半導体素子収納用パッケージならびに半導体装置に関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる半導体素子を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子が設けられている。この入出力端子を図６に斜視図で示す。
【０００３】
同図において、１０１はアルミナ（Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質焼結体等の誘電体から成る四角平板状の平板部であり、平板部１０１はその上面に、一辺から対向する他辺にかけて形成され、タングステン（Ｗ），モリブデン（Ｍｏ）等のメタライズ層から成る線路導体１０３が形成され、線路導体１０３の一端に鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金やＦｅ−Ｎｉ合金等から成るリード端子１０４が銀（Ａｇ）ろう等の導電性接着材を介して接合される。また、平板部１０１の下面には、その全面に線路導体１０３と同様のメタライズ層から成る下部接地導体１０２を有する。
【０００４】
また、平板部１０１の上面には、線路導体１０３の一部を間に挟んで接合されるとともに、上面に上部接地導体１０６を有するＡｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結等の誘電体から成る直方体状の立壁部１０５が設置される。そのため、線路導体１０３は、平板部１０１と立壁部１０５とに狭持されていない部位のマイクロストリップ線路と、平板部１０１と立壁部１０５とに狭持される部位のストリップ線路とから成る。平板部１０１と立壁部１０５の線路導体１０３の線路方向に略平行な側面には線路導体１０３と同様のメタライズ層から成る側面接地導体１０７が形成されている（例えば、下記の特許文献１参照）。
【０００５】
このように、入出力端子１０８は、平板部１０１と立壁部１０５とから構成され、パッケージに設けられることによりパッケージ内外を気密に遮断し、その内部を封止している。
【０００６】
このような入出力端子１０８は、上面の中央部に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子１０８の取付部が形成された枠体とから成るパッケージにおいて、枠体が金属製である場合（メタルウォールタイプ）は取付部に嵌着されることにより、または枠体がセラミックス製である場合（セラミックウォールタイプ）は、上記の入出力端子１０８と枠体とが一体的に形成されることにより、内部に収容する半導体素子と外部電気回路基板との間で入出力される信号の伝送線路として機能する。
【０００７】
【特許文献１】
特開２００２−１００６９３号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の入出力端子１０８では、線路導体１０３を伝送する高周波信号の周波数が高周波になるにつれ、線路導体１０３とリード端子１０４とのわずかな接合位置のずれによってインピーダンスの整合性が低下し、線路導体１０３とリード端子１０４との接合部を伝送する高周波信号に反射損失等の伝送損失が発生し易くなり、その結果、この接合部を伝送する高周波信号の伝送効率が低下して所望の伝送特性が得られ難くなり、パッケージの製造歩留まりが低下するという問題点があった。
【０００９】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子収納用パッケージに収容した半導体素子に高周波信号を伝送させる入出力端子の線路導体とリード端子との接合部で高周波信号の伝送損失が生ずるのを抑制することにより、半導体素子と外部電気回路基板との間の高周波信号の伝送効率を向上させ、量産性に優れた半導体素子収納用パッケージとすることのできる入出力端子、およびこれを用いた高周波信号の伝送効率および量産性に優れた半導体素子収納用パッケージならびに半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および下面に下部接地導体を有する誘電体から成る四角平板状の平板部と、該平板部の上面に前記線路導体の一部を間に挟んで接合された、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備し、前記線路導体の露出した一端部にリード端子が接合される入出力端子において、前記平板部は、前記リード端子が接合される側の露出した上面で前記線路導体の前記リード端子が接合される部位を除いた部位に、前記リード端子の前記線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることを特徴とする。
【００１１】
本発明の入出力端子は、平板部の上面で線路導体のリード端子が接合される部位を除いた部位に、リード端子の線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることから、誘電体板の切欠き部にリード端子を嵌め込むことによりリード端子と線路導体とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子と線路導体との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。
【００１２】
また、誘電体板の切欠き部がリード端子と線路導体とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子と線路導体との接合強度を向上させることができる。
【００１３】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された上記本発明の入出力端子とを具備していることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、上記の構成により、半導体素子と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有する半導体素子収納用パッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００１５】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記誘電体板の前記切欠き部の内側の前記線路導体に接合されたリード端子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【００１６】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送効率にすぐれ、量産性に優れたものとなる。
【００１７】
【発明の実施の形態】
本発明の入出力端子および半導体素子収納用パッケージならびに半導体装置について以下に詳細に説明する。図１は本発明の入出力端子について実施の形態の一例を示す斜視図である。同図において、１は平板部、２は下部接地導体、３は線路導体、５は立壁部、６は上部接地導体、８は入出力端子、１１は誘電体板である。
【００１８】
本発明の入出力端子８は、上面に一辺から対向する他辺にかけて形成された線路導体３および下面に下部接地導体２を有する誘電体から成る四角平板状の平板部１と、この平板部１の上面に線路導体３の一部を間に挟んで接合された、上面に上部接地導体６が形成された誘電体から成る直方体状の立壁部５とを具備している。
【００１９】
平板部１は、Ａｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる四角平板状のものである。
【００２０】
線路導体３は、平板部１の上面に一辺から対向する他辺にかけて形成されたＷ，Ｍｏ等のメタライズ層から成り、一端にＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成るリード端子４がＡｇろう等の導電性接着材を介して接続される。
【００２１】
立壁部５は、Ａｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる直方体状のものであり、平板部１の上面に、間に線路導体３の一部を挟んで接合されている。
【００２２】
また、平板部１の下面および立壁部５の上面にはそれぞれ全面に線路導体３と同様のメタライズ層から成る下部接地導体２および上部接地導体６を有する。さらに、平板部１の側面および立壁部５の側面には線路導体３と同様のメタライズ層から成る側面接地導体７が形成されている。これらの下部接地導体２、上部接地導体６および側面接地導体７により、線路導体３に対する接地が強化され、線路導体３の高周波信号の伝送効率に優れたものとなる。
【００２３】
また、本発明の平板部１は、その上面で線路導体３のリード端子４が接合される部位を除いた部位に、リード端子４の線路導体３との接合部（以下、単に接合部という場合は、リード端子４と線路導体３との接合部をいう）を囲む切欠き部を有する誘電体板１１が接合されている。
【００２４】
この構成により、誘電体板１１の切欠き部にリード端子４を嵌め込むことによりリード端子４と線路導体３とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子４と線路導体３との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。また、誘電体板１１の切欠き部がリード端子４と線路導体３とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子４の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子４と線路導体３との接合強度を向上させることができる。
【００２５】
このような入出力端子８は以下のようにして作製される。例えば、Ａｌ２Ｏ３質焼結体（アルミナ質セラミックス）から成る場合、先ず酸化アルミニウム、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）および酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥漿状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術により複数のセラミックグリーンシートを得る。
【００２６】
次に、このセラミックグリーンシートに、Ｗ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、下部接地導体２、線路導体３、上部接地導体６となるメタライズ層を所定パターンに形成する。その後、セラミックグリーンシートを複数枚積層し、側面接地導体７となるＷ，Ｍｏ等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを塗布した後、これを還元雰囲気中、約１６００℃の温度で焼成することにより製作される。
【００２７】
誘電体板１１の切欠き部は、上記セラミックグリーンシートの一部に打ち抜き加工等の方法により切欠きを形成することにより作製できる。この切欠きを有する誘電体板１１となるセラミックグリーンシートは、立壁部５を構成するセラミックグリーンシート積層体の最も下側（平板部１側）のシートと一体となったシートとして形成されるのがよい。これにより、セラミックグリーンシートの積層回数を減らすことによって入出力端子８を効率よく形成することができる。
【００２８】
誘電体板１１の切欠き部は、図２に拡大上面図で示すように、リード端子４と誘電体板１１との間の距離Ｘが、０．０３乃至０．１５ｍｍであるのがよい。この構成により、リード端子４を線路導体３上にインピーダンスの整合性を低下させることなく位置精度よく接合することができ、接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。また、誘電体板１１の切欠き部がリード端子４と線路導体３とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子４の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子４と線路導体３との接合強度を向上させることができる。
【００２９】
Ｘ＜０．０３ｍｍの場合、リード端子４と誘電体板１１との間の距離が非常に近接し、接合部の周囲に導電性接着材の良好なメニスカスを形成するのが困難になり、リード端子４を線路導体３に強固に接合するのが困難になる。またＸ＞０．１５ｍｍの場合、誘電体板１１の切欠き部の幅がリード端子４の幅に比べて大きすぎ、線路導体３に対してリード端子４がずれ易くなり、接合部を伝送する高周波信号に発生する反射損失等の伝送損失が大きくなリ易い。
【００３０】
また、誘電体板１１は、図３に拡大断面図で示すように、高さＹがリード端子４の厚みｔに対して、ｔ／２乃至２ｔであるのがよい。この構成により、リード端子４と線路導体３との接合部を伝送する高周波信号を効率よく伝送させることができる。
【００３１】
Ｙ＜ｔ／２の場合、リード端子４の厚みに対して誘電体板１１の高さが低く成りすぎ、リード端子４を線路導体３に導電性接着材によって接合する際に、リード端子４が誘電体板１１に乗り上がって線路導体３に対する位置がずれた状態で接合され易くなる。また、Ｙ＞２ｔの場合、リード端子４の接合部の周囲が誘電体板１１からなる誘電体の壁で囲まれることとなり、この誘電体板１１で囲まれる部分と囲まれていない部分とでリード端子４を伝送する高周波信号から下部接地導体２へ向けて発生する電界の分布が異なるものとなって、リード端子４を伝送する高周波信号に反射損失等の伝送損失が発生し易くなる。
【００３２】
より好ましくは、Ｙを０．８ｔ乃至１．２ｔとするのがよい。これにより、リード端子４上面から下部接地導体２に向けて発生する電界の分布を、線路導体３から下部接地導体２に向けて発生する電界の分布と略同じとすることができ、接合部におけるインピーダンスを整合させ線路導体３を伝送する高周波信号に伝送損失が発生するのをより有効に抑制できる。
【００３３】
また、接合部を囲むように形成された誘電体板１１の幅Ｗは、０．２ｍｍ以上であるのがよい。０．２ｍｍ未満であると、誘電体板１１の強度が弱くなりリード端子４を位置合わせする際に破損し易くなる。
【００３４】
好ましくは、誘電体板１１はリード端子４が接合される部位を除いた線路導体３の表面を覆うように形成されているのがよい。この場合、誘電体板１１と立壁部５とは同じ誘電体であるため、立壁部５に覆われる線路導体４と誘電体板１１で覆われる線路導体４との電界分布がより近いものとなり、高周波信号の伝送損失をより小さくすることができる。
【００３５】
さらに、誘電体板１１は、図１に示すように接合部側の平板部１上面のリード端子４との接合部を除くほぼ全面にわたって形成されているのがよい。これにより、立壁部５の構成と同様に、誘電体板１１の側面にも側面接地導体７を形成して線路導体３の接地をより強化することができ、インピーダンスの整合性をより向上させて高周波信号の伝送効率をより向上させることができる。
【００３６】
次に、本発明のパッケージについて図４に基づいて説明する。同図は本発明のパッケージについて実施の形態の一例を示す斜視図であり、２１は基体、２２は枠体、２３は取付部である。
【００３７】
本発明のパッケージは、上面の中央部に半導体素子２５が載置される載置部２１ａを有する基体２１と、この基体２１の上面に載置部２１ａを囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子８の取付部２３が形成された枠体２２と、取付部２３に嵌着された入出力端子８とを具備している。
【００３８】
これにより、半導体素子２５と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有するパッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００３９】
基体２１は、上面にＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５を載置するための載置部２１ａを有している。図４では載置部２１ａを凹部とした例を示したが、基体２１の上面を平坦にしてその上面に載置部２１ａを形成してもよい。
【００４０】
基体２１は、Ｆｅ−Ｎｉ−Ｃｏ合金，銅（Ｃｕ）−タングステン（Ｗ）合金等の金属、またはＡｌ２Ｏ３質焼結体，ＡｌＮ質焼結体，３Ａｌ２Ｏ３・２ＳｉＯ２質焼結体等の誘電体からなる。基体２１が金属からなる場合、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。一方、基体２１がセラミックスから成る場合、その原料粉末に適当な有機バインダや溶剤等を添加混合しペースト状と成し、このペーストをドクターブレード法やカレンダーロール法等によってセラミックグリーンシートと成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施し、これを複数枚積層し約１６００℃の高温で焼成することによって作製される。
【００４１】
なお、基体２１が金属からなる場合、その表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍの金（Ａｕ）層とを順次めっき法により被着させておくのがよい。これにより、基体２１が酸化腐蝕するのを有効に防止できるとともに、基体２１上面の載置部２１ａに半導体素子２５を強固に接着固定させることができる。一方、基体２１がセラミックスから成る場合、載置部２１ａに、Ｗ，Ｍｏ等のメタライズ層を下地層として形成し、この表面に耐蝕性に優れ、かつろう材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と厚さ０．５〜５μｍのＡｕ層とを順次めっき法により被着させておくのがよい。これにより、載置部２１ａに半導体素子２５を強固に接着固定することができる。
【００４２】
枠体２２は、基体２１上に載置部２１ａを囲繞するようにＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により接合されており、基体２１と同様に誘電体または金属から成る。また、枠体２２の側部には、貫通孔または切欠きから成る入出力端子８の取付部２３が形成されている。なお、図４に示すように、基体２１にも同様の切欠きを設けて入出力端子８の取付部２３の一部が形成されていてもよい。
【００４３】
取付部２３は、枠体２２および基体２１が誘電体からなる場合、内面にメタライズ層等の導電層が形成されている。この導電層は、基体２１および／または枠体２２に被着形成された接地導体に接続されて接地されている。
【００４４】
取付部２３には本発明の入出力端子８がＡｇろう、Ａｇ−Ｃｕろう材等の高融点金属ろう材により嵌着接合されている。そして、入出力端子８の下部接地導体２、上部接地導体６および側面接地導体７は、枠体２２および基体２１が誘電体からなる場合、取付部２３の内面に形成された導電層に接続されることにより接地され、ケースグランドとなる。あるいは、枠体２２および基体２１が金属からなる場合、入出力端子８の下部接地導体２、上部接地導体６および側面接地導体７は、金属製の枠体２２や基体２１に接続されて接地され、ケースグランドとなる。また、入出力端子８の上部接地導体６は、図４に示すように枠体２２の上面に取着されるＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるシールリング２４に接続されて接地され、ケースグランドとなっていてもよい。
【００４５】
なお、枠体２２が誘電体から成る場合、入出力端子８は枠体２２の一部として一体的に成形されてもよい。
【００４６】
このような本発明のパッケージは、入出力端子８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくした、良好な伝送特性を有するものとなる。
【００４７】
そして、このようなパッケージの載置部２１ａに半導体素子２５を載置した後、半導体素子２５の電極と線路導体３とをボンディングワイヤ等の接続手段（図示せず）を介して接続し、誘電体板１１の切欠き部内部の線路導体３にＦｅ−Ｎｉ−Ｃｏ合金等の金属からなるリード端子４をＡｇろうなどの導電性接着材を介して接合して、半導体素子２５と外部電気回路基板とを電気的に接続する。次に、必要に応じて枠体２２の上面にシールリング２４を鉛（Ｐｂ）−錫（Ｓｎ）半田やＡｕ−Ｓｎ半田等の低融点金属ろう材やＡｇ−Ｃｕろう材等の高融点金属ろう材等により取着し、シールリング２４の上面にＦｅ−Ｎｉ−Ｃｏ合金等から成る蓋体２６を半田付けやシームウエルド法等により取着することにより、半導体素子２５がパッケージ内部に収納された製品としての半導体装置となる。
【００４８】
また、図４の実施の形態では枠体２２の対向する側部に入出力端子８を２つ設けているが、必要に応じて他の側部に設けてもよく、または１つの側部に複数の入出力端子８を取り付けてもよく、この場合取付部２３を１つの側部に複数設けて入出力端子８を並列的に複数取り付ければよい。
【００４９】
このような本発明の半導体装置は、上記本発明の入出力端子８を具備していることから、高周波信号の誘電体損失を最小限に抑えて高周波信号の伝送損失を小さくし、伝送効率を良好に保持することができる。
【００５０】
【実施例】
本発明の入出力端子の実施例を以下に説明する。
【００５１】
図１の入出力端子８を以下のように作製した。Ａｌ２Ｏ３質焼結体から成る四角平板状の平板部１の上面にＷのメタライズ層から成る線路導体３を、下面にＷのメタライズ層から成る下部接地導体２を設けた。また、平板部１の上面に、Ｗのメタライズ層から成る上部接地導体６を有したＡｌ２Ｏ３質焼結体から成る直方体状の立壁部５を、線路導体３の一部を間に挟んでろう付けした。平板部１および立壁部５の線路方向に平行な両側面には線路導体３と同様のメタライズ層から成る側面接地導体７を設け、平板部１上面のリード端子４の線路導体３との接合部を除く全面に立壁部５と同様のＡｌ２Ｏ３セラミックスから成る誘電体板１１を設けることにより、入出力端子８を製作した。そして、線路導体３の一端にＦｅ−Ｎｉ−Ｃｏ合金から成るリード端子４をＡｇろうを介して接合することにより、サンプルＡを作製した。
【００５２】
サンプルＡにおいて、リード端子４は幅０．４ｍｍ、厚みｔが０．２ｍｍであり、図２でＸ＝０．０３ｍｍ，図３でＹ＝０．２ｍｍとした。
【００５３】
また、比較例として、平板部１上面に誘電体板１１を設けていないものを上記実施例と同様に作製し、これをサンプルＢとした。
【００５４】
そして、サンプルＡ，Ｂについて、線路導体３とリード端子４との間に１〜２５ＧＨｚの高周波信号を入力してその反射損失を測定した。その結果を図５に示す。図５より、比較例としての誘電体板１１のないサンプルＢは１〜２５ＧＨｚの全周波数帯域で反射損失が大きくなっていることが判った。また、サンプルＢにおいて、リード端子４は線路導体３の所定の位置から線路方向に０．２ｍｍ、線路方向と垂直な方向に０．２ｍｍそれぞれずれて接合されていたことが判った。
【００５５】
これに対し、本発明の入出力端子８であるサンプルＡは、特に、１３ＧＨｚ以上のより高周波の帯域で反射損失が低減されており、より大容量の情報を高速で処理する半導体装置に対して有効なものであることが判った。また、リード端子４の線路導体３の所定の位置からのずれはなく、位置精度よくリード端子４が接合されていることが判った。
【００５６】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００５７】
【発明の効果】
本発明の入出力端子は、上面に一辺から対向する他辺にかけて形成された線路導体および下面に下部接地導体を有する誘電体から成る四角平板状の平板部と、この平板部の上面に線路導体の一部を間に挟んで接合された、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備し、線路導体の露出した一端部にリード端子が接合される入出力端子において、平板部は、リード端子が接合される側の露出した上面で線路導体のリード端子が接合される部位を除いた部位に、リード端子の線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることから、誘電体板の切欠き部にリード端子を嵌め込むことによりリード端子と線路導体とをインピーダンスの整合性を低下させることなく位置精度よく接合することができ、その結果、リード端子と線路導体との接合部を伝送する高周波信号に反射損失等の伝送損失が発生するのを有効に抑制することができる。
【００５８】
また、誘電体板の切欠き部がリード端子と線路導体とを接合するＡｇろう等の導電性接着材の流出を防止することができるため、リード端子の一方の側面から端面を経て他方の側面にわたって連続した導電性接着材のなだらかなメニスカスを形成することが可能となり、リード端子と線路導体との接合強度を向上させることができる。
【００５９】
本発明の半導体素子収納用パッケージは、上面の中央部に半導体素子が載置される載置部を有する基体と、この基体の上面に載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、取付部に嵌着された上記本発明の入出力端子とを具備していることにより、半導体素子と外部電気回路基板との間の高周波信号の伝送効率の優れたものとなる。そして、所望の伝送特性を有する半導体素子収納用パッケージを高い歩留まりで作製することが可能となり、量産性に優れるものとすることができる。
【００６０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、誘電体板の切欠き部の内側の線路導体に接合されたリード端子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送効率にすぐれ、量産性に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の入出力端子について実施の形態の例を示す斜視図である。
【図２】図１の入出力端子について、リード端子と線路導体との接合部における要部拡大上面図である。
【図３】図２のリード端子と線路導体との接合部における要部拡大断面図である。
【図４】本発明の半導体素子収納用パッケージについて実施の形態の例を示す分解斜視図である。
【図５】本発明の入出力端子と従来の入出力端子について高周波信号の反射損失を測定した結果のグラフである。
【図６】従来の入出力端子の斜視図である。
【符号の説明】
１：平板部
２：下部接地導体
３：線路導体
４：リード端子
５：立壁部
６：上部接地導体
８：入出力端子
１１：誘電体板
２１：基体
２２：枠体
２３：取付部
２５：半導体素子
２６：蓋体
Claims (3)
- 上面に一辺から対向する他辺にかけて形成された線路導体および下面に下部接地導体を有する誘電体から成る四角平板状の平板部と、該平板部の上面に前記線路導体の一部を間に挟んで接合された、上面に上部接地導体が形成された誘電体から成る直方体状の立壁部とを具備し、前記線路導体の露出した一端部にリード端子が接合される入出力端子において、前記平板部は、前記リード端子が接合される側の露出した上面で前記線路導体の前記リード端子が接合される部位を除いた部位に、前記リード端子の前記線路導体との接合部を囲む切欠き部を有する誘電体板が接合されていることを特徴とする入出力端子。
- 上面の中央部に半導体素子が載置される載置部を有する基体と、該基体の上面に前記載置部を囲繞するように取着され、側部に貫通孔または切欠きから成る入出力端子の取付部が形成された枠体と、前記取付部に嵌着された請求項１記載の入出力端子とを具備していることを特徴とする半導体素子収納用パッケージ。
- 請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記誘電体板の前記切欠き部の内側の前記線路導体に接合されたリード端子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018002A JP2004228532A (ja) | 2003-01-27 | 2003-01-27 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018002A JP2004228532A (ja) | 2003-01-27 | 2003-01-27 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228532A true JP2004228532A (ja) | 2004-08-12 |
Family
ID=32904996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003018002A Pending JP2004228532A (ja) | 2003-01-27 | 2003-01-27 | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228532A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181897A (ja) * | 2010-02-03 | 2011-09-15 | Toshiba Corp | 半導体素子収納用パッケージ及びそれを用いた半導体装置 |
| JP2014216513A (ja) * | 2013-04-26 | 2014-11-17 | 京セラ株式会社 | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 |
| WO2018155282A1 (ja) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | 絶縁基体、半導体パッケージおよび半導体装置 |
| CN114450787A (zh) * | 2020-07-20 | 2022-05-06 | 日本电信电话株式会社 | 高频封装 |
-
2003
- 2003-01-27 JP JP2003018002A patent/JP2004228532A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011181897A (ja) * | 2010-02-03 | 2011-09-15 | Toshiba Corp | 半導体素子収納用パッケージ及びそれを用いた半導体装置 |
| JP2014216513A (ja) * | 2013-04-26 | 2014-11-17 | 京セラ株式会社 | 光半導体素子収納用パッケージおよびこれを備えた実装構造体 |
| WO2018155282A1 (ja) * | 2017-02-23 | 2018-08-30 | 京セラ株式会社 | 絶縁基体、半導体パッケージおよび半導体装置 |
| CN110337718A (zh) * | 2017-02-23 | 2019-10-15 | 京瓷株式会社 | 绝缘基体、半导体封装以及半导体装置 |
| CN110337718B (zh) * | 2017-02-23 | 2023-06-16 | 京瓷株式会社 | 绝缘基体、半导体封装以及半导体装置 |
| CN114450787A (zh) * | 2020-07-20 | 2022-05-06 | 日本电信电话株式会社 | 高频封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113519048B (zh) | 布线基板、电子部件用封装体以及电子装置 | |
| JP2010028800A (ja) | 構造体，接続端子，パッケージ、並びに電子装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4009169B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP2003273276A (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4000093B2 (ja) | 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置 | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3810334B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3696817B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3615697B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003046180A (ja) | 入出力端子および光半導体素子収納用パッケージならびに光半導体装置 | |
| JP4497762B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3752472B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004296577A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2005277330A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2002314190A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP4041327B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4514595B2 (ja) | 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置 | |
| JP2004134614A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004193428A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3612292B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP6042773B2 (ja) | 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置 |