JP2004247496A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004247496A JP2004247496A JP2003035404A JP2003035404A JP2004247496A JP 2004247496 A JP2004247496 A JP 2004247496A JP 2003035404 A JP2003035404 A JP 2003035404A JP 2003035404 A JP2003035404 A JP 2003035404A JP 2004247496 A JP2004247496 A JP 2004247496A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- effect transistor
- concentration
- type impurity
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/83—FETs having PN junction gate electrodes
- H10D30/831—Vertical FETs having PN junction gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
Landscapes
- Junction Field-Effect Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】小型で配線による伝導損失が小さく、高温域で動作させることができる、高性能で安価な炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】第１の電界効果トランジスタ（ＪＦＥＴ１）と、第２の電界効果トランジスタ（ＪＦＥＴ２）とが、同じ炭化珪素からなる半導体基板１０に集積化され、第２の電界効果トランジスタ（ＪＦＥＴ２）のドレイン（Ｄ２）が、第１の電界効果トランジスタ（ＪＦＥＴ１）のソース（Ｓ１）に接続され、第２の電界効果トランジスタ（ＪＦＥＴ２）と第１の電界効果トランジスタ（ＪＦＥＴ１）のゲート（Ｇ１／Ｇ２）同士が接続されてなる炭化珪素半導体装置（１００）とする。
【選択図】 図１
【解決手段】第１の電界効果トランジスタ（ＪＦＥＴ１）と、第２の電界効果トランジスタ（ＪＦＥＴ２）とが、同じ炭化珪素からなる半導体基板１０に集積化され、第２の電界効果トランジスタ（ＪＦＥＴ２）のドレイン（Ｄ２）が、第１の電界効果トランジスタ（ＪＦＥＴ１）のソース（Ｓ１）に接続され、第２の電界効果トランジスタ（ＪＦＥＴ２）と第１の電界効果トランジスタ（ＪＦＥＴ１）のゲート（Ｇ１／Ｇ２）同士が接続されてなる炭化珪素半導体装置（１００）とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素からなる半導体基板に、２種類の電界効果トランジスタが集積化されてなる炭化珪素半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
炭化珪素（ＳｉＣ）からなり、ゲート電圧が零の時に電流が流れずオフ状態である、いわゆるノーマリオフで動作するＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の製作が試みられている。しかしながら、ＳｉＣ（例えば４Ｈ−ＳｉＣ）で構成されたＭＯＳＦＥＴは、移動度と信頼性がまだ不十分であり、期待されている性能が実現できていない。これに対し、ＳｉＣで構成され、ゲート電圧が零の時に電流が流れてオン状態である、いわゆるノーマリオンで動作する接合型電界効果トランジスタ（ＪＦＥＴ）は、高耐圧、低オン抵抗のものが、例えば、米国特許第５３９６０８５号明細書（特許文献１）に開示されている。
【０００３】
特許文献１に開示された半導体装置は、ＳｉＣで構成されたノーマリオンで動作するＪＦＥＴと、珪素（Ｓｉ）で構成された低耐圧のＭＯＳＦＥＴとを組み合わせたもので、全体としてノーマリオフで動作する半導体装置となっている。この半導体装置では、低い逆バイアス電圧（低いドレイン電圧）に対してはＳｉ−ＭＯＳＦＥＴによって耐圧を持たせ、高い逆バイアス電圧（高いドレイン電圧）に対してはＳｉＣ−ＪＦＥＴの空乏層を伸ばすことによって耐圧を持たせている。
【０００４】
しかしながら、上記の特許文献１に開示された半導体装置では、ＳｉとＳｉＣという２種類の半導体材料をもとに、それぞれの素子を形成している。従って、上記の半導体装置を構成するためにはＳｉとＳｉＣの２チップが必要となり、パッケージが大きくなると共に、配線による伝導損失が大きくなるという問題がある。また、Ｓｉ−ＭＯＳＦＥＴを使用しているため、高温域（例えば２００℃以上）で半導体装置を動作させることができないという問題もある。
【０００５】
この問題を解決するために、本発明者らは、２種類の縦型のＪＦＥＴを組み合わせて、同じＳｉＣからなる半導体基板に集積化した炭化珪素半導体装置を発明した。この炭化珪素半導体装置は、ノーマリオフで動作する縦型のＪＦＥＴとノーマリオンで動作する縦型のＪＦＥＴを組み合わせたもので、全体としてノーマリオフで動作させることができる。尚、この発明については、すでに特許出願済み（出願番号２００１−３１３１２０）である。
【０００６】
【特許文献１】米国特許第５３９６０８５号明細書
【０００７】
【発明が解決しようとする課題】
本発明は、上記特許文献１に開示された半導体装置の問題を解決すると共に、上記特許出願中の炭化珪素半導体装置に較べ、より高性能で、安価に製造することのできる炭化珪素半導体装置およびその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１に記載の炭化珪素半導体装置は、第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、前記第２の電界効果トランジスタと前記第１の電界効果トランジスタのゲート同士が接続されてなることを特徴としている。
【０００９】
この炭化珪素半導体装置は、２つの電界効果トランジスタ（ＦＥＴ）を組み合わせて、同じＳｉＣからなる半導体基板に集積化したものである。第２のＦＥＴのドレインを第１のＦＥＴのソースに接続し、第２のＦＥＴと第１のＦＥＴのゲート同士を接続することで、この炭化珪素半導体装置を、三端子の半導体装置としている。
【００１０】
この炭化珪素半導体装置は、ＳｉＣからなる１種類の半導体基板に集積化されており、１チップで構成することができる。従って、パッケージが大きくなることを防止できると共に、配線による伝導損失を低減することができる。また、Ｓｉを用いていないため、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００１１】
また、上記の接続によれば、第１のＦＥＴを高電圧で動作する素子とし、第２のＦＥＴを低電圧で動作する素子とすることで、当該炭化珪素半導体装置を、高耐圧で制御が容易な半導体装置とすることができる。
【００１２】
請求項２に記載の発明は、珪素からなるＭＯＳ型電界効果トランジスタのドレインが、前記第２の電界効果トランジスタのソースに接続され、前記珪素からなるＭＯＳ型電界効果トランジスタのソースが、前記炭化珪素半導体装置のゲートに接続されることを特徴としている。
【００１３】
これによれば、互いに接続された前記珪素からなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）と前記炭化珪素半導体装置を、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００１４】
また、Ｓｉ−ＭＯＳＦＥＴが前記炭化珪素半導体装置の第２のＦＥＴに接続されるため、Ｓｉ−ＭＯＳＦＥＴを用いない場合に較べて、炭化珪素半導体装置をより低電圧で制御することができる。言い換えれば、炭化珪素半導体装置をより高耐圧の半導体装置として用いることができる。また、別チップで構成された安価なＳｉ−ＭＯＳＦＥＴが利用できるので、Ｓｉ−ＭＯＳＦＥＴの接続によるコストアップは抑制される。
【００１５】
請求項３に記載の発明は、前記珪素からなるＭＯＳ型電界効果トランジスタが、５ボルト以上、１０ボルト以下のゲート電圧により、オン状態となることを特徴としている。
【００１６】
これによれば、当該Ｓｉ−ＭＯＳＦＥＴを介して、ロジック回路の電圧レベルで前記炭化珪素半導体装置を制御することができ、回路全体が簡略化される。
【００１７】
請求項４に記載の炭化珪素半導体装置は、第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、前記第２の電界効果トランジスタのソースが、前記第１の電界効果トランジスタのゲートに接続されてなることを特徴としている。
【００１８】
この炭化珪素半導体装置も、請求項１に記載の炭化珪素半導体装置と同様に、２つの電界効果トランジスタ（ＦＥＴ）を組み合わせて、同じＳｉＣからなる半導体基板に集積化したものである。一方、この炭化珪素半導体装置では、第２のＦＥＴのドレインを第１のＦＥＴのソースに接続し、第２のＦＥＴのソースを第１のＦＥＴのゲートに接続して、三端子の半導体装置としている。
【００１９】
この炭化珪素半導体装置は、請求項１に記載の発明と同様に、ＳｉＣからなる１チップに構成することができ、従って、パッケージが小さくなると共に、配線による伝導損失を低減することができる。また、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００２０】
上記の接続によれば、第１のＦＥＴを高電圧で動作する素子とし、第２のＦＥＴを低電圧で動作する素子とすることで、高耐圧で制御が容易な炭化珪素半導体装置とすることができる。さらに、上記のように接続された第１のＦＥＴと第２のＦＥＴからなる当該炭化珪素半導体装置は、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００２１】
請求項５〜７に記載の発明は、前記炭化珪素半導体装置の具体的な構造に関するものである。請求項５〜７に記載の発明は、前記第１のＦＥＴとして、いずれも縦型の接合型電界効果トランジスタ（ＪＦＥＴ）を用いるものである。請求項５に記載の発明は、前記第２のＦＥＴとして横型の接合型電界効果トランジスタ（ＪＦＥＴ）を用いている。請求項６に記載の発明は、前記第２のＦＥＴとして横型の蓄積型ＭＯＳ型電界効果トランジスタ（ＡＣＣＵＦＥＴ）を用いている。請求項７に記載の発明は、前記第２のＦＥＴとして横型の反転型ＭＯＳ型電界効果トランジスタ（ＩＮＶＦＥＴ）を用いている。
【００２２】
請求項５に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第３半導体層がチャネルとなる横型の接合型電界効果トランジスタであることを特徴としている。
【００２３】
請求項６に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記第３半導体層上に絶縁膜を介して形成される電極をゲートとし、前記第３半導体層がチャネルとなる横型の蓄積型ＭＯＳ型電界効果トランジスタであることを特徴としている。
【００２４】
請求項７に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される中濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記中濃度第２導電型不純物拡散領域に隣接して形成される２つの離間した高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記中濃度第２導電型不純物拡散領域上に絶縁膜を介して形成される電極をゲートとし、前記中濃度第２導電型不純物拡散領域がチャネルとなる横型の反転型ＭＯＳ型電界効果トランジスタであることを特徴としている。
【００２５】
上記の請求項５〜７に記載された各構造により、横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴと縦型のＪＦＥＴがコンパクトに組み合わされて、同じＳｉＣからなる半導体基板に集積化される。従って、請求項５〜７に記載の各炭化珪素半導体装置を小型にすることができ、配線による伝導損失も低減される。また、これらの各炭化珪素半導体装置は、横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴと縦型のＪＦＥＴを組み合わせているため、縦型のＪＦＥＴ同士を組み合わせてなる炭化珪素半導体装置に較べて、半導体基板内に形成される内部構造が簡単になる。従って、これらの各炭化珪素半導体装置は、製造ばらつきが少なく、高性能で、安価に製造することのできる半導体装置とすることができる。
【００２６】
また、請求項５〜７に記載の各炭化珪素半導体装置では、高耐圧で低オン抵抗の縦型のＪＦＥＴを、低電圧で動作する横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴで制御する。従って、請求項５〜７に記載の各炭化珪素半導体装置は、全体として、制御が容易で高性能な炭化珪素半導体装置とすることができる。
【００２７】
請求項８に記載の発明は、前記第３半導体層に前記高濃度第２導電型不純物拡散領域に達する絶縁領域が形成され、当該絶縁領域により、第３半導体層が前記第１の電界効果トランジスタのソースが形成される第１領域と前記第２の電界効果トランジスタが形成される第２領域に分離されることを特徴としている。
【００２８】
本発明の炭化珪素半導体装置においては、上記のように絶縁領域を形成することができる。従って、当該絶縁領域によって、炭化珪素半導体装置を構成する第１のＦＥＴである縦型のＪＦＥＴと、第２のＦＥＴである横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉を防止することができる。
【００２９】
請求項９に記載の発明は、前記高濃度第２導電型不純物拡散領域が、前記第１の電界効果トランジスタのチャネルを除いた前記界面の全面を覆って形成され、
当該高濃度第２導電型不純物拡散領域により、前記第２領域が前記第２半導体層から分離されることを特徴としている。
【００３０】
これによれば、第１のＦＥＴである縦型のＪＦＥＴのチャネルを除いた界面の全面を覆って形成される高濃度第２導電型不純物拡散領域により、第２領域に回り込む縦型のＪＦＥＴからのノイズ等を抑制することができる。従って、第２領域に形成される横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴへのノイズ等による悪影響を防止できる。
【００３１】
請求項１０〜１６に記載の発明は、前記炭化珪素半導体装置の製造方法に関するものである。
【００３２】
請求項１０〜１３および請求項１４に記載の製造方法を用いることで、上記の請求項５，８，９に記載した、横型のＪＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。請求項１０〜１３および請求項１５に記載の製造方法を用いることで、上記の請求項６，８，９に記載した、横型のＡＣＣＵＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。また、請求項１０〜１３および請求項１６に記載の製造方法を用いることで、上記の請求項７，８，９に記載した、横型のＩＮＶＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。これらの製造方法によって製造される炭化珪素半導体装置は、前記と同様の作用効果を有しており、その説明は省略する。
【００３３】
これらの縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴとからなる炭化珪素半導体装置の製造方法は、２種類の縦型のＪＦＥＴを組み合わせた構造を持つ炭化珪素半導体装置の製造方法に較べて、工程が簡単である。従って、これらの製造方法を用いて、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴとからなる炭化珪素半導体装置を、安価に製造することができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００３５】
（第１の実施形態）
図１は、本実施形態における炭化珪素半導体装置１００の断面模式図である。また図２は、図１に示す炭化珪素半導体装置１００の等価回路図である。
【００３６】
図１に示す炭化珪素半導体装置１００は、図中の点線で囲った横型の接合型電界効果トランジスタＪＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１０に集積化された半導体装置である。尚、簡単化のために、図１では線分Ａ−Ａを対称軸とする縦型のＪＦＥＴ１の半分が示されている。実際の炭化珪素半導体装置１００では、線分Ａ−Ａを対称軸としてＬａの範囲を反転した２倍のＬａの範囲が繰り返し単位となって、炭化珪素半導体装置１００が構成されている。
【００３７】
図１に示す半導体基板１０は、ｎ＋型の第１半導体層１と、第１半導体層１上に形成されたｎ−型の第２半導体層２と、第２半導体層２上に形成されたｎ型の第３半導体層とからなり、いずれの層もＳｉＣからなっている。第２半導体層２における第３半導体層３との界面近傍には、界面の所定領域を覆ってｐ＋型不純物拡散領域４が形成されている。また、第３半導体層３の表層部の所定領域にはｎ＋型不純物拡散領域５が形成されている。
【００３８】
図１における縦型のＪＦＥＴ１は、ｎ型の第３半導体層３の表層部に形成されたｎ＋型不純物拡散領域５をソースＳ１とし、ｎ＋型の第１半導体層１をドレインＤ１としている。また、ｐ＋型不純物拡散領域４をゲートＧ１とし、ｎ−型の第２半導体層２における第３半導体層３との界面近傍において、ｐ＋型不純物拡散領域４に覆われない領域がチャネルＣ１となっている。
【００３９】
図１における横型のＪＦＥＴ２は、ｎ型の第３半導体層３の表層部に離間して形成された２つのｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。また、縦型のＪＦＥＴ１と同じｐ＋型不純物拡散領域４をゲートＧ２としており、ｎ型の第３半導体層３がチャネルＣ２となっている。
【００４０】
尚、図１において、ｎ＋型の第１半導体層１、ｎ＋型不純物拡散領域５およびｐ＋型不純物拡散領域４に接続するハッチングを施した部分は、電極を示している。また、符号９は、ｐ＋型不純物拡散領域４に達するトレンチの表面に形成された絶縁層を示し、絶縁層９に形成されたビアホールを介して、ｐ＋型不純物拡散領域４に接続する電極が形成されている。
【００４１】
図１と図２に示す炭化珪素半導体装置１００においては、ＪＦＥＴ２のドレインＤ２は、ＪＦＥＴ１のソースＳ１に接続されている。また、前記のように、ＪＦＥＴ１とＪＦＥＴ２は、共通のｐ＋型不純物拡散領域４をそれぞれのゲートＧ１／Ｇ２としている。従って、図２の等価回路図では、ＪＦＥＴ２とＪＦＥＴ１におけるそれぞれのゲートＧ１／Ｇ２同士が接続されている。
【００４２】
図１と図２に示す炭化珪素半導体装置１００は、ＪＦＥＴ２とＪＦＥＴ１を組み合わせて、同じＳｉＣからなる半導体基板１０に集積化したものである。ＪＦＥＴ２のドレインＤ２をＪＦＥＴ１のソースＳ１に接続し、それぞれのゲートＧ１／Ｇ２同士を接続することで、この炭化珪素半導体装置１００を、三端子の半導体装置としている。
【００４３】
炭化珪素半導体装置１００は、図１に示すように、ＳｉＣからなる１種類の半導体基板１０に集積化されており、１チップで構成することができる。従って、パッケージが大きくなることを防止できると共に、配線による伝導損失を低減することができる。また、Ｓｉを用いていないため、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００４４】
さらに、図１の炭化珪素半導体装置１００は、横型のＪＦＥＴ２と縦型のＪＦＥＴ１を組み合わせているため、２種類の縦型のＪＦＥＴ同士を組み合わせてなる炭化珪素半導体装置に較べると、半導体基板１０内に形成される内部構造が簡単になる。従って、この炭化珪素半導体装置１００は、製造ばらつきが少なく、高性能で、安価に製造することができる。
【００４５】
図１に示す炭化珪素半導体装置１００の第３半導体層３には、ｐ＋型不純物拡散領域４に達するトレンチ表面に形成された絶縁層９からなる、絶縁領域９０が形成されている。この絶縁領域９０により、図１の炭化珪素半導体装置１００においては、第３半導体層３が、縦型のＪＦＥＴ１のソースＳ１が形成される第１領域３１と、横型のＪＦＥＴ２が形成される第２領域３２に分離されている。従って、この絶縁領域９０によって、炭化珪素半導体装置１００を構成するＪＦＥＴ１とＪＦＥＴ２の相互干渉が防止される。
【００４６】
また、図１の炭化珪素半導体装置１００では、ｐ＋型不純物拡散領域４は、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されている。このように形成されたｐ＋型不純物拡散領域４により、図１の炭化珪素半導体装置１００においては、第２領域３２が第２半導体層２から分離されている。従って、これにより、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制することができ、第２領域３２に形成されたＪＦＥＴ２へのノイズ等による悪影響が防止される。
【００４７】
図２の等価回路図からわかるように、炭化珪素半導体装置１００では、横型のＪＦＥＴ２が、縦型のＪＦＥＴ１と較べて、低電圧で動作する。言い換えれば、図１，２に示す炭化珪素半導体装置１００では、高耐圧で低オン抵抗の縦型のＪＦＥＴ１を、低電圧で動作する横型のＪＦＥＴ２で制御することになる。従って、図１，２に示す炭化珪素半導体装置１００は、全体として、高耐圧で制御が容易な高性能の半導体装置となっている。
【００４８】
図３（ａ），（ｂ）は、図１，２に示す炭化珪素半導体装置１００の電流−電圧（Ｉ−Ｖ）特性のシミュレーション結果である。図３（ａ）はオン状態でのＩ−Ｖ特性であり、図１，２に示すゲートＧ１／Ｇ２の電圧ＶＧ＝１．０Ｖ，１．５Ｖ，２．０Ｖ，２．５Ｖの時の特性を示す。また、図３（ｂ）はオフ状態でのＩ−Ｖ特性であり、ＶＧ＝−７．０Ｖの時の特性を示す。図３（ａ），（ｂ）に見られるように、図１，２に示す炭化珪素半導体装置１００は、ゲートＧ１／Ｇ２に負の電位を与えた時に初めてオフ状態となる。従って、図１，２の炭化珪素半導体装置１００は、全体としてノーマリオンで動作する三端子の半導体装置ということができる。
【００４９】
図４は、図１，２に示す炭化珪素半導体装置１００の空乏層のシミュレーション結果である。図４は、図１，２に示すゲートＧ１／Ｇ２の電圧ＶＧ＝−７．０Ｖで、ＪＦＥＴ１のドレインＤ１の電圧ＶＤ１＝１０Ｖの場合で、図中のｐ−ｎ界面の両側にある点線が空乏層の広がりをあらわす。図に見られるように、ＶＧ＝−７．０Ｖの場合には、空乏層の広がりでＪＦＥＴ１のチャネルＣ１は完全に遮断されオフ状態となっている。ＶＧとＶＤ１の値を変えてシミュレーションした結果によれば、ＶＧ＝−３．０Ｖ程度で、ＪＦＥＴ１のチャネルＣ１を遮断することができる。また、同じＶＧ＝−７．０Ｖの場合には、ＶＤ１が高くなるほど空乏層が広がり、ＶＤ１が高電圧となってもＪＦＥＴ１のチャネルＣ１を完全に遮断することができる。
【００５０】
図５は、図１，２に示す炭化珪素半導体装置１００において、トータル電圧Ｖｄｄに対して、ＪＦＥＴ１とＪＦＥＴ２の各々のドレインＤ１，Ｄ２にかかる電圧ＶＤを示したグラフである。図に見られるように、トータル電圧Ｖｄｄを大きくしていくと、ＪＦＥＴ１には高電圧がかかっていくが、ＪＦＥＴ２は低い電圧のままである。従って、図１，２に示す炭化珪素半導体装置１００では、ＪＦＥＴ２は低電圧で動作させることができる。
【００５１】
図１，２の炭化珪素半導体装置１００は、別チップで構成された珪素（Ｓｉ）からなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）を接続して、制御してもよい。
【００５２】
図６は、その接続例を示す等価回路図である。一点差線で囲った部分が図１，２の炭化珪素半導体装置１００で、ＳｉからなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ３）のドレインＤ３が、ＪＦＥＴ２のソースＳ２に接続されている。また、Ｓｉ−ＭＯＳＦＥＴ３のソースＳ３が、炭化珪素半導体装置１００のゲートＧ１／Ｇ２に接続されて、ゲートＧ１／Ｇ２が逆バイアスされ、炭化珪素半導体装置１００がＳｉ−ＭＯＳＦＥＴ３により制御される。図６の等価回路図の接続により、互いに接続されたＳｉ−ＭＯＳＦＥＴ３と炭化珪素半導体装置１００を、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００５３】
図６の等価回路図では、Ｓｉ−ＭＯＳＦＥＴ３が炭化珪素半導体装置１００に接続されているため、Ｓｉ−ＭＯＳＦＥＴ３を用いない場合に較べて、炭化珪素半導体装置１００をより低電圧で制御することができる。言い換えれば、炭化珪素半導体装置１００をより高耐圧の半導体装置として用いることができる。特に、図６のＳｉ−ＭＯＳＦＥＴ３として、５ボルト以上、１０ボルト以下のゲート電圧により、オン状態となるものを用いれば、Ｓｉ−ＭＯＳＦＥＴ３を介して、ロジック回路の電圧レベルで炭化珪素半導体装置１００を制御することができ、回路全体が簡略化される。また、図６のＳｉ−ＭＯＳＦＥＴ３には、別チップで構成された安価なＳｉ−ＭＯＳＦＥＴを利用することができるので、図６のＳｉ−ＭＯＳＦＥＴ３の接続によるコストアップは抑制される。
【００５４】
次に、図１に示す炭化珪素半導体装置１００の製造方法を説明する。
【００５５】
図７〜図９は、炭化珪素半導体装置１００の製造方法を示す工程別断面図である。尚、図７〜図９において、図１の炭化珪素半導体装置１００と同様の部分については、同じ符号を付けた。
【００５６】
最初に、図７（ａ）に示すように、ｎ型不純物を高濃度に含有するＳｉＣ基板１を準備する。ＳｉＣ基板１は、図１におけるｎ＋型の第１半導体層１に対応する。
【００５７】
次に、図７（ｂ）に示すように、ＳｉＣ基板１上に、ｎ型不純物を低濃度に含有するＳｉＣ層２をエピタキシャル成長させる。ＳｉＣ層２は、図１におけるｎ−型の第２半導体層２に対応する。
【００５８】
次に、図７（ｃ）に示すように、ＳｉＣ層２の表層部の所定領域にｐ型不純物を高濃度にイオン注入して、ｐ＋型不純物拡散領域４を形成する。ｐ＋型不純物拡散領域４は、図１の第２半導体層２における第３半導体層３との界面近傍に所定領域を覆って形成されたｐ＋型不純物拡散領域４に対応する。尚、ｐ＋型不純物拡散領域４の形成は、次に示すＳｉＣ層３の形成後、高エネルギーイオン注入を用いて不純物を深くイオン注入し、形成してもよい。
【００５９】
次に、図８（ａ）に示すように、ＳｉＣ層２上に、ｎ型不純物を中濃度に含有するＳｉＣ層３をエピタキシャル成長させる。ＳｉＣ層３は、図１におけるｎ型の第３半導体層３に対応し、ＳｉＣ基板１とＳｉＣ層２およびＳｉＣ層３をあわせた全体が、図１における半導体基板１０に対応する。
【００６０】
次に、図８（ｂ）に示すように、ＳｉＣ層３の表層部の所定領域にｎ型不純物を高濃度にイオン注入して、ｎ＋型不純物拡散領域５を形成する。ｎ＋型不純物拡散領域５は、図１の第３半導体層３の表層部に形成されたｎ＋型不純物拡散領域５に対応する。
【００６１】
次に、図９（ａ）に示すように、ｐ＋型不純物拡散領域４に達するまでＳｉＣ層３をメサ型にエッチングしてトレンチ９ｔを形成する。これによって、ＳｉＣ層３が第１領域３１と第２領域３２に分離される。
【００６２】
次に、図９（ｂ）に示すように、トレンチの表面に絶縁層９を形成して、絶縁領域９０が完成する。
【００６３】
次に、絶縁層９にビアホールを形成し、ＳｉＣ基板１、ｎ＋型不純物拡散領域５およびｐ＋型不純物拡散領域４に接続する、図中のハッチングで施した電極を形成する。尚、図９（ｂ）において、Ｄ２の電極とＳ１の電極は、接続された配線パターンとなっている。
【００６４】
以上で、図１に示す炭化珪素半導体装置１００が完成する。
【００６５】
上記の横型のＪＦＥＴ２と縦型のＪＦＥＴ１とからなる炭化珪素半導体装置１００の製造方法は、２種類の縦型のＪＦＥＴを組み合わせた構造を持つ炭化珪素半導体装置の製造方法に較べて、工程が簡単である。従って、これらの製造方法を用いて、横型のＪＦＥＴ２と縦型のＪＦＥＴ１とからなる図１の炭化珪素半導体装置１００を、安価に製造することができる。
【００６６】
（第２の実施形態）
第１実施形態の炭化珪素半導体装置は、横型の接合型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置であった。本実施形態は、横型の蓄積型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置に関する。以下、本実施形態について、図に基づいて説明する。
【００６７】
図１０は、本実施形態における炭化珪素半導体装置１１０の断面模式図である。また図１１は、図１０に示す炭化珪素半導体装置１１０の等価回路図である。
【００６８】
図１０に示す炭化珪素半導体装置１１０は、図中の点線で囲った横型の蓄積型ＭＯＳ型電界効果トランジスタＡＣＣＵＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１０に集積化された半導体装置である。尚、図の記載方法は図１と同様であり、図１の炭化珪素半導体装置１００と同様の部分については同じ符号を付け、その説明は省略する。
【００６９】
図１０の炭化珪素半導体装置１１０において、半導体基板１１内に形成される構造は、基本的に、図１の炭化珪素半導体装置１００における半導体基板１０内に形成される構造と同じである。また、図１０の炭化珪素半導体装置１１０における縦型のＪＦＥＴ１についても、ゲートＧ１であるｐ＋型不純物拡散領域４への電極配置が異なって描かれているが、基本的に、図１の炭化珪素半導体装置１００における縦型のＪＦＥＴ１と同様である。尚、図１０では接続関係を見やすくするために、ゲートＧ１に対応する電極が模式的に半導体基板１１の側面に書かれているが、実際の電極は、絶縁層９の任意の位置でビアホールを形成して、ｐ＋型不純物拡散領域４へ接続するように形成される。
【００７０】
図１０の炭化珪素半導体装置１１０における横型のＡＣＣＵＦＥＴ２は、図１の横型のＪＦＥＴ２と同様に、ｎ型の第３半導体層３の表層部に離間して形成された２つのｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。一方、図１０の横型のＡＣＣＵＦＥＴ２は、ソースＳ２とドレインＤ２に対応するｎ＋型不純物拡散領域５の間で、ｎ型の第３半導体層３上に絶縁膜６を介して形成される電極７をゲートＧ２とし、ｎ型の第３半導体層３がチャネルＣ２となっている。
【００７１】
図１０と図１１に示す炭化珪素半導体装置１１０においては、ＡＣＣＵＦＥＴ２のドレインＤ２は、ＪＦＥＴ１のソースＳ１に接続されている。また、ＡＣＣＵＦＥＴ２のソースＳ２が、ＪＦＥＴ１のゲートＧ１に接続されて、ＪＦＥＴ１のゲートＧ１が逆バイアスされる。このようにして、図１０と図１１に示す炭化珪素半導体装置１１０で、縦型のＪＦＥＴ１が横型のＡＣＣＵＦＥＴ２により制御される。
【００７２】
図１０と図１１に示す炭化珪素半導体装置１１０は、ノーマリオフで動作するＡＣＣＵＦＥＴ２とノーマリオンで動作するＪＦＥＴ１を組み合わせて、全体としてノーマリオフで動作する三端子の半導体装置としている。この炭化珪素半導体装置１１０についても、図１の炭化珪素半導体装置１００と同様に、同じＳｉＣからなる半導体基板１１にＡＣＣＵＦＥＴ２とＪＦＥＴ１を集積化されるため、１チップで構成することができる。従って、高温域でも的確に動作させることが可能であり、パッケージを小型化することができると共に、配線による伝導損失も低減することができる。また、図１０の炭化珪素半導体装置１１０も、図１の炭化珪素半導体装置１００と同様に内部構造が簡単である。従って、この炭化珪素半導体装置１１０は、製造ばらつきが少なく、高性能で、安価に製造することができる。尚、図１０に示す炭化珪素半導体装置１１０の製造方法については、基本的に図７〜図９に示した炭化珪素半導体装置１００の製造方法と同様で、ゲートＧ２となる絶縁膜６と電極７の形成が追加されるだけであり、その説明は省略する。
【００７３】
図１０の炭化珪素半導体装置１１０についても、第３半導体層３に絶縁領域９０が形成されている。従って、この絶縁領域９０により、炭化珪素半導体装置１１０を構成するＪＦＥＴ１とＡＣＣＵＦＥＴ２の相互干渉が防止される。また、ｐ＋型不純物拡散領域４についても、図１の炭化珪素半導体装置１００と同様に、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されている。従って、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制することができ、第２領域３２に形成されたＡＣＣＵＦＥＴ２へのノイズ等による悪影響が防止される。
【００７４】
図１１の等価回路図からわかるように、炭化珪素半導体装置１１０では、ＡＣＣＵＦＥＴ２が、ＪＦＥＴ１と較べて、低電圧で動作する。言い換えれば、図１０，１１に示す炭化珪素半導体装置１１０では、高耐圧で低オン抵抗の縦型のＪＦＥＴ１を、低電圧で動作する横型のＡＣＣＵＦＥＴ２で制御することになる。従って、図１０，１１に示す炭化珪素半導体装置１１０は、全体として、高耐圧で制御が容易な、ノーマリオフで動作する高性能の三端子の半導体装置となっている。
【００７５】
（第３の実施形態）
第２実施形態の炭化珪素半導体装置は、横型の蓄積型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置であった。本実施形態は、横型の反転型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置に関する。以下、本実施形態について、図に基づいて説明する。
【００７６】
図１２は、本実施形態における炭化珪素半導体装置１２０の断面模式図である。また図１３は、図１２に示す炭化珪素半導体装置１２０の等価回路図である。
【００７７】
図１２に示す炭化珪素半導体装置１１０は、図中の点線で囲った横型の反転型ＭＯＳ型電界効果トランジスタＩＮＶＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１２に集積化された半導体装置である。図１２の炭化珪素半導体装置１２０における縦型のＪＦＥＴ１については、基本的に、図１，１０の炭化珪素半導体装置１００，１１０と同様である。尚、図の記載方法は図１，１０と同様であり、図１，１０の炭化珪素半導体装置１００，１１０と同様の部分については同じ符号を付け、その説明は省略する。
【００７８】
図１２の炭化珪素半導体装置１２０には、半導体基板１２内に形成される構造について、ｎ型の第３半導体層３の表層部に、中濃度のｐ型不純物拡散領域８が形成される点で、図１，１０の炭化珪素半導体装置１００，１１０と異なっている。
【００７９】
図１２の炭化珪素半導体装置１２０における横型のＩＮＶＦＥＴ２は、ｐ型不純物拡散領域８に隣接して形成された２つの離間したｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。また、ソースＳ２とドレインＤ２に対応するｎ＋型不純物拡散領域５の間で、ｐ型不純物拡散領域８上に絶縁膜６を介して形成される電極７をゲートＧ２とし、ｐ型不純物拡散領域８がチャネルＣ２となっている。
【００８０】
図１２と図１３に示す炭化珪素半導体装置１２０においては、ＩＮＶＦＥＴ２のドレインＤ２が、ＪＦＥＴ１のソースＳ１に接続されている。また、ＩＮＶＦＥＴ２のソースＳ２が、ＪＦＥＴ１のゲートＧ１に接続されて、ＪＦＥＴ１がＩＮＶＦＥＴ２により制御される。
【００８１】
図１２と図１３に示す炭化珪素半導体装置１２０は、ノーマリオフで動作するＩＮＶＦＥＴ２とノーマリオンで動作するＪＦＥＴ１を組み合わせて、全体としてノーマリオフで動作する三端子の半導体装置としている。この炭化珪素半導体装置１２０についても、図１，１０の炭化珪素半導体装置１００，１１０と同様に１チップで構成することができ、高温域での的確な動作、パッケージの小型化、配線による伝導損失の低減が可能である。また、図１２の炭化珪素半導体装置１２０も、図１，１０の炭化珪素半導体装置１００，１１０と同様に内部構造が簡単で、製造ばらつきが少なく、高性能で、安価に製造することができる。
【００８２】
図１２に示す炭化珪素半導体装置１２０の製造方法については、基本的に図７〜図９に示した炭化珪素半導体装置１００の製造方法と同様であるが、図８（ｂ）の工程において、ｎ＋型不純物拡散領域５とｐ型不純物拡散領域８を形成する。ｐ型不純物拡散領域８の形成は、ｎ＋型不純物拡散領域５の形成と同様に、ＳｉＣ層３の表層部の所定領域にｐ型不純物を中濃度にイオン注入しておこなう。また、図９（ｂ）の工程において、ｐ型不純物拡散領域８上へのゲートＧ２となる絶縁膜６と電極７の形成が追加される。
【００８３】
図１２の炭化珪素半導体装置１２０についても、第３半導体層３に形成された絶縁領域９０により、ＪＦＥＴ１とＩＮＶＦＥＴ２の相互干渉が防止される。また、チャネルＣ１を除いて第２半導体層２と第３半導体層３の界面の全面を覆って形成されたｐ＋型不純物拡散領域４により、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制でき、ＩＮＶＦＥＴ２への悪影響が防止される。
【００８４】
図１３の等価回路図からわかるように、炭化珪素半導体装置１２０でも、ＩＮＶＦＥＴ２はＪＦＥＴ１と較べて低電圧で動作し、高耐圧で低オン抵抗の縦型のＪＦＥＴ１が低電圧で動作する横型のＩＮＶＦＥＴ２で制御される。従って、図１２，１３に示す炭化珪素半導体装置１２０は、全体として、高耐圧で制御が容易な、ノーマリオフで動作する高性能の三端子の半導体装置となっている。
【００８５】
（他の実施形態）
第１実施形態においては、低電圧で動作する横型の電界効果トランジスタとして、図１のＪＦＥＴ２が用いられた炭化珪素半導体装置１００を示した。一方、第１実施形態で示した図２と図６の等価回路図に用いられる第２の電界効果トランジスタとしては、図１のＪＦＥＴ２に限られない。図１０に示すＡＣＣＵＦＥＴ２を用いて、図２と図６の等価回路図のように接続しても、第１実施形態の炭化珪素半導体装置１００と同様の効果を得ることができる。
【００８６】
また、第２実施形態と第３実施形態においては、低電圧で動作する横型の電界効果トランジスタとして、それぞれ図１０のＡＣＣＵＦＥＴ２および図１２のＩＮＶＦＥＴ２が用いられた炭化珪素半導体装置１１０，１２０を示した。一方、図１１と図１３の等価回路図（実質的には同じ）に用いられる第２の電界効果トランジスタとしては、図１０のＡＣＣＵＦＥＴ２および図１２のＩＮＶＦＥＴ２に限られず、図１に示すＪＦＥＴ２を用いてもよい。但し、この場合には縦型のの電界効果トランジスタと横型の電界効果トランジスタのゲートを分離する必要がある。従って、ｐ＋型不純物拡散領域は図１のようにＪＦＥＴ１とＪＦＥＴ２に対応して一体的に形成されず、ＪＦＥＴ１に対応するｐ＋型不純物拡散領域とＪＦＥＴ２に対応するｐ＋型不純物拡散領域が分離されて形成される。このようにして形成されたＪＦＥＴ２を用いて、図１１と図１３の等価回路図のように接続しても、第２実施形態と第３実施形態の炭化珪素半導体装置１１０，１２０と同様の効果を得ることができる。
【００８７】
また、図１，１０，１２に示すいずれの炭化珪素半導体装置１００，１１０，１２０にも絶縁領域９０が形成されていた。これに限らず、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉が問題とならない場合には、これらを省略することができる。また、図１，１０，１２に示すいずれのｐ＋型不純物拡散領域４も、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されていた。これに限らず、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉が問題とならない場合には、ｐ＋型不純物拡散領域は、上記のように部分的に形成してもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態における炭化珪素半導体装置の断面模式図である。
【図２】本発明の第１実施形態における炭化珪素半導体装置の等価回路図である。
【図３】第１実施形態における炭化珪素半導体装置の電流−電圧特性のシミュレーション結果で、（ａ）はオン状態の特性であり、（ｂ）はオフ状態の特性である。
【図４】第１実施形態における炭化珪素半導体装置の空乏層のシミュレーション結果である。
【図５】第１実施形態における炭化珪素半導体装置において、縦型と横型の接合型電界効果トランジスタのドレインにかかる電圧を示したグラフである。
【図６】第１実施形態における炭化珪素半導体装置を、ＳｉからなるＭＯＳ型電界効果トランジスタを接続して制御する場合の等価回路図である。
【図７】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図８】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図９】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図１０】本発明の第２実施形態における炭化珪素半導体装置の断面模式図である。
【図１１】本発明の第２実施形態における炭化珪素半導体装置の等価回路図である。
【図１２】本発明の第３実施形態における炭化珪素半導体装置の断面模式図である。
【図１３】本発明の第３実施形態における炭化珪素半導体装置の等価回路図である。
【符号の説明】
１ 第１半導体層（ＳｉＣ基板）
２ 第２半導体層（ＳｉＣ層）
３ 第３半導体層（ＳｉＣ層）
３１ 第１領域３１
３２ 第２領域
４ ｐ＋型不純物拡散領域
５ ｎ＋型不純物拡散領域
６ 絶縁膜
７ 電極
８ ｐ型不純物拡散領域
９ 絶縁層
９ｔ トレンチ
９０ 絶縁領域
１０，１１，１２ 半導体基板
１００，１１０，１２０ 炭化珪素半導体装置
ＪＦＥＴ 接合型電界効果トランジスタ
ＡＣＣＵＦＥＴ 蓄積型ＭＯＳ型電界効果トランジスタ
ＩＮＶＦＥＴ 反転型ＭＯＳ型電界効果トランジスタ
Ｓｉ−ＭＯＳＦＥＴ ＳｉからなるＭＯＳ型電界効果トランジスタ
【発明の属する技術分野】
本発明は、炭化珪素からなる半導体基板に、２種類の電界効果トランジスタが集積化されてなる炭化珪素半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
炭化珪素（ＳｉＣ）からなり、ゲート電圧が零の時に電流が流れずオフ状態である、いわゆるノーマリオフで動作するＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の製作が試みられている。しかしながら、ＳｉＣ（例えば４Ｈ−ＳｉＣ）で構成されたＭＯＳＦＥＴは、移動度と信頼性がまだ不十分であり、期待されている性能が実現できていない。これに対し、ＳｉＣで構成され、ゲート電圧が零の時に電流が流れてオン状態である、いわゆるノーマリオンで動作する接合型電界効果トランジスタ（ＪＦＥＴ）は、高耐圧、低オン抵抗のものが、例えば、米国特許第５３９６０８５号明細書（特許文献１）に開示されている。
【０００３】
特許文献１に開示された半導体装置は、ＳｉＣで構成されたノーマリオンで動作するＪＦＥＴと、珪素（Ｓｉ）で構成された低耐圧のＭＯＳＦＥＴとを組み合わせたもので、全体としてノーマリオフで動作する半導体装置となっている。この半導体装置では、低い逆バイアス電圧（低いドレイン電圧）に対してはＳｉ−ＭＯＳＦＥＴによって耐圧を持たせ、高い逆バイアス電圧（高いドレイン電圧）に対してはＳｉＣ−ＪＦＥＴの空乏層を伸ばすことによって耐圧を持たせている。
【０００４】
しかしながら、上記の特許文献１に開示された半導体装置では、ＳｉとＳｉＣという２種類の半導体材料をもとに、それぞれの素子を形成している。従って、上記の半導体装置を構成するためにはＳｉとＳｉＣの２チップが必要となり、パッケージが大きくなると共に、配線による伝導損失が大きくなるという問題がある。また、Ｓｉ−ＭＯＳＦＥＴを使用しているため、高温域（例えば２００℃以上）で半導体装置を動作させることができないという問題もある。
【０００５】
この問題を解決するために、本発明者らは、２種類の縦型のＪＦＥＴを組み合わせて、同じＳｉＣからなる半導体基板に集積化した炭化珪素半導体装置を発明した。この炭化珪素半導体装置は、ノーマリオフで動作する縦型のＪＦＥＴとノーマリオンで動作する縦型のＪＦＥＴを組み合わせたもので、全体としてノーマリオフで動作させることができる。尚、この発明については、すでに特許出願済み（出願番号２００１−３１３１２０）である。
【０００６】
【特許文献１】米国特許第５３９６０８５号明細書
【０００７】
【発明が解決しようとする課題】
本発明は、上記特許文献１に開示された半導体装置の問題を解決すると共に、上記特許出願中の炭化珪素半導体装置に較べ、より高性能で、安価に製造することのできる炭化珪素半導体装置およびその製造方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】
請求項１に記載の炭化珪素半導体装置は、第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、前記第２の電界効果トランジスタと前記第１の電界効果トランジスタのゲート同士が接続されてなることを特徴としている。
【０００９】
この炭化珪素半導体装置は、２つの電界効果トランジスタ（ＦＥＴ）を組み合わせて、同じＳｉＣからなる半導体基板に集積化したものである。第２のＦＥＴのドレインを第１のＦＥＴのソースに接続し、第２のＦＥＴと第１のＦＥＴのゲート同士を接続することで、この炭化珪素半導体装置を、三端子の半導体装置としている。
【００１０】
この炭化珪素半導体装置は、ＳｉＣからなる１種類の半導体基板に集積化されており、１チップで構成することができる。従って、パッケージが大きくなることを防止できると共に、配線による伝導損失を低減することができる。また、Ｓｉを用いていないため、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００１１】
また、上記の接続によれば、第１のＦＥＴを高電圧で動作する素子とし、第２のＦＥＴを低電圧で動作する素子とすることで、当該炭化珪素半導体装置を、高耐圧で制御が容易な半導体装置とすることができる。
【００１２】
請求項２に記載の発明は、珪素からなるＭＯＳ型電界効果トランジスタのドレインが、前記第２の電界効果トランジスタのソースに接続され、前記珪素からなるＭＯＳ型電界効果トランジスタのソースが、前記炭化珪素半導体装置のゲートに接続されることを特徴としている。
【００１３】
これによれば、互いに接続された前記珪素からなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）と前記炭化珪素半導体装置を、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００１４】
また、Ｓｉ−ＭＯＳＦＥＴが前記炭化珪素半導体装置の第２のＦＥＴに接続されるため、Ｓｉ−ＭＯＳＦＥＴを用いない場合に較べて、炭化珪素半導体装置をより低電圧で制御することができる。言い換えれば、炭化珪素半導体装置をより高耐圧の半導体装置として用いることができる。また、別チップで構成された安価なＳｉ−ＭＯＳＦＥＴが利用できるので、Ｓｉ−ＭＯＳＦＥＴの接続によるコストアップは抑制される。
【００１５】
請求項３に記載の発明は、前記珪素からなるＭＯＳ型電界効果トランジスタが、５ボルト以上、１０ボルト以下のゲート電圧により、オン状態となることを特徴としている。
【００１６】
これによれば、当該Ｓｉ−ＭＯＳＦＥＴを介して、ロジック回路の電圧レベルで前記炭化珪素半導体装置を制御することができ、回路全体が簡略化される。
【００１７】
請求項４に記載の炭化珪素半導体装置は、第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、前記第２の電界効果トランジスタのソースが、前記第１の電界効果トランジスタのゲートに接続されてなることを特徴としている。
【００１８】
この炭化珪素半導体装置も、請求項１に記載の炭化珪素半導体装置と同様に、２つの電界効果トランジスタ（ＦＥＴ）を組み合わせて、同じＳｉＣからなる半導体基板に集積化したものである。一方、この炭化珪素半導体装置では、第２のＦＥＴのドレインを第１のＦＥＴのソースに接続し、第２のＦＥＴのソースを第１のＦＥＴのゲートに接続して、三端子の半導体装置としている。
【００１９】
この炭化珪素半導体装置は、請求項１に記載の発明と同様に、ＳｉＣからなる１チップに構成することができ、従って、パッケージが小さくなると共に、配線による伝導損失を低減することができる。また、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００２０】
上記の接続によれば、第１のＦＥＴを高電圧で動作する素子とし、第２のＦＥＴを低電圧で動作する素子とすることで、高耐圧で制御が容易な炭化珪素半導体装置とすることができる。さらに、上記のように接続された第１のＦＥＴと第２のＦＥＴからなる当該炭化珪素半導体装置は、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００２１】
請求項５〜７に記載の発明は、前記炭化珪素半導体装置の具体的な構造に関するものである。請求項５〜７に記載の発明は、前記第１のＦＥＴとして、いずれも縦型の接合型電界効果トランジスタ（ＪＦＥＴ）を用いるものである。請求項５に記載の発明は、前記第２のＦＥＴとして横型の接合型電界効果トランジスタ（ＪＦＥＴ）を用いている。請求項６に記載の発明は、前記第２のＦＥＴとして横型の蓄積型ＭＯＳ型電界効果トランジスタ（ＡＣＣＵＦＥＴ）を用いている。請求項７に記載の発明は、前記第２のＦＥＴとして横型の反転型ＭＯＳ型電界効果トランジスタ（ＩＮＶＦＥＴ）を用いている。
【００２２】
請求項５に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第３半導体層がチャネルとなる横型の接合型電界効果トランジスタであることを特徴としている。
【００２３】
請求項６に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記第３半導体層上に絶縁膜を介して形成される電極をゲートとし、前記第３半導体層がチャネルとなる横型の蓄積型ＭＯＳ型電界効果トランジスタであることを特徴としている。
【００２４】
請求項７に記載の発明は、前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される中濃度第２導電型不純物拡散領域と、前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、前記第２の電界効果トランジスタが、前記中濃度第２導電型不純物拡散領域に隣接して形成される２つの離間した高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記中濃度第２導電型不純物拡散領域上に絶縁膜を介して形成される電極をゲートとし、前記中濃度第２導電型不純物拡散領域がチャネルとなる横型の反転型ＭＯＳ型電界効果トランジスタであることを特徴としている。
【００２５】
上記の請求項５〜７に記載された各構造により、横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴと縦型のＪＦＥＴがコンパクトに組み合わされて、同じＳｉＣからなる半導体基板に集積化される。従って、請求項５〜７に記載の各炭化珪素半導体装置を小型にすることができ、配線による伝導損失も低減される。また、これらの各炭化珪素半導体装置は、横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴと縦型のＪＦＥＴを組み合わせているため、縦型のＪＦＥＴ同士を組み合わせてなる炭化珪素半導体装置に較べて、半導体基板内に形成される内部構造が簡単になる。従って、これらの各炭化珪素半導体装置は、製造ばらつきが少なく、高性能で、安価に製造することのできる半導体装置とすることができる。
【００２６】
また、請求項５〜７に記載の各炭化珪素半導体装置では、高耐圧で低オン抵抗の縦型のＪＦＥＴを、低電圧で動作する横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴで制御する。従って、請求項５〜７に記載の各炭化珪素半導体装置は、全体として、制御が容易で高性能な炭化珪素半導体装置とすることができる。
【００２７】
請求項８に記載の発明は、前記第３半導体層に前記高濃度第２導電型不純物拡散領域に達する絶縁領域が形成され、当該絶縁領域により、第３半導体層が前記第１の電界効果トランジスタのソースが形成される第１領域と前記第２の電界効果トランジスタが形成される第２領域に分離されることを特徴としている。
【００２８】
本発明の炭化珪素半導体装置においては、上記のように絶縁領域を形成することができる。従って、当該絶縁領域によって、炭化珪素半導体装置を構成する第１のＦＥＴである縦型のＪＦＥＴと、第２のＦＥＴである横型のＪＦＥＴ、ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉を防止することができる。
【００２９】
請求項９に記載の発明は、前記高濃度第２導電型不純物拡散領域が、前記第１の電界効果トランジスタのチャネルを除いた前記界面の全面を覆って形成され、
当該高濃度第２導電型不純物拡散領域により、前記第２領域が前記第２半導体層から分離されることを特徴としている。
【００３０】
これによれば、第１のＦＥＴである縦型のＪＦＥＴのチャネルを除いた界面の全面を覆って形成される高濃度第２導電型不純物拡散領域により、第２領域に回り込む縦型のＪＦＥＴからのノイズ等を抑制することができる。従って、第２領域に形成される横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴへのノイズ等による悪影響を防止できる。
【００３１】
請求項１０〜１６に記載の発明は、前記炭化珪素半導体装置の製造方法に関するものである。
【００３２】
請求項１０〜１３および請求項１４に記載の製造方法を用いることで、上記の請求項５，８，９に記載した、横型のＪＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。請求項１０〜１３および請求項１５に記載の製造方法を用いることで、上記の請求項６，８，９に記載した、横型のＡＣＣＵＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。また、請求項１０〜１３および請求項１６に記載の製造方法を用いることで、上記の請求項７，８，９に記載した、横型のＩＮＶＦＥＴと縦型のＪＦＥＴとからなる炭化珪素半導体装置を製造することができる。これらの製造方法によって製造される炭化珪素半導体装置は、前記と同様の作用効果を有しており、その説明は省略する。
【００３３】
これらの縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴとからなる炭化珪素半導体装置の製造方法は、２種類の縦型のＪＦＥＴを組み合わせた構造を持つ炭化珪素半導体装置の製造方法に較べて、工程が簡単である。従って、これらの製造方法を用いて、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴとからなる炭化珪素半導体装置を、安価に製造することができる。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【００３５】
（第１の実施形態）
図１は、本実施形態における炭化珪素半導体装置１００の断面模式図である。また図２は、図１に示す炭化珪素半導体装置１００の等価回路図である。
【００３６】
図１に示す炭化珪素半導体装置１００は、図中の点線で囲った横型の接合型電界効果トランジスタＪＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１０に集積化された半導体装置である。尚、簡単化のために、図１では線分Ａ−Ａを対称軸とする縦型のＪＦＥＴ１の半分が示されている。実際の炭化珪素半導体装置１００では、線分Ａ−Ａを対称軸としてＬａの範囲を反転した２倍のＬａの範囲が繰り返し単位となって、炭化珪素半導体装置１００が構成されている。
【００３７】
図１に示す半導体基板１０は、ｎ＋型の第１半導体層１と、第１半導体層１上に形成されたｎ−型の第２半導体層２と、第２半導体層２上に形成されたｎ型の第３半導体層とからなり、いずれの層もＳｉＣからなっている。第２半導体層２における第３半導体層３との界面近傍には、界面の所定領域を覆ってｐ＋型不純物拡散領域４が形成されている。また、第３半導体層３の表層部の所定領域にはｎ＋型不純物拡散領域５が形成されている。
【００３８】
図１における縦型のＪＦＥＴ１は、ｎ型の第３半導体層３の表層部に形成されたｎ＋型不純物拡散領域５をソースＳ１とし、ｎ＋型の第１半導体層１をドレインＤ１としている。また、ｐ＋型不純物拡散領域４をゲートＧ１とし、ｎ−型の第２半導体層２における第３半導体層３との界面近傍において、ｐ＋型不純物拡散領域４に覆われない領域がチャネルＣ１となっている。
【００３９】
図１における横型のＪＦＥＴ２は、ｎ型の第３半導体層３の表層部に離間して形成された２つのｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。また、縦型のＪＦＥＴ１と同じｐ＋型不純物拡散領域４をゲートＧ２としており、ｎ型の第３半導体層３がチャネルＣ２となっている。
【００４０】
尚、図１において、ｎ＋型の第１半導体層１、ｎ＋型不純物拡散領域５およびｐ＋型不純物拡散領域４に接続するハッチングを施した部分は、電極を示している。また、符号９は、ｐ＋型不純物拡散領域４に達するトレンチの表面に形成された絶縁層を示し、絶縁層９に形成されたビアホールを介して、ｐ＋型不純物拡散領域４に接続する電極が形成されている。
【００４１】
図１と図２に示す炭化珪素半導体装置１００においては、ＪＦＥＴ２のドレインＤ２は、ＪＦＥＴ１のソースＳ１に接続されている。また、前記のように、ＪＦＥＴ１とＪＦＥＴ２は、共通のｐ＋型不純物拡散領域４をそれぞれのゲートＧ１／Ｇ２としている。従って、図２の等価回路図では、ＪＦＥＴ２とＪＦＥＴ１におけるそれぞれのゲートＧ１／Ｇ２同士が接続されている。
【００４２】
図１と図２に示す炭化珪素半導体装置１００は、ＪＦＥＴ２とＪＦＥＴ１を組み合わせて、同じＳｉＣからなる半導体基板１０に集積化したものである。ＪＦＥＴ２のドレインＤ２をＪＦＥＴ１のソースＳ１に接続し、それぞれのゲートＧ１／Ｇ２同士を接続することで、この炭化珪素半導体装置１００を、三端子の半導体装置としている。
【００４３】
炭化珪素半導体装置１００は、図１に示すように、ＳｉＣからなる１種類の半導体基板１０に集積化されており、１チップで構成することができる。従って、パッケージが大きくなることを防止できると共に、配線による伝導損失を低減することができる。また、Ｓｉを用いていないため、高温域（例えば２００℃以上）でも的確に動作させることが可能である。
【００４４】
さらに、図１の炭化珪素半導体装置１００は、横型のＪＦＥＴ２と縦型のＪＦＥＴ１を組み合わせているため、２種類の縦型のＪＦＥＴ同士を組み合わせてなる炭化珪素半導体装置に較べると、半導体基板１０内に形成される内部構造が簡単になる。従って、この炭化珪素半導体装置１００は、製造ばらつきが少なく、高性能で、安価に製造することができる。
【００４５】
図１に示す炭化珪素半導体装置１００の第３半導体層３には、ｐ＋型不純物拡散領域４に達するトレンチ表面に形成された絶縁層９からなる、絶縁領域９０が形成されている。この絶縁領域９０により、図１の炭化珪素半導体装置１００においては、第３半導体層３が、縦型のＪＦＥＴ１のソースＳ１が形成される第１領域３１と、横型のＪＦＥＴ２が形成される第２領域３２に分離されている。従って、この絶縁領域９０によって、炭化珪素半導体装置１００を構成するＪＦＥＴ１とＪＦＥＴ２の相互干渉が防止される。
【００４６】
また、図１の炭化珪素半導体装置１００では、ｐ＋型不純物拡散領域４は、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されている。このように形成されたｐ＋型不純物拡散領域４により、図１の炭化珪素半導体装置１００においては、第２領域３２が第２半導体層２から分離されている。従って、これにより、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制することができ、第２領域３２に形成されたＪＦＥＴ２へのノイズ等による悪影響が防止される。
【００４７】
図２の等価回路図からわかるように、炭化珪素半導体装置１００では、横型のＪＦＥＴ２が、縦型のＪＦＥＴ１と較べて、低電圧で動作する。言い換えれば、図１，２に示す炭化珪素半導体装置１００では、高耐圧で低オン抵抗の縦型のＪＦＥＴ１を、低電圧で動作する横型のＪＦＥＴ２で制御することになる。従って、図１，２に示す炭化珪素半導体装置１００は、全体として、高耐圧で制御が容易な高性能の半導体装置となっている。
【００４８】
図３（ａ），（ｂ）は、図１，２に示す炭化珪素半導体装置１００の電流−電圧（Ｉ−Ｖ）特性のシミュレーション結果である。図３（ａ）はオン状態でのＩ−Ｖ特性であり、図１，２に示すゲートＧ１／Ｇ２の電圧ＶＧ＝１．０Ｖ，１．５Ｖ，２．０Ｖ，２．５Ｖの時の特性を示す。また、図３（ｂ）はオフ状態でのＩ−Ｖ特性であり、ＶＧ＝−７．０Ｖの時の特性を示す。図３（ａ），（ｂ）に見られるように、図１，２に示す炭化珪素半導体装置１００は、ゲートＧ１／Ｇ２に負の電位を与えた時に初めてオフ状態となる。従って、図１，２の炭化珪素半導体装置１００は、全体としてノーマリオンで動作する三端子の半導体装置ということができる。
【００４９】
図４は、図１，２に示す炭化珪素半導体装置１００の空乏層のシミュレーション結果である。図４は、図１，２に示すゲートＧ１／Ｇ２の電圧ＶＧ＝−７．０Ｖで、ＪＦＥＴ１のドレインＤ１の電圧ＶＤ１＝１０Ｖの場合で、図中のｐ−ｎ界面の両側にある点線が空乏層の広がりをあらわす。図に見られるように、ＶＧ＝−７．０Ｖの場合には、空乏層の広がりでＪＦＥＴ１のチャネルＣ１は完全に遮断されオフ状態となっている。ＶＧとＶＤ１の値を変えてシミュレーションした結果によれば、ＶＧ＝−３．０Ｖ程度で、ＪＦＥＴ１のチャネルＣ１を遮断することができる。また、同じＶＧ＝−７．０Ｖの場合には、ＶＤ１が高くなるほど空乏層が広がり、ＶＤ１が高電圧となってもＪＦＥＴ１のチャネルＣ１を完全に遮断することができる。
【００５０】
図５は、図１，２に示す炭化珪素半導体装置１００において、トータル電圧Ｖｄｄに対して、ＪＦＥＴ１とＪＦＥＴ２の各々のドレインＤ１，Ｄ２にかかる電圧ＶＤを示したグラフである。図に見られるように、トータル電圧Ｖｄｄを大きくしていくと、ＪＦＥＴ１には高電圧がかかっていくが、ＪＦＥＴ２は低い電圧のままである。従って、図１，２に示す炭化珪素半導体装置１００では、ＪＦＥＴ２は低電圧で動作させることができる。
【００５１】
図１，２の炭化珪素半導体装置１００は、別チップで構成された珪素（Ｓｉ）からなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ）を接続して、制御してもよい。
【００５２】
図６は、その接続例を示す等価回路図である。一点差線で囲った部分が図１，２の炭化珪素半導体装置１００で、ＳｉからなるＭＯＳ型電界効果トランジスタ（Ｓｉ−ＭＯＳＦＥＴ３）のドレインＤ３が、ＪＦＥＴ２のソースＳ２に接続されている。また、Ｓｉ−ＭＯＳＦＥＴ３のソースＳ３が、炭化珪素半導体装置１００のゲートＧ１／Ｇ２に接続されて、ゲートＧ１／Ｇ２が逆バイアスされ、炭化珪素半導体装置１００がＳｉ−ＭＯＳＦＥＴ３により制御される。図６の等価回路図の接続により、互いに接続されたＳｉ−ＭＯＳＦＥＴ３と炭化珪素半導体装置１００を、全体として、ノーマリオフで動作する三端子の半導体装置とすることができる。
【００５３】
図６の等価回路図では、Ｓｉ−ＭＯＳＦＥＴ３が炭化珪素半導体装置１００に接続されているため、Ｓｉ−ＭＯＳＦＥＴ３を用いない場合に較べて、炭化珪素半導体装置１００をより低電圧で制御することができる。言い換えれば、炭化珪素半導体装置１００をより高耐圧の半導体装置として用いることができる。特に、図６のＳｉ−ＭＯＳＦＥＴ３として、５ボルト以上、１０ボルト以下のゲート電圧により、オン状態となるものを用いれば、Ｓｉ−ＭＯＳＦＥＴ３を介して、ロジック回路の電圧レベルで炭化珪素半導体装置１００を制御することができ、回路全体が簡略化される。また、図６のＳｉ−ＭＯＳＦＥＴ３には、別チップで構成された安価なＳｉ−ＭＯＳＦＥＴを利用することができるので、図６のＳｉ−ＭＯＳＦＥＴ３の接続によるコストアップは抑制される。
【００５４】
次に、図１に示す炭化珪素半導体装置１００の製造方法を説明する。
【００５５】
図７〜図９は、炭化珪素半導体装置１００の製造方法を示す工程別断面図である。尚、図７〜図９において、図１の炭化珪素半導体装置１００と同様の部分については、同じ符号を付けた。
【００５６】
最初に、図７（ａ）に示すように、ｎ型不純物を高濃度に含有するＳｉＣ基板１を準備する。ＳｉＣ基板１は、図１におけるｎ＋型の第１半導体層１に対応する。
【００５７】
次に、図７（ｂ）に示すように、ＳｉＣ基板１上に、ｎ型不純物を低濃度に含有するＳｉＣ層２をエピタキシャル成長させる。ＳｉＣ層２は、図１におけるｎ−型の第２半導体層２に対応する。
【００５８】
次に、図７（ｃ）に示すように、ＳｉＣ層２の表層部の所定領域にｐ型不純物を高濃度にイオン注入して、ｐ＋型不純物拡散領域４を形成する。ｐ＋型不純物拡散領域４は、図１の第２半導体層２における第３半導体層３との界面近傍に所定領域を覆って形成されたｐ＋型不純物拡散領域４に対応する。尚、ｐ＋型不純物拡散領域４の形成は、次に示すＳｉＣ層３の形成後、高エネルギーイオン注入を用いて不純物を深くイオン注入し、形成してもよい。
【００５９】
次に、図８（ａ）に示すように、ＳｉＣ層２上に、ｎ型不純物を中濃度に含有するＳｉＣ層３をエピタキシャル成長させる。ＳｉＣ層３は、図１におけるｎ型の第３半導体層３に対応し、ＳｉＣ基板１とＳｉＣ層２およびＳｉＣ層３をあわせた全体が、図１における半導体基板１０に対応する。
【００６０】
次に、図８（ｂ）に示すように、ＳｉＣ層３の表層部の所定領域にｎ型不純物を高濃度にイオン注入して、ｎ＋型不純物拡散領域５を形成する。ｎ＋型不純物拡散領域５は、図１の第３半導体層３の表層部に形成されたｎ＋型不純物拡散領域５に対応する。
【００６１】
次に、図９（ａ）に示すように、ｐ＋型不純物拡散領域４に達するまでＳｉＣ層３をメサ型にエッチングしてトレンチ９ｔを形成する。これによって、ＳｉＣ層３が第１領域３１と第２領域３２に分離される。
【００６２】
次に、図９（ｂ）に示すように、トレンチの表面に絶縁層９を形成して、絶縁領域９０が完成する。
【００６３】
次に、絶縁層９にビアホールを形成し、ＳｉＣ基板１、ｎ＋型不純物拡散領域５およびｐ＋型不純物拡散領域４に接続する、図中のハッチングで施した電極を形成する。尚、図９（ｂ）において、Ｄ２の電極とＳ１の電極は、接続された配線パターンとなっている。
【００６４】
以上で、図１に示す炭化珪素半導体装置１００が完成する。
【００６５】
上記の横型のＪＦＥＴ２と縦型のＪＦＥＴ１とからなる炭化珪素半導体装置１００の製造方法は、２種類の縦型のＪＦＥＴを組み合わせた構造を持つ炭化珪素半導体装置の製造方法に較べて、工程が簡単である。従って、これらの製造方法を用いて、横型のＪＦＥＴ２と縦型のＪＦＥＴ１とからなる図１の炭化珪素半導体装置１００を、安価に製造することができる。
【００６６】
（第２の実施形態）
第１実施形態の炭化珪素半導体装置は、横型の接合型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置であった。本実施形態は、横型の蓄積型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置に関する。以下、本実施形態について、図に基づいて説明する。
【００６７】
図１０は、本実施形態における炭化珪素半導体装置１１０の断面模式図である。また図１１は、図１０に示す炭化珪素半導体装置１１０の等価回路図である。
【００６８】
図１０に示す炭化珪素半導体装置１１０は、図中の点線で囲った横型の蓄積型ＭＯＳ型電界効果トランジスタＡＣＣＵＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１０に集積化された半導体装置である。尚、図の記載方法は図１と同様であり、図１の炭化珪素半導体装置１００と同様の部分については同じ符号を付け、その説明は省略する。
【００６９】
図１０の炭化珪素半導体装置１１０において、半導体基板１１内に形成される構造は、基本的に、図１の炭化珪素半導体装置１００における半導体基板１０内に形成される構造と同じである。また、図１０の炭化珪素半導体装置１１０における縦型のＪＦＥＴ１についても、ゲートＧ１であるｐ＋型不純物拡散領域４への電極配置が異なって描かれているが、基本的に、図１の炭化珪素半導体装置１００における縦型のＪＦＥＴ１と同様である。尚、図１０では接続関係を見やすくするために、ゲートＧ１に対応する電極が模式的に半導体基板１１の側面に書かれているが、実際の電極は、絶縁層９の任意の位置でビアホールを形成して、ｐ＋型不純物拡散領域４へ接続するように形成される。
【００７０】
図１０の炭化珪素半導体装置１１０における横型のＡＣＣＵＦＥＴ２は、図１の横型のＪＦＥＴ２と同様に、ｎ型の第３半導体層３の表層部に離間して形成された２つのｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。一方、図１０の横型のＡＣＣＵＦＥＴ２は、ソースＳ２とドレインＤ２に対応するｎ＋型不純物拡散領域５の間で、ｎ型の第３半導体層３上に絶縁膜６を介して形成される電極７をゲートＧ２とし、ｎ型の第３半導体層３がチャネルＣ２となっている。
【００７１】
図１０と図１１に示す炭化珪素半導体装置１１０においては、ＡＣＣＵＦＥＴ２のドレインＤ２は、ＪＦＥＴ１のソースＳ１に接続されている。また、ＡＣＣＵＦＥＴ２のソースＳ２が、ＪＦＥＴ１のゲートＧ１に接続されて、ＪＦＥＴ１のゲートＧ１が逆バイアスされる。このようにして、図１０と図１１に示す炭化珪素半導体装置１１０で、縦型のＪＦＥＴ１が横型のＡＣＣＵＦＥＴ２により制御される。
【００７２】
図１０と図１１に示す炭化珪素半導体装置１１０は、ノーマリオフで動作するＡＣＣＵＦＥＴ２とノーマリオンで動作するＪＦＥＴ１を組み合わせて、全体としてノーマリオフで動作する三端子の半導体装置としている。この炭化珪素半導体装置１１０についても、図１の炭化珪素半導体装置１００と同様に、同じＳｉＣからなる半導体基板１１にＡＣＣＵＦＥＴ２とＪＦＥＴ１を集積化されるため、１チップで構成することができる。従って、高温域でも的確に動作させることが可能であり、パッケージを小型化することができると共に、配線による伝導損失も低減することができる。また、図１０の炭化珪素半導体装置１１０も、図１の炭化珪素半導体装置１００と同様に内部構造が簡単である。従って、この炭化珪素半導体装置１１０は、製造ばらつきが少なく、高性能で、安価に製造することができる。尚、図１０に示す炭化珪素半導体装置１１０の製造方法については、基本的に図７〜図９に示した炭化珪素半導体装置１００の製造方法と同様で、ゲートＧ２となる絶縁膜６と電極７の形成が追加されるだけであり、その説明は省略する。
【００７３】
図１０の炭化珪素半導体装置１１０についても、第３半導体層３に絶縁領域９０が形成されている。従って、この絶縁領域９０により、炭化珪素半導体装置１１０を構成するＪＦＥＴ１とＡＣＣＵＦＥＴ２の相互干渉が防止される。また、ｐ＋型不純物拡散領域４についても、図１の炭化珪素半導体装置１００と同様に、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されている。従って、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制することができ、第２領域３２に形成されたＡＣＣＵＦＥＴ２へのノイズ等による悪影響が防止される。
【００７４】
図１１の等価回路図からわかるように、炭化珪素半導体装置１１０では、ＡＣＣＵＦＥＴ２が、ＪＦＥＴ１と較べて、低電圧で動作する。言い換えれば、図１０，１１に示す炭化珪素半導体装置１１０では、高耐圧で低オン抵抗の縦型のＪＦＥＴ１を、低電圧で動作する横型のＡＣＣＵＦＥＴ２で制御することになる。従って、図１０，１１に示す炭化珪素半導体装置１１０は、全体として、高耐圧で制御が容易な、ノーマリオフで動作する高性能の三端子の半導体装置となっている。
【００７５】
（第３の実施形態）
第２実施形態の炭化珪素半導体装置は、横型の蓄積型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置であった。本実施形態は、横型の反転型ＭＯＳ型電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じＳｉＣからなる半導体基板に集積化された半導体装置に関する。以下、本実施形態について、図に基づいて説明する。
【００７６】
図１２は、本実施形態における炭化珪素半導体装置１２０の断面模式図である。また図１３は、図１２に示す炭化珪素半導体装置１２０の等価回路図である。
【００７７】
図１２に示す炭化珪素半導体装置１１０は、図中の点線で囲った横型の反転型ＭＯＳ型電界効果トランジスタＩＮＶＦＥＴ２と、縦型の接合型電界効果トランジスタＪＦＥＴ１とが、同じＳｉＣからなる半導体基板１２に集積化された半導体装置である。図１２の炭化珪素半導体装置１２０における縦型のＪＦＥＴ１については、基本的に、図１，１０の炭化珪素半導体装置１００，１１０と同様である。尚、図の記載方法は図１，１０と同様であり、図１，１０の炭化珪素半導体装置１００，１１０と同様の部分については同じ符号を付け、その説明は省略する。
【００７８】
図１２の炭化珪素半導体装置１２０には、半導体基板１２内に形成される構造について、ｎ型の第３半導体層３の表層部に、中濃度のｐ型不純物拡散領域８が形成される点で、図１，１０の炭化珪素半導体装置１００，１１０と異なっている。
【００７９】
図１２の炭化珪素半導体装置１２０における横型のＩＮＶＦＥＴ２は、ｐ型不純物拡散領域８に隣接して形成された２つの離間したｎ＋型不純物拡散領域５をソースＳ２およびドレインＤ２としている。また、ソースＳ２とドレインＤ２に対応するｎ＋型不純物拡散領域５の間で、ｐ型不純物拡散領域８上に絶縁膜６を介して形成される電極７をゲートＧ２とし、ｐ型不純物拡散領域８がチャネルＣ２となっている。
【００８０】
図１２と図１３に示す炭化珪素半導体装置１２０においては、ＩＮＶＦＥＴ２のドレインＤ２が、ＪＦＥＴ１のソースＳ１に接続されている。また、ＩＮＶＦＥＴ２のソースＳ２が、ＪＦＥＴ１のゲートＧ１に接続されて、ＪＦＥＴ１がＩＮＶＦＥＴ２により制御される。
【００８１】
図１２と図１３に示す炭化珪素半導体装置１２０は、ノーマリオフで動作するＩＮＶＦＥＴ２とノーマリオンで動作するＪＦＥＴ１を組み合わせて、全体としてノーマリオフで動作する三端子の半導体装置としている。この炭化珪素半導体装置１２０についても、図１，１０の炭化珪素半導体装置１００，１１０と同様に１チップで構成することができ、高温域での的確な動作、パッケージの小型化、配線による伝導損失の低減が可能である。また、図１２の炭化珪素半導体装置１２０も、図１，１０の炭化珪素半導体装置１００，１１０と同様に内部構造が簡単で、製造ばらつきが少なく、高性能で、安価に製造することができる。
【００８２】
図１２に示す炭化珪素半導体装置１２０の製造方法については、基本的に図７〜図９に示した炭化珪素半導体装置１００の製造方法と同様であるが、図８（ｂ）の工程において、ｎ＋型不純物拡散領域５とｐ型不純物拡散領域８を形成する。ｐ型不純物拡散領域８の形成は、ｎ＋型不純物拡散領域５の形成と同様に、ＳｉＣ層３の表層部の所定領域にｐ型不純物を中濃度にイオン注入しておこなう。また、図９（ｂ）の工程において、ｐ型不純物拡散領域８上へのゲートＧ２となる絶縁膜６と電極７の形成が追加される。
【００８３】
図１２の炭化珪素半導体装置１２０についても、第３半導体層３に形成された絶縁領域９０により、ＪＦＥＴ１とＩＮＶＦＥＴ２の相互干渉が防止される。また、チャネルＣ１を除いて第２半導体層２と第３半導体層３の界面の全面を覆って形成されたｐ＋型不純物拡散領域４により、第２領域３２に回り込むＪＦＥＴ１からノイズ等を抑制でき、ＩＮＶＦＥＴ２への悪影響が防止される。
【００８４】
図１３の等価回路図からわかるように、炭化珪素半導体装置１２０でも、ＩＮＶＦＥＴ２はＪＦＥＴ１と較べて低電圧で動作し、高耐圧で低オン抵抗の縦型のＪＦＥＴ１が低電圧で動作する横型のＩＮＶＦＥＴ２で制御される。従って、図１２，１３に示す炭化珪素半導体装置１２０は、全体として、高耐圧で制御が容易な、ノーマリオフで動作する高性能の三端子の半導体装置となっている。
【００８５】
（他の実施形態）
第１実施形態においては、低電圧で動作する横型の電界効果トランジスタとして、図１のＪＦＥＴ２が用いられた炭化珪素半導体装置１００を示した。一方、第１実施形態で示した図２と図６の等価回路図に用いられる第２の電界効果トランジスタとしては、図１のＪＦＥＴ２に限られない。図１０に示すＡＣＣＵＦＥＴ２を用いて、図２と図６の等価回路図のように接続しても、第１実施形態の炭化珪素半導体装置１００と同様の効果を得ることができる。
【００８６】
また、第２実施形態と第３実施形態においては、低電圧で動作する横型の電界効果トランジスタとして、それぞれ図１０のＡＣＣＵＦＥＴ２および図１２のＩＮＶＦＥＴ２が用いられた炭化珪素半導体装置１１０，１２０を示した。一方、図１１と図１３の等価回路図（実質的には同じ）に用いられる第２の電界効果トランジスタとしては、図１０のＡＣＣＵＦＥＴ２および図１２のＩＮＶＦＥＴ２に限られず、図１に示すＪＦＥＴ２を用いてもよい。但し、この場合には縦型のの電界効果トランジスタと横型の電界効果トランジスタのゲートを分離する必要がある。従って、ｐ＋型不純物拡散領域は図１のようにＪＦＥＴ１とＪＦＥＴ２に対応して一体的に形成されず、ＪＦＥＴ１に対応するｐ＋型不純物拡散領域とＪＦＥＴ２に対応するｐ＋型不純物拡散領域が分離されて形成される。このようにして形成されたＪＦＥＴ２を用いて、図１１と図１３の等価回路図のように接続しても、第２実施形態と第３実施形態の炭化珪素半導体装置１１０，１２０と同様の効果を得ることができる。
【００８７】
また、図１，１０，１２に示すいずれの炭化珪素半導体装置１００，１１０，１２０にも絶縁領域９０が形成されていた。これに限らず、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉が問題とならない場合には、これらを省略することができる。また、図１，１０，１２に示すいずれのｐ＋型不純物拡散領域４も、縦型のＪＦＥＴ１のチャネルＣ１を除いた第２半導体層２と第３半導体層３の界面の全面を覆って形成されていた。これに限らず、縦型のＪＦＥＴと横型のＪＦＥＴ，ＡＣＣＵＦＥＴもしくはＩＮＶＦＥＴの相互干渉が問題とならない場合には、ｐ＋型不純物拡散領域は、上記のように部分的に形成してもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態における炭化珪素半導体装置の断面模式図である。
【図２】本発明の第１実施形態における炭化珪素半導体装置の等価回路図である。
【図３】第１実施形態における炭化珪素半導体装置の電流−電圧特性のシミュレーション結果で、（ａ）はオン状態の特性であり、（ｂ）はオフ状態の特性である。
【図４】第１実施形態における炭化珪素半導体装置の空乏層のシミュレーション結果である。
【図５】第１実施形態における炭化珪素半導体装置において、縦型と横型の接合型電界効果トランジスタのドレインにかかる電圧を示したグラフである。
【図６】第１実施形態における炭化珪素半導体装置を、ＳｉからなるＭＯＳ型電界効果トランジスタを接続して制御する場合の等価回路図である。
【図７】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図８】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図９】第１実施形態の炭化珪素半導体装置の製造方法を示す、工程別断面図である。
【図１０】本発明の第２実施形態における炭化珪素半導体装置の断面模式図である。
【図１１】本発明の第２実施形態における炭化珪素半導体装置の等価回路図である。
【図１２】本発明の第３実施形態における炭化珪素半導体装置の断面模式図である。
【図１３】本発明の第３実施形態における炭化珪素半導体装置の等価回路図である。
【符号の説明】
１ 第１半導体層（ＳｉＣ基板）
２ 第２半導体層（ＳｉＣ層）
３ 第３半導体層（ＳｉＣ層）
３１ 第１領域３１
３２ 第２領域
４ ｐ＋型不純物拡散領域
５ ｎ＋型不純物拡散領域
６ 絶縁膜
７ 電極
８ ｐ型不純物拡散領域
９ 絶縁層
９ｔ トレンチ
９０ 絶縁領域
１０，１１，１２ 半導体基板
１００，１１０，１２０ 炭化珪素半導体装置
ＪＦＥＴ 接合型電界効果トランジスタ
ＡＣＣＵＦＥＴ 蓄積型ＭＯＳ型電界効果トランジスタ
ＩＮＶＦＥＴ 反転型ＭＯＳ型電界効果トランジスタ
Ｓｉ−ＭＯＳＦＥＴ ＳｉからなるＭＯＳ型電界効果トランジスタ
Claims (16)
- 第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、
前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、
前記第２の電界効果トランジスタと前記第１の電界効果トランジスタのゲート同士が接続されてなることを特徴とする炭化珪素半導体装置。 - 珪素からなるＭＯＳ型電界効果トランジスタのドレインが、前記第２の電界効果トランジスタのソースに接続され、
前記珪素からなるＭＯＳ型電界効果トランジスタのソースが、前記炭化珪素半導体装置のゲートに接続されることを特徴とする請求項１に記載の炭化珪素半導体装置。 - 前記珪素からなるＭＯＳ型電界効果トランジスタが、５ボルト以上、１０ボルト以下のゲート電圧により、オン状態となることを特徴とする請求項２に記載の炭化珪素半導体装置。
- 第１の電界効果トランジスタと、第２の電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化され、
前記第２の電界効果トランジスタのドレインが、前記第１の電界効果トランジスタのソースに接続され、
前記第２の電界効果トランジスタのソースが、前記第１の電界効果トランジスタのゲートに接続されてなることを特徴とする炭化珪素半導体装置。 - 前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、
当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、
当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、
前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、
前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、
前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、
前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第３半導体層がチャネルとなる横型の接合型電界効果トランジスタであることを特徴とする請求項１乃至４のいずれか１項に記載の炭化珪素半導体装置。 - 前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、
当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、
当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、
前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、
前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、
前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、
前記第２の電界効果トランジスタが、前記第３半導体層の表層部に離間して形成される２つの高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記第３半導体層上に絶縁膜を介して形成される電極をゲートとし、前記第３半導体層がチャネルとなる横型の蓄積型ＭＯＳ型電界効果トランジスタであることを特徴とする請求項１乃至４のいずれか１項に記載の炭化珪素半導体装置。 - 前記半導体基板が、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層と、
当該第１半導体層上に形成され、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層と、
当該第２半導体層上に形成され、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層と、
前記第２半導体層における前記第３半導体層との界面近傍において、当該界面の所定領域を覆って形成される高濃度第２導電型不純物拡散領域と、
前記第３半導体層の表層部の所定領域に形成される中濃度第２導電型不純物拡散領域と、
前記第３半導体層の表層部の所定領域に形成される高濃度第１導電型不純物拡散領域とを有し、
前記第１の電界効果トランジスタが、前記第３半導体層の表層部に形成される高濃度第１導電型不純物拡散領域をソースとし、前記第１半導体層をドレインとし、前記高濃度第２導電型不純物拡散領域をゲートとし、前記第２半導体層における前記第３半導体層との界面近傍において、前記高濃度第２導電型不純物拡散領域に覆われない領域がチャネルとなる縦型の接合型電界効果トランジスタであり、
前記第２の電界効果トランジスタが、前記中濃度第２導電型不純物拡散領域に隣接して形成される２つの離間した高濃度第１導電型不純物拡散領域をソースおよびドレインとし、当該ソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記中濃度第２導電型不純物拡散領域上に絶縁膜を介して形成される電極をゲートとし、前記中濃度第２導電型不純物拡散領域がチャネルとなる横型の反転型ＭＯＳ型電界効果トランジスタであることを特徴とする請求項４に記載の炭化珪素半導体装置。 - 前記第３半導体層に前記高濃度第２導電型不純物拡散領域に達する絶縁領域が形成され、
当該絶縁領域により、第３半導体層が前記第１の電界効果トランジスタのソースが形成される第１領域と前記第２の電界効果トランジスタが形成される第２領域に分離されることを特徴とする請求項５乃至７のいずれか１項に記載の炭化珪素半導体装置。 - 前記高濃度第２導電型不純物拡散領域が、前記第１の電界効果トランジスタのチャネルを除いた前記界面の全面を覆って形成され、
当該高濃度第２導電型不純物拡散領域により、前記第２領域が前記第２半導体層から分離されることを特徴とする請求項５乃至８のいずれか１項に記載の炭化珪素半導体装置。 - 横型の電界効果トランジスタと、縦型の接合型電界効果トランジスタとが、同じ炭化珪素からなる半導体基板に集積化されてなる炭化珪素半導体装置の製造方法であって、
前記縦型の接合型電界効果トランジスタのドレインとなる、炭化珪素からなり高濃度の第１導電型不純物を含有する第１半導体層上に、前記縦型の接合型電界効果トランジスタのチャネルが形成される、炭化珪素からなり低濃度の第１導電型不純物を含有する第２半導体層を形成する第２半導体層形成工程と、
前記第２半導体層の表層部の所定領域に、第２導電型不純物を高濃度にイオン注入して、前記縦型の接合型電界効果トランジスタのゲートとなる高濃度第２導電型不純物拡散領域を形成する高濃度第２導電型不純物拡散領域形成工程と、
前記第２半導体層および高濃度第２導電型不純物拡散領域上に、前記縦型の接合型電界効果トランジスタのソースが形成されると共に、前記横型の電界効果トランジスタのソースとドレインが形成される、炭化珪素からなり中濃度の第１導電型不純物を含有する第３半導体層を形成する第３半導体層形成工程と、
前記第３半導体層の表層部の所定領域に、第１導電型不純物を高濃度にイオン注入して、前記縦型の接合型電界効果トランジスタのソース、および前記横型の電界効果トランジスタのソースとドレインとなる高濃度第１導電型不純物拡散領域を形成する高濃度第１導電型不純物拡散領域形成工程とを有することを特徴とする炭化珪素半導体装置の製造方法。 - 前記第３半導体層に前記高濃度第２導電型不純物拡散領域に達する絶縁領域を形成する絶縁領域形成工程を有し、
前記絶縁領域により、前記第３半導体層が、前記縦型の接合型電界効果トランジスタのソースが形成される第１領域と、前記横型の電界効果トランジスタが形成される第２領域に分離されることを特徴とする請求項１０に記載の炭化珪素半導体装置の製造方法。 - 前記絶縁領域形成工程が、前記第３半導体層に前記高濃度第２導電型不純物拡散領域に達するトレンチを形成するトレンチ形成工程と、
前記トレンチの表面に絶縁層を形成する絶縁層形成工程とからなることを特徴とする請求項１１に記載の炭化珪素半導体装置の製造方法。 - 前記高濃度第２導電型不純物拡散領域が、前記縦型の接合型電界効果トランジスタのチャネルを除いた前記第２半導体層の表面の全面を覆って形成されることを特徴とする請求項１０乃至１２のいずれか１項に記載の炭化珪素半導体装置の製造方法。
- 前記横型の電界効果トランジスタが、横型の接合型電界効果トランジスタであって、
前記高濃度第２導電型不純物拡散領域が当該横型の接合型電界効果トランジスタのゲートとなり、前記第３半導体層が当該横型の接合型電界効果トランジスタのチャネルとなることを特徴とする請求項１０乃至１３のいずれか１項に記載の炭化珪素半導体装置の製造方法。 - 前記横型の電界効果トランジスタが、横型の蓄積型ＭＯＳ型電界効果トランジスタであって、
当該横型の蓄積型ＭＯＳ型電界効果トランジスタのソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記第３半導体層上に絶縁膜を介して形成される電極がゲートとなり、前記第３半導体層が当該横型の蓄積型ＭＯＳ型電界効果トランジスタのチャネルとなることを特徴とする請求項１０乃至１３のいずれか１項に記載の炭化珪素半導体装置の製造方法。 - 前記横型の電界効果トランジスタが、横型の反転型ＭＯＳ型電界効果トランジスタであって、
前記第３半導体層の表層部の所定領域に、中濃度第２導電型不純物拡散領域を形成する中濃度第２導電型不純物拡散領域形成工程を有し、
当該横型の反転型ＭＯＳ型電界効果トランジスタのソースとドレインに対応する高濃度第１導電型不純物拡散領域の間で、前記中濃度第２導電型不純物拡散領域上に絶縁膜を介して形成される電極がゲートとなり、前記中濃度第２導電型不純物拡散領域が当該横型の反転型ＭＯＳ型電界効果トランジスタのチャネルとなることを特徴とする請求項１０乃至１３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003035404A JP4265234B2 (ja) | 2003-02-13 | 2003-02-13 | 炭化珪素半導体装置およびその製造方法 |
| DE102004006537A DE102004006537B4 (de) | 2003-02-13 | 2004-02-10 | Durch ein Siliziumkarbidsubstrat gebildete Halbleitervorrichtung und Verfahren zur Herstellung derselben |
| US10/776,338 US7154130B2 (en) | 2003-02-13 | 2004-02-12 | Semiconductor device provided by silicon carbide substrate and method for manufacturing the same |
| US11/594,896 US7485509B2 (en) | 2003-02-13 | 2006-11-09 | Semiconductor device provided by silicon carbide substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003035404A JP4265234B2 (ja) | 2003-02-13 | 2003-02-13 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004247496A true JP2004247496A (ja) | 2004-09-02 |
| JP4265234B2 JP4265234B2 (ja) | 2009-05-20 |
Family
ID=32767673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003035404A Expired - Fee Related JP4265234B2 (ja) | 2003-02-13 | 2003-02-13 | 炭化珪素半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7154130B2 (ja) |
| JP (1) | JP4265234B2 (ja) |
| DE (1) | DE102004006537B4 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191052A (ja) * | 2003-12-24 | 2005-07-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| JP2006351691A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2007036218A (ja) * | 2005-06-27 | 2007-02-08 | Internatl Rectifier Corp | 非対称のｃｍｏｓを介した、ノーマリーオン、ノーマリーオフカスコード接続構成デバイスのアクティブ駆動 |
| US7700971B2 (en) | 2007-01-18 | 2010-04-20 | Fuji Electric Device Technology Co., Ltd. | Insulated gate silicon carbide semiconductor device |
| US7791135B2 (en) | 2007-01-29 | 2010-09-07 | Fuji Electric Systems Co., Ltd. | Insulated gate silicon carbide semiconductor device and method for manufacturing the same |
| JP2011522402A (ja) * | 2008-05-12 | 2011-07-28 | ビシェイ−シリコニクス | パワー電界効果トランジスタ |
| JP2012010582A (ja) * | 2010-05-26 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JP2013021329A (ja) * | 2011-07-11 | 2013-01-31 | Internatl Rectifier Corp | ネスト化複合ダイオード |
| WO2013021721A1 (ja) * | 2011-08-05 | 2013-02-14 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2013038406A (ja) * | 2011-07-11 | 2013-02-21 | Internatl Rectifier Corp | ネスト化複合スイッチ |
| JP2014003110A (ja) * | 2012-06-18 | 2014-01-09 | Renesas Electronics Corp | 半導体装置及びそれを用いたシステム |
| JP2015008227A (ja) * | 2013-06-25 | 2015-01-15 | 株式会社東芝 | 半導体装置 |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| WO2020256073A1 (ja) * | 2019-06-20 | 2020-12-24 | 三菱電機株式会社 | 炭化ケイ素単結晶、半導体素子 |
| WO2025046981A1 (ja) * | 2023-08-28 | 2025-03-06 | パナソニックホールディングス株式会社 | 窒化物半導体デバイス |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1401021A4 (en) * | 2001-05-25 | 2008-03-26 | Mitsubishi Electric Corp | Power semiconductor device |
| US7719080B2 (en) * | 2005-06-20 | 2010-05-18 | Teledyne Scientific & Imaging, Llc | Semiconductor device with a conduction enhancement layer |
| IL173706A (en) * | 2006-02-13 | 2013-09-30 | Bromine Compounds Ltd | Antimony-based corrosion inhibitors for high-concentration saline solution and a method of inhibiting corrosion by using them |
| US7977713B2 (en) * | 2008-05-08 | 2011-07-12 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| IT1394906B1 (it) | 2009-07-21 | 2012-07-20 | St Microelectronics Rousset | Dispositivo integrato incorporante componenti di bassa tensione e componenti di potenza e procedimento di fabbricazione di tale dispositivo |
| JP4985757B2 (ja) * | 2009-12-25 | 2012-07-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| US20150014784A1 (en) * | 2013-07-12 | 2015-01-15 | Delta Electronics, Inc. | Cascode switch device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4523111A (en) * | 1983-03-07 | 1985-06-11 | General Electric Company | Normally-off, gate-controlled electrical circuit with low on-resistance |
| JP2871939B2 (ja) | 1992-03-24 | 1999-03-17 | 三菱電機株式会社 | 半導体装置 |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5702987A (en) * | 1996-08-26 | 1997-12-30 | Chartered Semiconductor Manufacturing Pte Ltd | Method of manufacture of self-aligned JFET |
| JP3706267B2 (ja) | 1999-03-03 | 2005-10-12 | 関西電力株式会社 | 電圧制御型半導体装置とその製法及びそれを用いた電力変換装置 |
| US6303508B1 (en) * | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| JP2002076020A (ja) * | 2000-08-31 | 2002-03-15 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP3696501B2 (ja) * | 2000-12-08 | 2005-09-21 | シャープ株式会社 | 半導体集積回路 |
| JP2002231820A (ja) | 2001-01-30 | 2002-08-16 | Sanyo Electric Co Ltd | パワー半導体装置及び半導体装置の製造方法 |
| JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| EP1401021A4 (en) * | 2001-05-25 | 2008-03-26 | Mitsubishi Electric Corp | Power semiconductor device |
-
2003
- 2003-02-13 JP JP2003035404A patent/JP4265234B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-10 DE DE102004006537A patent/DE102004006537B4/de not_active Expired - Fee Related
- 2004-02-12 US US10/776,338 patent/US7154130B2/en not_active Expired - Lifetime
-
2006
- 2006-11-09 US US11/594,896 patent/US7485509B2/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191052A (ja) * | 2003-12-24 | 2005-07-14 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| JP2006351691A (ja) * | 2005-06-14 | 2006-12-28 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2007036218A (ja) * | 2005-06-27 | 2007-02-08 | Internatl Rectifier Corp | 非対称のｃｍｏｓを介した、ノーマリーオン、ノーマリーオフカスコード接続構成デバイスのアクティブ駆動 |
| US7700971B2 (en) | 2007-01-18 | 2010-04-20 | Fuji Electric Device Technology Co., Ltd. | Insulated gate silicon carbide semiconductor device |
| US7791135B2 (en) | 2007-01-29 | 2010-09-07 | Fuji Electric Systems Co., Ltd. | Insulated gate silicon carbide semiconductor device and method for manufacturing the same |
| US8039346B2 (en) | 2007-01-29 | 2011-10-18 | Fuji Electric Co., Ltd. | Insulated gate silicon carbide semiconductor device and method for manufacturing the same |
| JP2011522402A (ja) * | 2008-05-12 | 2011-07-28 | ビシェイ−シリコニクス | パワー電界効果トランジスタ |
| JP2012010582A (ja) * | 2010-05-26 | 2012-01-12 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
| JP2013021329A (ja) * | 2011-07-11 | 2013-01-31 | Internatl Rectifier Corp | ネスト化複合ダイオード |
| JP2013038406A (ja) * | 2011-07-11 | 2013-02-21 | Internatl Rectifier Corp | ネスト化複合スイッチ |
| JP2013038149A (ja) * | 2011-08-05 | 2013-02-21 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| WO2013021721A1 (ja) * | 2011-08-05 | 2013-02-14 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US8766278B2 (en) | 2011-08-05 | 2014-07-01 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device |
| JP2015513782A (ja) * | 2012-01-31 | 2015-05-14 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| JP2016201547A (ja) * | 2012-01-31 | 2016-12-01 | インフィネオン テクノロジーズ ドレスデン ゲーエムベーハー | アクティブドリフトゾーンを有する半導体配置 |
| US9530764B2 (en) | 2012-01-31 | 2016-12-27 | Infineon Technologies Dresden Gmbh | Semiconductor arrangement with active drift zone |
| JP2014003110A (ja) * | 2012-06-18 | 2014-01-09 | Renesas Electronics Corp | 半導体装置及びそれを用いたシステム |
| JP2015008227A (ja) * | 2013-06-25 | 2015-01-15 | 株式会社東芝 | 半導体装置 |
| WO2020256073A1 (ja) * | 2019-06-20 | 2020-12-24 | 三菱電機株式会社 | 炭化ケイ素単結晶、半導体素子 |
| WO2020255343A1 (ja) * | 2019-06-20 | 2020-12-24 | 三菱電機株式会社 | 炭化ケイ素単結晶、半導体素子 |
| JP6806270B1 (ja) * | 2019-06-20 | 2021-01-06 | 三菱電機株式会社 | 炭化ケイ素単結晶、半導体素子 |
| US12129571B2 (en) | 2019-06-20 | 2024-10-29 | Mitsubishi Electric Corporation | Silicon carbide single crystal and semiconductor apparatus |
| WO2025046981A1 (ja) * | 2023-08-28 | 2025-03-06 | パナソニックホールディングス株式会社 | 窒化物半導体デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050006716A1 (en) | 2005-01-13 |
| US20070102708A1 (en) | 2007-05-10 |
| DE102004006537B4 (de) | 2012-11-15 |
| US7485509B2 (en) | 2009-02-03 |
| US7154130B2 (en) | 2006-12-26 |
| JP4265234B2 (ja) | 2009-05-20 |
| DE102004006537A1 (de) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4265234B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US9673323B2 (en) | Embedded JFETs for high voltage applications | |
| JP6109931B2 (ja) | 高電圧接合型電界効果トランジスタ | |
| KR20120121930A (ko) | 와이드 대역갭 반도체의 노멀리-오프 통합 ｊｆｅｔ 전력 스위치 및 그 제조 방법 | |
| WO2002103807A1 (en) | Lateral junction type field effect transistor | |
| US10121907B2 (en) | Planar triple-implanted JFET | |
| JP2015523723A5 (ja) | ||
| US20170213917A1 (en) | Planar Multi-implanted JFET | |
| JP2020527292A (ja) | ダイヤモンドｍｉｓトランジスタ | |
| KR101875638B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2000332247A (ja) | 半導体装置 | |
| KR20130078035A (ko) | 드레인 확장형 모스 트랜지스터 제조 방법 | |
| US20140197467A1 (en) | High voltage junction field effect transistor structure | |
| JP2002076020A (ja) | 半導体装置 | |
| CN106549062A (zh) | P‑n双模式传导减小表面电场（resurf）的ldmos | |
| JP5720478B2 (ja) | 炭化珪素半導体装置 | |
| JPH11163336A (ja) | 半導体装置 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN112956025A (zh) | 半导体集成电路 | |
| JPH09181304A (ja) | 半導体装置及びその製造方法 | |
| US9276135B2 (en) | Junction field effect transistor with vertical PN junction | |
| JP4175750B2 (ja) | 絶縁ゲート型半導体装置 | |
| WO2018187651A1 (en) | Planar multi-implanted jfet | |
| JP3376294B2 (ja) | 半導体装置 | |
| JPH07297409A (ja) | 電界効果型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4265234 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |