JP2004247675A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004247675A JP2004247675A JP2003038320A JP2003038320A JP2004247675A JP 2004247675 A JP2004247675 A JP 2004247675A JP 2003038320 A JP2003038320 A JP 2003038320A JP 2003038320 A JP2003038320 A JP 2003038320A JP 2004247675 A JP2004247675 A JP 2004247675A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- film
- insulating film
- fluorine
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
- H10P70/234—Cleaning during device manufacture during, before or after processing of insulating materials the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
- H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/425—Barrier, adhesion or liner layers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】露出した銅の表面からフッ素含有ポリマーを含む汚染物を除去し、銅表面に自然酸化膜が形成された状態にすることによって、銅の腐食を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に第１層目の配線層を形成した後、この第１層目の配線層の上に窒化シリコン膜を形成する。次に、窒化シリコン膜の上に第２の層間絶縁膜を形成し、この第２の層間絶縁膜をエッチングして窒化シリコン膜を露出させた後、露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによってビアホールを形成する。続いて、露出した第１の銅層をプラズマ処理し、フッ素含有ポリマーを含む汚染物を除去する。その後、ビアホールの内面に第２のバリアメタル膜および第２の銅層を堆積し、ビアプラグを形成する。
【選択図】 図３
【解決手段】半導体基板上に第１層目の配線層を形成した後、この第１層目の配線層の上に窒化シリコン膜を形成する。次に、窒化シリコン膜の上に第２の層間絶縁膜を形成し、この第２の層間絶縁膜をエッチングして窒化シリコン膜を露出させた後、露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによってビアホールを形成する。続いて、露出した第１の銅層をプラズマ処理し、フッ素含有ポリマーを含む汚染物を除去する。その後、ビアホールの内面に第２のバリアメタル膜および第２の銅層を堆積し、ビアプラグを形成する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、銅配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置における配線材料として、従来より銅（Ｃｕ）が使用されている。銅は、アルミニウム（Ａｌ）よりも低抵抗で、信頼性における許容電流が２桁以上大きいという利点を有する。したがって、銅とアルミニウムとを比較すると、同じ配線抵抗を得るのに銅を用いた場合のほうが膜厚を小さくすることができ、配線間の容量を低減することが可能となる。
【０００３】
一方、銅はシリコン（Ｓｉ）膜中や酸化シリコン（ＳｉＯ２）膜中での拡散速度が速いなどの欠点を有する。したがって、この問題を解決するために、多層配線構造をとることが従来より行われている（例えば、特許文献１参照）。
【０００４】
ここで、多層配線構造による銅配線工程について説明する。まず、第１の酸化シリコン膜に第１の溝を形成する。第１の溝の内壁に銅の拡散を防止するためのバリアメタル膜を形成した後、第１の溝に銅を埋め込んで第１層目の配線層を形成する。次に、第１層目の配線層を覆うようにして第１の酸化シリコン膜の上に窒化シリコン（Ｓｉ３Ｎ４）膜を形成した後、窒化シリコン膜の上に第２の酸化シリコン膜を形成する。続いて、第２の酸化シリコン膜および窒化シリコン膜をエッチングして、ビアホールおよび第２の溝を形成する。その後、このビアホールおよび第２の溝の内面にバリアメタル膜を形成し、ビアホールおよび第２の溝に銅を埋め込んで、ビアプラグおよび第２層目の配線層を形成する。以上の工程によって、第１層目の配線層と第２層目の配線層とが、ビアプラグを介して電気的に接続した多層配線構造を有する銅配線を形成することができる。
【０００５】
【特許文献１】
特開平１０−２６１７１５号公報
【０００６】
【発明が解決しようとする課題】
上記の銅配線工程において、ビアホールおよび第２の溝を形成する際には、まず、第２の酸化シリコン膜を窒化シリコン膜に至るまでエッチングする。次に、テトラフルオロメタン（ＣＦ４）と酸素（Ｏ２）との混合ガスまたはトリフルオロメタン（ＣＨＦ３）と酸素との混合ガスなどをエッチングガスとして、窒化シリコン膜のエッチングを行う。これにより、ビアホールの底面に第１層目の配線層を形成する銅が露出する。
【０００７】
しかしながら、エッチング直後の銅の表面には、窒化シリコン膜のエッチングガスに由来するフッ素系の堆積物が存在しており、このフッ素と銅とが反応することによって、銅の表面にフッ素含有のポリマー膜が形成されるという問題があった。このようなポリマー膜が形成されると、銅表面の自然酸化膜が破られた状態になるために、半導体基板をエッチングチャンバの外に取り出した場合、銅が大気中の水分と反応して銅の腐食が起こる。
【０００８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、露出した銅の表面からフッ素含有ポリマーを含む汚染物を除去し、銅表面に自然酸化膜が形成された状態にすることによって、銅の腐食を抑制することのできる半導体装置の製造方法を提供することにある。
【０００９】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１０】
【課題を解決するための手段】
本発明は、銅配線を有する半導体装置の製造方法であって、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後、プラズマ放電を切らずに同一チャンバ内で連続して開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００１１】
また、本発明は、銅配線を有する半導体装置の製造方法であって、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有し、開孔部を設ける工程とプラズマ処理する工程とを同一チャンバ内で行い、開孔部を設ける工程の後、プラズマ放電を一旦停止してチャンバ内を真空引きした後にプラズマ処理する工程を行うことを特徴とする。
【００１２】
さらに、本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜に溝を形成する工程と、溝の内面に第１のバリアメタル層を形成する工程と、溝の内部に第１のバリアメタル層を介して第１の銅層を埋め込んで第１層目の配線層を形成する工程と、第１の層間絶縁膜および第１層目の配線層の上に窒化シリコン膜を形成する工程と、窒化シリコン膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜をエッチングして窒化シリコン膜の一部を露出させる工程と、露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによりビアホールを形成して第１の銅層を露出させる工程と、露出した第１の銅層をプラズマ処理してフッ素含有ポリマーを含む汚染物を除去する工程と、ビアホールの内面に第２のバリアメタル膜を形成する工程と、ビアホールの内部に第２のバリアメタル膜を介して第２の銅層を埋め込みビアプラグを形成する工程とを有することを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
実施の形態１．
本実施の形態における半導体装置の製造方法は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後にプラズマ放電を切らずに同一チャンバ内で連続して開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００１５】
図１は、本実施の形態における半導体装置の配線構造を説明するための一部断面図である。
【００１６】
図１に示すように、本実施の形態にかかる半導体装置は多層配線構造を有している。
【００１７】
すなわち、半導体基板（図示せず）上に形成された酸化シリコン（ＳｉＯ２）膜などの第１の層間絶縁膜１には、配線埋め込み用の第１の溝２が形成されている。第１の溝２の内面（すなわち、内壁および底面。以下、同じ。）には、銅（Ｃｕ）の拡散を防止するための第１のバリアメタル膜３が形成されている。第１のバリアメタル膜３としては、例えば窒化チタン（ＴｉＮ）膜または窒化タンタル（ＴａＮ）膜などを用いることができる。そして、第１のバリアメタル膜３が形成された第１の溝２には第１の銅層４が埋め込まれており、これによって第１層目の配線層５が形成されている。
【００１８】
また、第１の層間絶縁膜１および第１層目の配線層５の上には、絶縁膜である窒化シリコン（Ｓｉ３Ｎ４）膜６を介して第２の層間絶縁膜７が形成されている。第２の層間絶縁膜７としては、例えば酸化シリコン膜などを用いることができる。第１層目の配線層５上部の第２の層間絶縁膜７には、ビアホール８および第２の溝９が形成されている。また、これらの内面には、銅の拡散を防止するための第２のバリアメタル膜１０が形成されている。第２のバリアメタル膜１０としては、例えば窒化チタン膜または窒化タンタル膜などを用いることができる。そして、第２のバリアメタル膜１０が形成されたビアホール８および第２の溝９には第２の銅層１１が埋め込まれており、これによってビアプラグ１５および第２層目の配線層１２が形成されている。
【００１９】
以上のような構造をとることによって、第１層目の配線層５と第２層目の配線層１２とが、ビアプラグ１５によって電気的に接続されている。
【００２０】
次に、図２および図３を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。尚、図２および図３において、図１と同じ符号を付した部分は同じものであることを示している。
【００２１】
まず、半導体基板（図示せず）の上に形成された第１の層間絶縁膜１をエッチングして第１の溝２を形成し、第１の溝２の内面に第１のバリアメタル膜３を形成した後に第１の溝２の中に第１の銅層４を埋め込んで、第１層目の配線層５を形成する（図２（ａ））。
【００２２】
すなわち、第１層目の配線層を形成する工程は、半導体基板上に、第１の層間絶縁膜を形成する工程と、この第１の層間絶縁膜をエッチングして第１の溝を形成する工程と、この第１の溝の内面に第１のバリアメタル膜を形成する工程と、この第１のバリアメタル膜を介して第１の溝の内部に第１の銅層を形成する工程とからなる。
【００２３】
第１の溝の形成は、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどをエッチングガスとする異方性プラズマエッチングによって行うことができる。
【００２４】
また、第１のバリアメタル膜の形成および第１の銅層の埋込みは、具体的には次のようにして行うことができる。まず、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという。）法によって、銅層およびバリアメタル膜の研磨を行う。これにより、第１の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００２５】
第１のバリアメタル膜の形成および第１の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタル膜を第１の溝の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって第１の溝の内部に銅層を埋め込んでもよい。
【００２６】
次に、図２（ｂ）に示すように、第１の層間絶縁膜１および第１層目の配線層５の上に窒化シリコン膜６を形成する。窒化シリコン膜６の形成は、例えばＣＶＤ法またはスパッタ法などによって行うことができる。
【００２７】
続いて、図２（ｃ）に示すように、窒化シリコン膜６の上に第２の層間絶縁膜７を形成する。例えば、ＣＶＤ法またはスパッタ法などによって酸化シリコン膜を成膜して、第２の層間絶縁膜とすることができる。
【００２８】
次に、ビアホールおよび第２層目の配線層用の第２の溝を形成する。
【００２９】
まず、フォトリソグラフィー法を用いて、第２の層間絶縁膜７を異方性エッチングする。具体的には、第２の層間絶縁膜７の上に形成したレジストパターン（図示せず）をマスクとして、第２の層間絶縁膜７のエッチングを窒化シリコン膜６に達するまで行う。すなわち、このエッチングによって窒化シリコン膜６の表面の一部が露出する。エッチングガスとしては、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどを用いることができる。次に、露出した窒化シリコン膜６をエッチングし、第１層目の配線層５の第１の銅層４を露出させる。
【００３０】
以上のエッチング処理によって、図２（ｄ）に示すように、ビアホール８および第２の溝９を開孔することができる。
【００３１】
窒化シリコン膜６のエッチングは、フッ素含有ガスを用いた異方性プラズマエッチングによって行うことができる。フッ素含有ガスとしては、例えば、テトラフルオロメタンまたはトリフルオロメタンを含むガスが挙げられる。具体的には、テトラフルオロメタンおよび酸素の混合ガス、テトラフルオロメタン、酸素およびアルゴン（Ａｒ）の混合ガス、トリフルオロメタンおよび酸素の混合ガス、またはトリフルオロメタン、酸素およびアルゴンの混合ガスなどを用いることができる。
【００３２】
本発明にかかる半導体装置の製造方法では、窒化シリコン膜のエッチング工程終了後に、露出した第１の銅層の表面に形成された汚染物を除去するクリーニング工程を行う。ここで、汚染物とは、主として、フッ素と銅が反応することによって生成したフッ素含有ポリマー膜、または、銅上に堆積したフッ素含有ポリマー膜をいう。
【００３３】
本発明においては、クリーニング工程の前に、半導体基板、具体的には露出した第１の銅層の表面が大気に触れないようにすることが好ましい。具体的には、窒化シリコン膜のエッチング工程とクリーニング工程とを、同一のチャンバ内において行うことが好ましい。
【００３４】
窒化シリコン膜のエッチング工程およびクリーニング工程において使用可能なエッチング装置としては、例えば、平行平板型エッチング装置、電子サイクロトロンエッチング装置または誘導結合型エッチング装置などを挙げることができる。
【００３５】
クリーニング工程は、具体的には、第１の銅層の表面をプラズマ処理することによって行うことができる。
【００３６】
窒化シリコン膜のエッチング工程が終了した後、チャンバ内にプラズマ処理用のガスを導入する。例えば、アルゴン、酸素、水素（Ｈ２）、窒素（Ｎ２）、水素および窒素の混合ガス、酸素およびアルゴンの混合ガス、窒素およびアルゴンの混合ガスまたは水素およびアルゴンの混合ガスなどをチャンバ内に導入することができる。
【００３７】
本実施の形態においては、窒化シリコン膜のエッチング工程で行ったエッチングガスのプラズマ化に続いて上記のガスのプラズマ化を行う。すなわち、エッチング工程で行ったプラズマ放電を停止することなく、クリーニング工程に移る。尚、プラズマ化は任意の方法を用いて行うことができ、例えば、マイクロ波の照射による方法、高周波を用いた誘導結合や容量結合による方法などを挙げることができる。
【００３８】
次に、エッチング装置内に設置された対向電極間にＲＦバイアスパワーを印加する。具体的には、半導体基板を支持する１の電極と、この半導体基板を挟んで１の電極と対向する位置に配される他の１の電極との間にバイアスを印加する。これにより、プラズマ中で発生したアルゴンイオン、酸素イオン、水素イオンまたは窒素イオンがクーロン力によって一方の電極に引き寄せられる。したがって、電極間の適当な位置に半導体基板を設置することによって、図３に示すように、第１の銅層４の表面（具体的には、銅原子およびフッ素原子）にイオン１３を衝突させることができる。プラズマ中で発生したイオン１３は高エネルギーを有するので、このようなイオン１３が、第１の銅層４の表面に存在する銅原子やフッ素原子に衝突し反応することによって、ポリマー膜１４を除去することが可能となる。
【００３９】
以下に、クリーニング工程の一例について述べる。
【００４０】
上部電極および下部電極からなる一対の対向電極を有し、下部電極が半導体基板のホルダを兼ねるエッチング装置を用いる。エッチング装置は、平行平板型、電子サイクロトロン型および誘導結合型のいずれであってもよい。そして、露出した第１の銅層の表面が上部電極側に向くようにして、半導体基板を下部電極上に載置する。次に、チャンバ内にアルゴンと酸素の混合ガスを導入し、圧力を例えば５０ｍＴｏｒｒに保持する。ここで、導入するガスの流量は、例えば、アルゴンガスについて４００ｓｃｃｍとし、酸素ガスについて２０ｓｃｃｍとすることができる。上部電極に１，４００Ｗのパワーを印加し、下部電極に１，０００Ｗのパワーを印加することによって、プラズマ中で発生したアルゴンイオンおよび酸素イオンを第１の銅層の表面に衝突させることができる。
【００４１】
窒化シリコン膜のエッチング工程およびクリーニング工程を通じて、半導体基板を支持するホルダを兼ねる電極の表面温度が２５℃以下となるように設定しておくことが好ましい。このようにすることによって、チャンバ内に酸素ガスを導入した場合に起こる銅の積極的な酸化反応を抑制することができる。上記の例では、下部電極の表面温度を例えば２０℃とすることができる。
【００４２】
このように、窒化シリコン膜のエッチング工程に続いて、露出した第１の銅層の表面にアルゴンイオンや酸素イオンなどの高エネルギーイオンを衝突させることによって、第１の銅層表面のフッ素含有ポリマー膜を除去することができる。また、第１の銅層表面に付着したフッ素原子も除去できるので、新たなポリマー膜の形成を防止できる。したがって、第１の銅層表面に一様に自然酸化膜を形成することが可能となるので、半導体基板をチャンバ外に取り出しても、大気中の水分によって銅が腐食することはない。
【００４３】
ここで、自然酸化膜は銅の腐食を防止する役割を果たすものであることから、露出した第１の銅層の最表面に薄く形成されていればよい。一方、クリーニング工程においてチャンバ内に酸素ガスを導入した場合には、この酸素ガスによって銅の酸化が起こる。この場合の酸化は、自然酸化膜を形成する際の酸化とは異なり積極的な銅の酸化となる。したがって、反応を抑制して銅の酸化があまり進行しないようにすることが好ましい。本実施の形態によれば、半導体基板を保持する電極の表面温度を２５℃以下とすることによって、銅の酸化反応を抑制することが可能となる。この場合、電極の表面温度の下限値は、プラズマ処理に支障のない温度であれば特に限定されない。
【００４４】
クリーニング工程を終えた後は、ビアホール８および第２の溝９の内部に、第２のバリアメタル膜１０の形成および第２の銅層１１の埋込みを行う。具体的には、次のようにして行うことができる。
【００４５】
まず、ＣＶＤ法またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、ＣＭＰ法によって、銅層およびバリアメタル膜の研磨を行う。これにより、ビアホールおよび第２の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００４６】
第２のバリアメタルの形成膜および第２の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタルを第２の溝の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって、第２の溝の内部に銅を埋め込んでもよい。
【００４７】
以上の工程によって、第１層目の配線層５、ビアプラグ１５および第２層目の配線層１２を形成することができる（図２（ｅ））。ここで、第２層目の配線層１２は、ビアプラグ１５を介して第１層目の配線層１２と電気的に接続している。
【００４８】
本実施の形態においては、第１の層間絶縁膜と第２の層間絶縁膜との間に窒化シリコン膜を形成したが、本発明はこれに限られるものではない。絶縁膜として用いることができ、フッ素含有のエッチングガスによってエッチングされるものであれば他の膜であってもよい。
【００４９】
また、本実施の形態においては、第１層目の配線層および第２層目の配線層を形成する例について述べたが、本発明はこれに限られるものではない。同様の工程を繰り返すことによって、第２層目の配線層の上に、第３層目の配線層、第４層目の配線層、・・・などを形成してもよい。
【００５０】
本実施の形態によれば、窒化シリコン膜のエッチング工程に続いて、銅層表面にアルゴンイオンや酸素イオンなどを衝突・反応させることによって、銅層表面のフッ素含有ポリマー膜などを除去することができる。これにより、露出した銅層の表面に自然酸化膜を形成することが可能となるので、大気中の水分と銅が反応することによって銅が腐食するのを防止することができる。
【００５１】
また、本実施の形態によれば、半導体基板を支持する電極の表面温度を２５℃以下とすることにより、チャンバ内の酸素ガスによって銅の酸化が進行するのを抑制することができる。
【００５２】
実施の形態２．
本実施の形態における半導体装置の製造方法は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてプラズマエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後、プラズマ放電を一旦停止してチャンバ内を真空引きした後、同一チャンバ内において、開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００５３】
本実施の形態における半導体装置の配線構造は、実施の形態１で説明した図１に示すものと同様である。
【００５４】
次に、図２を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。
【００５５】
まず、図２（ａ）に示すような第１層目の配線層を形成する。これは、実施の形態１で説明した方法と同様にして行うことができる。
【００５６】
次に、図２（ｂ）に示すように、第１の層間絶縁膜１および第１層目の配線層５の上に窒化シリコン膜６を形成する。窒化シリコン膜６の形成は、例えばＣＶＤ法またはスパッタ法などによって行うことができる。
【００５７】
続いて、図２（ｃ）に示すように、窒化シリコン膜６の上に第２の層間絶縁膜７を形成する。例えば、ＣＶＤ法またはスパッタ法などによって酸化シリコン膜を成膜して、第２の層間絶縁膜とすることができる。
【００５８】
次に、ビアホール８および第２層目の配線層用の第２の溝９を形成する。
【００５９】
まず、フォトリソグラフィー法を用いて、第２の層間絶縁膜７を異方性エッチングする。具体的には、第２の層間絶縁膜７の上に形成したレジストパターン（図示せず）をマスクとして、第２の層間絶縁膜７のエッチングを窒化シリコン膜６に達するまで行う。すなわち、このエッチングによって窒化シリコン膜６の表面が一部露出する。エッチングガスとしては、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどを用いることができる。次に、露出した窒化シリコン膜６をエッチングして第１層目の配線層５の第１の銅層４を露出させる。
【００６０】
以上のエッチング処理により、図２（ｄ）に示すように、ビアホール８および第２の溝９を開孔することができる。
【００６１】
窒化シリコン膜６のエッチングは、フッ素含有ガスを用いた異方性プラズマエッチングによって行うことができる。フッ素含有ガスとしては、例えば、テトラフルオロメタンまたはトリフルオロメタンを含むガスが挙げられる。具体的には、テトラフルオロメタンおよび酸素の混合ガス、テトラフルオロメタン、酸素およびアルゴンの混合ガス、トリフルオロメタンおよび酸素の混合ガス、またはトリフルオロメタン、酸素およびアルゴンの混合ガスなどを用いることができる。
【００６２】
本実施の形態は、窒化シリコン膜のエッチング工程後、プラズマ放電をオフにした状態でチャンバ内を真空引きすることによって、チャンバ内のフッ素含有ガスおよびフッ素含有ガスに由来するフッ素成分を概ね除去することを特徴とする。
【００６３】
すなわち、本実施の形態は、予めチャンバ内および半導体基板に付着したフッ素分子などのエッチングガス成分をできるだけ除去した後に、実施の形態１で説明したクリーニング工程を行うものである。このようにすることによって、クリーニング工程においてプラズマ放電を行う際に、チャンバ内に付着したフッ素分子などが半導体基板に付着するのを防ぐことができる。また、半導体基板の表面に付着したフッ素分子などをある程度除去することもできる。したがって、次のクリーニング工程において、第１の銅層の表面からより完全に汚染物を除去することが可能となる。
【００６４】
チャンバ内を真空引きすることによってエッチングガス成分を概ね除去した後は、実施の形態１で説明したクリーニング工程を行う。尚、本実施の形態においては、窒化シリコン膜のエッチング工程、真空引きによるエッチングガスの除去工程およびクリーニング工程を同一のチャンバ内で行う。
【００６５】
また、本実施の形態において使用可能なエッチング装置としては、例えば、平行平板型エッチング装置、電子サイクロトロンエッチング装置または誘導結合型エッチング装置などを挙げることができる。
【００６６】
クリーニング工程は、実施の形態１と同様にして行うことができる。
【００６７】
まず、チャンバ内にプラズマ処理用のガスを導入する。例えば、アルゴン、酸素、水素（Ｈ２）、窒素（Ｎ２）、水素および窒素の混合ガス、酸素およびアルゴンの混合ガス、窒素およびアルゴンの混合ガスまたは水素およびアルゴンの混合ガスなどをチャンバ内に導入することができる。
【００６８】
次に、プラズマ放電をオンにして、上記のガスのプラズマ化を行う。プラズマ化は任意の方法を用いて行うことができ、例えば、マイクロ波の照射による方法、高周波を用いた誘導結合や容量結合による方法などを挙げることができる。
【００６９】
次に、エッチング装置内に設置された対向電極間にＲＦバイアスパワーを印加する。具体的には、半導体基板を支持する１の電極と、この半導体基板を挟んで１の電極と対向する位置に配される他の１の電極との間にバイアスを印加する。これにより、プラズマ中で発生したアルゴンイオン、酸素イオン、水素イオンまたは窒素イオンがクーロン力によって一方の電極に引き寄せられる。したがって、電極間の適当な位置に半導体基板を設置することによって、図３に示すように、第１の銅層４の表面（具体的には、銅原子およびフッ素原子）にイオン１３を衝突させることができる。プラズマ中で発生したイオン１３は高エネルギーを有するので、このようなイオン１３が、第１の銅層４の表面に存在する銅原子やフッ素原子に衝突し反応することによって、ポリマー膜１４を除去することが可能となる。
【００７０】
このように、窒化シリコン膜のエッチング工程に続いて、チャンバ内を真空引きした後、銅層表面にアルゴンイオンや酸素イオンなどの高エネルギーイオンを衝突させることによって、銅層表面のフッ素含有ポリマーを含む汚染物を効率的に除去することができる。したがって、露出した銅層表面に一様に自然酸化膜を形成することが可能となるので、半導体基板をチャンバ外に取り出しても、大気中の水分によって銅が腐食することはない。
【００７１】
ここで、自然酸化膜は銅の腐食を防止する役割を果たすものであることから、露出した銅層の最表面に薄く形成されていればよい。一方、クリーニング工程においてチャンバ内に酸素ガスを導入した場合には、この酸素ガスによって銅の酸化が起こる。この場合の酸化は、自然酸化膜を形成する際の酸化とは異なり積極的な銅の酸化となる。したがって、反応を抑制して銅の酸化があまり進行しないようにすることが好ましい。そこで、実施の形態１で述べたように、例えば、半導体基板を保持する電極の表面温度を２５℃以下とすることによって、銅の酸化反応を抑制することができる。尚、電極の表面温度の下限値は、プラズマ処理に支障のない温度であれば特に限定されない。
【００７２】
クリーニング工程を終えた後は、レジスト膜を除去した後、ビアホール８および第２の溝９の内部に、第２のバリアメタル膜１０の形成および第２の銅層１１の埋込みを行う。具体的には、次のようにして行うことができる。まず、ＣＶＤ法またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、ＣＭＰ法によって、銅層およびバリアメタル膜の研磨を行う。これにより、第２の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００７３】
第２のバリアメタル膜の形成および第２の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタルを第２の溝の内部にのみ形成した後、硫酸銅をベースとした電解液を用いるめっき法によって、第２の溝の内部に銅を埋め込んでもよい。
【００７４】
以上の工程によって、第１層目の配線層５、ビアプラグ１５および第２層目の配線層１２を形成することができる（図２（ｅ））。ここで、第２層目の配線層１２は、ビアプラグ１５を介して第１層目の配線層１２と電気的に接続している。
【００７５】
本実施の形態においては、第１の層間絶縁膜と第２の層間絶縁膜との間に窒化シリコン膜を形成したが、本発明はこれに限られるものではない。絶縁膜として用いることができ、フッ素含有のエッチングガスによってエッチングされるものであれば他の膜であってもよい。
【００７６】
また、本実施の形態においては、第１層目の配線層および第２層目の配線層を形成する例について述べたが、本発明はこれに限られるものではない。同様の工程を繰り返すことによって、第２層目の配線層の上に、第３層目の配線層、第４層目の配線層、・・・などを形成してもよい。
【００７７】
本実施の形態によれば、窒化シリコン膜のエッチング工程に続いて、チャンバ内を真空引きすることによって、チャンバ内や半導体基板の表面に付着したエッチングガス成分を除去することができる。すなわち、クリーニング工程の前に、第１の銅層表面のフッ素原子数をある程度少なくすることができる。したがって、クリーニング工程において、銅層の表面にアルゴンイオンや酸素イオンなどを衝突・反応させることによって、銅層表面に形成されたフッ素含有ポリマー膜などの汚染物をより完全に除去することが可能となる。
【００７８】
実施の形態１および実施の形態２においては、第２層目の配線層を形成する際に露出する第１層目の配線層の第１の銅層をプラズマ処理する例について述べたが、本発明はこれに限られるものではない。フッ素含有ガスを用いたエッチングによって汚染された銅の表面から汚染物を除去する目的であれば、本発明を適用することが可能である。
【００７９】
例えば、銅配線を有する半導体装置の製造方法であれば本発明を適用することが可能である。すなわち、本発明は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする半導体装置の製造方法と表現することもできる。開孔部を設ける工程とプラズマ処理する工程とは、同一のチャンバ内で行うことができる。また、開孔部を設ける工程の後、チャンバ内を真空引きすることによって、フッ素含有ガスおよびフッ素含有ガスに由来するフッ素成分をチャンバ内から概ね除去してからプラズマ処理を行ってもよい。絶縁膜は、窒化シリコン膜であってもよいし、窒化シリコン膜の上に酸化シリコン膜が積層された膜であってもよい。
【００８０】
【発明の効果】
本発明によれば、露出した銅層の表面からフッ素含有ポリマー膜などの汚染物を除去するので、銅層の表面を自然酸化膜が形成された状態にすることができる。これにより、大気中の水分によって銅が腐食するのを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の断面図である。
【図２】（ａ）〜（ｅ）は、本発明にかかる半導体装置の製造方法の各工程を示す断面図である。
【図３】本発明にかかる半導体装置の製造方法を示す断面図である。
【符号の説明】
１ 第１の層間絶縁膜、 ２ 第１の溝、 ３ 第１のバリアメタル膜、 ４ 第１の銅層、 ５ 第１の配線層、 ６ 窒化シリコン膜、 ７ 第２の層間絶縁膜、 ８ ビアホール、 ９ 第２の溝、 １０ 第２のバリアメタル膜、 １１ 第２の銅層、 １２ 第２の配線層、 １３ イオン、 １４ ポリマー膜、 １５ ビアプラグ。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳しくは、銅配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置における配線材料として、従来より銅（Ｃｕ）が使用されている。銅は、アルミニウム（Ａｌ）よりも低抵抗で、信頼性における許容電流が２桁以上大きいという利点を有する。したがって、銅とアルミニウムとを比較すると、同じ配線抵抗を得るのに銅を用いた場合のほうが膜厚を小さくすることができ、配線間の容量を低減することが可能となる。
【０００３】
一方、銅はシリコン（Ｓｉ）膜中や酸化シリコン（ＳｉＯ２）膜中での拡散速度が速いなどの欠点を有する。したがって、この問題を解決するために、多層配線構造をとることが従来より行われている（例えば、特許文献１参照）。
【０００４】
ここで、多層配線構造による銅配線工程について説明する。まず、第１の酸化シリコン膜に第１の溝を形成する。第１の溝の内壁に銅の拡散を防止するためのバリアメタル膜を形成した後、第１の溝に銅を埋め込んで第１層目の配線層を形成する。次に、第１層目の配線層を覆うようにして第１の酸化シリコン膜の上に窒化シリコン（Ｓｉ３Ｎ４）膜を形成した後、窒化シリコン膜の上に第２の酸化シリコン膜を形成する。続いて、第２の酸化シリコン膜および窒化シリコン膜をエッチングして、ビアホールおよび第２の溝を形成する。その後、このビアホールおよび第２の溝の内面にバリアメタル膜を形成し、ビアホールおよび第２の溝に銅を埋め込んで、ビアプラグおよび第２層目の配線層を形成する。以上の工程によって、第１層目の配線層と第２層目の配線層とが、ビアプラグを介して電気的に接続した多層配線構造を有する銅配線を形成することができる。
【０００５】
【特許文献１】
特開平１０−２６１７１５号公報
【０００６】
【発明が解決しようとする課題】
上記の銅配線工程において、ビアホールおよび第２の溝を形成する際には、まず、第２の酸化シリコン膜を窒化シリコン膜に至るまでエッチングする。次に、テトラフルオロメタン（ＣＦ４）と酸素（Ｏ２）との混合ガスまたはトリフルオロメタン（ＣＨＦ３）と酸素との混合ガスなどをエッチングガスとして、窒化シリコン膜のエッチングを行う。これにより、ビアホールの底面に第１層目の配線層を形成する銅が露出する。
【０００７】
しかしながら、エッチング直後の銅の表面には、窒化シリコン膜のエッチングガスに由来するフッ素系の堆積物が存在しており、このフッ素と銅とが反応することによって、銅の表面にフッ素含有のポリマー膜が形成されるという問題があった。このようなポリマー膜が形成されると、銅表面の自然酸化膜が破られた状態になるために、半導体基板をエッチングチャンバの外に取り出した場合、銅が大気中の水分と反応して銅の腐食が起こる。
【０００８】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、露出した銅の表面からフッ素含有ポリマーを含む汚染物を除去し、銅表面に自然酸化膜が形成された状態にすることによって、銅の腐食を抑制することのできる半導体装置の製造方法を提供することにある。
【０００９】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【００１０】
【課題を解決するための手段】
本発明は、銅配線を有する半導体装置の製造方法であって、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後、プラズマ放電を切らずに同一チャンバ内で連続して開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００１１】
また、本発明は、銅配線を有する半導体装置の製造方法であって、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有し、開孔部を設ける工程とプラズマ処理する工程とを同一チャンバ内で行い、開孔部を設ける工程の後、プラズマ放電を一旦停止してチャンバ内を真空引きした後にプラズマ処理する工程を行うことを特徴とする。
【００１２】
さらに、本発明は、多層配線構造を有する半導体装置の製造方法において、半導体基板上に第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜に溝を形成する工程と、溝の内面に第１のバリアメタル層を形成する工程と、溝の内部に第１のバリアメタル層を介して第１の銅層を埋め込んで第１層目の配線層を形成する工程と、第１の層間絶縁膜および第１層目の配線層の上に窒化シリコン膜を形成する工程と、窒化シリコン膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜をエッチングして窒化シリコン膜の一部を露出させる工程と、露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによりビアホールを形成して第１の銅層を露出させる工程と、露出した第１の銅層をプラズマ処理してフッ素含有ポリマーを含む汚染物を除去する工程と、ビアホールの内面に第２のバリアメタル膜を形成する工程と、ビアホールの内部に第２のバリアメタル膜を介して第２の銅層を埋め込みビアプラグを形成する工程とを有することを特徴とする。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１４】
実施の形態１．
本実施の形態における半導体装置の製造方法は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後にプラズマ放電を切らずに同一チャンバ内で連続して開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００１５】
図１は、本実施の形態における半導体装置の配線構造を説明するための一部断面図である。
【００１６】
図１に示すように、本実施の形態にかかる半導体装置は多層配線構造を有している。
【００１７】
すなわち、半導体基板（図示せず）上に形成された酸化シリコン（ＳｉＯ２）膜などの第１の層間絶縁膜１には、配線埋め込み用の第１の溝２が形成されている。第１の溝２の内面（すなわち、内壁および底面。以下、同じ。）には、銅（Ｃｕ）の拡散を防止するための第１のバリアメタル膜３が形成されている。第１のバリアメタル膜３としては、例えば窒化チタン（ＴｉＮ）膜または窒化タンタル（ＴａＮ）膜などを用いることができる。そして、第１のバリアメタル膜３が形成された第１の溝２には第１の銅層４が埋め込まれており、これによって第１層目の配線層５が形成されている。
【００１８】
また、第１の層間絶縁膜１および第１層目の配線層５の上には、絶縁膜である窒化シリコン（Ｓｉ３Ｎ４）膜６を介して第２の層間絶縁膜７が形成されている。第２の層間絶縁膜７としては、例えば酸化シリコン膜などを用いることができる。第１層目の配線層５上部の第２の層間絶縁膜７には、ビアホール８および第２の溝９が形成されている。また、これらの内面には、銅の拡散を防止するための第２のバリアメタル膜１０が形成されている。第２のバリアメタル膜１０としては、例えば窒化チタン膜または窒化タンタル膜などを用いることができる。そして、第２のバリアメタル膜１０が形成されたビアホール８および第２の溝９には第２の銅層１１が埋め込まれており、これによってビアプラグ１５および第２層目の配線層１２が形成されている。
【００１９】
以上のような構造をとることによって、第１層目の配線層５と第２層目の配線層１２とが、ビアプラグ１５によって電気的に接続されている。
【００２０】
次に、図２および図３を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。尚、図２および図３において、図１と同じ符号を付した部分は同じものであることを示している。
【００２１】
まず、半導体基板（図示せず）の上に形成された第１の層間絶縁膜１をエッチングして第１の溝２を形成し、第１の溝２の内面に第１のバリアメタル膜３を形成した後に第１の溝２の中に第１の銅層４を埋め込んで、第１層目の配線層５を形成する（図２（ａ））。
【００２２】
すなわち、第１層目の配線層を形成する工程は、半導体基板上に、第１の層間絶縁膜を形成する工程と、この第１の層間絶縁膜をエッチングして第１の溝を形成する工程と、この第１の溝の内面に第１のバリアメタル膜を形成する工程と、この第１のバリアメタル膜を介して第１の溝の内部に第１の銅層を形成する工程とからなる。
【００２３】
第１の溝の形成は、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどをエッチングガスとする異方性プラズマエッチングによって行うことができる。
【００２４】
また、第１のバリアメタル膜の形成および第１の銅層の埋込みは、具体的には次のようにして行うことができる。まず、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ，以下、ＣＶＤ法という。）またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、化学機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ，以下、ＣＭＰという。）法によって、銅層およびバリアメタル膜の研磨を行う。これにより、第１の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００２５】
第１のバリアメタル膜の形成および第１の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタル膜を第１の溝の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって第１の溝の内部に銅層を埋め込んでもよい。
【００２６】
次に、図２（ｂ）に示すように、第１の層間絶縁膜１および第１層目の配線層５の上に窒化シリコン膜６を形成する。窒化シリコン膜６の形成は、例えばＣＶＤ法またはスパッタ法などによって行うことができる。
【００２７】
続いて、図２（ｃ）に示すように、窒化シリコン膜６の上に第２の層間絶縁膜７を形成する。例えば、ＣＶＤ法またはスパッタ法などによって酸化シリコン膜を成膜して、第２の層間絶縁膜とすることができる。
【００２８】
次に、ビアホールおよび第２層目の配線層用の第２の溝を形成する。
【００２９】
まず、フォトリソグラフィー法を用いて、第２の層間絶縁膜７を異方性エッチングする。具体的には、第２の層間絶縁膜７の上に形成したレジストパターン（図示せず）をマスクとして、第２の層間絶縁膜７のエッチングを窒化シリコン膜６に達するまで行う。すなわち、このエッチングによって窒化シリコン膜６の表面の一部が露出する。エッチングガスとしては、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどを用いることができる。次に、露出した窒化シリコン膜６をエッチングし、第１層目の配線層５の第１の銅層４を露出させる。
【００３０】
以上のエッチング処理によって、図２（ｄ）に示すように、ビアホール８および第２の溝９を開孔することができる。
【００３１】
窒化シリコン膜６のエッチングは、フッ素含有ガスを用いた異方性プラズマエッチングによって行うことができる。フッ素含有ガスとしては、例えば、テトラフルオロメタンまたはトリフルオロメタンを含むガスが挙げられる。具体的には、テトラフルオロメタンおよび酸素の混合ガス、テトラフルオロメタン、酸素およびアルゴン（Ａｒ）の混合ガス、トリフルオロメタンおよび酸素の混合ガス、またはトリフルオロメタン、酸素およびアルゴンの混合ガスなどを用いることができる。
【００３２】
本発明にかかる半導体装置の製造方法では、窒化シリコン膜のエッチング工程終了後に、露出した第１の銅層の表面に形成された汚染物を除去するクリーニング工程を行う。ここで、汚染物とは、主として、フッ素と銅が反応することによって生成したフッ素含有ポリマー膜、または、銅上に堆積したフッ素含有ポリマー膜をいう。
【００３３】
本発明においては、クリーニング工程の前に、半導体基板、具体的には露出した第１の銅層の表面が大気に触れないようにすることが好ましい。具体的には、窒化シリコン膜のエッチング工程とクリーニング工程とを、同一のチャンバ内において行うことが好ましい。
【００３４】
窒化シリコン膜のエッチング工程およびクリーニング工程において使用可能なエッチング装置としては、例えば、平行平板型エッチング装置、電子サイクロトロンエッチング装置または誘導結合型エッチング装置などを挙げることができる。
【００３５】
クリーニング工程は、具体的には、第１の銅層の表面をプラズマ処理することによって行うことができる。
【００３６】
窒化シリコン膜のエッチング工程が終了した後、チャンバ内にプラズマ処理用のガスを導入する。例えば、アルゴン、酸素、水素（Ｈ２）、窒素（Ｎ２）、水素および窒素の混合ガス、酸素およびアルゴンの混合ガス、窒素およびアルゴンの混合ガスまたは水素およびアルゴンの混合ガスなどをチャンバ内に導入することができる。
【００３７】
本実施の形態においては、窒化シリコン膜のエッチング工程で行ったエッチングガスのプラズマ化に続いて上記のガスのプラズマ化を行う。すなわち、エッチング工程で行ったプラズマ放電を停止することなく、クリーニング工程に移る。尚、プラズマ化は任意の方法を用いて行うことができ、例えば、マイクロ波の照射による方法、高周波を用いた誘導結合や容量結合による方法などを挙げることができる。
【００３８】
次に、エッチング装置内に設置された対向電極間にＲＦバイアスパワーを印加する。具体的には、半導体基板を支持する１の電極と、この半導体基板を挟んで１の電極と対向する位置に配される他の１の電極との間にバイアスを印加する。これにより、プラズマ中で発生したアルゴンイオン、酸素イオン、水素イオンまたは窒素イオンがクーロン力によって一方の電極に引き寄せられる。したがって、電極間の適当な位置に半導体基板を設置することによって、図３に示すように、第１の銅層４の表面（具体的には、銅原子およびフッ素原子）にイオン１３を衝突させることができる。プラズマ中で発生したイオン１３は高エネルギーを有するので、このようなイオン１３が、第１の銅層４の表面に存在する銅原子やフッ素原子に衝突し反応することによって、ポリマー膜１４を除去することが可能となる。
【００３９】
以下に、クリーニング工程の一例について述べる。
【００４０】
上部電極および下部電極からなる一対の対向電極を有し、下部電極が半導体基板のホルダを兼ねるエッチング装置を用いる。エッチング装置は、平行平板型、電子サイクロトロン型および誘導結合型のいずれであってもよい。そして、露出した第１の銅層の表面が上部電極側に向くようにして、半導体基板を下部電極上に載置する。次に、チャンバ内にアルゴンと酸素の混合ガスを導入し、圧力を例えば５０ｍＴｏｒｒに保持する。ここで、導入するガスの流量は、例えば、アルゴンガスについて４００ｓｃｃｍとし、酸素ガスについて２０ｓｃｃｍとすることができる。上部電極に１，４００Ｗのパワーを印加し、下部電極に１，０００Ｗのパワーを印加することによって、プラズマ中で発生したアルゴンイオンおよび酸素イオンを第１の銅層の表面に衝突させることができる。
【００４１】
窒化シリコン膜のエッチング工程およびクリーニング工程を通じて、半導体基板を支持するホルダを兼ねる電極の表面温度が２５℃以下となるように設定しておくことが好ましい。このようにすることによって、チャンバ内に酸素ガスを導入した場合に起こる銅の積極的な酸化反応を抑制することができる。上記の例では、下部電極の表面温度を例えば２０℃とすることができる。
【００４２】
このように、窒化シリコン膜のエッチング工程に続いて、露出した第１の銅層の表面にアルゴンイオンや酸素イオンなどの高エネルギーイオンを衝突させることによって、第１の銅層表面のフッ素含有ポリマー膜を除去することができる。また、第１の銅層表面に付着したフッ素原子も除去できるので、新たなポリマー膜の形成を防止できる。したがって、第１の銅層表面に一様に自然酸化膜を形成することが可能となるので、半導体基板をチャンバ外に取り出しても、大気中の水分によって銅が腐食することはない。
【００４３】
ここで、自然酸化膜は銅の腐食を防止する役割を果たすものであることから、露出した第１の銅層の最表面に薄く形成されていればよい。一方、クリーニング工程においてチャンバ内に酸素ガスを導入した場合には、この酸素ガスによって銅の酸化が起こる。この場合の酸化は、自然酸化膜を形成する際の酸化とは異なり積極的な銅の酸化となる。したがって、反応を抑制して銅の酸化があまり進行しないようにすることが好ましい。本実施の形態によれば、半導体基板を保持する電極の表面温度を２５℃以下とすることによって、銅の酸化反応を抑制することが可能となる。この場合、電極の表面温度の下限値は、プラズマ処理に支障のない温度であれば特に限定されない。
【００４４】
クリーニング工程を終えた後は、ビアホール８および第２の溝９の内部に、第２のバリアメタル膜１０の形成および第２の銅層１１の埋込みを行う。具体的には、次のようにして行うことができる。
【００４５】
まず、ＣＶＤ法またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、ＣＭＰ法によって、銅層およびバリアメタル膜の研磨を行う。これにより、ビアホールおよび第２の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００４６】
第２のバリアメタルの形成膜および第２の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタルを第２の溝の内部にのみ形成した後、硫酸銅（ＣｕＳＯ４）をベースとした電解液を用いるめっき法によって、第２の溝の内部に銅を埋め込んでもよい。
【００４７】
以上の工程によって、第１層目の配線層５、ビアプラグ１５および第２層目の配線層１２を形成することができる（図２（ｅ））。ここで、第２層目の配線層１２は、ビアプラグ１５を介して第１層目の配線層１２と電気的に接続している。
【００４８】
本実施の形態においては、第１の層間絶縁膜と第２の層間絶縁膜との間に窒化シリコン膜を形成したが、本発明はこれに限られるものではない。絶縁膜として用いることができ、フッ素含有のエッチングガスによってエッチングされるものであれば他の膜であってもよい。
【００４９】
また、本実施の形態においては、第１層目の配線層および第２層目の配線層を形成する例について述べたが、本発明はこれに限られるものではない。同様の工程を繰り返すことによって、第２層目の配線層の上に、第３層目の配線層、第４層目の配線層、・・・などを形成してもよい。
【００５０】
本実施の形態によれば、窒化シリコン膜のエッチング工程に続いて、銅層表面にアルゴンイオンや酸素イオンなどを衝突・反応させることによって、銅層表面のフッ素含有ポリマー膜などを除去することができる。これにより、露出した銅層の表面に自然酸化膜を形成することが可能となるので、大気中の水分と銅が反応することによって銅が腐食するのを防止することができる。
【００５１】
また、本実施の形態によれば、半導体基板を支持する電極の表面温度を２５℃以下とすることにより、チャンバ内の酸素ガスによって銅の酸化が進行するのを抑制することができる。
【００５２】
実施の形態２．
本実施の形態における半導体装置の製造方法は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてプラズマエッチングし銅配線に達する開孔部を設ける工程と、この開孔部を設ける工程の後、プラズマ放電を一旦停止してチャンバ内を真空引きした後、同一チャンバ内において、開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする。
【００５３】
本実施の形態における半導体装置の配線構造は、実施の形態１で説明した図１に示すものと同様である。
【００５４】
次に、図２を用いて、本実施の形態にかかる半導体装置の製造方法を説明する。
【００５５】
まず、図２（ａ）に示すような第１層目の配線層を形成する。これは、実施の形態１で説明した方法と同様にして行うことができる。
【００５６】
次に、図２（ｂ）に示すように、第１の層間絶縁膜１および第１層目の配線層５の上に窒化シリコン膜６を形成する。窒化シリコン膜６の形成は、例えばＣＶＤ法またはスパッタ法などによって行うことができる。
【００５７】
続いて、図２（ｃ）に示すように、窒化シリコン膜６の上に第２の層間絶縁膜７を形成する。例えば、ＣＶＤ法またはスパッタ法などによって酸化シリコン膜を成膜して、第２の層間絶縁膜とすることができる。
【００５８】
次に、ビアホール８および第２層目の配線層用の第２の溝９を形成する。
【００５９】
まず、フォトリソグラフィー法を用いて、第２の層間絶縁膜７を異方性エッチングする。具体的には、第２の層間絶縁膜７の上に形成したレジストパターン（図示せず）をマスクとして、第２の層間絶縁膜７のエッチングを窒化シリコン膜６に達するまで行う。すなわち、このエッチングによって窒化シリコン膜６の表面が一部露出する。エッチングガスとしては、例えば、ヘキサフルオロブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）およびアルゴン（Ａｒ）の混合ガスまたはオクタフルオロブテン（Ｃ４Ｆ８）およびアルゴンの混合ガスなどを用いることができる。次に、露出した窒化シリコン膜６をエッチングして第１層目の配線層５の第１の銅層４を露出させる。
【００６０】
以上のエッチング処理により、図２（ｄ）に示すように、ビアホール８および第２の溝９を開孔することができる。
【００６１】
窒化シリコン膜６のエッチングは、フッ素含有ガスを用いた異方性プラズマエッチングによって行うことができる。フッ素含有ガスとしては、例えば、テトラフルオロメタンまたはトリフルオロメタンを含むガスが挙げられる。具体的には、テトラフルオロメタンおよび酸素の混合ガス、テトラフルオロメタン、酸素およびアルゴンの混合ガス、トリフルオロメタンおよび酸素の混合ガス、またはトリフルオロメタン、酸素およびアルゴンの混合ガスなどを用いることができる。
【００６２】
本実施の形態は、窒化シリコン膜のエッチング工程後、プラズマ放電をオフにした状態でチャンバ内を真空引きすることによって、チャンバ内のフッ素含有ガスおよびフッ素含有ガスに由来するフッ素成分を概ね除去することを特徴とする。
【００６３】
すなわち、本実施の形態は、予めチャンバ内および半導体基板に付着したフッ素分子などのエッチングガス成分をできるだけ除去した後に、実施の形態１で説明したクリーニング工程を行うものである。このようにすることによって、クリーニング工程においてプラズマ放電を行う際に、チャンバ内に付着したフッ素分子などが半導体基板に付着するのを防ぐことができる。また、半導体基板の表面に付着したフッ素分子などをある程度除去することもできる。したがって、次のクリーニング工程において、第１の銅層の表面からより完全に汚染物を除去することが可能となる。
【００６４】
チャンバ内を真空引きすることによってエッチングガス成分を概ね除去した後は、実施の形態１で説明したクリーニング工程を行う。尚、本実施の形態においては、窒化シリコン膜のエッチング工程、真空引きによるエッチングガスの除去工程およびクリーニング工程を同一のチャンバ内で行う。
【００６５】
また、本実施の形態において使用可能なエッチング装置としては、例えば、平行平板型エッチング装置、電子サイクロトロンエッチング装置または誘導結合型エッチング装置などを挙げることができる。
【００６６】
クリーニング工程は、実施の形態１と同様にして行うことができる。
【００６７】
まず、チャンバ内にプラズマ処理用のガスを導入する。例えば、アルゴン、酸素、水素（Ｈ２）、窒素（Ｎ２）、水素および窒素の混合ガス、酸素およびアルゴンの混合ガス、窒素およびアルゴンの混合ガスまたは水素およびアルゴンの混合ガスなどをチャンバ内に導入することができる。
【００６８】
次に、プラズマ放電をオンにして、上記のガスのプラズマ化を行う。プラズマ化は任意の方法を用いて行うことができ、例えば、マイクロ波の照射による方法、高周波を用いた誘導結合や容量結合による方法などを挙げることができる。
【００６９】
次に、エッチング装置内に設置された対向電極間にＲＦバイアスパワーを印加する。具体的には、半導体基板を支持する１の電極と、この半導体基板を挟んで１の電極と対向する位置に配される他の１の電極との間にバイアスを印加する。これにより、プラズマ中で発生したアルゴンイオン、酸素イオン、水素イオンまたは窒素イオンがクーロン力によって一方の電極に引き寄せられる。したがって、電極間の適当な位置に半導体基板を設置することによって、図３に示すように、第１の銅層４の表面（具体的には、銅原子およびフッ素原子）にイオン１３を衝突させることができる。プラズマ中で発生したイオン１３は高エネルギーを有するので、このようなイオン１３が、第１の銅層４の表面に存在する銅原子やフッ素原子に衝突し反応することによって、ポリマー膜１４を除去することが可能となる。
【００７０】
このように、窒化シリコン膜のエッチング工程に続いて、チャンバ内を真空引きした後、銅層表面にアルゴンイオンや酸素イオンなどの高エネルギーイオンを衝突させることによって、銅層表面のフッ素含有ポリマーを含む汚染物を効率的に除去することができる。したがって、露出した銅層表面に一様に自然酸化膜を形成することが可能となるので、半導体基板をチャンバ外に取り出しても、大気中の水分によって銅が腐食することはない。
【００７１】
ここで、自然酸化膜は銅の腐食を防止する役割を果たすものであることから、露出した銅層の最表面に薄く形成されていればよい。一方、クリーニング工程においてチャンバ内に酸素ガスを導入した場合には、この酸素ガスによって銅の酸化が起こる。この場合の酸化は、自然酸化膜を形成する際の酸化とは異なり積極的な銅の酸化となる。したがって、反応を抑制して銅の酸化があまり進行しないようにすることが好ましい。そこで、実施の形態１で述べたように、例えば、半導体基板を保持する電極の表面温度を２５℃以下とすることによって、銅の酸化反応を抑制することができる。尚、電極の表面温度の下限値は、プラズマ処理に支障のない温度であれば特に限定されない。
【００７２】
クリーニング工程を終えた後は、レジスト膜を除去した後、ビアホール８および第２の溝９の内部に、第２のバリアメタル膜１０の形成および第２の銅層１１の埋込みを行う。具体的には、次のようにして行うことができる。まず、ＣＶＤ法またはスパッタ法などによって、窒化チタン膜または窒化タンタル膜などのバリアメタル膜を成膜した後、この上にさらに銅層を成膜する。続いて、ＣＭＰ法によって、銅層およびバリアメタル膜の研磨を行う。これにより、第２の溝の内部にのみ、銅層およびバリアメタル膜が残るようにすることができる。
【００７３】
第２のバリアメタル膜の形成および第２の銅層の埋め込みは、他の方法によって行ってもよい。例えば、ＣＶＤ法およびＣＭＰ法によってバリアメタルを第２の溝の内部にのみ形成した後、硫酸銅をベースとした電解液を用いるめっき法によって、第２の溝の内部に銅を埋め込んでもよい。
【００７４】
以上の工程によって、第１層目の配線層５、ビアプラグ１５および第２層目の配線層１２を形成することができる（図２（ｅ））。ここで、第２層目の配線層１２は、ビアプラグ１５を介して第１層目の配線層１２と電気的に接続している。
【００７５】
本実施の形態においては、第１の層間絶縁膜と第２の層間絶縁膜との間に窒化シリコン膜を形成したが、本発明はこれに限られるものではない。絶縁膜として用いることができ、フッ素含有のエッチングガスによってエッチングされるものであれば他の膜であってもよい。
【００７６】
また、本実施の形態においては、第１層目の配線層および第２層目の配線層を形成する例について述べたが、本発明はこれに限られるものではない。同様の工程を繰り返すことによって、第２層目の配線層の上に、第３層目の配線層、第４層目の配線層、・・・などを形成してもよい。
【００７７】
本実施の形態によれば、窒化シリコン膜のエッチング工程に続いて、チャンバ内を真空引きすることによって、チャンバ内や半導体基板の表面に付着したエッチングガス成分を除去することができる。すなわち、クリーニング工程の前に、第１の銅層表面のフッ素原子数をある程度少なくすることができる。したがって、クリーニング工程において、銅層の表面にアルゴンイオンや酸素イオンなどを衝突・反応させることによって、銅層表面に形成されたフッ素含有ポリマー膜などの汚染物をより完全に除去することが可能となる。
【００７８】
実施の形態１および実施の形態２においては、第２層目の配線層を形成する際に露出する第１層目の配線層の第１の銅層をプラズマ処理する例について述べたが、本発明はこれに限られるものではない。フッ素含有ガスを用いたエッチングによって汚染された銅の表面から汚染物を除去する目的であれば、本発明を適用することが可能である。
【００７９】
例えば、銅配線を有する半導体装置の製造方法であれば本発明を適用することが可能である。すなわち、本発明は、銅配線の上に絶縁膜を形成する工程と、この絶縁膜をフッ素含有ガスを用いてエッチングし銅配線に達する開孔部を設ける工程と、この開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする半導体装置の製造方法と表現することもできる。開孔部を設ける工程とプラズマ処理する工程とは、同一のチャンバ内で行うことができる。また、開孔部を設ける工程の後、チャンバ内を真空引きすることによって、フッ素含有ガスおよびフッ素含有ガスに由来するフッ素成分をチャンバ内から概ね除去してからプラズマ処理を行ってもよい。絶縁膜は、窒化シリコン膜であってもよいし、窒化シリコン膜の上に酸化シリコン膜が積層された膜であってもよい。
【００８０】
【発明の効果】
本発明によれば、露出した銅層の表面からフッ素含有ポリマー膜などの汚染物を除去するので、銅層の表面を自然酸化膜が形成された状態にすることができる。これにより、大気中の水分によって銅が腐食するのを防止することが可能となる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の断面図である。
【図２】（ａ）〜（ｅ）は、本発明にかかる半導体装置の製造方法の各工程を示す断面図である。
【図３】本発明にかかる半導体装置の製造方法を示す断面図である。
【符号の説明】
１ 第１の層間絶縁膜、 ２ 第１の溝、 ３ 第１のバリアメタル膜、 ４ 第１の銅層、 ５ 第１の配線層、 ６ 窒化シリコン膜、 ７ 第２の層間絶縁膜、 ８ ビアホール、 ９ 第２の溝、 １０ 第２のバリアメタル膜、 １１ 第２の銅層、 １２ 第２の配線層、 １３ イオン、 １４ ポリマー膜、 １５ ビアプラグ。
Claims (9)
- 銅配線を有する半導体装置の製造方法であって、
前記銅配線の上に絶縁膜を形成する工程と、
前記絶縁膜をフッ素含有ガスを用いてエッチングし前記銅配線に達する開孔部を設ける工程と、
前記開孔部を設ける工程の後、プラズマ放電を切らずに同一チャンバ内で連続して前記開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有することを特徴とする半導体装置の製造方法。 - 銅配線を有する半導体装置の製造方法であって、
前記銅配線の上に絶縁膜を形成する工程と、
前記絶縁膜をフッ素含有ガスを用いてエッチングし前記銅配線に達する開孔部を設ける工程と、
前記開孔部の底部に露出した銅の表面をプラズマ処理する工程とを有し、
前記開孔部を設ける工程と前記プラズマ処理する工程とを同一チャンバ内で行い、
前記開孔部を設ける工程の後、プラズマ放電を一旦停止して前記チャンバ内を真空引きした後に前記プラズマ処理する工程を行うことを特徴とする半導体装置の製造方法。 - 前記絶縁膜は窒化シリコン膜である請求項１または２に記載の半導体装置の製造方法。
- 多層配線構造を有する半導体装置の製造方法において、
半導体基板上に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜に溝を形成する工程と、
前記溝の内面に第１のバリアメタル層を形成する工程と、
前記溝の内部に前記第１のバリアメタル層を介して第１の銅層を埋め込んで第１層目の配線層を形成する工程と、
前記第１の層間絶縁膜および前記第１層目の配線層の上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜をエッチングして前記窒化シリコン膜の一部を露出させる工程と、
前記露出した窒化シリコン膜をフッ素含有ガスを用いてエッチングすることによりビアホールを形成して前記第１の銅層を露出させる工程と、
前記露出した第１の銅層をプラズマ処理してフッ素含有ポリマーを含む汚染物を除去する工程と、
前記ビアホールの内面に第２のバリアメタル膜を形成する工程と、
前記ビアホールの内部に前記第２のバリアメタル膜を介して第２の銅層を埋め込みビアプラグを形成する工程とを有することを特徴とする半導体装置の製造方法。 - 前記第１の銅層を露出する工程と前記汚染物を除去する工程とを同一のチャンバ内で行う請求項４に記載の半導体装置の製造方法。
- 前記第１の銅層を露出する工程の後、前記チャンバ内を真空引きして前記フッ素含有ガスおよび前記フッ素含有ガスに由来するフッ素成分を前記チャンバ内から概ね除去した後に前記汚染物を除去する工程を行う請求項５に記載の半導体装置の製造方法。
- 前記汚染物を除去する工程は、前記半導体基板を支持する１の電極と、前記半導体基板を挟んで前記１の電極と対向する位置に配される他の電極との間にバイアスを印加する工程であって、前記１の電極の表面温度が２５℃以下である請求項４〜６のいずれか１に記載の半導体装置の製造方法。
- 前記汚染物を除去する工程は、アルゴン、酸素、水素、窒素、水素および窒素の混合ガス、酸素およびアルゴンの混合ガス、窒素およびアルゴンの混合ガス並びに水素およびアルゴンの混合ガスよりなる群から選ばれる１のガスをプラズマ化し、発生したプラズマによって前記露出した第１の銅層の表面を処理する工程である請求項４〜７のいずれか１に記載の半導体装置の製造方法。
- 前記フッ素含有ガスは、テトラフルオロメタンまたはトリフルオロメタンを含むガスである請求項１〜８のいずれか１に記載の半導体装置の製造方法。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038320A JP2004247675A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置の製造方法 |
| US10/464,790 US7098139B2 (en) | 2003-02-17 | 2003-06-19 | Method of manufacturing a semiconductor device with copper wiring treated in a plasma discharge |
| TW092121363A TWI240366B (en) | 2003-02-17 | 2003-08-05 | Method of manufacturing semiconductor device |
| DE10340848A DE10340848A1 (de) | 2003-02-17 | 2003-09-04 | Herstellungsverfahren für eine Halbleitereinrichtung |
| CNA2007101427540A CN101179048A (zh) | 2003-02-17 | 2003-09-23 | 半导体装置的制造方法 |
| CNB031249876A CN100343975C (zh) | 2003-02-17 | 2003-09-23 | 半导体装置的制造方法 |
| KR1020030065936A KR100597155B1 (ko) | 2003-02-17 | 2003-09-23 | 반도체 장치의 제조 방법 |
| CNA2007100040418A CN1992200A (zh) | 2003-02-17 | 2003-09-23 | 半导体装置的制造方法 |
| US11/489,471 US7462565B2 (en) | 2003-02-17 | 2006-07-20 | Method of manufacturing semiconductor device |
| US12/265,763 US20090075479A1 (en) | 2003-02-17 | 2008-11-06 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038320A JP2004247675A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247675A true JP2004247675A (ja) | 2004-09-02 |
Family
ID=32767682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038320A Pending JP2004247675A (ja) | 2003-02-17 | 2003-02-17 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US7098139B2 (ja) |
| JP (1) | JP2004247675A (ja) |
| KR (1) | KR100597155B1 (ja) |
| CN (3) | CN100343975C (ja) |
| DE (1) | DE10340848A1 (ja) |
| TW (1) | TWI240366B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156518A (ja) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006165189A (ja) * | 2004-12-06 | 2006-06-22 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2006286802A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 埋込配線の形成方法 |
| JP2008047821A (ja) * | 2006-08-21 | 2008-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010056574A (ja) * | 2009-12-07 | 2010-03-11 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2010206058A (ja) * | 2009-03-05 | 2010-09-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| JP2017520912A (ja) * | 2014-05-21 | 2017-07-27 | ソニー株式会社 | メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7501350B2 (en) * | 2004-11-05 | 2009-03-10 | Tokyo Electron Limited | Plasma processing method |
| US20060148243A1 (en) * | 2004-12-30 | 2006-07-06 | Jeng-Ho Wang | Method for fabricating a dual damascene and polymer removal |
| DE102005004409B4 (de) * | 2005-01-31 | 2011-01-20 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Erhöhung der Prozessflexibilität während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika mit kleinem ε |
| JP4159584B2 (ja) * | 2006-06-20 | 2008-10-01 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| CN101286473B (zh) * | 2007-04-13 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN103377913B (zh) * | 2012-04-18 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 开口的形成方法 |
| KR102861064B1 (ko) | 2019-11-27 | 2025-09-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 다수의 플라즈마 유닛들을 갖는 프로세싱 챔버 |
| WO2021108297A1 (en) * | 2019-11-27 | 2021-06-03 | Applied Materials, Inc. | Dual plasma pre-clean for selective gap fill |
| US12068385B2 (en) * | 2021-04-16 | 2024-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation to mitigate dry etch and/or wet etch fluorine residue |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209356A (en) * | 1978-10-18 | 1980-06-24 | General Electric Company | Selective etching of polymeric materials embodying silicones via reactor plasmas |
| US4588641A (en) * | 1983-11-22 | 1986-05-13 | Olin Corporation | Three-step plasma treatment of copper foils to enhance their laminate adhesion |
| JP3185150B2 (ja) * | 1991-03-15 | 2001-07-09 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の製造方法 |
| JP3309717B2 (ja) | 1996-06-26 | 2002-07-29 | 三菱電機株式会社 | 集積回路の配線の製造方法 |
| JP3150095B2 (ja) * | 1996-12-12 | 2001-03-26 | 日本電気株式会社 | 多層配線構造の製造方法 |
| TW394989B (en) | 1997-10-29 | 2000-06-21 | Matsushita Electronics Corp | Semiconductor device manufacturing and reaction room environment control method for dry etching device |
| JP3380846B2 (ja) | 1997-11-05 | 2003-02-24 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6635185B2 (en) * | 1997-12-31 | 2003-10-21 | Alliedsignal Inc. | Method of etching and cleaning using fluorinated carbonyl compounds |
| JP3501937B2 (ja) * | 1998-01-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
| US5968847A (en) * | 1998-03-13 | 1999-10-19 | Applied Materials, Inc. | Process for copper etch back |
| US6380096B2 (en) | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| US6974766B1 (en) | 1998-10-01 | 2005-12-13 | Applied Materials, Inc. | In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application |
| US6355571B1 (en) * | 1998-11-17 | 2002-03-12 | Applied Materials, Inc. | Method and apparatus for reducing copper oxidation and contamination in a semiconductor device |
| US6162733A (en) * | 1999-01-15 | 2000-12-19 | Lucent Technologies Inc. | Method for removing contaminants from integrated circuits |
| US6204192B1 (en) | 1999-03-29 | 2001-03-20 | Lsi Logic Corporation | Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures |
| JP2001023985A (ja) * | 1999-07-08 | 2001-01-26 | Ebara Corp | 配線構造及びその製造方法 |
| JP3783488B2 (ja) | 1999-10-18 | 2006-06-07 | ソニー株式会社 | 半導体装置の製造方法 |
| US6323121B1 (en) * | 2000-05-12 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Fully dry post-via-etch cleaning method for a damascene process |
| CN1330395A (zh) * | 2000-06-27 | 2002-01-09 | 茂德科技股份有限公司 | 去除光致抗蚀剂后残留物质的清除方法 |
| US6352921B1 (en) * | 2000-07-19 | 2002-03-05 | Chartered Semiconductor Manufacturing Ltd. | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization |
| TW523792B (en) * | 2000-09-07 | 2003-03-11 | Toshiba Corp | Semiconductor device and its manufacturing method |
| US6967173B2 (en) * | 2000-11-15 | 2005-11-22 | Texas Instruments Incorporated | Hydrogen plasma photoresist strip and polymeric residue cleanup processs for low dielectric constant materials |
| KR100617076B1 (ko) | 2000-12-29 | 2006-08-30 | 매그나칩 반도체 유한회사 | 듀얼 다마신 형성방법 |
| US6554002B2 (en) | 2001-02-21 | 2003-04-29 | United Microelectronics Corp. | Method for removing etching residues |
| US6787462B2 (en) * | 2001-03-28 | 2004-09-07 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device having buried metal wiring |
| US6562416B2 (en) * | 2001-05-02 | 2003-05-13 | Advanced Micro Devices, Inc. | Method of forming low resistance vias |
| KR100531419B1 (ko) | 2001-06-12 | 2005-11-28 | 주식회사 하이닉스반도체 | 반도체소자 및 그의 제조방법 |
| JP2003023072A (ja) * | 2001-07-06 | 2003-01-24 | Hitachi Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2003109955A (ja) * | 2001-10-01 | 2003-04-11 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| US7067235B2 (en) * | 2002-01-15 | 2006-06-27 | Ming Huan Tsai | Bi-layer photoresist dry development and reactive ion etch method |
| US20040018715A1 (en) * | 2002-07-25 | 2004-01-29 | Applied Materials, Inc. | Method of cleaning a surface of a material layer |
| JP2004247675A (ja) * | 2003-02-17 | 2004-09-02 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2003
- 2003-02-17 JP JP2003038320A patent/JP2004247675A/ja active Pending
- 2003-06-19 US US10/464,790 patent/US7098139B2/en not_active Expired - Lifetime
- 2003-08-05 TW TW092121363A patent/TWI240366B/zh not_active IP Right Cessation
- 2003-09-04 DE DE10340848A patent/DE10340848A1/de not_active Withdrawn
- 2003-09-23 KR KR1020030065936A patent/KR100597155B1/ko not_active Expired - Fee Related
- 2003-09-23 CN CNB031249876A patent/CN100343975C/zh not_active Expired - Fee Related
- 2003-09-23 CN CNA2007101427540A patent/CN101179048A/zh active Pending
- 2003-09-23 CN CNA2007100040418A patent/CN1992200A/zh active Pending
-
2006
- 2006-07-20 US US11/489,471 patent/US7462565B2/en not_active Expired - Lifetime
-
2008
- 2008-11-06 US US12/265,763 patent/US20090075479A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156518A (ja) * | 2004-11-26 | 2006-06-15 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006165189A (ja) * | 2004-12-06 | 2006-06-22 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2006286802A (ja) * | 2005-03-31 | 2006-10-19 | Fujitsu Ltd | 埋込配線の形成方法 |
| JP2008047821A (ja) * | 2006-08-21 | 2008-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| US7538037B2 (en) | 2006-08-21 | 2009-05-26 | Kabushiki Kaisha Toshiba | Method for manufacturing semiconductor device |
| JP2010206058A (ja) * | 2009-03-05 | 2010-09-16 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| JP2010056574A (ja) * | 2009-12-07 | 2010-03-11 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2017520912A (ja) * | 2014-05-21 | 2017-07-27 | ソニー株式会社 | メモリセルおよびソース線を酸化させずにマスキング層のドライエッチングを行う方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040161942A1 (en) | 2004-08-19 |
| CN100343975C (zh) | 2007-10-17 |
| US7462565B2 (en) | 2008-12-09 |
| TW200416945A (en) | 2004-09-01 |
| US7098139B2 (en) | 2006-08-29 |
| DE10340848A1 (de) | 2004-08-26 |
| TWI240366B (en) | 2005-09-21 |
| KR20040074899A (ko) | 2004-08-26 |
| KR100597155B1 (ko) | 2006-07-05 |
| CN1992200A (zh) | 2007-07-04 |
| CN101179048A (zh) | 2008-05-14 |
| US20090075479A1 (en) | 2009-03-19 |
| CN1523656A (zh) | 2004-08-25 |
| US20060258160A1 (en) | 2006-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6921990B2 (ja) | 超伝導体相互接続のための予洗浄および堆積の方法 | |
| US20090075479A1 (en) | Method of manufacturing semiconductor device | |
| US7799693B2 (en) | Method for manufacturing a semiconductor device | |
| KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| CN101448580A (zh) | 具有室去氟化和晶片去氟化中间步骤的等离子体蚀刻和光刻胶剥离工艺 | |
| US7470631B1 (en) | Methods for fabricating residue-free contact openings | |
| TW201140795A (en) | Interlayer insulation film and wiring structure, and method of producing the same | |
| US7232763B2 (en) | Method of manufacturing semiconductor device | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| TW507286B (en) | Method and apparatus for fabricating semiconductor devices | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| JP2006073612A (ja) | レジスト除去方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| JP2004342873A (ja) | 半導体装置およびその製造方法 | |
| JP2000164569A (ja) | 半導体装置の製造方法 | |
| CN100453487C (zh) | 增强氟硅玻璃层稳定性的方法 | |
| TW451345B (en) | Cleaning method of the residual material after removing photoresist | |
| TW495908B (en) | Forming method of dual damascene pattern for preventing photoresist residual from causing via hole to become blind hole | |
| JP2001015494A (ja) | 半導体装置の製造方法およびエッチング方法 | |
| TW200301953A (en) | Method for forming multi-layer metal line of semiconductor device | |
| JP2010153894A (ja) | 半導体装置の製造方法 | |
| JP2000012682A (ja) | 半導体装置の製造方法 | |
| JP2009081272A (ja) | 半導体装置の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080826 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |