JP2004247709A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004247709A
JP2004247709A JP2003409516A JP2003409516A JP2004247709A JP 2004247709 A JP2004247709 A JP 2004247709A JP 2003409516 A JP2003409516 A JP 2003409516A JP 2003409516 A JP2003409516 A JP 2003409516A JP 2004247709 A JP2004247709 A JP 2004247709A
Authority
JP
Japan
Prior art keywords
gate electrode
layer
insulating film
film
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003409516A
Other languages
English (en)
Inventor
Yutaka Hirose
裕 廣瀬
Kaoru Inoue
薫 井上
Yoshito Ikeda
義人 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003409516A priority Critical patent/JP2004247709A/ja
Publication of JP2004247709A publication Critical patent/JP2004247709A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 ショットキー接合を介して流れるリーク電流を低く抑えると共に、窒化物半導体層に対するゲート電極の密着性を向上させることを目的とする。
【解決手段】半導体装置は、GaN層13と、GaN層13の上に形成されたゲート電極16とを備える。ゲート電極16はSiを含んでおり、GaN層13とゲート電極16との間にAl2O3 膜が介在している。
【選択図】 図1

Description

本発明は、一般的に(InxAl1-x)yGa1―yN(0≦x≦1、0≦y≦1)で表されるIII族窒化物半導体層、いわゆる窒化ガリウム系の化合物半導体層よりなる半導体装置及びその製造方法に関する。
III族窒化物半導体、すなわちGaN、AlN、InN又はその混晶物よりなる半導体は、短波長発光デバイスのみならず電子デバイスへの応用が検討されている。特に、AlxGa1-xN(0≦x≦1) とGaNとのへテロ界面に形成される高濃度の二次元電子ガスを利用したヘテロ接合電界効果デバイス(Heterojunction Field Effect Transistor、以下HFETと略す)においては、窒化物半導体が有する本来の物性の特長である高い絶縁耐圧及び高い飽和速度を十分活用できる可能性が高いので、ヘテロ接合電界効果デバイスは高出力高周波デバイスとして開発が進められている。
以下、III族窒化物半導体層を有する従来の半導体装置について、図13を参照しながら説明する。
図13に示すように、基板101の上にはバッファ層102が形成されており、該バッファ層102の上にはGaN層103が形成されている。GaN層103の上にはAlxGa1-xN層104が形成されており、該AlxGa1-xN層104にはオーミック・コンタクト105が形成されている。AlxGa1-xN層104の上にはゲート電極106が形成されている。
ところで、HFETにおいて、チャネル領域を流れる二次元電子ガスの流量は、通常、AlxGa1-xN層104の表面バリア層にショットキー接合を形成するゲート電極106に加える電圧によって制御される。このように、窒化物半導体層の表面に形成されるショットキー接合を有するゲート電極は、一般に、金属性のゲート電極材料を窒化物半導体層の表面に直接堆積することにより形成されている。この場合、ゲート電極材料と窒化物半導体層との間の密着性を高めるために、ゲート電極材料と窒化物半導体層との反応性を高める必要がある。
しかしながら、ゲート電極材料と窒化物半導体層との反応性を高めると、最終的に形成されるショットキー接合におけるリーク特性を最小に抑える上で大きな問題になる。すなわち、リーク電流をより小さく抑えるためには、一般的に窒化物半導体層に対して反応性が低い材料(例えばAu、Pt、又はPd等)をゲート電極に用いればよいが、これらの材料は窒化物半導体層に対する反応性が低いために窒化物半導体層の表面に対する密着性が低いので、これらの材料を用いたゲート電極は窒化物半導体層の表面から容易に剥がれてしまう。
窒化物半導体層に対して反応性が低いAu、Pt、又はPd等の材料を用いたゲート電極が窒化物半導体層の表面から容易に剥がれるという問題に対しては、通常、Ti、Ni、又はSi等をAu、Pt、又はPd等と共に蒸着することにより、窒化物半導体層に対するゲート電極の密着性を高めるという方法が採用されている。
しかしながら、Ti、Ni、又はSiはそれぞれ窒化物半導体層に対する反応性が高い金属であるので、窒化物半導体層と化学反応を起こして窒化物半導体層内に窒素空孔等の欠陥を誘起する。このため、形成されたショットキー接合を介して流れるリーク電流は極めて高くなる。
特開平10−223901号公報 特開2000−150792号公報 E.H.RHODERICK and R.H.WILLIAM.,"Metal-Semiconductor Contacts",2nd Ed.Claredon Press. Oxford 1988 Chap1〜3 橋詰 保、大友 晋哉 「GaNおよびAlGaNの表面評価と絶縁ゲート構造」 TECHNICAL REPORT OF IEICE.ED2002-87,LQ2002-62(2002-06) Hori,Iwasaki,"Ultra−thin Re−oxidized Nitride−oxides Prepared by Thermal Processing",Technical Digest,1987,IEDM,pp.570-573,(1987). Kusunoki,Inuishi,Yamaguchi,Tsukamoto,Akasaka,"Hot−career−resistivity Structure by Re−oxydized Nitrided Oxide Sidewall for Highly Rliable and High Performance LDD MOSFET",Tecnical Digest, 1991,IEDM,pp649-652,(1991).
ところで、リーク電流の発生を低減できるショットキー接合を形成する目的で、窒化物半導体層の表面に、ゲート電極の材料として微量のSiが含有されたPdよりなるゲート電極を形成することにより、窒化物半導体層に対するゲート電極の密着性が向上することは確認された。しかしながら、ゲート電極の材料として添加されるSiの添加量を極限まで下げると、ゲート電極を形成した後の半導体装置を製造するプロセスにおける機械的外乱作用を抑制する要求(例えば、過度の超音波洗浄を避ける等)が極めて高くなる。さらに、ゲート電極の材料として添加されるSiの添加量を極限まで下げると、表面に大きな凹凸を有する不完全な結晶性のエピタキシャル層の上にゲート電極を形成する場合又は高温の熱処理工程に曝される等の場合には、通常、窒化物半導体層の表面に一旦付着したゲート電極が剥がれるという新たな問題が生じる。
前記に鑑み、本発明の目的は、ショットキー接合を介して流れるリーク電流を低く抑えると共に、窒化物半導体層に対するゲート電極の密着性を向上させることである。
前記の目的を達成するために、本発明に係る半導体装置は、III族窒化物半導体層と、III族窒化物半導体層の上に形成されたゲート電極とを備え、ゲート電極は密着性促進元素を含んでおり、III族窒化物半導体層とゲート電極との間に熱酸化絶縁膜が介在していることを特徴とする。
本発明に係る半導体装置によると、ゲート電極とIII族窒化物半導体層との間に熱酸化絶縁膜が介在しているため、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間で直接化学反応を起こさないので、ゲート電極における密着性促進元素の含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。
なお、密着性促進元素とは、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであって、特に、酸化し易い元素であることが望ましく、例えばTi、Si、Ni、Cr、Cu、Al、Hf、Zr、Nb、Ta、Nd、Ga、In等の元素のことである。また、熱酸化絶縁膜とは、純粋の熱酸化膜と、窒素を含んだ熱酸化膜すなわち熱酸窒化膜を含む概念である。
本発明に係る半導体装置において、熱酸化絶縁膜が、酸化アルミニウム又は酸化珪素よりなる場合には、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を確実に抑えることができる。さらに、窒化物半導体層に対するゲート電極の密着性が向上することにより、ゲート電極が外的な要因によって窒化物半導体層から剥がれることをより確実に防止することができる。
本発明に係る半導体装置において、熱酸化絶縁膜の厚さは、0.5nm以上で且つ3nm以下であることが好ましい。
このようにすると、熱酸化絶縁膜の厚さが0.5nm未満である場合には、ゲート電極がIII族窒化物半導体層に直接接合される場合と同様に、リーク電流の発生を抑制することができない。また、熱酸化絶縁膜の厚さが3nmよりも厚い場合には、絶縁膜としての機能が発現しショットキー接合を実現することができない。このため、熱酸化絶縁膜の厚さを0.5nm以上且つ3nm以下の範囲にすることにより、ショットキー接合を実現できると共にリーク電流を低く抑えることができ、さらには、窒化物半導体層に対するゲート電極の密着性を向上させることができる。
本発明に係る半導体装置において、ゲート電極は、Pdを含有していることが好ましい。
このようにすると、リーク電流の発生を効果的に抑制できると共に、熱酸化絶縁膜との密着性を向上させることができる。さらには、Pdを含有してなるゲート電極は熱に対する耐性に優れている。
本発明に係る半導体装置において、密着性促進元素が、Ti、Ni又はSiである場合には、窒化物半導体層に対するゲート電極の密着性が向上する。
本発明に係る半導体装置において、密着性促進元素は、酸化し易い性質を有する元素である場合には、窒化物半導体層に対するゲート電極の密着性が向上する。
本発明に係る半導体装置において、熱酸化絶縁膜は、III族窒化物半導体層が熱酸化されてなる絶縁膜であることが好ましい。
本発明に係る半導体装置において、密着性促進元素はSiであり、ゲート電極を構成する金属のうちSiが占める重量比は、3%以上で且つ10%以下であることが好ましい。
このようにすると、ウェハ全面においてゲート電極が剥がれることは全く見られないか又はほとんど見られないので、ゲート電極は窒化物半導体層に対して優れた密着性を有する。またこの場合、リーク電流は非常に小さいか又は小さい値に抑えることができるので、ゲート電極は優れた電気的特性を有する。
本発明に係る半導体装置において、密着性促進元素はSiであり、ゲート電極を構成する金属のうちSiが占める重量比は、4%以上で且つ7%以下であることがより好ましい。
このようにすると、ウェハ全面においてゲート電極が剥がれることは全く見られないので、ゲート電極は窒化物半導体層に対して非常に優れた密着性を有する。またこの場合、リーク電流は非常に小さい値に抑えることができるので、ゲート電極は非常に優れた電気的特性を有する。
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、III族窒化物半導体層を熱酸化させて、III族窒化物半導体層の表面に熱酸化絶縁膜を形成する工程と、熱酸化絶縁膜の上に、密着性促進元素を含むゲート電極を形成する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法によると、ゲート電極とIII族窒化物半導体層との間に熱酸化絶縁膜が介在しているため、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間で直接化学反応を起こさないので、ゲート電極における密着性促進元素の含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。
なお、密着性促進元素とは、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであって、特に、酸化し易い元素であることが望ましく、例えばTi、Si、Ni、Cr、Cu、Al、Hf、Zr、Nb、Ta、Nd、Ga、In等の元素のことである。また、熱酸化絶縁膜とは、純粋の熱酸化膜と、窒素を含んだ熱酸化膜すなわち熱酸窒化膜を含む概念である。
本発明に係る半導体装置の製造方法において、熱酸化絶縁膜を形成する工程は、記III族窒化物半導体層の上に窒化アルミニウム層を形成した後、窒化アルミニウム層を熱酸化させて酸化アルミニウム層に変化させることにより、該酸化アルミニウム層よりなる熱酸化絶縁膜を形成する工程を含むことが好ましい。
このようにすると、ゲート電極と窒化アルミニウム層との間に酸化アルミニウム層が介在しているため、ゲート電極は酸化アルミニウム層と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極は酸化アルミニウム層と化学反応を起こす一方、III族窒化物半導体層との間で直接化学反応を起こさないので、ゲート電極における密着性促進元素の含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。
本発明に係る半導体装置の製造方法において、酸化アルミニウム層の厚さは、0.5nm以上で且つ3nm以下であることが好ましい。
このようにすると、酸化アルミニウム層の厚さが0.5nm未満である場合には、ゲート電極がIII族窒化物半導体層に直接接合される場合と同様に、リーク電流の発生を抑制することができない。また、酸化アルミニウム層の厚さが3nmよりも厚い場合には、絶縁膜としての機能が発現しショットキー接合ができない。このため、酸化アルミニウム層の厚さを0.5nm以上で且つ3nm以下の範囲にすることにより、ショットキー接合を実現できると共にリーク電流の発生を低く抑えることができ、さらには、窒化物半導体層に対するゲート電極の密着性を向上させることができる。
本発明に係る半導体装置の製造方法において、熱酸化絶縁膜を形成する工程は、III族窒化物半導体層の表面にシリコン層を形成した後、シリコン層を熱酸化させて酸化珪素層に変化させることにより、該酸化珪素層よりなる熱酸化絶縁膜を形成する工程を含むことが好ましい。
このようにすると、ゲート電極と窒化物半導体層との間に酸化珪素層が介在しているため、ゲート電極は酸化珪素層と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極は酸化珪素層と化学反応を起こす一方、III族窒化物半導体層との間で直接化学反応を起こさないので、ゲート電極における密着性促進元素の含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。
本発明に係る半導体装置の製造方法において、酸化珪素層の厚さは、0.5nm以上で且つ3nm以下であることが好ましい。
このようにすると、酸化珪素層の厚さが0.5nm未満である場合には、ゲート電極がIII族窒化物半導体層に直接接合される場合と同様に、リーク電流の派生を抑制することができない。また、酸化珪素層の厚さが3nmよりも厚い場合には、絶縁膜としての機能が発現しショットキー接合を実現することができない。このため、酸化珪素層の厚さを0.5nm以上で且つ3nm以下の範囲にすることにより、ショットキー接合を実現できると共にリーク電流の発生を低く抑えることができ、さらには、窒化物半導体層に対するゲート電極の密着性を向上させることができる。
本発明に係る半導体装置及びその製造方法によると、ゲート電極とIII族窒化物半導体層との間に熱酸化絶縁膜が介在しているため、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極は熱酸化絶縁膜と化学反応を起こす一方、III族窒化物半導体層との間で直接化学反応を起こさないので、ゲート電極における密着性促進元素の含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1(a)〜(c)及び図2を参照しながら説明する。
図1(a)〜(c)は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図1(a) に示すように、SiC基板11の上にバッファ層12を堆積した後、有機化学気相堆積法(Metal organic chemical vapor deposition:以下MOCVD法という)又は分子線エピタキシー法(Molecular beam epitaxy:以下MBE法という)により、バッファ層12の上にn- 型のGaN層13を形成する。次に、同様に、MOCVD法又はMBE法により、GaN層13の上に1.5nmの極めて薄い膜厚を有するAlN層14を形成する。
次に、図1(b) に示すように、酸素流量が5mL/min(標準状態)である酸素雰囲気下において、900℃で5分間、図1(a) に示した試料の表面を熱により酸化させて熱酸化絶縁膜を形成する。すなわち、GaN層13の上に形成されているAlN層14は熱酸化されて極めて薄いAl2O3膜(熱酸化絶縁膜)15に変化する。
次に、図1(c) に示すように、Al2O3 膜15の上に、密着性促進元素としてSiが重量比10%の割合で混合されたPdを蒸着した後、リフトオフにより、Siが重量比10%の割合で混合されたPdよりなるゲート電極16を形成する。このようにして、ダイオードが完成する。
ここで、密着性促進元素について、[表1]を参照しながら説明する
密着性促進元素とは、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであり、下記[表1]に示すように、例えばTi、Si、Ni、Cr、Cu等の密着性の高い元素を密着性元素として用いることができる。
Figure 2004247709
また、密着性促進元素は、酸化し易い性質を有する元素であることが好ましい。これは、酸化し易い性質を有する元素を含有するゲート電極は、窒化物半導体層に対する密着性に優れるからである。
下記[表2]は、金属元素及びSiについての酸化物、酸化性及び酸化生成熱を示している。
Figure 2004247709
[表2]に示すように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInは、酸化生成熱として高い値を有しており、酸化性が高いことが明らかである。このように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInのそれぞれは、容易に酸化されて、それぞれAl2O3、HfO2、ZrO2、Nb2O5、Ta2O5、Nd2O3、SiO2、Ga2O3、In2O3となる。一方、Au、Pd及びPtは酸化性が低く、密着性促進元素として相応しくないことが分かる。従って、密着性促進元素として、[表2]に示すように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInを用いることが望ましい。
また、ゲート電極16とGaN層13との間に形成されたAl2O3膜15の膜厚は、0.5nm以上で且つ3nm以下であることが好ましい。
下記[表3]は、Al2O3膜15の膜厚と、Al2O3膜15の上に形成されるゲート電極16のショットキー特性及びAl2O3膜15の表面のモフォロジーとAl2O3膜15の膜厚との関係を示している。
Figure 2004247709
[表3]から明らかなように、Al2O3膜15の膜厚が0.5nm以上で3nm以下である場合、ショットキー特性が良好であることが分かる。これは、膜厚が0.5nm未満である場合には、ゲート電極16がGaN層13の上に直接接合される場合と同様に、リーク電流を抑制することができない一方、膜厚が3nmよりも厚い場合には、Al2O3膜15の絶縁膜としての機能が発現しショットキー接合ができなくなるからである。すなわち、Al2O3膜15の膜厚が0.5nm以上で且つ3nm以下であれば、良好なショットキー特性を実現すると共にゲート電極の機能を損なうことはない。また、Al2O3膜15の膜厚が0.5nm以上で3nm以下である場合、Al2O3膜15の表面のモフォロジーについても良好であることが分かる。尚、より好ましくは、Al2O3膜15の膜厚が0.8n〜3nmであれば、ショットキー特性により優れると共に、リーク電流をより効果的に抑制することができる。
以上のように、第1の実施形態に係る半導体装置及びその製造方法によると、ゲート電極16とGaN層13との間にAl2O3膜15が介在しているため、ゲート電極16はAl2O3膜15と化学反応を起こす一方、GaN層13との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極16はAl2O3膜15と化学反応を起こす一方、GaN層13との間で直接化学反応を起こさないので、ゲート電極16に混合されるSiの含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極16が外的な要因によって剥がれることを防止することができる。その結果として、ゲート電極16の形成において、リフトオフ時の過度の超音波洗浄を施した場合であっても、ゲート電極16は全く剥がれなかった。すなわち、第1の実施形態に係る半導体装置及びその製造方法によると、ゲート電極16を構成するPdが本来有する非常に低いリーク特性を実現すると共に、ゲート電極16が剥がれることを防止することができる。
また、ゲート電極16とGaN層13との間に介在させるAl2O3膜15は熱酸化絶縁膜であるため、ダングリングボンド等に由来する表面準位が少ないので、熱酸化絶縁膜を形成する際に電気的な安定性を得ることができる。このため、ゲート電極16とGaN層13との間に熱酸化絶縁膜を介在させることにより、通常のCVD法等による堆積によって形成される絶縁膜であれば、ダングリングボンド等に由来する表面準位が多く電気的に活性化することにより発生するリーク電流を防ぐことができる。
図2は、本発明の第1の実施形態に係るゲート電極16のI−V特性を示しており、図2から明らかなように、第1の実施形態に係る半導体装置が良好なショットキー特性を実現していることが分かる。
尚、第1の実施形態において、熱酸化絶縁膜とは、純粋の熱酸化絶縁膜と熱酸窒化絶縁膜とを含む概念である。すなわち、Al2O3膜よりなる純粋の熱酸化絶縁膜と、窒素が含まれたAlONx 膜よりなる熱酸窒化絶縁膜とを含む概念である。
(第2の実施形態)
以下に、本発明の第2の実施形態に係る半導体装置及びその製造方法について、図3(a)〜(d)を参照しながら説明する。
図3(a)〜(d)は本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図3(a) に示すように、SiC基板21の上にAlNよりなるバッファ層22をMOCVD法によって堆積した後、該バッファ層22の上に1μmの膜厚を有するGaN層23を堆積する。次に、GaN層23の上に、表面バリア層として25nmの膜厚を有するAl0.25Ga0.75N層24を堆積した後、MOCVD法により、Al0.25Ga0.75N層24の上に、1nmの極めて薄い膜厚を有するAlN層25を堆積する。
次に、図3(b) に示すように、酸素流量が5mL/min(標準状態)である酸素雰囲気下において、900℃で10分間、図3(a) に示した試料の表面を熱により酸化させて熱酸化絶縁膜を形成する。すなわち、最表面に形成されたAlN層25は熱酸化されて1.3nmの膜厚を有するAl2O3膜(熱酸化絶縁膜)26に変化する。
次に、図3(c) に示すように、レジストパターンをマスクにエッチングを行なうことにより、Al2O3膜26等の所望の領域を除去してソース・ドレイン形成領域を形成する。次に、金属蒸着を行なった後に、レジストパターンのリフトオフを行ない、さらに、金属が蒸着されたソース・ドレイン領域に対してアニールを行なうことによりソース・ドレイン電極27を形成する。
次に、図3(d) に示すように、Al2O3膜26の上に、密着性促進元素としてSiが重量比5%の割合で混合されたPdを蒸着した後、リフトオフにより、Siが重量比5%の割合で混合されたPdよりなるゲート電極28を形成する、このようにして、トランジスタが完成する。
ここで、密着性促進元素とは、第1の実施形態と同様に、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであり、前記[表1]に示したように、例えばTi、Si、Ni、Cr、Cu等の密着性の高い元素を密着性元素として用いることができる。
また、密着性促進元素は、第1の実施形態と同様に、酸化し易い性質を有する元素であることが好ましい。これは、酸化し易い性質を有する元素を含有するゲート電極は、窒化物半導体層に対する密着性に優れるからである。具体的には、前記[表2]に示すように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInを密着性促進元素として用いることが望ましい。
また、ゲート電極28とAl0.25Ga0.75N層24との間に形成されたAl2O3 膜26の膜厚は、第1の実施形態と同様に、0.5nm以上で且つ3nm以下であることが好ましい。
これは、前記[表3]から明らかなように、Al2O3膜26の膜厚が0.5nm以上で3nm以下である場合、ショットキー特性が良好であるからである。すなわち、膜厚が0.5nm未満である場合には、ゲート電極28がGaN層23の上に直接接合される場合と同様に、リーク電流を抑制することができない一方、膜厚が3nmよりも厚い場合には、Al2O3膜26の絶縁膜としての機能が発現しショットキー接合ができなくなるからである。すなわち、Al2O3膜26の膜厚が0.5nm以上で且つ3nm以下であれば、良好なショットキー特性を実現すると共にゲート電極の機能を損なうことはない。また、Al2O3膜26の膜厚が0.5nm以上で且つ3nm以下である場合、Al2O3膜26の表面のモフォロジーについても良好である。尚、より好ましくは、Al2O3膜26の膜厚が0.8n〜3nmであれば、ショットキー特性により優れると共に、リーク電流をより効果的に抑制することができる。
以上のように、第2の実施形態に係る半導体装置及びその製造方法によると、ゲート電極28とAl0.25Ga0.75N層24との間にAl2O3膜26が介在しているため、ゲート電極28はAl2O3膜26と化学反応を起こす一方、Al0.25Ga0.75N層24との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極28はAl2O3膜26と化学反応を起こす一方、Al0.25Ga0.75N層24との間で直接化学反応を起こさないので、ゲート電極28に混合されるSiの含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。その結果として、ゲート電極28の形成において、リフトオフ時の過度の超音波洗浄を施した場合であっても、ゲート電極28は全く剥がれなかった。すなわち、第2の実施形態に係る半導体装置及びその製造方法によると、ゲート電極28を構成するPdが本来有する非常に低いリーク特性を実現すると共に、ゲート電極28が剥がれることを防止することができる。
また、ゲート電極28とAl0.25Ga0.75N層24との間に介在させるAl2O3膜26は熱酸化絶縁膜であるため、ダングリングボンド等に由来する表面準位が少ないので、熱酸化絶縁膜を形成する際に電気的な安定性を得ることができる。このため、ゲート電極28とAl0.25Ga0.75N層24との間に熱酸化絶縁膜を介在させることにより、通常のCVD法等による堆積によって形成される絶縁膜であれば、ダングリングボンド等に由来する表面準位が多く電気的に活性化することにより発生するリーク電流を防ぐことができる。
図4は、第2の実施形態に係るゲート電極28のI−V特性を示す図であり、図4から明らかなように、逆バイアス50Vまでリーク電流が3nA以下であるという特性を示しており、第2の実施形態に係る半導体装置が良好なショットキー特性を実現していることが分かる。
尚、第2の実施形態において、熱酸化絶縁膜とは、純粋の熱酸化絶縁膜と熱酸窒化絶縁膜とを含む概念である。すなわち、Al2O3膜よりなる純粋の熱酸化絶縁膜と、窒素が含まれたAlONx 膜よりなる熱酸窒化絶縁膜とを含む概念である。
(第3の実施形態)
以下に、本発明の第3の実施形態に係る半導体装置及びその製造方法について、図5(a)〜(c)を参照しながら説明する。
図5(a)〜(c)は、本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。
まず、図5(a) に示すように、SiC基板31の上に50nmの膜厚を有するバッファ層32を堆積した後、該バッファ層32の上に1μmの膜厚を有するn- 型のGaN層33を堆積する。
次に、図5(b) に示すように、酸素流量が5mL/min(標準状態)である酸素雰囲気下において、900℃で3分間、図5(a) に示した試料の表面を熱により酸化させて熱酸化絶縁膜を形成する。すなわち、GaN層33の最表面が酸化されて1.5nmの極めて薄い膜厚を有するGa2O3膜(熱酸化絶縁膜)34に変化する。
次に、図5(c) に示すように、Ga2O3膜34の上に、密着性促進元素としてSiが重量比5%の割合で混合されたPdを蒸着した後、リフトオフにより、Siが重量比5%の割合で混合されたPdよりなるゲート電極35を形成する。このようにして、ダイオードが完成する。
ここで、密着性促進元素とは、第1の実施形態と同様に、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであり、前記[表1]に示したように、例えばTi、Si、Ni、Cr、Cu等の密着性の高い元素を密着性元素として用いることができる。
また、密着性促進元素は、第1の実施形態と同様に、酸化し易い性質を有する元素であることが好ましい。これは、酸化し易い性質を有する元素を含有するゲート電極は、窒化物半導体層に対する密着性に優れるからである。具体的には、前記[表2]に示すように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInを密着性促進元素として用いることが望ましい。
また、ここで、密着性促進元素としてSiを用いた場合において、ゲート電極35を構成する金属のうちSiが占める濃度(重量比%)とGa2O3膜に対するゲート電極35の密着性及びゲート電極35の電気的特性との関係について、下記[表4]を参照しながら説明する。
Figure 2004247709
[表4]に示すように、まず、Ga2O3膜34に対するゲート電極35の密着性については、ゲート電極35を構成する金属のうちSiが占める重量比が4%以上で且つ13%未満の範囲であれば、ウェハ全面においてゲート電極が剥がれることは全く見られない。また、ゲート電極35を構成する金属のうちSiが占める重量比が3%以上で且つ4%未満の範囲であれば、ウェハ全面においてゲート電極が剥がれることはほとんど見られない。尚、ゲート電極35を構成する金属のうちSiが占める重量比が2%以上で且つ3%未満の範囲であれば、ウェハ全面におけるところどころでゲート電極35が剥がれる。
また、Ga2O3膜34に対するゲート電極35の電気的特性については、ゲート電極35を構成する金属のうちSiが占める重量比が4%以上で且つ8%未満の範囲であれば、リーク電流は非常に小さい。また、ゲート電極35を構成する金属のうちSiが占める重量比が3%以上で且つ4%未満の範囲と8%以上で且つ11%未満の範囲であれば、リーク電流は小さい。尚、ゲート電極35を構成する金属のうちSiが占める重量比が2%以上で且つ3%未満の範囲と8%以上で且つ11%未満の範囲であれば、リーク電流はやや高いがアプリケーションによっては使用可能である。
従って、密着性促進元素としてSiを用いた場合、ゲート電極35を構成する金属のうちSiが占める重量比は、3%以上で且つ10%以下であることが好ましい。このようにすると、ウェハ全面においてゲート電極35が剥がれることは全く見られないか又はほとんど見られないので、ゲート電極35はGa2O3膜34に対して優れた密着性を有する。またこの場合、リーク電流は非常に小さいか又は小さい値に抑えることができるので、ゲート電極35は優れた電気的特性を有する。
さらに、より好ましくは、ゲート電極35を構成する金属のうちSiが占める重量比は、4%以上で且つ7%以下であればよい。このようにすると、ウェハ全面においてゲート電極35が剥がれることは全く見られないので、ゲート電極35はGa2O3膜34に対して非常に優れた密着性を有する。またこの場合、リーク電流は非常に小さい値に抑えることができるので、ゲート電極35は非常に優れた電気的特性を有する。
尚、前記[表4]は、密着性促進元素としてSiを用いた場合において、ゲート電極35を構成する金属のうちSiが占める濃度(重量比%)とGa2O3膜に対するゲート電極35の密着性及びゲート電極35の電気的特性との関係を示しているが、Ga2O3膜の他にも、前記[表2]おける酸化性が高い元素についての酸化物等に代表される熱酸化絶縁膜の場合であっても同様の関係が得られることは明らかである。
以上のように、第3の実施形態に係る半導体装置及びその製造方法によると、ゲート電極35とGaN層33との間にGa2O3膜34が介在しているため、ゲート電極35はGa2O3膜34と化学反応を起こす一方、GaN層33との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極35はGa2O3膜34と化学反応を起こす一方、GaN層33との間で直接化学反応を起こさないので、ゲート電極35に混合されるSiの含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極35が外的な要因によって剥がれることを防止することができる。その結果として、ゲート電極35の形成において、リフトオフ時の過度の超音波洗浄を施した場合であっても、ゲート電極35は全く剥がれなかった。すなわち、第3の実施形態に係る半導体装置及びその製造方法によると、ゲート電極35を構成するPdが本来有する非常に低いリーク特性を実現すると共に、ゲート電極35が剥がれることを防止することができる。
尚、第3の実施形態において、熱酸化絶縁膜とは、純粋の熱酸化絶縁膜と熱酸窒化絶縁膜とを含む概念である。すなわち、Ga2O3膜よりなる純粋の熱酸化絶縁膜と、窒素が含まれたGaONx 膜よりなる熱酸窒化絶縁膜とを含む概念である。
(第4の実施形態)
以下に、本発明の第4の実施形態に係る半導体装置及びその製造方法について、図6(a)〜(d)及び図7を参照しながら説明する。
図6(a)〜(d)は、本発明の第4の実施形態に係る半導体装置及びその製造方法を示す工程断面図である。
まず、図6(a) に示すように、MOCVD法より、SiC基板41の上に50nmの膜厚を有するバッファ層42を形成した後、該バッファ層42の上に2μmの膜厚を有するノンドープ型のGaN層43を積層する。GaN層43の上に表面バリア層として20nmの膜厚を有するAl0.25Ga0.75N層44を堆積する。また、Al0.25Ga0.75N層44は、HFETに通常用いられるAlGaAs/GaAsの変調ドープ構造と同様に、Siがドーピングされている。
次に、図6(b) に示すように、Al0.25Ga0.75N層44の上に、ドーパントに用いたSiを5〜7原子層分積層してSi層45を形成する。また、このように膜厚が極めて薄いSi層45は、MOCVD法を用いることによって形成することが可能である。
次に、Si層45の最表面の2〜3原子層は、大気中の移動時に自然酸化しているので、HFにより、自然酸化された2〜3原子層を除去する。
次に、図6(c) に示すように、酸化炉において、酸素が20%(酸素流量は5mL/min(標準状態))、窒素が80%である雰囲気下、750℃で10分間、図6(b) に示した試料に対して熱処理を行なうことによって熱酸化絶縁膜を形成する。この場合、酸化する温度が750℃で極めて低いので、Al0.25Ga0.75N層44は酸化されることなく、Si層45のみが酸化されて、膜厚が1nmという極めて薄いSi02 膜(熱酸化絶縁膜)46に変化する。
次に、図6(d) に示すように、SiO2 膜46等に対して、レジストパターンをマスクとしてエッチングを行なうことにより、SiO2 膜46等の所望の領域を除去してソース・ドレイン形成領域を形成する。次に、ソース・ドレイン形成領域に金属を蒸着した後に、レジストパターンのリフトオフを行ない、ソース・ドレイン領域に対してアニールを行なうことによりソース・ドレイン電極47を形成する。
次に、Si02 膜46の上に、密着性促進元素としてSiが重量比30%の割合で混合されたPdを蒸着した後、リフトオフにより、Siが重量比30%の割合で混合されたPdよりなるゲート電極48を形成する。このようにして、トランジスタが完成する。
ここで、密着性促進元素とは、第1の実施形態と同様に、窒化物半導体層に対するゲート電極の密着性を促進させる元素のことであり、前記[表1]に示したように、例えばTi、Si、Ni、Cr、Cu等の密着性の高い元素を密着性元素として用いることができる。
また、密着性促進元素は、第1の実施形態と同様に、酸化し易い性質を有する元素であることが好ましい。これは、酸化し易い性質を有する元素を含有するゲート電極は、窒化物半導体層に対する密着性に優れるからである。具体的には、前記[表2]に示すように、Al、Hf、Zr、Nb、Ta、Nd、Si、Ga、及びInを密着性促進元素として用いることが望ましい。
また、ゲート電極48とAl0.25Ga0.75N 層44との間に形成されたSi02 膜46の膜厚は、第1の実施形態と同様に、0.5nm以上で且つ3nm以下であることが好ましい。
下記[表5]は、Si02 膜46の膜厚と、Si02 膜46の上に形成されるゲート電極48のショットキー特性及びSi02 膜46の膜厚の表面のモフォロジーとSi02 膜46の膜厚との関係を示している。
Figure 2004247709
[表5]から明らかなように、Si02 膜46の膜厚が0.5nm以上で3nm以下である場合、ショットキー特性が良好であることが分かる。これは、膜厚が0.5nm未満である場合には、ゲート電極48がAl0.25Ga0.75N層44の上に直接接合される場合と同様に、リーク電流を抑制することができない一方、膜厚が3nmよりも厚い場合には、Si02 膜46の絶縁膜としての機能が発現しショットキー接合ができなくなるからである。すなわち、Si02 膜46の膜厚が0.5nm以上で且つ3nm以下であれば、良好なショットキー特性を実現すると共にゲート電極の機能を損なうことはない。また、Si02 膜46の膜厚が0.5nm以上で3nm以下である場合、Si02 膜46の表面のモフォロジーについても良好であることが分かる。尚、より好ましくは、Si02 膜46の膜厚が0.5n〜1.5nmであれば、ショットキー特性により優れると共に、リーク電流をより効果的に抑制することができる。
以上のように、第4の実施形態に係る半導体装置及びその製造方法によると、ゲート電極48とAl0.25Ga0.75N層44との間にSi02 膜46が介在しているため、ゲート電極48はSi02 膜46と化学反応を起こす一方、Al0.25Ga0.75N層44との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極48はSi02 膜46と化学反応を起こす一方、Al0.25Ga0.75N層44との間で直接化学反応を起こさないので、ゲート電極48に混合されるSiの含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。その結果として、ゲート電極48の形成において、リフトオフ時の過度の超音波洗浄を施した場合であっても、ゲート電極48は全く剥がれなかった。すなわち、第4の実施形態に係る半導体装置及びその製造方法によると、ゲート電極48を構成するPdが本来有する非常に低いリーク特性を実現すると共に、ゲート電極48が剥がれることを防止することができる。
また、ゲート電極48とAl0.25Ga0.75N層44との間に介在させるSi02 膜46は熱酸化絶縁膜であるため、ダングリングボンド等に由来する表面準位が少ないので、熱酸化絶縁膜を形成する際に電気的な安定性を得ることができる。このため、ゲート電極48とAl0.25Ga0.75N層44との間に熱酸化絶縁膜を介在させることにより、通常のCVD法等による堆積によって形成される絶縁膜であれば、ダングリングボンド等に由来する表面準位が多く電気的に活性化することにより発生するリーク電流を防ぐことができる。
尚、第4の実施形態において、熱酸化絶縁膜とは、純粋の熱酸化絶縁膜と熱酸窒化絶縁膜とを含む概念である。すなわち、SiO2 膜よりなる純粋の熱酸化絶縁膜と、窒素が含まれたSiONx 膜よりなる熱酸窒化絶縁膜とを含む概念である。
また、第4の実施形態において、Si層45はドーピングにより形成したが、Si層を蒸着してもかまわない。
また、Al0.25Ga0.75N層44には、Siがドーピングされている場合について説明したが、Siがドーピングされていない場合であっても、同様の効果を奏することができる。
ここで、第4の実施形態の変形例に係る半導体装置について、図7を参照しながら説明する。
図7は第4の実施形態の変形例に係る半導体装置の構造を示す断面図である。
図7に示す半導体装置において、SiC基板41、バッファ層42、GaN層43、Al0.25Ga0.75N層44は、前記図6(a) を用いた説明と同様にして形成されている。また、Al0.25Ga0.75N層44の上に形成されているSiON膜81は、前記図6(b) を用いた説明の手順により形成されたSi層45に対して、N2O 又はNOの雰囲気下で熱処理を行なって、Si層45の最表面を極めて薄いシリコン酸窒化膜に変化させることにより形成されている。尚、ソース・ドレイン電極47及びゲート電極48は、前記図6(d)を用いた説明と同様の手順により形成される。このようにして、トランジスタが完成する。
この第4の実施形態の変形例によると、ゲート電極48とAl0.25Ga0.75N層44との間にSiON膜81が介在しているため、ゲート電極48はSiON膜81と化学反応を起こす一方、Al0.25Ga0.75N層44との間では直接化学反応を起こさないので、リーク電流の発生を抑えることができる。さらに、ゲート電極48はSiON膜81と化学反応を起こす一方、Al0.25Ga0.75N層44との間で直接化学反応を起こさないので、ゲート電極48に混合されるSiの含有量を必要な量まで高めることができる。したがって、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、ゲート電極が外的な要因によって剥がれることを防止することができる。その結果として、ゲート電極48の形成において、リフトオフ時の過度の超音波洗浄を施した場合であっても、ゲート電極48は全く剥がれなかった。すなわち、第4の実施形態の変形例に係る半導体装置及びその製造方法によると、ゲート電極48を構成するPdが本来有する非常に低いリーク特性を実現すると共に、ゲート電極48が剥がれることを防止することができる。
このように、熱酸化絶縁膜として、窒素が含まれたSiONx 膜よりなる熱酸窒化絶縁膜を用いても、前述の純粋の熱酸化絶縁膜が用いられる場合と同様の効果を得ることができる。
また、前述の第1〜第4の実施形態において、熱酸化絶縁膜として、Al2O3膜、Ga2O3膜及びSiO2膜を用いた場合について説明したが、例えば、前記[表2]に示した酸化物のうち、HfO2膜、ZrO2膜、Nb2O5膜、Ta2O5膜、Nd2O3膜、又はIn2O3膜を熱酸化絶縁膜に用いた場合であっても、熱酸化絶縁膜がAl2O3膜、Ga2O3膜又はSiO2膜である場合と同様の効果を得ることができる。
また、前述の第1〜第4の各実施形態において、基板としてSiCを用いた場合について説明したが、これに限定されるものでなく、サファイア、Si、又はGaN等を用いてもかまわない。
また、前述の第1〜第4の各実施形態において、熱酸化絶縁膜の下地膜がGaN膜又はAlGaN膜である場合について説明したが、AlN膜、InN膜又はその混晶物等、一般的に(InxAl1-x)yGa1―yN(0≦x≦1、0≦y≦1)で表されるIII族窒化物半導体層の上に、前述の第1〜第4の実施形態で説明した熱酸化絶縁膜を形成する場合であっても、同様の効果を得ることができる。
−本発明の作用効果に関する考察−
ここで、以上の各実施形態で述べたように、ゲートの金属電極と窒化物半導体層の間に絶縁膜が介在しても、絶縁膜の膜厚を約1nm〜約3nmに保つことによって、各実施形態におけるゲート電極が、窒化物半導体層の表面に直接金属を堆積した場合と同様のショットキー特性を有することを以下に説明する。
図8(a) は、金属電極を直接窒化物半導体層の表面に形成したショットキー接合のバンド・ダイアグラムである。
図8(a) に示すように、ショットキー障壁の高さを決める金属と窒化物半導体層のフェルミレベルのアラインメントは金属のフェルミレベル近傍の電子の波動関数201が窒化物半導体層と金属界面の界面準位202に重なることで実現する。この接合におけるI−V特性は、図8(b) に示すように、近似的に熱電子放出モデルに従う次式で表される。
J=A**T2(−qφ/kBT){exp(qV/kBT)−1}
ここで、Jは電流密度、A**はリチャードソン定数、qは素電荷、φはショットキー障壁の高さ、kBTはボルツマン定数、Tは絶対温度、Vは印加電圧を表す。
図9〜図11は、金属電極と窒化物半導体層との間に極薄の絶縁膜が介在する場合のバンドダイアグラムである。
図9〜図11に示すように、絶縁膜の膜厚が徐々に厚くなった場合、金属のフェルミレベル近傍の電子の波動関数301と窒化物半導体層の表面準位302との重なりの度合いは絶縁膜の膜厚の増加に従って少なくなり、両者は最終的には無相関状態(デカップリング)となる。絶縁膜の膜厚が極度に薄い3nm以下の場合には、波動関数301と窒化物半導体層の表面準位302との重なりの度合いは十分に大きく、金属と半導体表面とのフェルミレベルのアラインメントは金属を直接窒化物半導体層に堆積したショットキー接合の場合と同様となり、得られるI−V特性についてもそれに対応してほぼ同様である。
図12は図9〜図11に対応するI−V特性を示す図であり、図9〜図11に対応するI−V特性を曲線a〜cを用いて示している。
絶縁膜の膜厚が3nmを超える場合は、曲線cに示すように、金属と窒化物半導体層とのフェルミレベルは無相関状態となり、ショットキー接合ではなくトンネル接合を形成する。この領域では、ゲート電極に印加する電圧によって、金属のフェルミレベルを窒化物半導体層に対して独立に制御することが可能となり、特に逆バイアス時にはゲートからのトンネリングによって注入される電子に起因するリーク電流の増大を招く。また、絶縁膜の膜厚の増加に伴って絶縁膜中の電圧降下も増大し、窒化物半導体層の中の電荷量の制御性は劣化し、例えばHFETにおいては相互コンダクタンス(gm)の低下を招く。
一方、絶縁膜の膜厚が極度に薄く、原子層1〜2層程度の膜厚になると、窒化物半導体層の表面には絶縁膜の不均一性に起因する表面準位が増大し、ショットキー特性にはリーク電流の増大等の悪影響が生じる(以上、参考文献「E.H.RHODERICK and R.H.WILLIAM.,"Metal-Semiconductor Contacts",2nd Ed.Claredon Press. Oxford 1988 Chap1〜3」)。
ここで、絶縁膜としてAl2O3 膜又はSiO2 膜を用いると、前述の元素Ti、Ni、又はSiは極めて反応性が高いのでPdの密着性が向上する。ただし、反応時に絶縁膜中に過度に拡散する場合があるTi、NiよりはSiの方がより電気的にも所望の特性を得ることができる。従って、ゲート電極材料としてPdを主成分とし、これにSiを適量混合したものを用いれば、Pdが本来有する低いリーク特性を活かしながら、Al2O3膜又はSiO2膜に対して極めて密着性が高いゲート電極を形成することが可能になるので、これは本発明においても特に望ましい材料の組み合わせである。
以上のように本発明によると、ゲート電極とIII族窒化物半導体層との間に熱酸化絶縁膜が介在しているため、リーク電流の発生を抑えることができると共に、窒化物半導体層に対するゲート電極の密着性を向上させることができるので、III族窒化物半導体層の上にゲート電極を形成する場合に有用である。
(a)〜(c) は、本発明の第1の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第1の実施形態に係るゲート電極のI−V特性を示す図である。 (a)〜(d) は、本発明の第2の実施形態に係る半導体装置の製造方法を示す工程断面図である。 第2の実施形態に係るゲート電極のI−V特性を示す図である。 (a)〜(c) は、本発明の第3の実施形態に係る半導体装置の製造方法を示す工程断面図である。 (a)〜(d) は、本発明の第4の実施形態に係る半導体装置の製造方法を示す工程断面図である。 本発明の第4の実施形態の変形例に係る半導体装置の構造を示す断面図である。 (a) は、金属電極を窒化物半導体層の表面に直接形成したショットキー接合のバンド・ダイアグラムであり、(b) は、I−V特性を示す図である。 金属電極と窒化物半導体層との間に極めて薄い絶縁膜が介在する場合のバンドダイアグラムである。 金属電極と窒化物半導体層との間に極めて薄い絶縁膜が介在する場合のバンドダイアグラムである。 金属電極と窒化物半導体層との間に極めて薄い絶縁膜が介在する場合のバンドダイアグラムである。 金属電極と窒化物半導体層との間に極めて薄い絶縁膜が介在する場合のI−V特性を示す図である。 従来の半導体装置の構造を示す断面図である。
符号の説明
11、21、31、41 SiC基板
12、22、32、42 バッファ層
13、23、33、43 GaN層
14、25 AlN層
15、26 Al2O3膜
16、28、35、48 ゲート電極
24、44 Al0.25Ga0.75N層
27、47 ソース・ドレイン電極
34 Ga2O3膜
45 Si層
46 SiO2膜
81 SiON膜
201、301 金属フェルミ準位近傍波動関数模式図
202、302 金属/半導体界面準位

Claims (14)

  1. III族窒化物半導体層と、
    前記III族窒化物半導体層の上に形成されたゲート電極とを備え、
    前記ゲート電極は密着性促進元素を含んでおり、
    前記III族窒化物半導体層と前記ゲート電極との間に熱酸化絶縁膜が介在していることを特徴とする半導体装置。
  2. 前記熱酸化絶縁膜は、酸化アルミニウム又は酸化珪素よりなることを特徴とする請求項1に記載の半導体装置。
  3. 前記熱酸化絶縁膜の厚さは、0.5nm以上で且つ3nm以下であることを特徴とする請求項1に記載の半導体装置。
  4. 前記ゲート電極は、Pdを含有していることを特徴とする請求項1に記載の半導体装置。
  5. 前記密着性促進元素は、Ti、Ni又はSiであることを特徴とする請求項1に記載の半導体装置。
  6. 前記密着性促進元素は、酸化し易い性質を有する元素であることを特徴とする請求項1に記載の半導体装置。
  7. 前記熱酸化絶縁膜は、前記III族窒化物半導体層が熱酸化されてなる絶縁膜であることを特徴とする請求項1に記載の半導体装置。
  8. 前記密着性促進元素はSiであり、
    前記ゲート電極を構成する金属のうち前記Siが占める重量比は、3%以上で且つ10%以下であることを特徴とする請求項7に記載の半導体装置。
  9. 前記密着性促進元素はSiであり、
    前記ゲート電極を構成する金属のうち前記Siが占める重量比は、4%以上で且つ7%以下であることを特徴とする請求項7に記載の半導体装置。
  10. III族窒化物半導体層を熱酸化させて、前記III族窒化物半導体層の表面に熱酸化絶縁膜を形成する工程と、
    前記熱酸化絶縁膜の上に、密着性促進元素を含むゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  11. 前記熱酸化絶縁膜を形成する工程は、
    前記III族窒化物半導体層の上に窒化アルミニウム層を形成した後、前記窒化アルミニウム層を熱酸化させて酸化アルミニウム層に変化させることにより、該酸化アルミニウム層よりなる前記熱酸化絶縁膜を形成する工程を含むことを特徴とする請求項10に記載の半導体装置の製造方法。
  12. 前記酸化アルミニウム層の厚さは、0.5nm以上で且つ3nm以下であることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記熱酸化絶縁膜を形成する工程は、
    前記III族窒化物半導体層の表面にシリコン層を形成した後、前記シリコン層を熱酸化させて酸化珪素層に変化させることにより、該酸化珪素層よりなる前記熱酸化絶縁膜を形成する工程を含むことを特徴とする請求項10に記載の半導体装置の製造方法。
  14. 前記酸化珪素層の厚さは、0.5nm以上で且つ3nm以下であることを特徴とする請求項13に記載の半導体装置の製造方法。
JP2003409516A 2003-01-22 2003-12-08 半導体装置及びその製造方法 Pending JP2004247709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003409516A JP2004247709A (ja) 2003-01-22 2003-12-08 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003013395 2003-01-22
JP2003409516A JP2004247709A (ja) 2003-01-22 2003-12-08 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008164102A Division JP2008270836A (ja) 2003-01-22 2008-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2004247709A true JP2004247709A (ja) 2004-09-02

Family

ID=33031983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409516A Pending JP2004247709A (ja) 2003-01-22 2003-12-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004247709A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008072029A (ja) * 2006-09-15 2008-03-27 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
JP2009246227A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 半導体装置
JP2010522432A (ja) * 2007-03-20 2010-07-01 ヴェロックス セミコンダクター コーポレーション デプレッションモードGaNベースFETを使用したカスコード回路
JP2012124530A (ja) * 2012-03-12 2012-06-28 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板及びその製造方法
US8304774B2 (en) 2010-02-12 2012-11-06 Furukawa Electric Co., Ltd. Transistor and method for fabricating the same
JP2012231106A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013012675A (ja) * 2011-06-30 2013-01-17 Canon Anelva Corp 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置
JP2013065612A (ja) * 2011-09-15 2013-04-11 Rohm Co Ltd 窒化物半導体装置およびその製造方法
JP2016195287A (ja) * 2009-12-23 2016-11-17 インテル コーポレイション Iii−v族半導体装置の導電性の改善

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006173294A (ja) * 2004-12-15 2006-06-29 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2007165493A (ja) * 2005-12-13 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
JP2008072029A (ja) * 2006-09-15 2008-03-27 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板の製造方法
KR101497725B1 (ko) * 2007-03-20 2015-03-04 파워 인티그레이션즈, 인크. 공핍형 GaN 기반 FET를 이용하는 캐스코드 회로
JP2010522432A (ja) * 2007-03-20 2010-07-01 ヴェロックス セミコンダクター コーポレーション デプレッションモードGaNベースFETを使用したカスコード回路
JP2009246227A (ja) * 2008-03-31 2009-10-22 Toshiba Corp 半導体装置
US7829919B2 (en) 2008-03-31 2010-11-09 Kabushiki Kaisha Toshiba Semiconductor device
US9899505B2 (en) 2009-12-23 2018-02-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
JP2016195287A (ja) * 2009-12-23 2016-11-17 インテル コーポレイション Iii−v族半導体装置の導電性の改善
US8304774B2 (en) 2010-02-12 2012-11-06 Furukawa Electric Co., Ltd. Transistor and method for fabricating the same
JP2012231106A (ja) * 2011-04-25 2012-11-22 Samsung Electro-Mechanics Co Ltd 窒化物半導体素子及びその製造方法
JP2013012675A (ja) * 2011-06-30 2013-01-17 Canon Anelva Corp 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置
JP2013065612A (ja) * 2011-09-15 2013-04-11 Rohm Co Ltd 窒化物半導体装置およびその製造方法
JP2012124530A (ja) * 2012-03-12 2012-06-28 Sumitomo Chemical Co Ltd 半導体エピタキシャル結晶基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2008270836A (ja) 半導体装置
JP5576369B2 (ja) 常時オフ半導体デバイスおよびその作製方法
JP5926216B2 (ja) 埋込み層に低抵抗コンタクトを形成する打込み領域を含んだ半導体デバイスの製作方法および関連したデバイス
CN100377364C (zh) 半导体器件及其制备方法
EP1708259A2 (en) Semiconductor device having GaN-based semiconductor layer
JP5401775B2 (ja) 化合物半導体装置およびその製造方法
JP5998446B2 (ja) 化合物半導体装置及びその製造方法
JP4134575B2 (ja) 半導体装置およびその製造方法
US20100243989A1 (en) Semiconductor device
WO2005015642A1 (ja) 半導体装置及びその製造方法
US8759878B2 (en) Nitride semiconductor device and method for manufacturing same
JP2014072397A (ja) 化合物半導体装置及びその製造方法
JP2010522432A (ja) デプレッションモードGaNベースFETを使用したカスコード回路
JP5088325B2 (ja) 化合物半導体装置およびその製造方法
JP2005235935A (ja) 高電子移動度トランジスタ
US20070207626A1 (en) Substrate processing method, semiconductor device and method for fabricating the semiconductor device
JP2005277358A (ja) 半導体積層構造、トランジスタ素子、およびトランジスタ素子の製造方法
JP2004165387A (ja) GaN系電界効果トランジスタ
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
JP2004111910A (ja) コンタクト形成方法および半導体装置
JP2011054809A (ja) 窒化物半導体装置およびその製造方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
JP6156038B2 (ja) 半導体装置の製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5540685B2 (ja) 化合物半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080513