JP2004282930A - Power supply for electronic equipment - Google Patents

Power supply for electronic equipment Download PDF

Info

Publication number
JP2004282930A
JP2004282930A JP2003072566A JP2003072566A JP2004282930A JP 2004282930 A JP2004282930 A JP 2004282930A JP 2003072566 A JP2003072566 A JP 2003072566A JP 2003072566 A JP2003072566 A JP 2003072566A JP 2004282930 A JP2004282930 A JP 2004282930A
Authority
JP
Japan
Prior art keywords
power supply
circuits
circuit
activation
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003072566A
Other languages
Japanese (ja)
Other versions
JP3891132B2 (en
Inventor
Atsushi Yamada
敦史 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003072566A priority Critical patent/JP3891132B2/en
Publication of JP2004282930A publication Critical patent/JP2004282930A/en
Application granted granted Critical
Publication of JP3891132B2 publication Critical patent/JP3891132B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Studio Devices (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】突入電流を低減できる上に、複数の電源回路の起動順序や起動タイミングの適切な制御を行うことができるようにした電子機器の電源装置の提供。
【解決手段】この発明は、制御回路５に電力を供給する電源回路３１と、ＣＣＤセンサ１に電力を供給する電源回路３２と、表示部２に電力を供給する電源回路３３と、画像メモリ３に電力を供給する電源回路３４と、インタフェース部４に電力を供給する電源回路３５を備え、ラッチ回路１２〜１５に格納される電源回路３２〜３５の起動順序や起動タイミングを制御するための各起動制御データに基づいて、電源回路３２〜３５が起動制御されるようになっている。
【選択図】 図２Provided is a power supply device for an electronic device capable of reducing an inrush current and appropriately controlling a startup sequence and a startup timing of a plurality of power supply circuits.
A power supply circuit supplies power to a control circuit, a power supply circuit supplies power to a CCD sensor, a power supply circuit supplies power to a display unit, and an image memory. And a power supply circuit 35 for supplying power to the interface unit 4. The power supply circuit 34 supplies power to the interface unit 4. The power supply circuits 32 to 35 are controlled to be activated based on the activation control data.
[Selection] Fig. 2

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばデジタルスチルカメラのような電子機器（電子システム）に電力を供給する、電子機器の電源装置に関するものである。
【０００２】
【従来の技術】
例えば、デジタルスチルカメラは、画像を撮影するＣＣＤセンサ、そのＣＣＤセンサで撮影した画像のデータを格納する画像メモリ、ＣＣＤセンサで撮影した画像を表示する表示部、外部との間でデータの授受を行うインタフェース部、各部を制御する制御部などから構成される。
【０００３】
このような構成からなるデジタルスチルカメラのような電子機器の電源装置としては、そのデジタルスチルカメラの各構成要素にそれぞれ電力を供給する複数の電源回路を備えたものが知られている。その複数の電源回路としては、スイッチングレギュレータ、ＤＣ−ＤＣコンバータ、シリーズレギュレータなどがある。
また、このような従来の電子機器の電源装置では、複数の電源回路を電源スイッチの投入時に同時に起動されるようになっていた。
【０００４】
【発明が解決しようとする課題】
このように複数の電源回路を同時に立ち上げると、その立ち上げ時に突入電流が多くなる。このため、その電源回路を電池で動作させる場合には、電源電圧が一時的に低下してその構成要素が誤動作などの不具合を発生するおそれがある。また、電力が供給されるデバイスの破壊を招くおそれがある。
【０００５】
その一方、各構成要素（各デバイス）はそれぞれ固有の特性を持っている。このため、複数の電源回路は、その起動時に、その各構成要素の特性などに応じて起動の順序や起動のタイミングを異ならせることが望まれる。
そこで、本発明の目的は、突入電流を低減できるとともに、複数の電源回路の起動順序や起動タイミングの適切な制御を行うことができるようにした電子機器の電源装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のように構成した。
すなわち、第１の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための起動制御データを格納する記憶回路とを備え、前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御されるようになっている。
【０００７】
第２の発明は、第１の発明の電源装置において、前記記憶回路は、さらに前記複数の電源回路を停止制御するための停止制御データを格納するようにし、前記複数の電源回路は、停止の際に、前記記憶回路に格納される停止制御データに基づいて停止制御されるようになっている。
第３の発明は、第１または第２の発明の電源装置において、前記記憶回路は、さらに前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納するようにし、前記複数の電源回路は、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【０００８】
第４の発明は、第１、第２、または第３の発明の電源装置において、前記起動制御データは前記複数の電源回路の起動順序または起動タイミングを制御するためのデータからなり、前記停止制御データは前記複数の電源回路の停止順序または停止タイミングを制御するためのデータからなる。
第５の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、所定のクロックを計数するカウンタと、前記複数の第１ラッチ回路に格納される各数値データと前記カウンタの計数値とを比較し、その両者が一致するときに起動信号を出力する複数の一致回路とを備え、前記複数の電源回路は、起動の際に、前記複数の一致回路からの対応する起動信号に基づいて起動制御されるようになっている。
【０００９】
第６の発明は、複数の構成要素からなる電子機器に電力を供給する電源装置であって、前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、前記複数の電源回路を起動制御および停止制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、所定のクロックのアップカウント動作またはダウンカウント動作を行うアップダウンカウンタと、前記アップダウンカウンタをアップカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに起動信号を出力し、一方、前記アップダウンカウンタをダウンカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに停止信号を出力する複数のシーケンス信号発生回路とを備え、前記複数の電源回路は、起動の際に、前記複数のシーケンス信号発生回路からの対応する起動信号に基づいて起動制御されるとともに、停止の際に、前記複数のシーケンス信号発生回路からの対応する停止信号に基づいて停止制御されるようになっている。
【００１０】
第７の発明は、第５または第６の発明の電源装置において、前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路をさらに備え、前記複数の電源回路は、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっている。
【００１１】
このような構成からなる本発明によれば、複数の電源回路の同時起動を避けることができるので、突入電流を低減できる。
また、本発明では、複数の電源回路の起動順序または起動タイミングを制御するためのデータを、電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて複数の電源回路を起動制御することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図１は、本発明の電子機器の電源装置をデジタルスチルカメラに適用した第１実施形態のブロック図である。
この電子機器であるデジタルスチルカメラは、図１に示すように、画像を撮影するＣＣＤセンサ（カメラ部）１と、そのＣＣＤセンサ１で撮影した画像を表示する液晶表示器のような表示部２と、そのＣＣＤセンサ１で撮影した画像のデータを格納する画像メモリ３と、外部との間でデータの授受を行うインタフェース部４と、各部を予め定めた手順で制御する制御部５と、各部に所望の電力を供給する電源装置６とを、少なくとも備えている。電源装置６は、電源スイッチ７を介して電池８に接続されている。
【００１３】
次に、第１実施形態に係る電源装置６の具体的な構成について、図２を参照して説明する。
この第１実施形態に係る電源装置６は、図２に示すように、制御回路５に電力を供給する電源回路３１と、ＣＣＤセンサ１に電力を供給する電源回路３２と、表示部２に電力を供給する電源回路３３と、画像メモリ３に電力を供給する電源回路３４と、インタフェース部４に電力を供給する電源回路３５とを備え、ラッチ回路１２〜１５に格納される電源回路３２〜３５の起動順序またはその起動タイミングを制御するための各起動制御データに基づいて、電源回路３２〜３５が起動制御されるようになっている。
【００１４】
すなわち、電源装置６は、図２に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ゲート回路１６〜１９と、クロック発生回路２０と、カウンタ２１と、一致回路２２〜２５と、電源回路３１〜３５とを備えている。
シフトレジスタ１１は、上記のようにラッチ回路１２〜１５に格納する電源回路３２〜３５の起動制御データと、ラッチ回路１２〜１５に割り当てられているアドレスを示すアドレスデータとからなるデータを、一時的に記憶するレジスタである。シフトレジスタ１１は、上記のデータを入力するデータ入力端子と、クロックを入力するクロック入力端子とを備えている。
【００１５】
ここで、シフトレジスタ１１に格納されるデータは例えば８ビットからなり、その８ビットのうち上位側の３ビットが上記のアドレスデータとして割り当てられ、そのうちの下位側の５ビットが上記の起動データとして割り当てられるものとする。
ゲート回路１６〜１９は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータを受け取ると、そのアドレスデータで指定されるラッチ回路１２〜１５に、データの書き込みを許可するストローブ信号を供給する回路である。
【００１６】
ラッチ回路１２〜１５は、各電源回路３２〜３５の起動制御データを格納する記憶回路である。この各ラッチ回路１２〜１５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路１６〜１９からストローブ信号が供給される場合に、そのシフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの起動制御データが格納されるようになっている。
【００１７】
クロック発生回路２０は、制御回路５からのクロック発生信号に基づいて所定周期のクロックパルスを発生する回路である。このクロック発生回路２０で発生されるクロックパルスは、カウンタ２１に供給されるようになっている。
ここで、クロック発生回路２０は、発生するクロックパルスの周期を任意に設定できるようにしても良い。
【００１８】
カウンタ２１は、クロック発生回路２０からのクロックパスルを計数するものであり、その計数値（カウント値）は一致回路２２〜２５にそれぞれ供給されるようになっている。
一致回路２２〜２５は、ラッチ回路１２〜１５に格納される電源回路３２〜３５の各起動制御データ（起動数値データ）とカウンタ２０の計数値とを比較し、その両者が一致したときに、電源回路３２〜３５を起動させる起動信号Ｓ１〜Ｓ４をそれぞれ出力する回路である。その起動信号Ｓ１〜Ｓ４は、対応する電源回路３２〜３４に供給されるようになっている。
【００１９】
電源回路３１は、電源スイッチ７の投入に基づいて起動するようになっている。電源回路３２〜３５は、一致回路２１〜２４からの起動信号Ｓ１〜Ｓ４に基づいて起動を開始し、あらかじめ決められている各出力電圧を出力するようになっている。電源回路３１〜３５は、その負荷の特性に応じてスイッチングレギュレータ、ＤＣ−ＤＣコンバータ、シリーズレギュレータなどからなる。
【００２０】
次に、このような構成からなる第１実施形態の動作について、図１および図２を参照して説明する。
いま、電源スイッチ７が投入（オン）されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
【００２１】
まず、シフトレジスタ１１には、電源回路３２の起動順序とその起動のタイミングを制御するための起動制御データ（起動数値データ）をラッチ回路１２に格納するために、例えば８ビットからなるデータが制御部５から転送されて格納される。
例えば、このシフトレジスタ１１には、データ「０００００００１」が格納される。ここで、その上位側の「０００」はラッチ回路１２のアドレスデータであり、その下位側の「００００１」は電源回路３２の起動数値データである。
【００２２】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動数値データ「００００１」を格納する。
【００２３】
次に、シフトレジスタ１１には、例えばデータ「００１０００１１」が格納され、その上位側の「００１」はラッチ回路１３のアドレスデータであり、その下位側の「０００１１」は電源回路３３の起動数値データである。そして、その起動数値データ「０００１１」が、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１０００１１１」が格納され、その上位側の「０１０」はラッチ回路１４のアドレスデータであり、下位側の「００１１１」は電源回路３４の起動数値データである。そして、その起動数値データ「００１１１」が、ラッチ回路１４に格納される。
【００２４】
最後に、シフトレジスタ１１には、例えばデータ「０１１０１１１１」が格納され、その上位側の「０１１」はラッチ回路１５のアドレスデータであり、その下位側の「０１１１１」は電源回路３５の起動数値データである。そして、その起動数値データ「００１１１」が、ラッチ回路１５に格納される。
この結果、ラッチ回路１２〜１５には、電源回路３２〜３５の起動数値データとして「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納されることになる。
【００２５】
次に、図１の制御部５からクロック発生回路２０に対してクロック発生信号が供給されると、クロック発生回路２０が所定のクロックパルスを発生し、この発生したクロックパルスがカウンタ２１に供給される。カウンタ２１はそのパルスを計数し、その計数値が一致回路２２〜２５にそれぞれ供給される。
一致回路２２は、カウンタ２１からの計数値「００００１」とラッチ回路１２に格納される起動数値データ「００００１」とが一致すると、起動信号Ｓ１を電源回路３２に供給する。電源回路３２は、その起動信号Ｓ１に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すＣＣＤセンサ１に対して供給する。
【００２６】
また、一致回路２３は、カウンタ２１からの計数値「０００１１」とラッチ回路１３に格納される起動数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３に供給する。電源回路３３は、その起動信号Ｓ２に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す表示部２に対して供給する。
【００２７】
さらに、一致回路２４は、カウンタ２１からの計数値「００１１１」とラッチ回路１４に格納される起動数値データ「００１１１」とが一致すると、起動信号Ｓ３を電源回路３４に供給する。電源回路３４は、その起動信号Ｓ３に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す画像メモリ３に対して供給する。
【００２８】
また、一致回路２５は、カウンタ２１からの計数値「０１１１１」とラッチ回路１５に格納される起動数値データ「０１１１１」とが一致すると、起動信号Ｓ４を電源回路３５に供給する。電源回路３５は、その起動信号Ｓ４に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すインタフェース部４に対して供給する。
【００２９】
以上説明したように、この第１実施形態によれば、複数の電源回路３２〜３５を同時に起動しないので、突入電流を低減できる。
また、第１実施形態によれば、電源回路３２〜３５の起動順序や起動タイミングを制御する起動制御データを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて電源回路３２〜３５の起動制御ができる。
【００３０】
次に、第２実施形態の構成について説明する。
この第２実施形態は、第１実施形態と同様にデジタルスチルカメラに適用したものであり、図１および図２に示す電源装置６を、図３に示す電源装置に置き換えたものである。
すなわち、この第２実施形態に係る電源装置は、図３に示すように、制御回路５に電力を供給する電源回路３１と、ＣＣＤセンサ１に電力を供給する電源回路３２Ａと、表示部２に電力を供給する電源回路３３Ａと、画像メモリ３に電力を供給する電源回路３４Ａと、インタフェース部４に電力を供給する電源回路３５Ａと、電源回路３２Ａ〜３５Ａの起動順序とその起動タイミングを制御するための各起動制御データ（起動数値データ）を格納するラッチ回路１２〜１５と、電源回路３２Ａ〜３５Ａの出力電圧を制御するための各出力電圧制御データを格納するラッチ回路４２〜４５と、を備えている。
【００３１】
そして、この第２実施形態では、ラッチ回路１２〜１５に格納される各起動制御データに基づいて電源回路３２Ａ〜３５Ａが起動制御されるとともに、ラッチ回路４２〜４５に格納される各出力電圧制御データに基づいて電源回路３２Ａ〜３５Ａの各出力電圧が制御されるようにした。
このために、第２実施形態に係る電源装置は、図３に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ラッチ回路４２〜４５と、ゲート回路１６〜１９と、ゲート回路４６〜４９と、クロック発生回路２０と、カウンタ２１と、一致回路２２〜２５と、電源回路３１と、電源回路３２Ａ〜３５Ａとを備えている。
【００３２】
なお、図３の電源装置は、図２の電源装置と共通部分を有するので、その共通部分の構成要素には同一符号を付してその構成要素の説明は省略する。
ゲート回路４６〜４９は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータを受け取ると、そのアドレスデータで指定されるラッチ回路４２〜４５に、データの書き込みを許可するストローブ信号を供給する回路である。
【００３３】
ラッチ回路４２〜４５は、各電源回路３２Ａ〜３５Ａの出力電圧制御データを格納する記憶回路である。この各ラッチ回路４２〜４５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路４６〜４９からストローブ信号が供給される場合に、そのフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの出力電圧制御データが格納されるようになっている。
【００３４】
電源回路３２Ａ〜３５Ａは、一致回路２２〜２５からの起動信号Ｓ１〜Ｓ４に基づいて起動を開始するとともに、ラッチ回路４２〜４５に格納される各出力電圧制御データに基づいてその各出力電圧が制御されるようになっている。
次に、このような構成からなる第２実施形態の動作について、図１および図３を参照して説明する。
【００３５】
いま、電源スイッチ７が投入されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
まず、シフトレジスタ１１には、電源回路３２Ａの起動順序とその起動のタイミングを示す起動数値データをラッチ回路１２に格納するために、例えばデータ「０００００００１」が制御部５から転送されて格納される。
【００３６】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動数値データ「００００１」を格納する。
【００３７】
次に、シフトレジスタ１１には、電源回路３２Ａの出力電圧制御データをラッチ回路４２に格納するために、例えばデータ「００１０００１１」が制御部５から転送されて格納される。ここで、そのデータのうち上位側の「００１」はラッチ回路４２のアドレスデータであり、そのデータの下位側の「０００１１」は電源回路３２Ａの出力電圧制御データである。
【００３８】
このようなデータがシフトレジスタ１１に格納されると、ゲート回路４６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「００１」で指定されるラッチ回路４２に対し、ストローブ信号を供給する。ラッチ回路４２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの出力電圧制御データ「０００１１」を格納する。
【００３９】
次に、シフトレジスタ１１には、例えばデータ「０１００００１１」が格納され、その上位側の「０１０」はラッチ回路１３のアドレスデータであり、下位側の「０００１１」は電源回路３３Ａの起動数値データである。そして、その起動数値データ「０００１１」が、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１１００１１１」が格納され、上位側の「０１１」はラッチ回路４３のアドレスデータであり、下位側の「００１１１」は電源回路３３Ａの出力電圧制御データである。そして、その出力電圧制御データ「００１１１」が、ラッチ回路４３に格納される。
【００４０】
このようにして、ラッチ回路１２〜１５には、電源回路３２Ａ〜３５Ａの起動数値データとして、例えば「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納される。また、ラッチ回路４２〜４５には、電源回路３２Ａ〜３５Ａの出力電圧制御データとして、例えば「０００１１」、「００１１１」、「０００１１」、「００１１１」がそれぞれ格納される。
【００４１】
次に、図１の制御部５からクロック発生回路２０に対してクロック発生信号が供給されると、クロック発生回路２０が所定のクロックパルスを発生し、この発生したクロックパルスがカウンタ２１に供給される。カウンタ２１はそのクロックパルスを計数し、その計数値が一致回路２２〜２５にそれぞれ供給される。
一致回路２２は、カウンタ２１からの計数値「００００１」とラッチ回路１２に格納される起動数値データ「００００１」とが一致すると、起動信号Ｓ１を電源回路３２Ａに供給する。電源回路３２Ａは、その起動信号Ｓ１に基づいて起動を開始するとともに、ラッチ回路４２に格納される出力電圧制御データ「０００１１」に基づいてその出力電圧を制御する。そして、その出力電圧はＣＣＤセンサ１に対して供給される。
【００４２】
また、一致回路２３は、カウンタ２１からの計数値「０００１１」とラッチ回路１３に格納される起動数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３Ａに供給する。電源回路３３Ａは、その起動信号Ｓ２に基づいて起動を開始するとともに、ラッチ回路４３に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧は表示部２に対して供給される。
【００４３】
さらに、一致回路２４は、カウンタ２１からの計数値「００１１１」とラッチ回路１４に格納される起動数値データ「００１１１」とが一致すると、起動信号Ｓ３を電源回路３４Ａに供給する。電源回路３４Ａは、その起動信号Ｓ３に基づいて起動を開始するとともに、ラッチ回路４４に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧は画像メモリ３に対して供給される。
【００４４】
また、一致回路２５は、カウンタ２１からの計数値「０１１１１」とラッチ回路１５に格納される起動数値データ「０１１１１」とが一致すると、起動信号Ｓ４を電源回路３５Ａに供給する。電源回路３５Ａは、その起動信号Ｓ４に基づいて起動を開始するとともに、ラッチ回路４５に格納される出力電圧制御データ「００１１１」に基づいてその出力電圧を制御する。そして、その出力電圧はインタフェース部４に対して供給する。
【００４５】
以上説明したように、この第２実施形態によれば、電源回路３２Ａ〜３５Ａの起動順序や起動タイミングを制御するための起動制御データとその出力電圧を制御するための出力電圧制御データとを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてそれぞれ設定しておき、その設定に応じて電源回路３２Ａ〜３５Ａの起動制御や出力電圧ができる。
【００４６】
次に、第３実施形態の構成について説明する。
この第３実施形態は、第１実施形態と同様にデジタルスチルカメラに適用したものであり、図１および図２に示す電源装置６を、図４に示す電源装置に置き換えたものである。
すなわち、この第３実施形態に係る電源装置は、ラッチ回路１２〜１５に電源回路３２Ｂ〜３５Ｂの起動／停止の順序とその起動／停止のタイミングを制御するための各起動／停止制御データを格納するようにし、そのラッチ回路１２〜１５に格納される各起動／停止制御データに基づいて電源回路３２Ｂ〜３５Ｂを起動制御および停止制御させるようにしたものである。
【００４７】
このために、第３実施形態に係る電源装置は、図４に示すように、シフトレジスタ１１と、ラッチ回路１２〜１５と、ゲート回路１６〜１９と、クロック発生回路２０と、アップダウンカウンタ５０と、一致回路２２〜２５と、切換スイッチ５１〜５５と、電源回路３１と、電源回路３２Ｂ〜３５Ｂとを備えている。
なお、図４の電源装置は、図２の電源装置と共通部分を有するので、その共通部分の構成要素には同一符号を付してその構成要素の説明は省略する。
【００４８】
ラッチ回路１２〜１５は、各電源回路３２Ｂ〜３５Ｂの起動／停止制御データ（起動／停止数値データ）を格納する記憶回路である。このラッチ回路１２〜１５は、シフトレジスタ１１に格納される８ビットのデータのうち上位側の３ビットのアドレスデータに基づいてゲート回路１６〜１９からストローブ信号が供給される場合に、そのシフトレジスタ１１に格納される８ビットのデータのうち下位側の５ビットの起動／停止数値データが格納されるようになっている。
【００４９】
アップダウンカウンタ５０は、クロック発生回路２０の発生するクロックパルスのアップカウント動作とダウンカウント動作とを行うことができるカウンタである。
スイッチ５１は、図１に示す制御回路５からのスイッチ切換信号に基づき、クロック発生回路２０からのクロックパルスを、アップダウンカウンタ５０のアップカウント動作の入力端子側とダウンカウンタ動作の入力端子側とに振り分けるものである。
【００５０】
スイッチ５２〜５４は、制御回路５からのスイッチ切換信号に基づき、一致回路２２〜２５から出力される起動信号と停止信号とを選択し、この選択した起動信号と停止信号とを電源回路３２Ｂ〜３５Ｂの起動信号入力端子と停止信号入力端子とに入力するためのものである。
電源回路３２Ｂ〜３５Ｂは、一致回路２２〜２５からの起動信号に基づいて起動を開始するとともに、一致回路２２〜２５からの停止信号に基づいて動作を停止するようになっている。
【００５１】
また、電源回路３２Ｂ〜３５Ｂは、図１に示すＣＣＤセンサ１、表示部２、画像メモリ３、およびインタフェース部４にそれぞれ電力を供給するようになっている。
次に、このような構成からなる第３実施形態の動作について、図１および図４を参照して説明する。
【００５２】
いま、電源スイッチ７が投入されると、電源回路３１が起動されて図１に示す制御部５が動作状態となり、制御部５は予め定めた手順により以下のような制御処理を行う。
まず、シフトレジスタ１１には、電源回路３２Ｂの起動／停止の順序とその起動／停止のタイミングを示す起動／停止数値データを格納するために、例えばデータ「０００００００１」が制御部５から転送されて格納される。
【００５３】
ここで、そのデータのうち上位側の３ビットの「０００」がラッチ回路１２のアドレスを示すアドレスデータ、その下位側の５ビットの「００００１」が起動／停止数値データである。
このようなデータがシフトレジスタ１１に格納されると、ゲート回路１６は、シフトレジスタ１１に格納される上位側の３ビットのアドレスデータ「０００」で指定されるラッチ回路１２に対し、ストローブ信号を供給する。ラッチ回路１２は、そのストローブ信号が供給されると、シフトレジスタ１１に格納される下位側の５ビットの起動／停止数値データ「００００１」を格納する。
【００５４】
次に、シフトレジスタ１１には、例えばデータ「００１０００１１」が格納され、上位側の「００１」はラッチ回路１３のアドレスデータであり、下位側の「０００１１」は電源回路３３Ｂの起動／停止数値データである。そして、その起動／停止数値データ「０００１１」は、ラッチ回路１３に格納される。
次に、シフトレジスタ１１には、例えばデータ「０１０００１１１」が格納され、上位側の「０１０」はラッチ回路１４のアドレスデータであり、下位側の「００１１１」は電源回路３４Ｂの起動／停止数値データである。そして、その起動／停止数値データ「００１１１」が、ラッチ回路１４に格納される。
【００５５】
最後に、シフトレジスタ１１には、例えばデータ「０１１０１１１１」が格納され、上位側の「０１１」はラッチ回路１５のアドレスデータであり、下位側の「０１１１１」は電源回路３５Ｂの起動／停止数値データである。そして、その起動／停止数値データ「００１１１」が、ラッチ回路１５に格納される。
この結果、ラッチ回路１２〜１５には、電源回路３２Ｂ〜３５Ｂの起動／停止数値データとして、例えば「００００１」、「０００１１」、「００１１１」、「０１１１１」がそれぞれ格納されることになる。
【００５６】
次に、電源回路３２Ｂ〜３５Ｂを起動させる場合の各部の動作について説明する。
ここで、この動作のときには、切換スイッチ５１〜５５の各接点は、図示の位置にある。
この場合には、図１の制御部５からのクロック発生回路２０に対してクロック発生信号が供給され、クロック発生回路２０が所定のクロックパルスを発生する。このときには、その発生したクロックパルスはアップダウンカウンタ５０のアップカウント動作側に供給される。この結果、カウンタ５０はそのクロックパルスのアップカウント動作を開始し、その計数値が一致回路２２〜２５にそれぞれ供給される。
【００５７】
一致回路２２は、カウンタ５０からの計数値「００００１」とラッチ回路１２に格納される起動／停止数値データ「００００１」とが一致すると、起動信号を電源回路３２Ｂの起動信号入力端子に供給する。電源回路３２Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示すＣＣＤセンサ１に対して供給する。
【００５８】
次に、一致回路２３は、カウンタ５０からの計数値「０００１１」とラッチ回路１３に格納される起動／停止数値データ「０００１１」とが一致すると、起動信号Ｓ２を電源回路３３Ｂの起動信号入力端子に供給する。電源回路３３Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を表示部２に対して供給する。
【００５９】
次に、一致回路２４は、カウンタ５０からの計数値「００１１１」とラッチ回路１４に格納される起動／停止数値データ「００１１１」とが一致すると、起動信号を電源回路３４Ｂの起動信号入力端子に供給する。電源回路３４Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧を図１に示す画像メモリ３に対して供給する。
【００６０】
最後に、一致回路２５は、カウンタ５０からの計数値「０１１１１」とラッチ回路１５に格納される起動／停止数値データ「０１１１１」とが一致すると、起動信号を電源回路３５Ｂの起動信号入力端子に供給する。電源回路３５Ｂは、その起動信号に基づいて起動を開始し、あらかじめ決められている出力電圧をインタフェース部４に対して供給する。
【００６１】
次に、電源回路３２Ｂ〜３５Ｂの動作を停止させる場合の各部の動作について説明する。
この場合には、図１の制御回路５からのスイッチ切換信号に基づき、切換スイッチ５１〜５５の各接点が図示の位置から反対の位置に切り換えられる。その後、制御部５からのクロック発生回路２０に対してクロック発生信号が供給され、クロック発生回路２０が所定のクロックパルスを発生する。
【００６２】
このとき、切換スイッチ５１の切り換え接点は図示の位置とは反対の位置にあるので、その発生したパルスはアップダウンカウンタ５０のダウンカウント動作側に供給される。この結果、アップダウンカウンタ５０は、そのクロックパルスのダウンカウント動作を開始し、その計数値が一致回路２２〜２５にそれぞれ供給される。
【００６３】
一致回路２５は、カウンタ５０からの計数値「０１１１１」とラッチ回路１５に格納される起動／停止数値データ「０１１１１」とが一致すると、停止信号を電源回路３５Ｂの停止信号入力端子に供給する。電源回路３５Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧のインタフェース部４に対する供給が停止される。
【００６４】
また、一致回路２４は、カウンタ５０からの計数値「００１１１」とラッチ回路１４に格納される起動／停止数値データ「００１１１」とが一致すると、停止信号を電源回路３４Ｂの停止信号入力端子に供給する。電源回路３４Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧の画像メモリ３に対する供給が停止される。
【００６５】
さらに、一致回路２３は、カウンタ５０からの計数値「０００１１」とラッチ回路１３に格納される起動／停止数値データ「０００１１」とが一致すると、停止信号を電源回路３３Ｂの停止信号入力端子に供給する。電源回路３３Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧の表示部２に対する供給が停止される。
【００６６】
また、一致回路２２は、カウンタ５０からの計数値「００００１」とラッチ回路１２に格納される起動／停止数値データ「００００１」とが一致すると、停止信号を電源回路３２Ｂの停止信号入力端子に供給する。電源回路３２Ｂは、その停止信号に基づいて動作を停止するので、その出力電圧のＣＣＤセンサ１に対する供給が停止される。
【００６７】
以上説明したように、この第３実施形態によれば、電源回路３２Ｂ〜３５Ｂの起動順序や起動タイミングとその停止順序や停止タイミングを制御するデータを、デジタルスチルカメラなどの電子機器の都合、またはその電子機器の各構成要素の特性などに応じて予め設定しておき、その設定に応じて電源回路３２Ｂ〜３５Ｂを起動制御および停止制御させることができる。
【００６８】
なお、上記の実施形態では、ラッチ回路１２〜１５などに電源回路３２〜３５の起動制御データなどを電源の投入時に設定し、その設定した起動制御データに基づいて電源回路３２〜３５の起動制御などを行うようにした。
しかし、これに代えて、電源装置の出荷時に、電源回路３２〜３５の起動制御データなどをＲＯＭ等の不揮発性メモリにあらかじめ書き込んでおき、電源投入時に、その起動制御データを読み出して電源回路３２〜３５の起動制御を行うようにしても良い。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、複数の電源回路の同時起動を避けることができるので、突入電流を低減できる。
また、本発明によれば、複数の電源回路の起動順序または起動タイミングを制御するためのデータを、電子機器の都合、またはその電子機器の各構成要素（各デバイス）の特性などに応じてあらかじめ設定しておき、その設定に応じて複数の電源回路を起動制御することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態をデジタルスチルカメラに適用した場合の構成例を示すブロック図である。
【図２】第１実施形態に係る電源装置の構成を示すブロック図である。
【図３】第２実施形態に係る電源装置の構成を示すブロック図である。
【図４】第３実施形態に係る電源装置の構成を示すブロック図である。
【符号の説明】
１はＣＣＤセンサ、２は表示部、３は画像メモリ、４はインタフェース部、５は制御部、６は電源装置、７は電源スイッチ、１１はシフトレジスタ、１２〜１５はラッチ回路、１６〜１９はゲート回路、２１はカウンタ、２２〜２５は一致回路、３１〜３５は電源回路、５０はアップダウンカウンタである。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device for an electronic device that supplies power to an electronic device (electronic system) such as a digital still camera.
[0002]
[Prior art]
For example, a digital still camera includes a CCD sensor that captures an image, an image memory that stores data of the image captured by the CCD sensor, a display unit that displays an image captured by the CCD sensor, and exchanges data with the outside. It is composed of an interface unit for performing, a control unit for controlling each unit, and the like.
[0003]
As a power supply device for an electronic device such as a digital still camera having such a configuration, a power supply device having a plurality of power supply circuits for supplying power to respective components of the digital still camera is known. The plurality of power supply circuits include a switching regulator, a DC-DC converter, a series regulator, and the like.
Further, in such a conventional power supply device for an electronic device, a plurality of power supply circuits are simultaneously activated when a power switch is turned on.
[0004]
[Problems to be solved by the invention]
When a plurality of power supply circuits are started at the same time, an inrush current increases at the time of starting. For this reason, when the power supply circuit is operated by a battery, the power supply voltage may temporarily drop, and the components may malfunction such as malfunction. Further, there is a possibility that a device to which power is supplied may be destroyed.
[0005]
On the other hand, each component (each device) has its own characteristic. For this reason, it is desired that the start-up order and the start-up timing of the plurality of power supply circuits be changed according to the characteristics of the respective components at the time of start-up.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device for an electronic device that can reduce an inrush current and can appropriately control a start order and a start timing of a plurality of power supply circuits.
[0006]
[Means for Solving the Problems]
In order to solve the above problems and achieve the object of the present invention, each invention is configured as follows.
That is, a first invention is a power supply device for supplying power to an electronic device including a plurality of components, comprising: a plurality of power supply circuits for respectively supplying power to the plurality of components; and a plurality of power supply circuits. A storage circuit for storing start-up control data for start-up control, wherein the plurality of power supply circuits are controlled to start upon start-up based on start-up control data stored in the storage circuit. I have.
[0007]
According to a second invention, in the power supply device according to the first invention, the storage circuit further stores stop control data for stop control of the plurality of power circuits, and the plurality of power circuits are configured to stop. At this time, stop control is performed based on stop control data stored in the storage circuit.
A third invention is the power supply device according to the first or second invention, wherein the storage circuit further stores output voltage control data for controlling output voltages of the plurality of power supply circuits, In the power supply circuit, the output voltage is controlled based on a plurality of output voltage control data stored in the storage circuit.
[0008]
According to a fourth aspect, in the power supply device according to the first, second, or third aspect, the start control data comprises data for controlling a start order or a start timing of the plurality of power supply circuits, The data includes data for controlling the stop order or stop timing of the plurality of power supply circuits.
A fifth invention is a power supply device for supplying power to an electronic device including a plurality of components, wherein a plurality of power supply circuits for supplying power to the plurality of components, respectively, and activation control of the plurality of power supply circuits is provided. A plurality of first latch circuits each storing respective numerical data for performing the operation, a counter counting a predetermined clock, and comparing each numerical data stored in the plurality of first latch circuits with the count value of the counter. A plurality of matching circuits that output a start signal when the two match with each other, wherein the plurality of power supply circuits perform start-up control based on corresponding start signals from the plurality of match circuits when starting. It is supposed to be.
[0009]
A sixth invention is a power supply device for supplying power to an electronic device including a plurality of components, wherein the plurality of power supply circuits respectively supply power to the plurality of components, and a start control of the plurality of power supply circuits. And a plurality of first latch circuits respectively storing numerical data for performing stop control, an up-down counter for performing up-counting operation or down-counting operation of a predetermined clock, and when the up-down counter is up-counted Comparing each of the numerical data stored in the plurality of first latch circuits with the count value at that time, and outputting a start signal when the two coincide with each other; Then, each numerical data stored in the plurality of first latch circuits is compared with a count value at that time, and the two coincide. A plurality of sequence signal generation circuits that output a stop signal when the power supply circuit is activated, wherein the plurality of power supply circuits are controlled to be activated at the time of activation based on corresponding activation signals from the plurality of sequence signal generation circuits. In addition, at the time of stop, stop control is performed based on corresponding stop signals from the plurality of sequence signal generation circuits.
[0010]
A seventh invention is the power supply device according to the fifth or sixth invention, further comprising a plurality of second latch circuits storing output voltage control data for controlling each output voltage of the plurality of power supply circuits, The output voltages of the plurality of power supply circuits are controlled based on the respective output voltage control data stored in the plurality of second latch circuits.
[0011]
According to the present invention having such a configuration, simultaneous activation of a plurality of power supply circuits can be avoided, so that inrush current can be reduced.
Further, in the present invention, data for controlling the activation sequence or the activation timing of the plurality of power supply circuits is preset in accordance with the convenience of the electronic device or the characteristics of each component (each device) of the electronic device. In advance, a plurality of power supply circuits can be controlled to start according to the setting.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described.
FIG. 1 is a block diagram of a first embodiment in which a power supply device of an electronic apparatus of the present invention is applied to a digital still camera.
As shown in FIG. 1, a digital still camera as an electronic apparatus includes a CCD sensor (camera unit) 1 for photographing an image and a display unit 2 such as a liquid crystal display for displaying an image photographed by the CCD sensor 1. An image memory 3 for storing data of an image captured by the CCD sensor 1, an interface unit 4 for exchanging data with the outside, a control unit 5 for controlling each unit according to a predetermined procedure, and each unit. And a power supply device 6 for supplying desired power to the power supply. The power supply 6 is connected to a battery 8 via a power switch 7.
[0013]
Next, a specific configuration of the power supply device 6 according to the first embodiment will be described with reference to FIG.
As shown in FIG. 2, the power supply device 6 according to the first embodiment includes a power supply circuit 31 for supplying power to the control circuit 5, a power supply circuit 32 for supplying power to the CCD sensor 1, and a power supply circuit for supplying power to the display unit 2. A power supply circuit 33 for supplying power to the image memory 3, a power supply circuit 35 for supplying power to the interface unit 4, and power supply circuits 32 to 35 stored in the latch circuits 12 to 15. The power supply circuits 32 to 35 are controlled to be activated based on each activation control data for controlling the activation sequence or the activation timing.
[0014]
That is, as shown in FIG. 2, the power supply device 6 includes a shift register 11, latch circuits 12 to 15, gate circuits 16 to 19, a clock generation circuit 20, a counter 21, matching circuits 22 to 25, Power supply circuits 31 to 35 are provided.
The shift register 11 temporarily stores data consisting of the start-up control data of the power supply circuits 32 to 35 stored in the latch circuits 12 to 15 and the address data indicating the addresses assigned to the latch circuits 12 to 15 as described above. This is a register for temporarily storing. The shift register 11 has a data input terminal for inputting the data and a clock input terminal for inputting a clock.
[0015]
Here, the data stored in the shift register 11 is composed of, for example, 8 bits. Of the 8 bits, the upper 3 bits are allocated as the address data, and the lower 5 bits are used as the start data. Shall be assigned.
When the gate circuits 16 to 19 receive the upper 3-bit address data of the 8-bit data stored in the shift register 11, the gate circuits 16 to 19 write the data to the latch circuits 12 to 15 designated by the address data. This is a circuit for supplying a strobe signal to be permitted.
[0016]
The latch circuits 12 to 15 are storage circuits that store start control data of the power supply circuits 32 to 35. When a strobe signal is supplied from the gate circuits 16 to 19 based on the higher-order 3-bit address data of the 8-bit data stored in the shift register 11, each of the latch circuits 12 to 15 performs the shift operation. The lower 5 bits of the start control data of the 8-bit data stored in the register 11 are stored.
[0017]
The clock generation circuit 20 is a circuit that generates a clock pulse of a predetermined cycle based on a clock generation signal from the control circuit 5. The clock pulse generated by the clock generation circuit 20 is supplied to a counter 21.
Here, the clock generation circuit 20 may be capable of arbitrarily setting the cycle of the generated clock pulse.
[0018]
The counter 21 counts a clock pulse from the clock generation circuit 20, and the count value (count value) is supplied to the coincidence circuits 22 to 25, respectively.
The coincidence circuits 22 to 25 compare the respective activation control data (activation numerical data) of the power supply circuits 32 to 35 stored in the latch circuits 12 to 15 with the count value of the counter 20, and when both coincide with each other, These circuits output activation signals S1 to S4 for activating the power circuits 32 to 35, respectively. The start signals S1 to S4 are supplied to the corresponding power supply circuits 32 to 34.
[0019]
The power supply circuit 31 is activated based on the turning on of the power switch 7. The power supply circuits 32 to 35 start up based on the start-up signals S1 to S4 from the matching circuits 21 to 24, and output predetermined output voltages. The power supply circuits 31 to 35 include a switching regulator, a DC-DC converter, a series regulator, and the like according to the characteristics of the load.
[0020]
Next, the operation of the first embodiment having such a configuration will be described with reference to FIGS.
When the power switch 7 is turned on (turned on), the power supply circuit 31 is activated, and the control unit 5 shown in FIG. 1 is activated, and the control unit 5 performs the following control processing according to a predetermined procedure. .
[0021]
First, in order to store start control data (start numerical data) for controlling the start sequence and the start timing of the power supply circuit 32 in the shift circuit 11, for example, 8-bit data is controlled. The data is transferred from the unit 5 and stored.
For example, the shift register 11 stores data “00000001”. Here, “000” on the upper side is address data of the latch circuit 12, and “00001” on the lower side is activation numerical data of the power supply circuit 32.
[0022]
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the upper 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower 5 bits of activation numerical data “00001” stored in the shift register 11.
[0023]
Next, for example, data “00100011” is stored in the shift register 11, the upper side “001” is the address data of the latch circuit 13, and the lower side “00011” is the start numerical data of the power supply circuit 33. It is. Then, the activation numerical data “00011” is stored in the latch circuit 13.
Next, for example, data “01000111” is stored in the shift register 11, and “010” on the upper side is address data of the latch circuit 14, and “00111” on the lower side is activation numerical data of the power supply circuit 34. is there. Then, the activation numerical data “00111” is stored in the latch circuit 14.
[0024]
Finally, the shift register 11 stores, for example, data “01101111”. The upper side “011” is the address data of the latch circuit 15, and the lower side “01111” is the starting numerical data of the power supply circuit 35. It is. Then, the activation numerical data “00111” is stored in the latch circuit 15.
As a result, "00001", "00011", "00111", and "01111" are stored in the latch circuits 12 to 15 as the activation numerical data of the power supply circuits 32 to 35, respectively.
[0025]
Next, when a clock generation signal is supplied from the control unit 5 of FIG. 1 to the clock generation circuit 20, the clock generation circuit 20 generates a predetermined clock pulse, and the generated clock pulse is supplied to the counter 21. You. The counter 21 counts the pulses, and the counted value is supplied to the coincidence circuits 22 to 25, respectively.
When the count value “00001” from the counter 21 matches the activation numerical data “00001” stored in the latch circuit 12, the coincidence circuit 22 supplies the activation signal S1 to the power supply circuit 32. The power supply circuit 32 starts activation based on the activation signal S1, and supplies a predetermined output voltage to the CCD sensor 1 shown in FIG.
[0026]
When the count value “00011” from the counter 21 matches the start numerical data “00011” stored in the latch circuit 13, the coincidence circuit 23 supplies a start signal S 2 to the power supply circuit 33. The power supply circuit 33 starts activation based on the activation signal S2 and supplies a predetermined output voltage to the display unit 2 shown in FIG.
[0027]
Further, when the count value “00111” from the counter 21 matches the activation numerical data “00111” stored in the latch circuit 14, the coincidence circuit 24 supplies the activation signal S3 to the power supply circuit 34. The power supply circuit 34 starts activation based on the activation signal S3, and supplies a predetermined output voltage to the image memory 3 shown in FIG.
[0028]
Further, when the count value “01111” from the counter 21 matches the start numerical data “01111” stored in the latch circuit 15, the matching circuit 25 supplies a start signal S 4 to the power supply circuit 35. The power supply circuit 35 starts activation based on the activation signal S4, and supplies a predetermined output voltage to the interface unit 4 shown in FIG.
[0029]
As described above, according to the first embodiment, since the plurality of power supply circuits 32 to 35 are not activated at the same time, the rush current can be reduced.
Further, according to the first embodiment, the start control data for controlling the start sequence and the start timing of the power supply circuits 32 to 35 is stored in the electronic device such as a digital still camera or for each component (each device) of the electronic device. ) Is set in advance in accordance with the characteristics of (1) and the like, and the activation of the power supply circuits 32 to 35 can be controlled in accordance with the settings.
[0030]
Next, the configuration of the second embodiment will be described.
The second embodiment is applied to a digital still camera, similarly to the first embodiment, and the power supply device 6 shown in FIGS. 1 and 2 is replaced with a power supply device shown in FIG.
That is, as shown in FIG. 3, the power supply device according to the second embodiment includes a power supply circuit 31 for supplying power to the control circuit 5, a power supply circuit 32A for supplying power to the CCD sensor 1, and a A power supply circuit 33A for supplying power, a power supply circuit 34A for supplying power to the image memory 3, a power supply circuit 35A for supplying power to the interface unit 4, and a start-up sequence and a start-up timing of the power supply circuits 32A to 35A are controlled. Circuits 15 to 15 for storing respective start-up control data (start-up numerical data) and latch circuits 42 to 45 for storing respective output voltage control data for controlling output voltages of the power supply circuits 32A to 35A. Have.
[0031]
In the second embodiment, the power supply circuits 32A to 35A are controlled to start based on the start control data stored in the latch circuits 12 to 15, and the output voltage controls stored in the latch circuits 42 to 45 are controlled. Each output voltage of the power supply circuits 32A to 35A is controlled based on the data.
For this purpose, as shown in FIG. 3, the power supply device according to the second embodiment includes a shift register 11, latch circuits 12 to 15, latch circuits 42 to 45, gate circuits 16 to 19, and a gate circuit 46. To 49, a clock generation circuit 20, a counter 21, coincidence circuits 22 to 25, a power supply circuit 31, and power supply circuits 32A to 35A.
[0032]
Since the power supply device of FIG. 3 has a common part with the power supply device of FIG. 2, the components of the common portion are denoted by the same reference numerals and the description of the components is omitted.
When the gate circuits 46 to 49 receive the upper 3-bit address data of the 8-bit data stored in the shift register 11, the gate circuits 46 to 49 write the data to the latch circuits 42 to 45 designated by the address data. This is a circuit for supplying a strobe signal to be permitted.
[0033]
The latch circuits 42 to 45 are storage circuits that store output voltage control data of each of the power supply circuits 32A to 35A. When the strobe signal is supplied from the gate circuits 46 to 49 based on the higher-order 3-bit address data of the 8-bit data stored in the shift register 11, each of the latch circuits 42 to 45 outputs the shift signal. The lower 5 bits of the output voltage control data of the 8 bits of data stored in the register 11 are stored.
[0034]
The power supply circuits 32A to 35A start activation based on activation signals S1 to S4 from the matching circuits 22 to 25, and output voltages thereof are controlled based on output voltage control data stored in the latch circuits 42 to 45, respectively. It is controlled.
Next, the operation of the second embodiment having such a configuration will be described with reference to FIGS.
[0035]
Now, when the power switch 7 is turned on, the power supply circuit 31 is activated, and the control unit 5 shown in FIG. 1 enters an operating state, and the control unit 5 performs the following control processing according to a predetermined procedure.
First, for example, data “00000001” is transferred from the control unit 5 and stored in the shift register 11 in order to store start-up numerical data indicating the start-up sequence and the start-up timing of the power supply circuit 32A in the latch circuit 12. .
[0036]
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the upper 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower 5 bits of activation numerical data “00001” stored in the shift register 11.
[0037]
Next, in order to store the output voltage control data of the power supply circuit 32 </ b> A in the latch circuit 42, for example, data “00100011” is transferred from the control unit 5 and stored in the shift register 11. Here, the higher-order “001” of the data is the address data of the latch circuit 42, and the lower-order “00011” of the data is the output voltage control data of the power supply circuit 32A.
[0038]
When such data is stored in the shift register 11, the gate circuit 46 sends a strobe signal to the latch circuit 42 specified by the upper 3-bit address data "001" stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 42 stores the lower 5 bits of output voltage control data “00011” stored in the shift register 11.
[0039]
Next, for example, data “01000011” is stored in the shift register 11, and “010” on the upper side is address data of the latch circuit 13 and “00011” on the lower side is start numerical data of the power supply circuit 33A. is there. Then, the activation numerical data “00011” is stored in the latch circuit 13.
Next, for example, data “01100111” is stored in the shift register 11, where “011” on the upper side is address data of the latch circuit 43 and “00111” on the lower side is output voltage control data of the power supply circuit 33A. is there. Then, the output voltage control data “00111” is stored in the latch circuit 43.
[0040]
In this way, in the latch circuits 12 to 15, for example, “00001”, “00011”, “00111”, and “01111” are stored as the activation numerical data of the power supply circuits 32A to 35A. The latch circuits 42 to 45 store, for example, “00011”, “00111”, “00011”, and “00111” as output voltage control data of the power supply circuits 32A to 35A.
[0041]
Next, when a clock generation signal is supplied from the control unit 5 of FIG. 1 to the clock generation circuit 20, the clock generation circuit 20 generates a predetermined clock pulse, and the generated clock pulse is supplied to the counter 21. You. The counter 21 counts the clock pulse, and the count value is supplied to the coincidence circuits 22 to 25, respectively.
When the count value “00001” from the counter 21 matches the activation numerical data “00001” stored in the latch circuit 12, the coincidence circuit 22 supplies the activation signal S1 to the power supply circuit 32A. The power supply circuit 32A starts activation based on the activation signal S1, and controls the output voltage based on output voltage control data “00011” stored in the latch circuit. Then, the output voltage is supplied to the CCD sensor 1.
[0042]
Further, when the count value “00011” from the counter 21 matches the activation numerical data “00011” stored in the latch circuit 13, the coincidence circuit 23 supplies the activation signal S2 to the power supply circuit 33A. The power supply circuit 33A starts activation based on the activation signal S2 and controls the output voltage based on the output voltage control data “00111” stored in the latch circuit 43. Then, the output voltage is supplied to the display unit 2.
[0043]
Furthermore, when the count value “00111” from the counter 21 matches the activation numerical data “00111” stored in the latch circuit 14, the coincidence circuit 24 supplies the activation signal S3 to the power supply circuit 34A. The power supply circuit 34A starts activation based on the activation signal S3 and controls the output voltage based on the output voltage control data “00111” stored in the latch circuit 44. Then, the output voltage is supplied to the image memory 3.
[0044]
Further, when the count value “01111” from the counter 21 matches the activation numerical data “01111” stored in the latch circuit 15, the coincidence circuit 25 supplies the activation signal S4 to the power supply circuit 35A. The power supply circuit 35A starts activation based on the activation signal S4, and controls the output voltage based on output voltage control data “00111” stored in the latch circuit 45. Then, the output voltage is supplied to the interface unit 4.
[0045]
As described above, according to the second embodiment, the start control data for controlling the start order and the start timing of the power supply circuits 32A to 35A and the output voltage control data for controlling the output voltage thereof are: It is set in advance according to the convenience of an electronic device such as a digital still camera or the characteristics of each component (each device) of the electronic device, and according to the setting, activation control and output voltage of the power supply circuits 32A to 35A are performed. Can be.
[0046]
Next, the configuration of the third embodiment will be described.
The third embodiment is applied to a digital still camera, similarly to the first embodiment, and the power supply device 6 shown in FIGS. 1 and 2 is replaced with a power supply device shown in FIG.
That is, in the power supply device according to the third embodiment, the start / stop control data for controlling the start / stop sequence and the start / stop timing of the power circuits 32B to 35B are stored in the latch circuits 12 to 15. The power supply circuits 32B to 35B are controlled to start and stop based on the start / stop control data stored in the latch circuits 12 to 15.
[0047]
For this purpose, as shown in FIG. 4, the power supply device according to the third embodiment includes a shift register 11, latch circuits 12 to 15, gate circuits 16 to 19, a clock generation circuit 20, an up-down counter 50, , Matching circuits 22 to 25, changeover switches 51 to 55, a power supply circuit 31, and power supply circuits 32B to 35B.
Note that the power supply device of FIG. 4 has a common part with the power supply device of FIG.
[0048]
The latch circuits 12 to 15 are storage circuits that store start / stop control data (start / stop numerical data) of each of the power supply circuits 32B to 35B. When the strobe signal is supplied from the gate circuits 16 to 19 based on the upper 3-bit address data of the 8-bit data stored in the shift register 11, the latch circuits 12 to 15 The lower 5-bit start / stop numerical data of the 8-bit data stored in 11 is stored.
[0049]
The up / down counter 50 is a counter that can perform an up-count operation and a down-count operation of a clock pulse generated by the clock generation circuit 20.
The switch 51 sends the clock pulse from the clock generation circuit 20 to the input terminal side of the up-counting operation of the up-down counter 50 and the input terminal side of the down-counting operation based on the switch switching signal from the control circuit 5 shown in FIG. Is to be distributed.
[0050]
The switches 52 to 54 select a start signal and a stop signal output from the matching circuits 22 to 25 based on a switch switching signal from the control circuit 5, and switch the selected start signal and stop signal to the power supply circuits 32B to 35B for inputting to the start signal input terminal and the stop signal input terminal.
The power supply circuits 32B to 35B start up based on start signals from the matching circuits 22 to 25, and stop operation based on stop signals from the matching circuits 22 to 25.
[0051]
The power supply circuits 32B to 35B supply power to the CCD sensor 1, the display unit 2, the image memory 3, and the interface unit 4 shown in FIG.
Next, the operation of the third embodiment having such a configuration will be described with reference to FIGS.
[0052]
Now, when the power switch 7 is turned on, the power supply circuit 31 is activated, and the control unit 5 shown in FIG. 1 enters an operating state, and the control unit 5 performs the following control processing according to a predetermined procedure.
First, for example, data “00000001” is transferred from the control unit 5 to the shift register 11 in order to store start / stop numerical data indicating the start / stop sequence and the start / stop timing of the power supply circuit 32B. Is stored.
[0053]
Here, the upper three bits “000” of the data are address data indicating the address of the latch circuit 12, and the lower five bits “00001” are start / stop numerical data.
When such data is stored in the shift register 11, the gate circuit 16 sends a strobe signal to the latch circuit 12 specified by the upper 3-bit address data “000” stored in the shift register 11. Supply. When the strobe signal is supplied, the latch circuit 12 stores the lower 5 bits of start / stop numerical data “00001” stored in the shift register 11.
[0054]
Next, for example, data “00100011” is stored in the shift register 11, “001” on the upper side is address data of the latch circuit 13, and “00011” on the lower side is start / stop numerical data of the power supply circuit 33B. It is. Then, the start / stop numerical data “00011” is stored in the latch circuit 13.
Next, for example, data “01000111” is stored in the shift register 11, “010” on the upper side is address data of the latch circuit 14, and “00111” on the lower side is start / stop numerical data of the power supply circuit 34B. It is. Then, the start / stop numerical data “00111” is stored in the latch circuit 14.
[0055]
Lastly, the shift register 11 stores, for example, data “01101111”, upper “011” is address data of the latch circuit 15, and lower “01111” is start / stop numerical data of the power supply circuit 35B. It is. Then, the start / stop numerical data “00111” is stored in the latch circuit 15.
As a result, for example, “00001”, “00011”, “00111”, and “01111” are stored in the latch circuits 12 to 15 as start / stop numerical data of the power supply circuits 32B to 35B.
[0056]
Next, the operation of each unit when activating the power supply circuits 32B to 35B will be described.
Here, at the time of this operation, the contacts of the changeover switches 51 to 55 are at the positions shown in the figure.
In this case, a clock generation signal is supplied from the control unit 5 of FIG. 1 to the clock generation circuit 20, and the clock generation circuit 20 generates a predetermined clock pulse. At this time, the generated clock pulse is supplied to the up-counting operation side of the up-down counter 50. As a result, the counter 50 starts the up-counting operation of the clock pulse, and the counted value is supplied to the coincidence circuits 22 to 25, respectively.
[0057]
When the count value “00001” from the counter 50 matches the start / stop numerical data “00001” stored in the latch circuit 12, the matching circuit 22 supplies a start signal to the start signal input terminal of the power supply circuit 32B. The power supply circuit 32B starts activation based on the activation signal, and supplies a predetermined output voltage to the CCD sensor 1 shown in FIG.
[0058]
Next, when the count value “00011” from the counter 50 matches the start / stop numerical data “00011” stored in the latch circuit 13, the matching circuit 23 outputs the start signal S2 to the start signal input terminal of the power supply circuit 33B. To supply. The power supply circuit 33B starts activation based on the activation signal, and supplies a predetermined output voltage to the display unit 2.
[0059]
Next, when the count value “00111” from the counter 50 matches the start / stop numerical data “00111” stored in the latch circuit 14, the matching circuit 24 sends the start signal to the start signal input terminal of the power supply circuit 34B. Supply. The power supply circuit 34B starts activation based on the activation signal, and supplies a predetermined output voltage to the image memory 3 shown in FIG.
[0060]
Finally, when the count value “01111” from the counter 50 matches the start / stop numerical data “01111” stored in the latch circuit 15, the matching circuit 25 sends the start signal to the start signal input terminal of the power supply circuit 35B. Supply. The power supply circuit 35B starts activation based on the activation signal, and supplies a predetermined output voltage to the interface unit 4.
[0061]
Next, the operation of each unit when the operation of the power supply circuits 32B to 35B is stopped will be described.
In this case, the respective contacts of the changeover switches 51 to 55 are switched from the illustrated position to the opposite position based on the switch switching signal from the control circuit 5 in FIG. Thereafter, a clock generation signal is supplied from the control unit 5 to the clock generation circuit 20, and the clock generation circuit 20 generates a predetermined clock pulse.
[0062]
At this time, since the changeover contact of the changeover switch 51 is at a position opposite to the illustrated position, the generated pulse is supplied to the down-counting operation side of the up-down counter 50. As a result, the up / down counter 50 starts the down counting operation of the clock pulse, and the counted value is supplied to the coincidence circuits 22 to 25, respectively.
[0063]
When the count value “01111” from the counter 50 matches the start / stop numerical data “01111” stored in the latch circuit 15, the matching circuit 25 supplies a stop signal to the stop signal input terminal of the power supply circuit 35B. The operation of the power supply circuit 35B is stopped based on the stop signal, so that the supply of the output voltage to the interface unit 4 is stopped.
[0064]
When the count value “00111” from the counter 50 matches the start / stop numerical data “00111” stored in the latch circuit 14, the matching circuit 24 supplies a stop signal to the stop signal input terminal of the power supply circuit 34B. I do. Since the power supply circuit 34B stops operating based on the stop signal, the supply of the output voltage to the image memory 3 is stopped.
[0065]
Further, when the count value “00011” from the counter 50 matches the start / stop numerical data “00011” stored in the latch circuit 13, the matching circuit 23 supplies a stop signal to the stop signal input terminal of the power supply circuit 33B. I do. Since the operation of the power supply circuit 33B is stopped based on the stop signal, the supply of the output voltage to the display unit 2 is stopped.
[0066]
When the count value “00001” from the counter 50 matches the start / stop numerical data “00001” stored in the latch circuit 12, the matching circuit 22 supplies a stop signal to the stop signal input terminal of the power supply circuit 32B. I do. Since the power supply circuit 32B stops operating based on the stop signal, the supply of the output voltage to the CCD sensor 1 is stopped.
[0067]
As described above, according to the third embodiment, data for controlling the start order and start timing of the power supply circuits 32 </ b> B to 35 </ b> B and their stop order and stop timing is stored in the electronic device such as a digital still camera, or The power supply circuits 32 </ b> B to 35 </ b> B can be controlled to start and stop according to the settings in advance according to the characteristics of each component of the electronic device.
[0068]
In the above embodiment, the activation control data and the like for the power supply circuits 32 to 35 are set in the latch circuits 12 to 15 when the power is turned on, and the activation control data for the power supply circuits 32 to 35 are set based on the set activation control data. And so on.
However, instead of this, at the time of shipment of the power supply device, start-up control data and the like of the power supply circuits 32 to 35 are previously written in a nonvolatile memory such as a ROM, and when the power is turned on, the start-up control data is read out and the power supply circuit 32 is read out. To 35 may be performed.
[0069]
【The invention's effect】
As described above, according to the present invention, simultaneous activation of a plurality of power supply circuits can be avoided, so that inrush current can be reduced.
Further, according to the present invention, data for controlling the activation sequence or the activation timing of the plurality of power supply circuits is stored in advance in accordance with the convenience of the electronic device or the characteristics of each component (each device) of the electronic device. After setting, a plurality of power supply circuits can be controlled to start according to the setting.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example when a first embodiment of the present invention is applied to a digital still camera.
FIG. 2 is a block diagram illustrating a configuration of a power supply device according to the first embodiment.
FIG. 3 is a block diagram illustrating a configuration of a power supply device according to a second embodiment.
FIG. 4 is a block diagram illustrating a configuration of a power supply device according to a third embodiment.
[Explanation of symbols]
1 is a CCD sensor, 2 is a display unit, 3 is an image memory, 4 is an interface unit, 5 is a control unit, 6 is a power supply device, 7 is a power switch, 11 is a shift register, 12 to 15 are latch circuits, and 16 to 19 Is a gate circuit, 21 is a counter, 22 to 25 are matching circuits, 31 to 35 are power supply circuits, and 50 is an up / down counter.

Claims (7)

複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御するための起動制御データを格納する記憶回路とを備え、
前記複数の電源回路は、起動の際に、前記記憶回路に格納される起動制御データに基づいて起動制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device including a plurality of components,
A plurality of power supply circuits for respectively supplying power to the plurality of components,
A storage circuit for storing activation control data for controlling activation of the plurality of power supply circuits,
The power supply device for an electronic device, wherein the plurality of power supply circuits are controlled to be activated at the time of activation based on activation control data stored in the storage circuit. 前記記憶回路は、さらに前記複数の電源回路を停止制御するための停止制御データを格納するようにし、
前記複数の電源回路は、停止の際に、前記記憶回路に格納される停止制御データに基づいて停止制御されるようになっていることを特徴とする請求項１に記載の電子機器の電源装置。The storage circuit further stores stop control data for controlling stop of the plurality of power supply circuits,
2. The power supply device for an electronic device according to claim 1, wherein when the plurality of power supply circuits are stopped, stop control is performed based on stop control data stored in the storage circuit. 3. . 前記記憶回路は、さらに前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納するようにし、
前記複数の電源回路は、前記記憶回路に格納される複数の出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする請求項１または請求項２に記載の電子機器の電源装置。The storage circuit further stores output voltage control data for controlling each output voltage of the plurality of power supply circuits,
3. The electronic device according to claim 1, wherein an output voltage of the plurality of power supply circuits is controlled based on a plurality of output voltage control data stored in the storage circuit. Equipment power supply. 前記起動制御データは前記複数の電源回路の起動順序または起動タイミングを制御するためのデータからなり、
前記停止制御データは前記複数の電源回路の停止順序または停止タイミングを制御するためのデータからなることを特徴とする請求項１、請求項２、または請求項３に記載の電子機器の電源装置。The start control data includes data for controlling a start order or a start timing of the plurality of power supply circuits,
4. The power supply device for an electronic device according to claim 1, wherein the stop control data includes data for controlling a stop sequence or a stop timing of the plurality of power supply circuits. 5. 複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、
所定のクロックを計数するカウンタと、
前記複数の第１ラッチ回路に格納される各数値データと前記カウンタの計数値とを比較し、その両者が一致するときに起動信号を出力する複数の一致回路とを備え、
前記複数の電源回路は、起動の際に、前記複数の一致回路からの対応する起動信号に基づいて起動制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device including a plurality of components,
A plurality of power supply circuits for respectively supplying power to the plurality of components,
A plurality of first latch circuits each storing numerical data for controlling the activation of the plurality of power supply circuits;
A counter for counting a predetermined clock;
A plurality of coincidence circuits for comparing each numerical data stored in the plurality of first latch circuits with the count value of the counter, and outputting a start signal when both coincide with each other;
The power supply device for an electronic device, wherein the plurality of power supply circuits are controlled to be activated at the time of activation based on corresponding activation signals from the plurality of matching circuits. 複数の構成要素からなる電子機器に電力を供給する電源装置であって、
前記複数の構成要素に電力をそれぞれ供給する複数の電源回路と、
前記複数の電源回路を起動制御および停止制御するための各数値データをそれぞれ格納する複数の第１ラッチ回路と、
所定のクロックのアップカウント動作またはダウンカウント動作を行うアップダウンカウンタと、
前記アップダウンカウンタをアップカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに起動信号を出力し、一方、前記アップダウンカウンタをダウンカウント動作させたときに、前記複数の第１ラッチ回路に格納される各数値データとそのときの計数値とを比較し、その両者が一致するときに停止信号を出力する複数のシーケンス信号発生回路とを備え、
前記複数の電源回路は、起動の際に、前記複数のシーケンス信号発生回路からの対応する起動信号に基づいて起動制御されるとともに、停止の際に、前記複数のシーケンス信号発生回路からの対応する停止信号に基づいて停止制御されるようになっていることを特徴とする電子機器の電源装置。A power supply device for supplying power to an electronic device including a plurality of components,
A plurality of power supply circuits for respectively supplying power to the plurality of components,
A plurality of first latch circuits each storing numerical data for controlling the start and stop of the plurality of power circuits;
An up-down counter that performs an up-count operation or a down-count operation of a predetermined clock;
When the up / down counter is up-counted, each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and a start signal is output when they match. On the other hand, when the up / down counter is operated to count down, each numerical data stored in the plurality of first latch circuits is compared with the count value at that time, and when both of them match, a stop signal is output. And a plurality of sequence signal generation circuits that output
The plurality of power supply circuits are controlled at the time of activation based on corresponding activation signals from the plurality of sequence signal generation circuits, and at the time of shutdown, are controlled by the plurality of sequence signal generation circuits. A power supply device for an electronic device, wherein a stop control is performed based on a stop signal. 前記複数の電源回路の各出力電圧を制御するための出力電圧制御データを格納する複数の第２ラッチ回路をさらに備え、
前記複数の電源回路は、前記複数の第２ラッチ回路に格納される各出力電圧制御データに基づいて出力電圧が制御されるようになっていることを特徴とする請求項５または請求項６に記載の電子機器の電源装置。A plurality of second latch circuits for storing output voltage control data for controlling output voltages of the plurality of power supply circuits;
7. The power supply circuit according to claim 5, wherein an output voltage of the plurality of power supply circuits is controlled based on output voltage control data stored in the plurality of second latch circuits. A power supply device for the electronic device according to the item.
JP2003072566A 2003-03-17 2003-03-17 Electronic equipment power supply Expired - Fee Related JP3891132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003072566A JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003072566A JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Publications (2)

Publication Number Publication Date
JP2004282930A true JP2004282930A (en) 2004-10-07
JP3891132B2 JP3891132B2 (en) 2007-03-14

Family

ID=33288731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003072566A Expired - Fee Related JP3891132B2 (en) 2003-03-17 2003-03-17 Electronic equipment power supply

Country Status (1)

Country Link
JP (1) JP3891132B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006204013A (en) * 2005-01-20 2006-08-03 Nec Corp Apparatus, method, and program for controlling power application sequence
JP2007079881A (en) * 2005-09-14 2007-03-29 Nec Corp Power source supply system, portable apparatus, and method of controlling power-on sequence used for them
JP2007274868A (en) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp Programmable controller activation method and programmable controller
JP2008148385A (en) * 2006-12-06 2008-06-26 Seiko Epson Corp Electronic device, control method thereof, and control program thereof
JP2009060690A (en) * 2007-08-30 2009-03-19 Denso Corp Power control device
JP2010045944A (en) * 2008-08-18 2010-02-25 Rohm Co Ltd Power supply apparatus
KR100968802B1 (en) * 2007-02-16 2010-07-08 후지쯔 세미컨덕터 가부시키가이샤 Power circuit, power control circuit and power control method
JP2010170341A (en) * 2009-01-22 2010-08-05 Fujitsu Ltd Power supply control device and power supply control system
KR20120085786A (en) * 2009-09-23 2012-08-01 에스티 에릭슨 에스에이 Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits
JP2016218625A (en) * 2015-05-18 2016-12-22 株式会社アイエイアイ Control apparatus and control method

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006204013A (en) * 2005-01-20 2006-08-03 Nec Corp Apparatus, method, and program for controlling power application sequence
JP2007079881A (en) * 2005-09-14 2007-03-29 Nec Corp Power source supply system, portable apparatus, and method of controlling power-on sequence used for them
JP2007274868A (en) * 2006-03-31 2007-10-18 Mitsubishi Electric Corp Programmable controller activation method and programmable controller
JP2008148385A (en) * 2006-12-06 2008-06-26 Seiko Epson Corp Electronic device, control method thereof, and control program thereof
KR100968802B1 (en) * 2007-02-16 2010-07-08 후지쯔 세미컨덕터 가부시키가이샤 Power circuit, power control circuit and power control method
US7952234B2 (en) 2007-02-16 2011-05-31 Fujitsu Semiconductor Limited Power supply circuit, power supply control circuit and power supply control method
JP2009060690A (en) * 2007-08-30 2009-03-19 Denso Corp Power control device
JP2010045944A (en) * 2008-08-18 2010-02-25 Rohm Co Ltd Power supply apparatus
JP2010170341A (en) * 2009-01-22 2010-08-05 Fujitsu Ltd Power supply control device and power supply control system
KR20120085786A (en) * 2009-09-23 2012-08-01 에스티 에릭슨 에스에이 Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits
JP2013505506A (en) * 2009-09-23 2013-02-14 エスティー‐エリクソン、ソシエテ、アノニム Power supply start mechanism, device and method for controlling start-up of power supply circuit
KR101657205B1 (en) 2009-09-23 2016-09-19 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) Power supply start-up mechanism, apparatus, and method for controlling activation of power supply circuits
JP2016218625A (en) * 2015-05-18 2016-12-22 株式会社アイエイアイ Control apparatus and control method

Also Published As

Publication number Publication date
JP3891132B2 (en) 2007-03-14

Similar Documents

Publication Publication Date Title
JP3891132B2 (en) Electronic equipment power supply
JP2020530748A (en) Charging circuit, terminal, and charging method
US8412965B2 (en) PWM timer for power supply
JPH1080069A (en) Electronic still camera
JP2005242665A (en) Constant voltage circuit
US7253798B2 (en) Charge pump
JP3480721B2 (en) Power on / off sequence controller
JPH0583884A (en) D.c. power supply switching device
US11190099B2 (en) Voltage conversion device
CN219916685U (en) Power supply time sequence control circuit and display device
JP2005065438A (en) Activation control circuit for multi-output power supply device
JP2002202829A (en) Microcomputer
CN108828993B (en) Terminal startup control circuit and data acquisition terminal
JP2002099332A (en) Multi-voltage DC power supply
JP2020170377A (en) Power control circuit, power management circuit and electronic equipment
JP2002136101A (en) Display unit for setting voltage and current of power unit
JP3495533B2 (en) Microcomputer clock switching circuit
JP3285208B2 (en) Semiconductor device
JP2004266953A (en) Dc power supply unit
JP7693275B2 (en) Control device, control method, and program
KR200181757Y1 (en) Camera capable of specifying the function of a button
JP2003125533A (en) Method and apparatus for controlling feed circuit
JP4821139B2 (en) Power control method for portable device and power control circuit for portable device
JP2001242518A (en) Power supply device and camera with same
JP2005326233A (en) Electronic device having battery remaining amount detection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101215

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111215

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121215

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131215

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees