JP2004304043A - 光情報処理装置 - Google Patents
光情報処理装置 Download PDFInfo
- Publication number
- JP2004304043A JP2004304043A JP2003096966A JP2003096966A JP2004304043A JP 2004304043 A JP2004304043 A JP 2004304043A JP 2003096966 A JP2003096966 A JP 2003096966A JP 2003096966 A JP2003096966 A JP 2003096966A JP 2004304043 A JP2004304043 A JP 2004304043A
- Authority
- JP
- Japan
- Prior art keywords
- light
- emitting element
- information processing
- optical information
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】発光素子の発光による受光素子に対する影響を軽減することによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することのできる光情報処理装置を提供する。
【解決手段】主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップの主面部に装着された貫通穴形成基板４に保持されるとともに、受光素子のアレイにそれぞれ近接した位置に保持された発光素子７のアレイと、貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板１１ａとを備え、貫通穴形成基板には発光素子保持穴５の半導体演算回路チップ側の端部にて内周縁が少なくとも発光素子の外周部まで延出する遮光枠２１が形成される。
【選択図】 図１
【解決手段】主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップの主面部に装着された貫通穴形成基板４に保持されるとともに、受光素子のアレイにそれぞれ近接した位置に保持された発光素子７のアレイと、貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板１１ａとを備え、貫通穴形成基板には発光素子保持穴５の半導体演算回路チップ側の端部にて内周縁が少なくとも発光素子の外周部まで延出する遮光枠２１が形成される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は光コンピューティング、光画像処理などに用いる光情報処理装置に関する。
【０００２】
【従来の技術】
図３は受光素子のアレイを持った従来の光情報処理装置の概略構成を示す縦断面図である（例えば、下記の特許文献１参照）。同図において、半導体演算回路チップ１の主面部に発光素子駆動用アノード電極２及び受光素子３が所定の間隔で順次交互に複数組配設されている。また、この半導体演算回路チップ１の主面部に貫通穴形成基板４が積層され、この貫通穴形成基板４には、発光素子駆動用アノード電極２に対応する部位に発光素子保持穴５が形成され、受光素子３と対向する部位に受光素子用貫通穴６が形成されている。発光素子保持穴５の内部には、発光素子駆動用アノード電極２とは反対側の端部に光出射窓８を有する発光素子７が装着され、この発光素子７は導電性接合材９によって発光素子駆動用アノード電極２に接合されている。
【０００３】
【特許文献１】
特開平１１−３７２５７４号公報（第３〜５頁、図５）
【０００４】
また、貫通穴形成基板４の上方にガラス基板１１が装着されている。このガラス基板１１の裏面、すなわち、貫通穴形成基板４の対向面に発光素子駆動用カソード電極１２が形成され、表面にコリメータレンズ１５及び集光レンズ１６が形成されている。発光素子駆動用カソード電極１２は、光出射窓８に対応する部位に出射光用窓１３を備え、受光素子用貫通穴６に対応する部位に入射光用窓１４を備えている。コリメータレンズ１５は出射光用窓１３に対応する部位に形成され、集光レンズ１６は入射光用窓１４に対応する部位に形成されている。さらに、発光素子駆動用カソード電極１２は、光出射窓８をはずれた部位にて導電性接合材１０により発光素子７に接続されている。
【０００５】
上記のように構成された従来の光情報処理装置の動作について説明する。入射光１７は、集光レンズ１６により集光作用を受けて入射光用窓１４及び受光素子用貫通穴６を通り、半導体演算回路チップ１上に形成されている受光素子３へ入射し、ここで電気入力信号に変換される。半導体演算回路チップ１内で演算された結果は、電気出力信号として発光素子駆動用アノード電極２から、導電性接合材９を介して、発光素子７に印加され、出射光１８に変換されて光出射窓８の上部に設けた出射光用窓１３を通って出射する。出射光１８はコリメータレンズ１５により空間的な広がりを抑制されてガラス基板１１の外部へと出射される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来の光情報処理装置では、発光素子７の側面から漏れ出る側面光が発光素子７の外側面と発光素子保持穴５の内壁面との間隙から、貫通穴形成基板４と半導体演算回路チップ１との間隙を伝搬して隣接する受光素子へ入射し、演算の誤りの一因になっていた。発光素子７の側面光の受光素子３に対する影響を軽減するために、発光素子７と受光素子３との間隔を大きくすると、アレイ密度が小さくなり、高密度小型化の妨げとなる。また、発光素子７の側面光の受光素子３への影響を排除するために、発光素子７の動作時刻と受光素子３の動作時刻を分離すると演算処理速度が低下する。
【０００７】
また、発光素子７の光出射窓８から出射した出射光の一部は、コリメータレンズ１５を通らずにガラス基板１１の上面で反射して迷光となる。この迷光は、ガラス基板１１の上面と、下面にある発光素子駆動用カソード電極１２との間で反射を繰り返し、その一部は入射光用窓１４を通って受光素子３へ入射し、演算の誤りの原因になる。迷光の影響を軽減するために出射光を低下させると、多段接続された光情報処理装置においては、受光素子の応答に要する時間が増大して演算速度が低下する。
【０００８】
本発明は上記の問題点を解決するためになされたもので、その目的は、発光素子と受光素子とが近接したアレイ素子間で、発光素子の発光による受光素子に対する影響を軽減することによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することのできる光情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記の問題点を解決するために、請求項１に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、かつ、前記発光素子保持穴の前記半導体演算回路チップ側の端部にて内周縁が少なくとも前記発光素子の外周部まで延出する遮光枠が形成された、光情報処理装置である。
この構成により、発光素子の側面から漏れ出る側面光が発光素子の外側面と発光素子保持穴の内壁面との間隙から、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１０】
請求項２に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に、遮光枠基板を介して、装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記遮光枠基板には内周縁が少なくとも前記発光素子の外周部まで延出する開口が形成された、光情報処理装置である。
この構成により、発光素子の側面から漏れ出る側面光が発光素子の外側面と発光素子保持穴の内壁面との間隙から、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１１】
請求項３に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置である。
この構成により、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１２】
請求項４に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置である。
この構成により、ガラス基板の上面と下面との間で反射を繰り返して受光素子３へ入射する迷光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１３】
請求項５に係る発明は、請求項１又は２に記載の光情報処理装置において、前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口されたものである。
この構成により、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減し、かつ、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができるため、請求項１から４に係る発明よりも、高速演算処理速度の保持と、高密度小型化の実現とが容易になる。
【００１４】
請求項６に係る発明は、請求項１又は２に記載の光情報処理装置において、前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口されたものである。
この構成により、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減し、かつ、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができるため、請求項１から４に係る発明よりも、高速演算処理速度の保持と、高密度小型化の実現とが容易になる。
【００１５】
請求項７に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板はシリコンを材料としたものである。
請求項８に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板はセラミックを材料としたものである。
請求項９に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板は金属を材料としたものである。
請求項１０に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板は樹脂を材料としたものである。
請求項７から１０の構成により、材料を４つのものから適宜選択して貫通穴形成基板を形成することができる。
【００１６】
請求項１１に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板はシリコンを材料としたものである。
請求項１２に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板はセラミックを材料としたものである。
請求項１３に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板は金属を材料としたものである。
請求項１４に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板は樹脂を材料としたものである。
請求項１１から１４の構成により、材料を４つのものから適宜選択して遮光枠基板を形成することができる。
【００１７】
請求項１５に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は半導体を材料としたものである。
請求項１６に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は有機物を材料としたものである。
請求項１７に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は炭素粉末を含む塗料を材料としたものである。
請求項１５から１７の構成により、材料を３つのものから適宜選択して光吸収膜を形成することができる。
【００１８】
請求項１８に係る発明は、請求項４、６から１７のいずれか１つに記載の光情報処理装置において、前記反射防止膜は誘電体を多層に積層したものである。
請求項１９に係る発明は、請求項４、６から１７のいずれか１つに記載の光情報処理装置において、前記反射防止膜は無機物を材料としたものである。
請求項１８及び１９の構成により、材料を２つのものから適宜選択して反射防止膜を形成することができる。
【００１９】
【発明の実施の形態】
＜第１の実施の形態＞
以下、本発明を図面に示す好適な実施の形態に基づいて詳細に説明する。図１は、本発明に係る光情報処理装置の第１の実施の形態の構成を示す縦断面図である。図中、従来装置を示す図３と同一の要素には、それぞれ同一の符号を付している。ここでは、従来装置を構成する貫通穴形成基板４の発光素子保持穴５の半導体演算回路チップ１側の端部に、発光素子保持穴５の内方に突出し、少なくとも発光素子７の外周部まで延出する遮光枠２１を形成して貫通穴形成基板４ａとした点、貫通穴形成基板４ａに対向する面に下面迷光吸収膜２３を形成してその上（図１では下方）に発光素子駆動用カソード電極１２を形成し、さらに、表面（図１では上方）に上面迷光吸収膜２４を形成してガラス基板１１ａとした点が従来装置と構成が異なり、これ以外は従来装置と全く同様に構成されている。
【００２０】
上記の構成要素のうち、半導体演算回路チップ１は、シリコン集積回路形成技術を用いて作製したアレイ素子であり、それぞれのピクセルごとに演算回路、発光素子駆動回路及び発光素子駆動用アノード電極２を備えている。また、半導体演算回路チップ１の主面部（図１中での上側）には、受光素子３がシリコン集積回路形成技術により一体形成されるか、又は、個別の受光素子３が半導体演算回路チップ１のそれぞれのピクセルにボンディングされて受光素子３のアレイが形成される。
【００２１】
貫通穴形成基板４ａとして、例えば、電気伝導度の低いノンドープのシリコン基板が用いられる。発光素子保持穴５は、発光素子７を挿入することができるように発光素子７の外形に合わせた大きさで、半導体演算回路チップ１上の発光素子駆動用アノード電極２の位置に合わせて形成される。また受光素子用貫通穴６は、受光素子３の大きさとその位置に合わせて形成される。発光素子保持穴５及び受光素子用貫通穴６の形成方法は、フォトレジスト又は金属膜をパターニングしたマスクを用いて、フッ素を含む反応性ガスを使用したドライエッチングにより、まず、発光素子７の高さに相当する穴をシリコン基板の片面に形成し、次に、反対面に発光素子７の断面より小さい穴が形成されるようにパターニングしたマスクを用いてドライエッチングをすることにより、発光素子保持穴５の底部に遮光枠２１を残して電極接続用貫通穴２２を形成し、受光素子３に合わせた位置には受光素子用貫通穴６を形成する。貫通穴形成基板４ａの表面には、水蒸気雰囲気中で貫通穴形成基板４ａを加熱することにより、シリコン熱酸化膜からなる絶縁膜が形成される。
【００２２】
発光素子７は、貫通穴形成基板４ａに形成された発光素子保持穴５へ挿入され、絶縁性接着剤を用いて発光素子保持穴５の内部に保持され、発光素子７のアレイが形成される。発光素子７の底部は、導電性接合材９を介して発光素子駆動用アノード電極２に接続される。
ガラス基板１１ａの図１での下面にはガラス基板１１ａ側から下面迷光吸収膜２３、発光素子駆動用カソード電極１２が順次形成され、ガラス基板１１ａの図１での上面には上面迷光吸収膜２４が形成されている。下面迷光吸収膜２３及び発光素子駆動用カソード電極１２には、出射光の光路用として出射光用窓１３が、入射光の光路用として入射用窓１４がそれぞれ形成される。また、上面迷光吸収膜２４には、コリメータレンズ１５の位置にコリメータレンズ用窓２５が形成され、集光レンズ１６の位置に集光レンズ用窓２６が形成され、これによって、入出射光の光路が確保される。
【００２３】
下面迷光吸収膜２３及び上面迷光吸収膜２４の材料として、例えば、発光素子７の発光波長が８５０ｎｍ以下の場合には、この発光波長に対して吸収係数の大きいアモルファスシリコンやＩｎＰが用いられる。また、発光素子７の発光波長が１５００ｎｍ以下の場合にはゲルマニウムが、発光波長が１７００ｎｍ以下の場合にはＧａＳｂやＩｎＧａＡｓが用いられ、それぞれ吸収端の波長が発光波長より大きくなる半導体材料が用いられる。また半導体材料の代わりに、発光素子７の発光波長で高い吸収係数を持つ有機材料や炭素粉末を含む塗料を下面迷光吸収膜２３及び上面迷光吸収膜２４の材料として用いてもよい。
コリメータレンズ１５は発光素子７の発光窓８の位置に合わせて、また集光レンズ１６は受光素子３の位置に合わせて、それぞれガラス基板１１ａの上面に形成される。発光素子７の上面のカソード電極は、導電性接合剤１０を用いて、発光素子駆動用カソード電極１２に接続される。導電性接合材９、１０は金バンプを用いるが、銀ペーストなどの導電性接着剤を用いてもよい。
【００２４】
次に、第１の実施の形態の動作について説明する。
入射光１７は、上面迷光吸収膜２４に形成された集光レンズ用窓２６を通り、集光レンズ１６により集光作用を受けてガラス基板１１ａ内を通り、下面迷光吸収膜２３及び発光素子駆動用カソード電極１２に形成された入射光用窓１４から受光素子用貫通穴６を通って半導体演算回路チップ１上の受光素子３に入射する。受光素子３は、入射光１７を電気入力信号に変換する。
【００２５】
半導体演算回路チップ１は電気入力信号に基づいて演算を実行する。演算の結果は、電気出力信号として発光素子駆動用アノード電極２へ出力される。発光素子駆動用アノード電極２に出力される電気出力信号は、導電性接合剤９を介して発光素子７の下部電極に印加され、電気出力信号に応じた電流が発光素子７を流れる。発光素子７を流れ出た電流は、導電性接合剤１０を介してガラス基板１１ａに形成された発光素子駆動用カソード電極１２へと流れる。
【００２６】
また、発光素子７は演算の結果に応じて、電気出力信号を出射光１８へ変換する。発光素子７の上部の光出射窓８から出射する出射光１８は、出射光用窓１３を通り、コリメータレンズ１５により空間的な広がりを抑制され、コリメータレンズ用窓２５からガラス基板１１ａの外部へと出射される。貫通穴形成基板４ａに形成された遮光枠２１は、発光素子７の発光時に発光素子７の側面から漏れ出る側面光が、発光素子７の側面と発光素子保持穴５の側壁との間隙を通って貫通穴形成基板４ａと半導体演算回路チップ１との間隙に達することを阻止するとともに、発光素子７の下面を保持する。
【００２７】
下面迷光吸収膜２３及び上面迷光吸収膜２４は、発光素子７で発光した光成分のうち、ガラス基板１１ａの上面と下面の間で多重反射する迷光成分を吸収する。また、上面迷光吸収膜２４は、入射光１７以外の外乱光を吸収することにより、外乱光がガラス基板１１ａ内へ侵入することを防止する。
【００２８】
このように、第１の実施の形態によれば、主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップ１の主面部に装着された貫通穴形成基板４ａに保持されるとともに、受光素子３のアレイにそれぞれ近接した位置に保持された発光素子７のアレイとを備え、貫通穴形成基板４ａには受光素子３にそれぞれ光を入射させる受光素子用貫通穴６と発光素子７をそれぞれ保持する発光素子保持穴５とが形成され、かつ、発光素子保持穴５の半導体演算回路チップ１側の端部にて内周縁が少なくとも発光素子７の外周部まで延出する遮光枠２１が形成されているので、発光素子７の側面から漏れ出る側面光が近接する受光素子３へ入射することを阻止し、さらに、貫通穴形成基板４ａの上方に、表面及び裏面にそれぞれ下面迷光吸収膜２３及び上面迷光吸収膜２４が形成されたガラス基板１１ａが装着されているので、ガラス基板１１ａの上面と下面との間を多重反射する迷光の受光素子３への影響を軽減することにより、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００２９】
なお、上記の説明では複数アレイの中の１ピクセルの動作を説明したが、他のピクセルにおいても同様の動作をする。また、上記第１の実施の形態では貫通穴形成基板４ａにシリコン基板を用いたものについて説明したが、貫通穴形成基板４ａにセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
【００３０】
＜第２の実施の形態＞
図２は本発明に係る光情報処理装置の第２の実施の形態の構成を示す縦断面図であり、図中、図１と同一の要素には同一の符号を付して、その説明を省略する。図２において、図１中の貫通穴形成基板４ａの代わりに、従来装置で説明した貫通穴形成基板４の半導体演算回路チップ１の対向面に前述した遮光枠２１と同様な機能を有する遮光枠基板３１を設けた点、図１に示したガラス基板１１ａの上面迷光吸収膜２４の代わりに、上面反射防止膜３２（コリメータレンズ用窓、集光レンズ用窓は設けられていない）を形成してガラス基板１１ｂとした点が図１に示した第１の実施の形態と構成を異にし、これ以外はすべて図１と同一に構成されている。
【００３１】
ここで、遮光枠基板３１には、発光素子７の図中下端領域よりも小さい大きさの電極接続用貫通穴２２及び受光素子用貫通穴６が形成され、貫通穴形成基板４に接着されている。遮光枠基板３１として、例えば、電気伝導率の低いノンドープのシリコン基板が用いられる。電極接続用貫通穴２２及び受光素子用貫通穴６は、フォトレジストまたは金属膜をパターニングしたマスクを用いて、フッ素を含む反応性ガスを使用したドライエッチングにより形成される。
【００３２】
遮光枠基板３１と貫通穴形成基板４との接着は、例えば貫通穴形成基板４がシリコン基板の場合、遮光枠基板３１と貫通穴形成基板４のそれぞれの接着面を平坦化及び清浄化した後、水素雰囲気中で加熱することにより接着される。接着された遮光枠基板３１と貫通穴形成基板４は、水蒸気雰囲気中で加熱することにより、シリコン熱酸化膜からなる絶縁膜が形成される。また、遮光枠基板３１及び貫通穴形成基板４を水蒸気雰囲気中で加熱することによりシリコン熱酸化膜を形成した後、遮光枠基板３１と貫通穴形成基板４とを接着剤を用いて接着してもよい。ガラス基板１１ｂの上面反射防止膜３２として、例えば誘電体多層膜からなる反射防止膜が用いられる。
【００３３】
次に第２の実施の形態の動作について説明する。
入射光１７は、上面反射防止膜３２により集光レンズ１６の表面で反射することなく集光レンズ１６へ入射する。集光レンズ１６で集光作用を受けた入射光１７は受光素子３へ入射し、発光素子７の上部の光出射窓８から出射する出射光１８がコリメータレンズ１５により空間的な広がりを抑制されるまでの過程は、第１の実施の形態で説明したのと同様である。
【００３４】
コリメータレンズ１５で空間的な広がりを抑制された出射光１８は、上面反射防止膜３２によりコリメータレンズ１５の表面で反射することなく出射する。遮光枠基板３１は、発光素子７の発光時に発光素子７の側面から漏れ出る側面光が、発光素子７の側面と発光素子保持穴５の側壁との間隙を通って遮光枠基板３１と半導体演算回路チップ１との間隙に達することを阻止するとともに、発光素子７の下面を保持する。
【００３５】
下面迷光吸収膜２３は、発光素子７で発光した光成分のうち、ガラス基板１１ｂの上面と下面との間で多重反射する迷光成分を吸収し、また、上面反射防止膜３２は、ガラス基板１１ｂの上面での反射を抑えることにより、反射によりガラス基板１１ｂの内部へ戻る迷光を減少させる。
【００３６】
このように、第２の実施の形態によれば、主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップ１の主面部に、遮光枠基板３１を介して、装着された貫通穴形成基板４に保持されるとともに、受光素子３のアレイにそれぞれ近接した位置に保持された発光素子７のアレイとを備え、遮光枠基板３１には内周縁が少なくとも発光素子７の外周部まで延出する開口が形成されているので、発光素子７の側面からの側面光が近接する受光素子３に入射することを阻止でき、さらに、表面に上面反射防止膜３２が形成され、裏面に下面迷光吸収膜２３が形成されたガラス基板１１ｂが貫通穴形成基板４上に装着されているので、ガラス基板１１ｂの上面と下面との間を多重反射する迷光の受光素子３への影響を軽減することができ、これによって、高速演算処理速度を従来装置の２倍以上に高めることができ、かつ、高密度小型化を実現することができる。
【００３７】
なお、以上の説明では複数アレイの中の１ピクセルの動作を説明したが、他のピクセルにおいても同様の動作をする。
また、上記第２の実施の形態では、貫通穴形成基板４にシリコン基板を用いた構成について説明したが、第１の実施の形態と同様に、貫通穴形成基板４にセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
【００３８】
また、遮光枠基板３１にシリコン基板を用いた構成について説明したが、遮光枠基板３１にセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
さらに、上面反射防止膜２４に誘電体多層膜を用いた構成について説明したが、上面反射防止膜２４に、ＳｉＮ膜やＳｉＯ２膜などの無機膜を用いても同様に実施可能である。
【００３９】
なお、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａの代わりに、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂを用いる構成も可能であり、この構成によっても上述したのと同様の効果が得られる。逆に、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂの代わりに、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａを用いる構成も可能であり、この構成によっても上述したのと同様の効果が得られる。
【００４０】
さらに、従来装置を構成する貫通穴形成基板４（図３参照）の代わりに、第１の実施の形態を構成する遮光枠２１を備えた貫通穴形成基板４ａを用いたり、第２の実施の形態を構成する遮光枠基板３１を備えた貫通穴形成基板４を用いたりしても、上記の各実施の形態に準じた効果が得られる。
また、従来装置を構成するガラス基板１１（図３参照）の代わりに、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａを用いたり、あるいは、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂを用いることも可能であり、この構成によっても、上述した各実施の形態に準じた効果が得られる。
【００４１】
【発明の効果】
以上の説明によって明らかなように、本発明によれば、遮光枠が形成された貫通穴形成基板又は発光素子の外周部まで延出する開口が形成された遮光枠基板を構成要素としたり、あるいは、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板又は表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板を組み合わせる構成により、発光素子と受光素子とが近接したアレイ素子間で、発光素子の発光による受光素子に対する影響を軽減することによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することのできる光情報処理装置が提供される。
【図面の簡単な説明】
【図１】本発明に係る光情報処理装置の第１の実施の形態の構成を示す縦断面図
【図２】本発明に係る光情報処理装置の第２の実施の形態の構成を示す縦断面図
【図３】従来の光情報処理装置の構成を示す縦断面図
【符号の説明】
１ 半導体演算回路チップ
２ 発光素子駆動用アノード電極
３ 受光素子
４、４ａ 貫通穴形成基板
５ 発光素子保持穴
６ 受光素子用貫通穴
７ 発光素子
８ 光出射窓
９、１０ 導電性接合材
１１、１１ａ、１１ｂ ガラス基板
１２ 発光素子駆動用カソード電極
１３ 出射光用窓
１４ 入射光用窓
１５ コリメータレンズ
１６ 集光レンズ
１７ 入射光
１８ 出射光
２１ 遮光枠
２２ 電極接続用貫通穴
２３ 下面迷光吸収膜
２４ 上面迷光吸収膜
２５ コリメータレンズ用窓
２６ 集光レンズ用窓
３１ 遮光枠基板
３２ 上面反射防止膜
【発明の属する技術分野】
本発明は光コンピューティング、光画像処理などに用いる光情報処理装置に関する。
【０００２】
【従来の技術】
図３は受光素子のアレイを持った従来の光情報処理装置の概略構成を示す縦断面図である（例えば、下記の特許文献１参照）。同図において、半導体演算回路チップ１の主面部に発光素子駆動用アノード電極２及び受光素子３が所定の間隔で順次交互に複数組配設されている。また、この半導体演算回路チップ１の主面部に貫通穴形成基板４が積層され、この貫通穴形成基板４には、発光素子駆動用アノード電極２に対応する部位に発光素子保持穴５が形成され、受光素子３と対向する部位に受光素子用貫通穴６が形成されている。発光素子保持穴５の内部には、発光素子駆動用アノード電極２とは反対側の端部に光出射窓８を有する発光素子７が装着され、この発光素子７は導電性接合材９によって発光素子駆動用アノード電極２に接合されている。
【０００３】
【特許文献１】
特開平１１−３７２５７４号公報（第３〜５頁、図５）
【０００４】
また、貫通穴形成基板４の上方にガラス基板１１が装着されている。このガラス基板１１の裏面、すなわち、貫通穴形成基板４の対向面に発光素子駆動用カソード電極１２が形成され、表面にコリメータレンズ１５及び集光レンズ１６が形成されている。発光素子駆動用カソード電極１２は、光出射窓８に対応する部位に出射光用窓１３を備え、受光素子用貫通穴６に対応する部位に入射光用窓１４を備えている。コリメータレンズ１５は出射光用窓１３に対応する部位に形成され、集光レンズ１６は入射光用窓１４に対応する部位に形成されている。さらに、発光素子駆動用カソード電極１２は、光出射窓８をはずれた部位にて導電性接合材１０により発光素子７に接続されている。
【０００５】
上記のように構成された従来の光情報処理装置の動作について説明する。入射光１７は、集光レンズ１６により集光作用を受けて入射光用窓１４及び受光素子用貫通穴６を通り、半導体演算回路チップ１上に形成されている受光素子３へ入射し、ここで電気入力信号に変換される。半導体演算回路チップ１内で演算された結果は、電気出力信号として発光素子駆動用アノード電極２から、導電性接合材９を介して、発光素子７に印加され、出射光１８に変換されて光出射窓８の上部に設けた出射光用窓１３を通って出射する。出射光１８はコリメータレンズ１５により空間的な広がりを抑制されてガラス基板１１の外部へと出射される。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記の従来の光情報処理装置では、発光素子７の側面から漏れ出る側面光が発光素子７の外側面と発光素子保持穴５の内壁面との間隙から、貫通穴形成基板４と半導体演算回路チップ１との間隙を伝搬して隣接する受光素子へ入射し、演算の誤りの一因になっていた。発光素子７の側面光の受光素子３に対する影響を軽減するために、発光素子７と受光素子３との間隔を大きくすると、アレイ密度が小さくなり、高密度小型化の妨げとなる。また、発光素子７の側面光の受光素子３への影響を排除するために、発光素子７の動作時刻と受光素子３の動作時刻を分離すると演算処理速度が低下する。
【０００７】
また、発光素子７の光出射窓８から出射した出射光の一部は、コリメータレンズ１５を通らずにガラス基板１１の上面で反射して迷光となる。この迷光は、ガラス基板１１の上面と、下面にある発光素子駆動用カソード電極１２との間で反射を繰り返し、その一部は入射光用窓１４を通って受光素子３へ入射し、演算の誤りの原因になる。迷光の影響を軽減するために出射光を低下させると、多段接続された光情報処理装置においては、受光素子の応答に要する時間が増大して演算速度が低下する。
【０００８】
本発明は上記の問題点を解決するためになされたもので、その目的は、発光素子と受光素子とが近接したアレイ素子間で、発光素子の発光による受光素子に対する影響を軽減することによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することのできる光情報処理装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記の問題点を解決するために、請求項１に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、かつ、前記発光素子保持穴の前記半導体演算回路チップ側の端部にて内周縁が少なくとも前記発光素子の外周部まで延出する遮光枠が形成された、光情報処理装置である。
この構成により、発光素子の側面から漏れ出る側面光が発光素子の外側面と発光素子保持穴の内壁面との間隙から、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１０】
請求項２に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に、遮光枠基板を介して、装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記遮光枠基板には内周縁が少なくとも前記発光素子の外周部まで延出する開口が形成された、光情報処理装置である。
この構成により、発光素子の側面から漏れ出る側面光が発光素子の外側面と発光素子保持穴の内壁面との間隙から、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１１】
請求項３に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置である。
この構成により、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１２】
請求項４に係る発明は、主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置である。
この構成により、ガラス基板の上面と下面との間で反射を繰り返して受光素子３へ入射する迷光を軽減することができ、これによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００１３】
請求項５に係る発明は、請求項１又は２に記載の光情報処理装置において、前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口されたものである。
この構成により、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減し、かつ、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができるため、請求項１から４に係る発明よりも、高速演算処理速度の保持と、高密度小型化の実現とが容易になる。
【００１４】
請求項６に係る発明は、請求項１又は２に記載の光情報処理装置において、前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口されたものである。
この構成により、貫通穴形成基板と半導体演算回路チップとの間隙を伝搬して隣接する受光素子へ入射する光を軽減し、かつ、ガラス基板の上面と下面との間で反射を繰り返して受光素子へ入射する迷光を軽減することができるため、請求項１から４に係る発明よりも、高速演算処理速度の保持と、高密度小型化の実現とが容易になる。
【００１５】
請求項７に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板はシリコンを材料としたものである。
請求項８に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板はセラミックを材料としたものである。
請求項９に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板は金属を材料としたものである。
請求項１０に係る発明は、請求項１から６のいずれか１つに記載の光情報処理装置において、前記貫通穴形成基板は樹脂を材料としたものである。
請求項７から１０の構成により、材料を４つのものから適宜選択して貫通穴形成基板を形成することができる。
【００１６】
請求項１１に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板はシリコンを材料としたものである。
請求項１２に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板はセラミックを材料としたものである。
請求項１３に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板は金属を材料としたものである。
請求項１４に係る発明は、請求項２に記載の光情報処理装置において、前記遮光枠基板は樹脂を材料としたものである。
請求項１１から１４の構成により、材料を４つのものから適宜選択して遮光枠基板を形成することができる。
【００１７】
請求項１５に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は半導体を材料としたものである。
請求項１６に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は有機物を材料としたものである。
請求項１７に係る発明は、請求項３から１４のいずれか１つに記載の光情報処理装置において、前記光吸収膜は炭素粉末を含む塗料を材料としたものである。
請求項１５から１７の構成により、材料を３つのものから適宜選択して光吸収膜を形成することができる。
【００１８】
請求項１８に係る発明は、請求項４、６から１７のいずれか１つに記載の光情報処理装置において、前記反射防止膜は誘電体を多層に積層したものである。
請求項１９に係る発明は、請求項４、６から１７のいずれか１つに記載の光情報処理装置において、前記反射防止膜は無機物を材料としたものである。
請求項１８及び１９の構成により、材料を２つのものから適宜選択して反射防止膜を形成することができる。
【００１９】
【発明の実施の形態】
＜第１の実施の形態＞
以下、本発明を図面に示す好適な実施の形態に基づいて詳細に説明する。図１は、本発明に係る光情報処理装置の第１の実施の形態の構成を示す縦断面図である。図中、従来装置を示す図３と同一の要素には、それぞれ同一の符号を付している。ここでは、従来装置を構成する貫通穴形成基板４の発光素子保持穴５の半導体演算回路チップ１側の端部に、発光素子保持穴５の内方に突出し、少なくとも発光素子７の外周部まで延出する遮光枠２１を形成して貫通穴形成基板４ａとした点、貫通穴形成基板４ａに対向する面に下面迷光吸収膜２３を形成してその上（図１では下方）に発光素子駆動用カソード電極１２を形成し、さらに、表面（図１では上方）に上面迷光吸収膜２４を形成してガラス基板１１ａとした点が従来装置と構成が異なり、これ以外は従来装置と全く同様に構成されている。
【００２０】
上記の構成要素のうち、半導体演算回路チップ１は、シリコン集積回路形成技術を用いて作製したアレイ素子であり、それぞれのピクセルごとに演算回路、発光素子駆動回路及び発光素子駆動用アノード電極２を備えている。また、半導体演算回路チップ１の主面部（図１中での上側）には、受光素子３がシリコン集積回路形成技術により一体形成されるか、又は、個別の受光素子３が半導体演算回路チップ１のそれぞれのピクセルにボンディングされて受光素子３のアレイが形成される。
【００２１】
貫通穴形成基板４ａとして、例えば、電気伝導度の低いノンドープのシリコン基板が用いられる。発光素子保持穴５は、発光素子７を挿入することができるように発光素子７の外形に合わせた大きさで、半導体演算回路チップ１上の発光素子駆動用アノード電極２の位置に合わせて形成される。また受光素子用貫通穴６は、受光素子３の大きさとその位置に合わせて形成される。発光素子保持穴５及び受光素子用貫通穴６の形成方法は、フォトレジスト又は金属膜をパターニングしたマスクを用いて、フッ素を含む反応性ガスを使用したドライエッチングにより、まず、発光素子７の高さに相当する穴をシリコン基板の片面に形成し、次に、反対面に発光素子７の断面より小さい穴が形成されるようにパターニングしたマスクを用いてドライエッチングをすることにより、発光素子保持穴５の底部に遮光枠２１を残して電極接続用貫通穴２２を形成し、受光素子３に合わせた位置には受光素子用貫通穴６を形成する。貫通穴形成基板４ａの表面には、水蒸気雰囲気中で貫通穴形成基板４ａを加熱することにより、シリコン熱酸化膜からなる絶縁膜が形成される。
【００２２】
発光素子７は、貫通穴形成基板４ａに形成された発光素子保持穴５へ挿入され、絶縁性接着剤を用いて発光素子保持穴５の内部に保持され、発光素子７のアレイが形成される。発光素子７の底部は、導電性接合材９を介して発光素子駆動用アノード電極２に接続される。
ガラス基板１１ａの図１での下面にはガラス基板１１ａ側から下面迷光吸収膜２３、発光素子駆動用カソード電極１２が順次形成され、ガラス基板１１ａの図１での上面には上面迷光吸収膜２４が形成されている。下面迷光吸収膜２３及び発光素子駆動用カソード電極１２には、出射光の光路用として出射光用窓１３が、入射光の光路用として入射用窓１４がそれぞれ形成される。また、上面迷光吸収膜２４には、コリメータレンズ１５の位置にコリメータレンズ用窓２５が形成され、集光レンズ１６の位置に集光レンズ用窓２６が形成され、これによって、入出射光の光路が確保される。
【００２３】
下面迷光吸収膜２３及び上面迷光吸収膜２４の材料として、例えば、発光素子７の発光波長が８５０ｎｍ以下の場合には、この発光波長に対して吸収係数の大きいアモルファスシリコンやＩｎＰが用いられる。また、発光素子７の発光波長が１５００ｎｍ以下の場合にはゲルマニウムが、発光波長が１７００ｎｍ以下の場合にはＧａＳｂやＩｎＧａＡｓが用いられ、それぞれ吸収端の波長が発光波長より大きくなる半導体材料が用いられる。また半導体材料の代わりに、発光素子７の発光波長で高い吸収係数を持つ有機材料や炭素粉末を含む塗料を下面迷光吸収膜２３及び上面迷光吸収膜２４の材料として用いてもよい。
コリメータレンズ１５は発光素子７の発光窓８の位置に合わせて、また集光レンズ１６は受光素子３の位置に合わせて、それぞれガラス基板１１ａの上面に形成される。発光素子７の上面のカソード電極は、導電性接合剤１０を用いて、発光素子駆動用カソード電極１２に接続される。導電性接合材９、１０は金バンプを用いるが、銀ペーストなどの導電性接着剤を用いてもよい。
【００２４】
次に、第１の実施の形態の動作について説明する。
入射光１７は、上面迷光吸収膜２４に形成された集光レンズ用窓２６を通り、集光レンズ１６により集光作用を受けてガラス基板１１ａ内を通り、下面迷光吸収膜２３及び発光素子駆動用カソード電極１２に形成された入射光用窓１４から受光素子用貫通穴６を通って半導体演算回路チップ１上の受光素子３に入射する。受光素子３は、入射光１７を電気入力信号に変換する。
【００２５】
半導体演算回路チップ１は電気入力信号に基づいて演算を実行する。演算の結果は、電気出力信号として発光素子駆動用アノード電極２へ出力される。発光素子駆動用アノード電極２に出力される電気出力信号は、導電性接合剤９を介して発光素子７の下部電極に印加され、電気出力信号に応じた電流が発光素子７を流れる。発光素子７を流れ出た電流は、導電性接合剤１０を介してガラス基板１１ａに形成された発光素子駆動用カソード電極１２へと流れる。
【００２６】
また、発光素子７は演算の結果に応じて、電気出力信号を出射光１８へ変換する。発光素子７の上部の光出射窓８から出射する出射光１８は、出射光用窓１３を通り、コリメータレンズ１５により空間的な広がりを抑制され、コリメータレンズ用窓２５からガラス基板１１ａの外部へと出射される。貫通穴形成基板４ａに形成された遮光枠２１は、発光素子７の発光時に発光素子７の側面から漏れ出る側面光が、発光素子７の側面と発光素子保持穴５の側壁との間隙を通って貫通穴形成基板４ａと半導体演算回路チップ１との間隙に達することを阻止するとともに、発光素子７の下面を保持する。
【００２７】
下面迷光吸収膜２３及び上面迷光吸収膜２４は、発光素子７で発光した光成分のうち、ガラス基板１１ａの上面と下面の間で多重反射する迷光成分を吸収する。また、上面迷光吸収膜２４は、入射光１７以外の外乱光を吸収することにより、外乱光がガラス基板１１ａ内へ侵入することを防止する。
【００２８】
このように、第１の実施の形態によれば、主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップ１の主面部に装着された貫通穴形成基板４ａに保持されるとともに、受光素子３のアレイにそれぞれ近接した位置に保持された発光素子７のアレイとを備え、貫通穴形成基板４ａには受光素子３にそれぞれ光を入射させる受光素子用貫通穴６と発光素子７をそれぞれ保持する発光素子保持穴５とが形成され、かつ、発光素子保持穴５の半導体演算回路チップ１側の端部にて内周縁が少なくとも発光素子７の外周部まで延出する遮光枠２１が形成されているので、発光素子７の側面から漏れ出る側面光が近接する受光素子３へ入射することを阻止し、さらに、貫通穴形成基板４ａの上方に、表面及び裏面にそれぞれ下面迷光吸収膜２３及び上面迷光吸収膜２４が形成されたガラス基板１１ａが装着されているので、ガラス基板１１ａの上面と下面との間を多重反射する迷光の受光素子３への影響を軽減することにより、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することができる。
【００２９】
なお、上記の説明では複数アレイの中の１ピクセルの動作を説明したが、他のピクセルにおいても同様の動作をする。また、上記第１の実施の形態では貫通穴形成基板４ａにシリコン基板を用いたものについて説明したが、貫通穴形成基板４ａにセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
【００３０】
＜第２の実施の形態＞
図２は本発明に係る光情報処理装置の第２の実施の形態の構成を示す縦断面図であり、図中、図１と同一の要素には同一の符号を付して、その説明を省略する。図２において、図１中の貫通穴形成基板４ａの代わりに、従来装置で説明した貫通穴形成基板４の半導体演算回路チップ１の対向面に前述した遮光枠２１と同様な機能を有する遮光枠基板３１を設けた点、図１に示したガラス基板１１ａの上面迷光吸収膜２４の代わりに、上面反射防止膜３２（コリメータレンズ用窓、集光レンズ用窓は設けられていない）を形成してガラス基板１１ｂとした点が図１に示した第１の実施の形態と構成を異にし、これ以外はすべて図１と同一に構成されている。
【００３１】
ここで、遮光枠基板３１には、発光素子７の図中下端領域よりも小さい大きさの電極接続用貫通穴２２及び受光素子用貫通穴６が形成され、貫通穴形成基板４に接着されている。遮光枠基板３１として、例えば、電気伝導率の低いノンドープのシリコン基板が用いられる。電極接続用貫通穴２２及び受光素子用貫通穴６は、フォトレジストまたは金属膜をパターニングしたマスクを用いて、フッ素を含む反応性ガスを使用したドライエッチングにより形成される。
【００３２】
遮光枠基板３１と貫通穴形成基板４との接着は、例えば貫通穴形成基板４がシリコン基板の場合、遮光枠基板３１と貫通穴形成基板４のそれぞれの接着面を平坦化及び清浄化した後、水素雰囲気中で加熱することにより接着される。接着された遮光枠基板３１と貫通穴形成基板４は、水蒸気雰囲気中で加熱することにより、シリコン熱酸化膜からなる絶縁膜が形成される。また、遮光枠基板３１及び貫通穴形成基板４を水蒸気雰囲気中で加熱することによりシリコン熱酸化膜を形成した後、遮光枠基板３１と貫通穴形成基板４とを接着剤を用いて接着してもよい。ガラス基板１１ｂの上面反射防止膜３２として、例えば誘電体多層膜からなる反射防止膜が用いられる。
【００３３】
次に第２の実施の形態の動作について説明する。
入射光１７は、上面反射防止膜３２により集光レンズ１６の表面で反射することなく集光レンズ１６へ入射する。集光レンズ１６で集光作用を受けた入射光１７は受光素子３へ入射し、発光素子７の上部の光出射窓８から出射する出射光１８がコリメータレンズ１５により空間的な広がりを抑制されるまでの過程は、第１の実施の形態で説明したのと同様である。
【００３４】
コリメータレンズ１５で空間的な広がりを抑制された出射光１８は、上面反射防止膜３２によりコリメータレンズ１５の表面で反射することなく出射する。遮光枠基板３１は、発光素子７の発光時に発光素子７の側面から漏れ出る側面光が、発光素子７の側面と発光素子保持穴５の側壁との間隙を通って遮光枠基板３１と半導体演算回路チップ１との間隙に達することを阻止するとともに、発光素子７の下面を保持する。
【００３５】
下面迷光吸収膜２３は、発光素子７で発光した光成分のうち、ガラス基板１１ｂの上面と下面との間で多重反射する迷光成分を吸収し、また、上面反射防止膜３２は、ガラス基板１１ｂの上面での反射を抑えることにより、反射によりガラス基板１１ｂの内部へ戻る迷光を減少させる。
【００３６】
このように、第２の実施の形態によれば、主面部に受光素子３のアレイが形成された半導体演算回路チップ１と、半導体演算回路チップ１の主面部に、遮光枠基板３１を介して、装着された貫通穴形成基板４に保持されるとともに、受光素子３のアレイにそれぞれ近接した位置に保持された発光素子７のアレイとを備え、遮光枠基板３１には内周縁が少なくとも発光素子７の外周部まで延出する開口が形成されているので、発光素子７の側面からの側面光が近接する受光素子３に入射することを阻止でき、さらに、表面に上面反射防止膜３２が形成され、裏面に下面迷光吸収膜２３が形成されたガラス基板１１ｂが貫通穴形成基板４上に装着されているので、ガラス基板１１ｂの上面と下面との間を多重反射する迷光の受光素子３への影響を軽減することができ、これによって、高速演算処理速度を従来装置の２倍以上に高めることができ、かつ、高密度小型化を実現することができる。
【００３７】
なお、以上の説明では複数アレイの中の１ピクセルの動作を説明したが、他のピクセルにおいても同様の動作をする。
また、上記第２の実施の形態では、貫通穴形成基板４にシリコン基板を用いた構成について説明したが、第１の実施の形態と同様に、貫通穴形成基板４にセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
【００３８】
また、遮光枠基板３１にシリコン基板を用いた構成について説明したが、遮光枠基板３１にセラミック基板、表面に絶縁膜を形成した金属基板、樹脂基板のいずれを用いても同様に実施可能である。
さらに、上面反射防止膜２４に誘電体多層膜を用いた構成について説明したが、上面反射防止膜２４に、ＳｉＮ膜やＳｉＯ２膜などの無機膜を用いても同様に実施可能である。
【００３９】
なお、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａの代わりに、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂを用いる構成も可能であり、この構成によっても上述したのと同様の効果が得られる。逆に、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂの代わりに、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａを用いる構成も可能であり、この構成によっても上述したのと同様の効果が得られる。
【００４０】
さらに、従来装置を構成する貫通穴形成基板４（図３参照）の代わりに、第１の実施の形態を構成する遮光枠２１を備えた貫通穴形成基板４ａを用いたり、第２の実施の形態を構成する遮光枠基板３１を備えた貫通穴形成基板４を用いたりしても、上記の各実施の形態に準じた効果が得られる。
また、従来装置を構成するガラス基板１１（図３参照）の代わりに、第１の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面迷光吸収膜２４を備えるガラス基板１１ａを用いたり、あるいは、第２の実施の形態を構成するガラス基板、すなわち、下面迷光吸収膜２３及び上面反射防止膜３２を備えるガラス基板１１ｂを用いることも可能であり、この構成によっても、上述した各実施の形態に準じた効果が得られる。
【００４１】
【発明の効果】
以上の説明によって明らかなように、本発明によれば、遮光枠が形成された貫通穴形成基板又は発光素子の外周部まで延出する開口が形成された遮光枠基板を構成要素としたり、あるいは、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板又は表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板を組み合わせる構成により、発光素子と受光素子とが近接したアレイ素子間で、発光素子の発光による受光素子に対する影響を軽減することによって、高速演算処理速度を保持することができ、かつ、高密度小型化を実現することのできる光情報処理装置が提供される。
【図面の簡単な説明】
【図１】本発明に係る光情報処理装置の第１の実施の形態の構成を示す縦断面図
【図２】本発明に係る光情報処理装置の第２の実施の形態の構成を示す縦断面図
【図３】従来の光情報処理装置の構成を示す縦断面図
【符号の説明】
１ 半導体演算回路チップ
２ 発光素子駆動用アノード電極
３ 受光素子
４、４ａ 貫通穴形成基板
５ 発光素子保持穴
６ 受光素子用貫通穴
７ 発光素子
８ 光出射窓
９、１０ 導電性接合材
１１、１１ａ、１１ｂ ガラス基板
１２ 発光素子駆動用カソード電極
１３ 出射光用窓
１４ 入射光用窓
１５ コリメータレンズ
１６ 集光レンズ
１７ 入射光
１８ 出射光
２１ 遮光枠
２２ 電極接続用貫通穴
２３ 下面迷光吸収膜
２４ 上面迷光吸収膜
２５ コリメータレンズ用窓
２６ 集光レンズ用窓
３１ 遮光枠基板
３２ 上面反射防止膜
Claims (19)
- 主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、かつ、前記発光素子保持穴の前記半導体演算回路チップ側の端部にて内周縁が少なくとも前記発光素子の外周部まで延出する遮光枠が形成された、光情報処理装置。
- 主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に、遮光枠基板を介して、装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイとを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記遮光枠基板には内周縁が少なくとも前記発光素子の外周部まで延出する開口が形成された、光情報処理装置。
- 主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置。
- 主面部に受光素子のアレイが形成された半導体演算回路チップと、前記半導体演算回路チップの前記主面部に装着された貫通穴形成基板に保持されるとともに、前記受光素子の前記アレイにそれぞれ近接した位置に保持された発光素子のアレイと、前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板とを備え、前記貫通穴形成基板には前記受光素子にそれぞれ光を入射させる受光素子用貫通穴と前記発光素子をそれぞれ保持する発光素子保持穴とが形成され、前記ガラス基板に形成された前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、光情報処理装置。
- 前記貫通穴形成基板上に装着され、表面及び裏面にそれぞれ光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、請求項１又は２に記載の光情報処理装置。
- 前記貫通穴形成基板上に装着され、表面に反射防止膜が形成され、裏面に光吸収膜が形成されたガラス基板を備え、前記光吸収膜には前記受光素子への光入射窓と前記発光素子からの光放射窓とが開口された、請求項１又は２に記載の光情報処理装置。
- 前記貫通穴形成基板はシリコンを材料とした、請求項１から６のいずれか１つに記載の光情報処理装置。
- 前記貫通穴形成基板はセラミックを材料とした、請求項１から６のいずれか１つに記載の光情報処理装置。
- 前記貫通穴形成基板は金属を材料とした、請求項１から６のいずれか１つに記載の光情報処理装置。
- 前記貫通穴形成基板は樹脂を材料とした、請求項１から６のいずれか１つに記載の光情報処理装置。
- 前記遮光枠基板はシリコンを材料とした、請求項２に記載の光情報処理装置。
- 前記遮光枠基板はセラミックを材料とした、請求項２に記載の光情報処理装置。
- 前記遮光枠基板は金属を材料とした、請求項２に記載の光情報処理装置。
- 前記遮光枠基板は樹脂を材料とした、請求項２に記載の光情報処理装置。
- 前記光吸収膜は半導体を材料とした、請求項３から１４のいずれか１つに記載の光情報処理装置。
- 前記光吸収膜は有機物を材料とした、請求項３から１４のいずれか１つに記載の光情報処理装置。
- 前記光吸収膜は炭素粉末を含む塗料を材料とした、請求項３から１４のいずれか１つに記載の光情報処理装置。
- 前記反射防止膜は誘電体を多層に積層したものである、請求項４、６から１７のいずれか１つに記載の光情報処理装置。
- 前記反射防止膜は無機物を材料とした、請求項４、６から１７のいずれか１つに記載の光情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003096966A JP2004304043A (ja) | 2003-03-31 | 2003-03-31 | 光情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003096966A JP2004304043A (ja) | 2003-03-31 | 2003-03-31 | 光情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004304043A true JP2004304043A (ja) | 2004-10-28 |
Family
ID=33408876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003096966A Withdrawn JP2004304043A (ja) | 2003-03-31 | 2003-03-31 | 光情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004304043A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101332692B1 (ko) | 2012-04-30 | 2013-11-25 | 클레어픽셀 주식회사 | 광학 근접 ｃｍｏｓ 센서, 광학 근접 ｃｍｏｓ 센서를 포함하는 디바이스 및 오토 캘리브레이션 방법 |
-
2003
- 2003-03-31 JP JP2003096966A patent/JP2004304043A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101332692B1 (ko) | 2012-04-30 | 2013-11-25 | 클레어픽셀 주식회사 | 광학 근접 ｃｍｏｓ 센서, 광학 근접 ｃｍｏｓ 센서를 포함하는 디바이스 및 오토 캘리브레이션 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108028260B (zh) | 成像元件和成像装置 | |
| CN110546763B (zh) | 成像器件和电子装置 | |
| CN108028259B (zh) | 成像元件、成像元件的制造方法、成像装置以及成像装置的制造方法 | |
| US8569855B2 (en) | Two-dimensional solid-state imaging device | |
| US20080179503A1 (en) | Optical Device and Manufacturing Method of Optical Device | |
| US8610048B2 (en) | Photosensitive integrated circuit equipped with a reflective layer and corresponding method of production | |
| US20130048863A1 (en) | Photoelectric conversion substrate, radiation detector, radiographic image capture device, and manufacturing method of radiation detector | |
| CN111948696B (zh) | 射线探测器基板、射线探测器及射线探测方法 | |
| JP3652945B2 (ja) | 光情報処理装置 | |
| US20130048960A1 (en) | Photoelectric conversion substrate, radiation detector, and radiographic image capture device | |
| JP7668274B2 (ja) | 半導体光検出素子 | |
| CN107924925A (zh) | 具有窄角度响应的光学传感器 | |
| US9076904B2 (en) | Photo detector device, photo sensor and spectrum sensor | |
| JP2003174184A (ja) | フォトダイオード | |
| CN109668627B (zh) | 具有亥姆霍兹共振器的光检测器 | |
| JP2004304043A (ja) | 光情報処理装置 | |
| CN116568992A (zh) | 光电检测装置、电子设备和测距系统 | |
| JP2009218599A (ja) | 有機光電変換膜およびそれを備える光電変換素子 | |
| JP2008071908A (ja) | 超伝導光検出素子 | |
| JP2018098399A (ja) | 半導体受光素子 | |
| CN100502022C (zh) | 半导体装置 | |
| CN107680980A (zh) | 图像传感器 | |
| WO2022210149A1 (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2018129359A5 (ja) | ||
| TWI783805B (zh) | 光電半導體之結構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |