JP2004311978A - 分離製品を形成する物体分離法 - Google Patents

Abstract

【課題】レーザカッティングを利用して異なる深度の複数のカットによりベース物質から選択部分の物質を分離させて利用する方法を提供すること。
【解決手段】ベース物質層を提供し、第１物質層と分離物質層を前記ベース物質層上に配置し、その際、該分離物質層を該ベース物質層と該第１物質層との間に挟み、前記第１物質層内にのみ複数の第１カットを提供し、前記分離層と前記第１物質層内にのみ複数のさらに深い第２カットを提供し、前記第１物質層を前記ベース物質層から分離する際に該第１物質層の選択部分のみを分離し、その他の部分を該ベース物質層上に残す、ステップを含んでいること。
【選択図】図５

Description

本発明は物体処理に関し、特に２物体の分離に関する。本発明において多層物体は特定の目的で分離され、改めて接合される。１例では分離された分離物体は接着層を形成し、ヒートシンク等の種々な電子部品をチップに接着させたり、電子パッケージのスティッフナー（芯材あるいは補強部材）をプリント回路ボード（ＰＣＢ）のごとき回路基板に接着させるのに利用される。

いくつかの異なるタイプの物体の分離は良く知られた技術である。同様に、開口部、スリット等を有した物体の分離も良く知られている。１例は、製造装置、自動車等の製品に使用するガスケットである。限定はしないが、本発明は特に種々なタイプの電子パッケージ等の電子製品で使用される多層物体の分離に関する。以下の米国特許である特許文献１〜３はそのいくつかを例示する。

本願出願人が販売する電子パッケージは本発明に特に関係する。この製品は商品名“HyperBGA”（出願人の登録商標）として販売されている。“ＢＧＡ”とはボール型（例えばハンダ製）グリッドアレイのことであり、パッケージを選択した下側の基板（典型的には積層ＰＣＢ）に接着させるのにハンダボールパターンが使用される。このパッケージはパッケージチップを自身の基板本体にカップリングさせ、市販ワイヤボンドあるいは同様なパッケージよりも高密度とするためにハンダボールパターンを利用している。出願人のパッケージにはいわゆる“スティッフナー”が含まれていることが望ましく、パッケージ工程でのチップ冷却のために基板上方に配置されたヒートシンクにパッケージ基板（積層体）を接着させることで最終構造体に剛性を付与する。詳細は後述する。

本発明は電子パッケージに限定されないものの、電子パッケージは特に適した利用対象である。本発明は出願人パッケージ製品要素を接着して剛構造を提供するのに適している。本発明の方法に従って分離された多層物体製品は新規な方法で形成され、最終パッケージ利用者に対して大きなコストダウンの恩恵を提供する。

本発明の利点を提供する多層物体の形成方法は特に電子パッケージ分野で大きな貢献を提供するであろう。
米国特許第５１０６４５１号（カン他） 米国特許第５７２６０７９号（ジョンソン） 米国特許第６２８８９００号（ジョンソン他）

本発明の主要な目的は物体処理技術の改良である。

本発明の別目的は物体の特定層を別層から分離させ、効果的に接着させることで他の部品で利用させる改良方法の提供である。

本発明の別目的は従来方法よりも容易で低コストな処理方法の提供である。

上述した各目的は、本発明の方法で達成される。本発明に係る方法の主たる構成は、ベース物質層を提供し、ベース物質層上に第１物質層と分離物質層とを積層し、その際、分離層をベース物質層と第１物質層との間に配置し、実質的に第１物質層のみに複数の第１カットを施し、実質的に分離層と第１物質層のみに複数のさらに深い第２カットを施し、第１物質層をベース物質層から分離させ、第１物質層の選択部分のみを分離し、第１物質層の他の部分をベース物質層に残すものである。

本発明の方法は、ベース物質層を提供し、ベース物質層上に第１物質層と分離物質層とを積層し、その際、分離層をベース物質層と第１物質層との間に配置し、実質的に第１物質層のみに複数の第１カットを施し、実質的に分離層と第１物質層のみに複数のさらに深い第２カットを施し、第１物質層をベース物質層から分離させ、第１物質層の選択部分のみを分離し、第１物質層の他の部分をベース物質層に残すものであり、これにより、物体処理技術を改良して、物体の特定層を別層から分離させ、効果的に接着させることで他の部品で利用させることができ、従来方法よりも容易で低コストなものとすることができるのである。

本発明をさらに詳細に説明する目的で本発明を添付図面を利用して解説する。

多層物体は多くの利用法が考えられるが、特に電子パッケージ分野での利用性が高い。そのようなパッケージの例は電子産業分野で知られている。ＰＣＢ等の回路基板に電気的にカップリングされて搭載されているそのようなパッケージは情報処理システムで使用される場合には通常はコンピュータ、メインフレーム、サーバ等の大型電子システム内に搭載されている。“情報処理システム”とは主としてあらゆる形態の情報を計算、分類、処理、伝達、受領、検索、発信、切替え、保存、明示、測定、検出、記録、再生、あるいは利用するように設計されたシステムのことである。例にはパソコン、サーバ、メインフレーム等がある。しかしながら、本発明の教示に従って形成された物体はそれらでの利用に限定されない。説明を容易化するため、本発明の定義を電子パッケージと情報処理システムに絞って提示する。

図１では本発明の１実施例に従った特定デザインにより選択的に分離される部分を有して多層的に形成された第１物体１０の１例が図示されている。本発明はこの物体に限定されず、最終製品で選択的に開口部、スリット、溝等が提供される同様な物体にも適用される。図１の実施例においては、第１物体１０は両面に接着層１３と１５を有した誘電ポリマー物質層１１を含んでいる。本発明の１好適実施例では物体１０は、ピララックスの商品名でＥ.Ｉ.デュポン・ド・ネモアズ社が商業的に提供するカプトンポリアミドフィルム（誘電ポリマー物質層１１）で成る従来型のフレキシブルな回路物体である。１好適実施例ではこのピララックスはピララックスＨＴとして知られる。ピララックスＨＴは約０.５ミル（１／１０００インチ＝２．５４／１０００ｃｍ）から５ミルのポリアミドフィルム厚であり、それぞれの接着層１３と１５は約０.５ミルから約３ミル厚である。この最も単純な形態ではピララックスの１面のみに望む接着剤（防炎性Ｂステージアクリルエポキシ樹脂）が提供される。本発明は特定の接着物質には限定されない。

第１物体１０はヒートシンクを電子パッケージの半導体チップに接着させるのに使用できる。あるいは、スティッフナー等に接着させるのに使用できる。この点を図６に関する説明でさらに詳述する。

典型的には、ピララックス等の物質はカット処理や開口部や外周壁の形成等の処理が比較的に困難である。それらは小型電子パッケージ等に使用される場合には精密な加工が要求される。本発明はこれらの問題に容易に対処する。

図２で示す第１物質層１０は、中間分離物質層１９を挟んでベース物質層１７上に配置されている。この形態は分離物質層１９を第１物質層１０に約１００℃と約５０psi（パスカル／平方インチ）の圧力で積層させることで得られる。この条件は本目的での２層接着に充分である。好適な中間分離物質層１９は、約１ミルから約３ミルの厚みを有した上述サイズのピララックス物質を備えたマイラーポリマーである。マイラーは種々なサイズと厚みで入手できるポリエステルフィルム物質である。ベース物質層１７は条件によってはスティッフナーあるいはサポート構造として作用し、図２に示す最終構造体に剛性を追加付与し、以下で述べるカット処理を容易にさせる。実質的にいかなる誘電サポート物質でもベース物質層１７に利用できる。好適な物質はタイベックの商品名でデュポン社が販売する。タイベックは頑丈で耐久性が高い高密度ポリエチレン繊維シート材であり、紙、フィルム及び布の長所を組み合わせたものである。それは耐水性で、軽量であり、粒体を含まず、不伝導性であって、化学剤、研磨剤及び劣化に対して抵抗性を有している。１例ではタイベック物質は約２ミルから約１０ミルの範囲の厚みを有している。

本発明の方法は第１物質層１０内で構造体に望むカット加工を提供し、第１物質層１０をベース物質層１７から分離させる。分離された第１物質層１０は望む開口部（図４）を含むことができ、接着される対応構造体との整合に望ましい最終周囲形状を有するであろう。

図３で示す一連の工程は、上述のベース物質層１７の提供のために実行される。図３ではベース物質層１７、分離層１９及び第１物質層１０で成る構造体内に少なくとも２つの異なるカットが提供される。これらカットはレーザ、特に紫外線（ＵＶ）レーザで提供される。このカット加工中にベース物質層１７は真空を利用して分離層１９と接触状態に保たれる。図３と図４（図３で示すタイプの複数の構造体で、一体化されて１枚の大型シート２１が形成されている）を比較すると、一連の第１カットＣ１が提供され、一連のさらに深い第２カットＣ２が提供されている。

これらは図３で破線にて図示されており、図４でも平面図で縮小されて図示されている。第１カットＣ１はピララックス層（誘電ポリマー物質層１１）を貫通しており、下側の分離層１９を部分的にカットすることもある。さらに深い第２カットＣ２は、ピララックス１１と分離層１９の両方を貫通しているが、タイベックサポート層（ベース物質層１７）は貫通していない。タイベック１０に部分的なカットが介在しても、本発明の目的には影響を及ぼさないであろう。第１カットＣ１は好適にはそれぞれのセクション２２（図４）で約０.０５ミリジュールから０.１５ミリジュールのレーザパルスエネルギーによって提供される。パルススペースは約５μｍから１５μｍであり、約５回から約１０回の処理により望む深度が提供される。それぞれのセクション２２での対応するカットＣ２は約０.０７ミリジュールから０.２ミリジュールのエネルギー、約２μｍから１０μｍのパルススペース、約５回から１０回の処理にて望む深度が達成される。

レーザカットは周知であり、以下の米国特許文献で開示されている。

米国特許第５１３８１３１号（ニシカワ他）
米国特許第５５６５１２０号（ラ・ロッカ）
米国特許第５５７８２２９号（バルネコフ他）
米国特許第５６６７７０７号（クリンゲル他）
米国特許第５６８８４１８号（ヨシヤス他）
米国特許第６３１３４３２号Ｂ１（ナガタ他）
米国特許第６３７６７９８号Ｂ１（レムエ他）
米国特許第６４７６３４８号Ｂ１（グリムズ）
これらのプロセスのさらなる説明は不要であろう。

図４から理解されようが、ピララックス（１１）と分離層１９の貫通カットＣ２は、大型シート２１の４つのセクション２２のそれぞれに、複数の方形開口部を提供する。本発明の１実施例においては全部で１６８のセクション２２が１枚の大型シート２１に形成される。それぞれのセクション２２は約４０ｍｍの幅で４０ｍｍの長さを有している。大型シート２１のサイズは、５２０ｍｍｘ６３４ｍｍである。それぞれのセクション２２は分離されると多層製品を提供する。図４で示すカットＣ１はセクション２２の周囲を形成する。

図５は、第１物質層１０と分離層１９の、サポートベース物質層１７からの分離ステップを示す。説明を容易にするため、図５ではピララックス（１１）は１枚の誘電層として断面で示されているが、好適には図１で示すように誘電層と２枚の両側の接着層を有している。本発明では第１物質層１０の分離部分のみが分離され、Ｃ２で提供される貫通カット部分はベース物質層１７に接着された状態で残る。残った分離部分は破線で示されている。分離された物質は断面図で示されている。好適な分離は図５で示す２つの要素を単純に引き剥がすことである。接着剤は、残ったカット部分（Ｃ２）にマイラーやピララックスの貫通部分を分離させ、ピララックス物質をベース物質層上で保持させる強度を有するものである。この接着の一部はタイベックには侵入しないＣ２が充分なレーザエネルギーを与えられ、マイラー分離層をカット部位でタイベックに溶着させることにより提供される。

図５で示すように分離された帯部分は望む形状の開口部（すなわち、１つのセクション２２につき４つの小方形開口部と１つの大中央方形開口部）を含んでいる。本発明の別実施例では所定のエネルギーレベル、パルススペース及び回数でカットＣ１の代わりにカットＣ２を提供することで大シート２１から個々のセクション２２を選択的に分離させることが可能である。これで望む部分をサポート層１７に残した状態でサポート層１７からそれぞれのセクション２２を個別に分離できる。これらカットＣ２は下側のタイベック物質に侵入せず、好適には低目のパルスエネルギーで提供され、マイラーとタイベックの溶着を回避させ、個別の分離を可能にする。本発明は個別部分（セクション２２）の分離または後段階で分離させるべく一回の完全分離を提供する。

図６は電子パッケージ３０を図示する。これは本発明で提供される分離製品を利用する。１例においては分離された開口セクション２２はパッケージのスティッフナーまたは補強部材３１の接着コンポーネントとして使用され、このセクション２２は、これに半導体チップ３３（図６中で大きく示したチップ）を接着させるのに利用できる。そのように使用されると、このセクション２２はスティッフナー３１の下側に提供され、図６では符号２２で表される。図４のセクション２２のサイズは図６のものと整合させてはいない。特に、このセクション２２の内側に形成した方形開口部は、図６では拡大されており、このセクション２２の内部にパッケージ化された半導体チップ３３（図６中で小さく示したチップ）を配置させている。

セクション２２は、スティッフナー３１をパッケージのヒートシンク３５に接着させるのにも利用できる。さらに、分離物質の一部は、チップ３３のヒートシンク３５への接着に使用できる。その場合、図６中の符号２２’で示される位置に配置されよう。チップ３３は、その選択部位を積層体の上面の対応パッドにカップリングさせる複数のハンダボール３７で回路積層基板３３に電気的にカップリングされている。導電バイアス及び/又はメッキスルーホールを含んだ内側導電パッドと複数の導電平面（例えば、信号、接地またはパワー平面）も、積層体と、積層体の下面に存在する外部導電体へのチップのカップリングに利用されるべく選択されたものに利用される。それは第２ハンダボール３９で下側の回路基板４１上のパッド（図示せず）にカップリングされている。好適例はプリント回路ボードである。この完成構造体は図７で示すような情報処理装置５１に利用される。

本発明の方法で形成されてベースサポート層から分離される選択分離セクション２２は情報処理装置５１で使用される電子パッケージを製造するのに利用される。この製品は電子パッケージのごとき構造体や情報処理装置５１の製造に利用可能である。

本発明は以上の実施例には限定されない。

本発明の教示に従ってカットされると別物体から効果的に分離される物体の断面側面図である。 第３物体を挟んでベース物質層上に配置された状態の図１の物体の断面側面図である。 図示の物体の選択部分の代表的カットを図示する断面側面図である。 本発明の教示に従って個別に分離できる種々な部分を図示する図３の構造の部分平面図である。 図１の第１物質層及び第１物質層と下側のベース物質層との間の下側中間（分離）層の部分的分離を図示する断面側面図である（図１の３層構造は単層として図示）。 図５の分離物体を使用して構成できる要素を含んだ電子パッケージの側面図である。 本発明の教示に従って形成された分離物体を使用して形成された電子パッケージを利用できるコンピュータサーバ等の情報処理システムの斜視図である。

符号の説明

１０ 第１物質層
１１ 誘電ポリマー物質層
１３、１５ 接着層
１７ ベース物質層
１９ 分離物質層
２１ 大型シート
２２ セクション
３０ 電子パッケージ
３１ 補強部材（スティッフナー）
３３ 半導体チップ
３５ ヒートシンク
３７、３９ ハンダボール
４１ 回路基板
５１ 情報処理装置

Claims (20)

1. ベース物質から第１物質の選択部分を分離する方法であって、
   ベース物質層を提供し、
   第１物質層と分離物質層を前記ベース物質層上に配置し、その際、該分離物質層を該ベース物質層と該第１物質層との間に挟み、
   前記第１物質層内にのみ複数の第１カットを提供し、
   前記分離層と前記第１物質層内にのみ複数のさらに深い第２カットを提供し、
   前記第１物質層を前記ベース物質層から分離する際に該第１物質層の選択部分のみを分離し、その他の部分を該ベース物質層上に残す、
   ステップを含んでいることを特徴とする方法。
2. 複数の第１カットはレーザで提供されることを特徴とする請求項１記載の方法。
3. レーザはＵＶレーザであることを特徴とする請求項２記載の方法。
4. 複数の第２カットはレーザで提供されることを特徴とする請求項１記載の方法。
5. レーザはＵＶレーザであることを特徴とする請求項４記載の方法。
6. 第１物質層は３層構造であることを特徴とする請求項１記載の方法。
7. 第１物質層はポリマー層と、該ポリマー層の上下両側の接着層とで成ることを特徴とする請求項６記載の方法。
8. 第１物質層はピララックスであることを特徴とする請求項７記載の方法。
9. 分離物質層はポリマー物質で成ることを特徴とする請求項１記載の方法。
10. 分離物質層はポリエステルフィルムであることを特徴とする請求項９記載の方法。
11. ポリエステルフィルムはマイラーであることを特徴とする請求項１０記載の方法。
12. ベース物質層はポリマ物質で成ることを特徴とする請求項１記載の方法。
13. ポリマー物質は高密度ポリエチレン繊維を含んでいることを特徴とする請求項１２記載の方法。
14. ポリマー物質はタイベックであることを特徴とする請求項１３記載の方法。
15. 複数の第１カットは０.０５ミリジュールから０.１５ミリジュールのレーザパルスエネルギーで、パルススペースは５μｍから１５μｍであるレーザで提供されることを特徴とする請求項１記載の方法。
16. 複数の第２カットは０.０７ミリジュールから０.２０ミリジュールのレーザパルスエネルギーで、パルススペースは２μｍから１０μｍであるレーザで提供されることを特徴とする請求項１５記載の方法。
17. 第１物質は接着剤を含んでおり、本方法は第１回路基板とコンポーネントとを提供し、該第１物質を使用して該コンポーネントを該第１回路基板に固定するステップをさらに含んでいることを特徴とする請求項１記載の方法。
18. 半導体チップをコンポーネントに隣接させて第１回路基板と電気的にカップリングするステップをさらに含んでいることを特徴とする請求項１７記載の方法。
19. 第１回路基板を第２回路基板と電気的にカップリングするステップをさらに含んでいることを特徴とする請求項１８記載の方法。
20. 第１回路基板と第２回路基板を情報処理システムの一部に採用するステップをさらに含んでいることを特徴とする請求項１９記載の方法。
    
    

Images