JP2004335768A - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP2004335768A
JP2004335768A JP2003130193A JP2003130193A JP2004335768A JP 2004335768 A JP2004335768 A JP 2004335768A JP 2003130193 A JP2003130193 A JP 2003130193A JP 2003130193 A JP2003130193 A JP 2003130193A JP 2004335768 A JP2004335768 A JP 2004335768A
Authority
JP
Japan
Prior art keywords
film
mask
gas
protective film
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003130193A
Other languages
English (en)
Inventor
Masaki Abe
巨樹 阿部
Daizo Kishigami
大三 岸上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003130193A priority Critical patent/JP2004335768A/ja
Publication of JP2004335768A publication Critical patent/JP2004335768A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】より高い対マスク選択比を得ることができ、高アスペクト領域下での良好なエッチング加工が可能なドライエッチング方法を提供する。
【解決手段】真空容器中に、HBrを含有するガス、Oを含有するガス、NF3及び/又はSFを含有するガスとともに、F/Si比が0を超えて4未満であるフッ化シリコン系ガスを含有するガスを導入し、所定パターンの絶縁膜をマスクとして、単結晶シリコン膜1をエッチングする工程を備える。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造工程などに用いられる、単結晶シリコンのドライエッチング方法に関する。
【0002】
【従来の技術】
DRAM等半導体装置のキャパシタ(Deep Trench)構造を形成するためのトレンチプロセスにおいて、素子の微細化に伴い、高アスペクト比のエッチング加工が必要となり、単結晶シリコンの対マスク高選択比が要求されている。
【0003】
一般的なRIE(Reactive Ion Etching)においては、以下のように反応が進行する。例えば図4に示すように、単結晶シリコン基盤1上に絶縁膜からなるマスクを形成した後、HBr/SF/Oからなる混合ガスを導入し、印加された高周波により解離されたBrが被処理基盤1のSiと反応し、SiBrを生成する(主反応9)。生成されたSiBrは、蒸気圧が低く効率的に排気されないため、SF、NFから生成されるFにより、SiFなどの蒸気圧の低いガスに変換され(副反応10)、排気されることによりエッチングが促進される。このようにして進行する主反応エッチングと並行して、SiBrとOが結合し、SiBrなどの反応生成物がマスク上に堆積する。この反応生成物が保護膜11aとなり、マスク削れ量を抑制する補助反応12aが進行することにより、ある程度の対マスク選択比を確保することができる。
【0004】
このようなプロセスにさらにSiFを添加することにより、解離したSiFとOが再結合し、SiO保護膜11bとしてマスク上に堆積する(補助反応12b)。このようにして、さらに対マスク選択比を向上させることができる。
【0005】
【発明が解決しようとする課題】
このように、SiFの添加プロセスにより、単結晶シリコン膜の対マスク選択比を向上させることができる一方、同時にFイオンも増加するため、生成されたSiBrと置換反応し、SiFとなり排気される副反応10も過剰に進行してしまう。そのため、効率的にマスク保護効果のみを得ることができない、という問題があった。
【0006】
また、このようなSiFの添加プロセスにおいては、図5(a)に加工初期、(b)に加工後期の模式図を示すように、マスク上(保護膜11)だけでなく、側壁へも保護膜が堆積してしまうため(側壁保護膜11’)、加工間口寸法が狭まり、実効アスペクト比(加工深さ/加工間口径)が極端に増加してしまう。通常、高アスペクト領域にエッチングが進行してゆくにつれて、加工底へのBr13到達確率が低下してゆくが、このような実効アスペクト比の極端な増加が、イオンエネルギの低下、エッチング速度の低下を加速し、さらにはエッチング反応が進行しないエッチストップを引き起こし、RIEとして1つの加工限界となっていた。
【0007】
そこで、本発明は、従来の欠点を取り除き、より高い対マスク選択比を得ることができ、高アスペクト領域下での良好なエッチング加工が可能なドライエッチング方法を提供することを目的とするものである。
【0008】
【課題を解決するための手段】
本発明のドライエッチング方法は、真空容器中に、HBrを含有するガス、Oを含有するガス、NF及び/又はSFを含有するガスとともに、F/Si比が0を超えて4未満であるフッ化シリコン系ガスを含有するガスを導入し、所定パターンの絶縁膜をマスクとして、単結晶シリコン膜をエッチングする工程を備えることを特徴とするものである。
【0009】
また、本発明のドライエッチング方法においては、フッ化シリコン系ガスを含有するガスは、SiH、SiHF、SiHFの少なくともいずれかを含有するガスであることを特徴としている。
【0010】
さらに、本発明のドライエッチング方法においては、単結晶シリコン膜をエッチングする工程と並行して、マスクとなる絶縁膜上に、SiBr系及びSiO系の少なくともいずれかの反応生成物を含む第1の保護膜を形成する工程を具備することを特徴としている。
【0011】
また、本発明のドライエッチング方法においては、第1の保護膜を形成する工程と並行して、単結晶シリコン膜のエッチング孔側壁にSiBr系及びSiO系の少なくともいずれかの反応生成物を含む第2の保護膜を形成する工程を有し、第2の保護膜の膜厚は、第1の保護膜の膜厚より小さいことを特徴としている。
【0012】
【発明の実施の形態】
以下本発明の実施形態について、図を参照して説明する。
【0013】
図1に本発明のドライエッチング方法に用いられる平行平板RIE装置の構造を示す。図に示すように、被処理基盤1は真空容器2中の下部電極3a上に載置され、下部電極3aは高周波電源4と接続されている。下部電極3aと対向するように上部電極3bが設けられ、真空容器2上部にガス供給口5とガス流量計6が設置されている。さらに、真空容器2外周には磁石7が設置されている。そして、真空容器2中に、ガス供給口5よりガス流量計6により流量制御されたHBr/SF/O混合ガスとともにSiHが導入される。これらガス種には、高周波電源4により高周波が印加され、プラズマを生成する。同時に磁石7による磁場効果により電子が螺旋運動を伴い、イオンとの衝突確率が上がるため、より高密度のプラズマが生成される。
【0014】
このような装置を用いたドライエッチングは、以下のように進行する。図2(a)に示すように、予め、シリコン基盤(単結晶シリコン膜)1上には、熱酸化膜8a、Si膜8b、BSG(B doped Silicon Glass)膜8cを順次堆積した絶縁膜が形成され、感光性樹脂(図示せず)を塗布、露光し、所定パターンのマスクが形成され、RIEにより絶縁膜が所定パターンに加工されている。このようにして加工された絶縁膜をマスクとして、シリコン基盤1のエッチングを行う。そして、真空容器中にHBr/SF/O混合ガスとともに、SiHが導入され、図2(b)に示すようにエッチングが進行する。このとき、SFの代わりにNFを用いても良い。これらは、Fを生成するとともに、S、Nがそれぞれ側壁方向のエッチング制御に寄与する。そして、解離されたBrは被エッチング膜のSiと反応し、SiBrを生成する(主反応9)とともに、SF、NFから生成されるFにより、SiFなどの蒸気圧の低いガスに変換され(副反応10)、排気されることによりエッチングが促進される。このようにして進行する主反応エッチングと並行して、SiBrとOが結合し、SiBrからなる保護膜11aが形成される(補助反応12a)。一方、添加されたSiHは、SiF、F、Hに解離される。このとき、Fの生成比率が低く、生成されたSiBrはFによる置換反応(副反応10)が過剰に進行しないため、必要以上にSiFとして排気されない。反対に、SiFの生成比率が高くなるため、Oと再結合してより多くのSiOからなる保護膜11bが形成される(補助反応12b)。尚、Hは、HBrより解離したHと同様に再結合し、Hとして排気される。
【0015】
このように、Fによる副反応が適正に抑制されるため、効率的に保護膜が形成されることにより、対マスク選択比をより向上させることができ、より深い高アスペクト領域におけるエッチングが可能となる。また、SiH添加量を制御することにより、保護膜量を変動させることができるので、マスク選択比を任意に制御することも可能となる。
【0016】
一方で、図3(a)に加工初期、(b)に加工後期の模式図を示すように、添加したSiHはSiF、F、Hに解離されるが、イオンエネルギが豊富な被処理基盤上では、イオンアシスト効果により、解離が進行するとともに選択的にOとの再結合が起こる。一方、イオンエネルギが減少するエッチング孔内部では解離、再結合が進行しない。そのため、被処理基盤上では、選択的に保護膜11が形成され、対マスク選択比が確保されるが、エッチング孔側壁に堆積する保護膜(側壁保護膜11’)量は抑制されるため、実効アスペクト比の増加も抑制され、加工底へのBr13到達確率も維持することができ、高アスペクト領域下での良好なエッチング加工が可能となる。
【0017】
このようにして、エッチング孔を形成した後、側壁保護膜は不要となるため、酸系薬液処理にて全て除去される。
【0018】
尚、本実施形態においては、F/Si比が0を超えて4未満であるフッ化シリコン系ガスとして、SiHを用いたが、Siソースガスとして供給可能なものであれば良く、他にSiHF、SiHFなどを用いることができる。また、平行平板型RIE装置を用いたが、プラズマを生成させるドライエッチング装置であれば特に限定されるものではない。
【0019】
【発明の効果】
本発明によれば、より高い対マスク選択比を得ることができ、高アスペクト領域下での良好なエッチング加工が可能なドライエッチング方法を提供することができる。
【図面の簡単な説明】
【図1】本発明のドライエッチング方法に用いられる装置の構造を示す図。
【図2】本発明におけるドライエッチングの進行を示す図。
【図3】本発明におけるドライエッチングの進行を示す図。
【図4】従来のドライエッチングの進行を示す図。
【図5】従来のドライエッチングの進行を示す図。
【符号の説明】
1 シリコン基盤(被処理基盤)
2 真空容器
3a 下部電極
3b 上部電極
4 高周波電源
5 ガス供給口
6 ガス流量計
7 磁石
8a 熱酸化膜
8b Si
8c BSG膜
絶縁膜
9 主反応
10 副反応
11a SiBr保護膜
11b SiO保護膜
11 保護膜
11’ 側壁保護膜
12a、12b 補助反応
13 Br

Claims (4)

  1. 真空容器中に、HBrを含有するガス、Oを含有するガス、NF及び/又はSFを含有するガスとともに、F/Si比が0を超えて4未満であるフッ化シリコン系ガスを含有するガスを導入し、所定パターンの絶縁膜をマスクとして、単結晶シリコン膜をエッチングする工程を備えることを特徴とするドライエッチング方法。
  2. 前記フッ化シリコン系ガスを含有するガスは、SiH、SiHF、SiHFの少なくともいずれかを含有するガスであることを特徴とする請求項1記載のドライエッチング方法。
  3. 前記単結晶シリコン膜をエッチングする工程と並行して、マスクとなる前記絶縁膜上に、SiBr系及びSiO系の少なくともいずれかの反応生成物を含む第1の保護膜を形成する工程を具備することを特徴とする請求項1又は2記載のドライエッチング方法。
  4. 前記第1の保護膜を形成する工程と並行して、前記単結晶シリコン膜のエッチング孔側壁にSiBr系及びSiO系の少なくともいずれかの反応生成物を含む第2の保護膜を形成する工程を有し、前記第2の保護膜の膜厚は、前記第1の保護膜の膜厚より小さいことを特徴とする請求項3記載のドライエッチング方法。
JP2003130193A 2003-05-08 2003-05-08 ドライエッチング方法 Pending JP2004335768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003130193A JP2004335768A (ja) 2003-05-08 2003-05-08 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003130193A JP2004335768A (ja) 2003-05-08 2003-05-08 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2004335768A true JP2004335768A (ja) 2004-11-25

Family

ID=33505791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003130193A Pending JP2004335768A (ja) 2003-05-08 2003-05-08 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2004335768A (ja)

Similar Documents

Publication Publication Date Title
US5352324A (en) Etching method and etching apparatus therefor
JP4791956B2 (ja) プラズマエッチングチャンバ内でポリシリコンゲート構造をエッチングするための方法、及び基板の異なるドープ済み材料の間のエッチング速度のマイクロローディングを減少させる方法
JP2734915B2 (ja) 半導体のドライエッチング方法
US8252194B2 (en) Methods of removing silicon oxide
US8574447B2 (en) Inorganic rapid alternating process for silicon etch
US7682980B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
KR20200054962A (ko) 에칭 층을 에칭하기 위한 방법
TW201611113A (zh) 電漿處理方法
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
US5474615A (en) Method for cleaning semiconductor devices
JPWO2011018900A1 (ja) エッチング方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
US20060175292A1 (en) System and method for anisotropically etching a recess in a silicon substrate
CN101789372A (zh) 一种含硅绝缘层的等离子刻蚀方法
JP5642427B2 (ja) プラズマ処理方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP5041696B2 (ja) ドライエッチング方法
JP2004335768A (ja) ドライエッチング方法
CN115841946B (zh) 深硅刻蚀优化方法
US20070048987A1 (en) Manufacturing method of semiconductor device
JP2005166838A (ja) プラズマエッチング方法
JP2005086080A (ja) 半導体装置の製造方法
JP2602285B2 (ja) 半導体装置の製造方法
JP3457530B2 (ja) 半導体装置の製造方法
JP5154013B2 (ja) ドライエッチング方法