JP2004356871A - 圧電発振器 - Google Patents

Abstract

【課題】バリキャップを使用することにより、発振ループとトランジスタベース間の結合を粗にすることによりベース入力を低下して、安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供する。
【解決手段】このコルピッツ発振器は、トランジスタＴＲ１、ＴＲ２を含む発振回路を構成するＩＣ１と、コンデンサＣ３、Ｃ４、インダクタＬ１、コンデンサＣ５、Ｃ６により構成される周波数選択回路と、この周波数選択回路を経てＸｔａｌと接続し、バリキャップＤ１、コンデンサＣ８を介してＩＣ１のトランジスタＴＲ１のベースへ帰還入力として接続される発振ループと、バリキャップＤ１のアノードを接地する高抵抗Ｒ３と、ダイオードＤ２、Ｄ３抵抗Ｒ１、コンデンサＣ１０により構成される整流・平滑回路と、バリキャップＤ１のカソードに接続される高抵抗Ｒ２とを備えて構成される。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、圧電発振器に関し、さらに詳しくは、低雑音で、且つ圧電素子の電流を抑圧する方法に関するものである。
【０００２】
【従来の技術】
デジタル機器のクロック発生器・通信機器・計測機器など高安定周波数の発生に広く用いられてきた水晶発振器は、低電源電圧での動作、水晶発振回路のＩＣ化、高速起動等が要望されている。特に、携帯電話に代表される携帯型小型機器の多くは電池により動作するため、低電圧動作、低消費電力化に対しては要望が強い。
図８は、従来のカスコード接続したコルピッツ発振回路の図である。このコルピッツ発振回路は、発振用トランジスタＴＲ１３のベース・接地間に負荷容量の一部となるコンデンサＣ１４とコンデンサＣ１５との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタＴＲ１３のエミッタとを接続すると共に、エミッタ抵抗Ｒ１４を接続する。更に、発振用トランジスタＴＲ１３のベースに抵抗Ｒ１５及び抵抗Ｒ１６から成るベースバイアス回路を接続すると共に、発振用トランジスタＴＲ１３のベース・接地間に圧電振動子ＸｔａｌとコンデンサＣ１６の直列回路を挿入接続し、更に、発振用トランジスタＴＲ１３のコレクタにカスコード接続したトランジスタＴＲ１２を接続し、トランジスタＴＲ１２のコレクタと電源間に抵抗Ｒ１１を接続し、同じくベースにコンデンサＣ１３によりベースを接地し、コレクタからコンデンサＣ１２を介してトランジスタＴＲ１１のベースに接続し、そのベースをダイオードＤ１１によりクランプする。またトランジスタＴＲ１１のコレクタと電源間に抵抗Ｒ１２を挿入し、このコレクタとトランジスタＴＲ１２のベースを接続し、トランジスタＴＲ１１のエミッタを抵抗Ｒ１３により接地したものである。そして圧電振動子ＸｔａｌとコンデンサＣ１６の接続点より、コンデンサＣ１８を介してＦＥＴトランジスタＴＲ１４のゲートＧに接続し、ゲートＧは抵抗Ｒ１８により接地される。ＦＥＴトランジスタＴＲ１４のドレインＤから抵抗Ｒ１７を介して電源に接続され、ドレインＤからコンデンサＣ１７を介して出力信号を取り出す構成となっている。
【０００３】
図９は従来のＡＧＣ回路が付加されたコルピッツ発振回路の図である。この回路は、トランジスタＴＲ２１のエミッタからコンデンサＣ２５を介してトランジスタＴＲ２２のベースに入力し、そのエミッタからコンデンサＣ２４を介して信号がダイオードＤ１〜Ｄ３により整流され、その整流電圧が抵抗Ｒ２５を介して発振トランジスタＴＲ２１のベース電位を制御することにより、発振出力を抑圧している。
図８に示す発振回路は、出力信号の振幅レベルの増減に伴いトランジスタＴＲ１２のベース電圧を制御（発振回路のループゲインを制御）するために、トランジスタＴＲ１１のコレクタとトランジスタＴＲ１２のベースを帰還接続させてＡＧＣ回路を構成している。また図９に示す発振回路は、出力信号の振幅レベルの増減に伴いトランジスタＴＲ２１のベース電圧を制御するために、トランジスタＴＲ２２により信号を増幅して整流し、トランジスタＴＲ２１のベースを帰還接続させてＡＧＣ回路を構成している。
【０００４】
【発明が解決しようとする課題】
しかし、現在使用頻度の高いカスコード水晶発振回路は最も基本的な水晶発振回路であるコルピッツ水晶発振回路に、バッファ段としてベース接地増幅回路が縦続接続された形となっており、トランジスタを２段縦に重ねていることから低電圧化は困難である。
一方、従来のＡＧＣ方式では、起動時、特に低雑音化を考慮したトランジスタの最適動作点に設定したとしても、ＡＧＣ動作時は最適動作点からずれているため、良好な低雑音化とはならなかった。またＡＧＣ動作時に最適動作点になるような設定も考えられるが、その場合、発振起動時に発振条件を満たさなくなる虞もある。
基本的に発振現象は歪みを伴うものであり、動作点の移動によるＡＧＣは歪み領域への移動を発振の成長に従いすばやく行うことであり、ＡＧＣ動作時に最適動作点を設定するには無理がある。
本発明は、かかる課題に鑑み、バリキャップを使用することにより、発振ループとトランジスタベース間の結合を粗にすることによりベース入力を低下して、安定度が高く、且つ低消費電力、低振動子電流で発振する発振回路を提供することを目的とする。
また他の目的は、急峻な負性抵抗特性をもつ発振器において、その特性をスライドすることにより負性特性を低減することである。
【０００５】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項１は、所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタを有する圧電発振回路と、該圧電発振回路の出力信号を整流する整流回路と、両端の電位差により容量が変化する可変容量素子と、を備え、前記圧電発振回路の発振ループと前記発振用トランジスタのベース入力間に前記可変容量素子を挿入し、前記圧電発振回路の出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧を前記可変容量素子に印加することにより前記圧電発振回路の負性抵抗を抑圧することを特徴とする。
本発明は、圧電発振回路と整流回路と可変容量素子により構成されている。そして本発明の最も特徴的なところは、発振ループ内に可変容量素子を挿入し、圧電発振回路の発振出力を整流回路により整流して直流電圧を生成し、その電圧値により可変容量素子の容量値を制御して負性抵抗を抑圧するものである。これにより、発振出力の増加に伴って負性抵抗を抑圧させ発振出力を抑圧するものである。
かかる発明によれば、発振出力が大きくなると圧電発振回路の負性抵抗を抑圧するように構成するので、トランジスタの動作点に影響を与えずに、発振回路を低電圧でしかも安定的に動作させることができると共に、発振レベルを抑圧することができる。
【０００６】
請求項２は、所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタを有する圧電発振回路と、該圧電発振回路の出力信号を整流する整流回路と、負性抵抗の急峻な選択特性を有する負性抵抗選択手段と、を備え、前記負性抵抗選択手段の選択特性を構成する容量成分を可変容量素子に置き換え、前記圧電発振回路の発振ループと前記発振用トランジスタのベース入力間に前記負性抵抗選択手段を挿入し、前記圧電発振回路の出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧を前記可変容量素子に印加することにより前記圧電発振回路の負性抵抗の選択特性をスライドして前記負性抵抗を抑圧することを特徴とする。
本発明は、発振器の発振ループ内に負性抵抗選択手段を挿入し、しかも選択特性を構成する容量成分を可変容量素子に置き換えた点が特徴である。そして圧電発振回路の出力信号を整流回路により整流して直流電圧に変換し、この直流電圧を可変容量素子に印加することにより、圧電発振回路の負性抵抗の選択特性をスライドして負性抵抗を抑圧するものである。
かかる発明によれば、急峻な負性抵抗特性を有する発振回路において、負性抵抗選択手段内の可変容量素子に電圧を印加するので、負性抵抗特性をスライドして振動子電流を抑圧することができる。
【０００７】
請求項３は、前記可変容量素子はバラクタ、可変容量ダイオード若しくは、印加電圧により容量が可変する半導体デバイスを用いたことを特徴とする。
容量が外部の印加電圧により変化すれば、可変容量素子として、可変容量ダイオード、接合型ＦＥＴのゲート・ソース又はゲート・ドレイン容量、ＭＯＳ型ＦＥＴのゲート・ソース又はゲート・ドレイン容量、バイポーラトランジスタのベース・エミッタ容量、又はベース・コレクタ容量を用いても本発明の発振器を構成することができる。
かかる発明によれば、可変容量素子として可変容量ダイオードや印加電圧により容量が可変する半導体デバイスを用いることもできるので、回路構成に幅が拡がり、それに伴って回路特性のバリエーションが広くなる。
【０００８】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図１は、本発明の第１の実施形態に係るコルピッツ発振器の回路図である。このコルピッツ発振器は、トランジスタＴＲ１、ＴＲ２を含む発振回路を構成するＩＣ１と、コンデンサＣ３、Ｃ４、インダクタＬ１、コンデンサＣ５、Ｃ６により構成される周波数選択回路と、この周波数選択回路を経て水晶振動子Ｘｔａｌと接続し、バリキャップＤ１、コンデンサＣ８を介してＩＣ１のトランジスタＴＲ１のベースへ帰還入力として接続される発振ループ回路と、バリキャップＤ１のアノードを接地する高抵抗Ｒ３と、ダイオードＤ２、Ｄ３、抵抗Ｒ１、コンデンサＣ１０により構成される整流・平滑回路と、バリキャップＤ１のカソードに接続される高抵抗Ｒ２とを備えて構成される。
【０００９】
トランジスタＴＲ１、ＴＲ２を含む発振回路を構成するＩＣ１と、トランジスタＴＲ１のエミッタの帰還出力は出力信号がコンデンサＣ３、Ｃ４、インダクタＬ１、コンデンサＣ５、Ｃ６の周波数選択回路を経てＸｔａｌの一端へ供給され、更に、バリキャップＤ１、コンデンサＣ８を介してＩＣ１のトランジスタＴＲ１のベースへ帰還入力されるよう接続される。またバリキャップＤ１のアノードは高抵抗Ｒ３を介して接地される。ＩＣ１の発振出力は出力信号がコンデンサＣ９を介してダイオードＤ２、Ｄ３抵抗Ｒ１、コンデンサＣ１０により構成される整流・平滑回路により直流に変換され、高抵抗Ｒ２を介してバリキャップＤ１のカソードに供給されるように接続される。そして、電源投入後の発振起動時では、発振器の出力信号が得られないのでバリキャップＤ１のカソード・アノード間の印加電圧が０Ｖであるから、そのときの容量は最大値を示し、これによりトランジスタＴＲ１のベースにはバリキャップＤ１の端子間インピーダンス値に伴い最大レベルの帰還入力となり、その結果発振器は最大負性抵抗の状態となる。そして発振が成長するに従ってトランジスタＴＲ２の出力レベルが高くなり、そのレベルに応じた電圧がバリキャップＤ１のカソードに抵抗Ｒ２を介して印加される。それによりバリキャップＤ１の容量は低下して負性抵抗値も減少し、それに伴ってトランジスタＴＲ１のベースの帰還レベルが低下する。
尚、Ｃ７は発振周波数調整用コンデンサ、Ｃ８は発振起動時の最適負性抵抗を決定する。すなわち、起動時に不要共振発振が生じないレベルで発振起動に十分な値に設定する。Ｃ９は一定レベル発振時の水晶励振レベル（水晶電流）を決定する。
【００１０】
図２は図１の第１の実施形態に係るコルピッツ発振器の電源電圧と水晶電流との関係を表す図である。縦軸に水晶電流（ｍＡ）を示し、横軸に電源電圧（Ｖｄｃ）を示す。特性１０は本回路のＡＧＣが機能しない（ＯＦＦ）ときの特性であり、特性１１は本回路のＡＧＣが機能した（ＯＮ）ときの特性である。この図から明らかなように、ＡＧＣ ＯＦＦ時に比べＡＧＣ ＯＮ時は、水晶電流が抑圧されているだけでなく、電源変動に対して水晶電流の変化が少ないことが解る。例えば、電源電圧最大の４ＶでＡＧＣ、ＯＮ／ＯＦＦでは水晶電流０．３５ｍＡ以上の差が出ている。
尚、このときの図１の発振回路の各定数は以下のとおりである。
ＩＣ１：ＡＮ８９５８ＳＭ、Ｄ１：ＭＡ３６５、Ｄ２、Ｄ３：１Ｓ３１５、Ｃ１、Ｃ２、Ｃ１０：１００００ｐＦ、Ｃ３、Ｃ４：１５０ｐＦ、Ｃ５：５１ｐＦ、Ｃ６：７５ｐＦ、Ｃ７：２０ｐＦ、Ｃ１１：０ｐＦ、Ｒ１、Ｒ３：８２０ｋΩ、Ｒ２：１００ｋΩ、Ｌ１：２．２μＨ
図３は本発明の第２の実施形態に係るコルピッツ発振器の回路図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図３が図１と異なる点は、周波数選択回路のインダクタＬ１、コンデンサＣ５、Ｃ６が省略されている点である。これにより、図１よりも特定の周波数を選択的に強調する機能は劣るものの、コスト的に安価な回路を構成することができる。
【００１１】
図４は本発明の第３の実施形態に係るコルピッツ発振器の回路図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図４が図１と異なる点は、周波数選択回路のインダクタＬ１、コンデンサＣ５、Ｃ６が省略され、更に発振起動時の最適負性抵抗を決定するコンデンサＣ８が省略されている点である。また回路的には整流回路をマイナス電圧が発生するように変更している。これにより、素子数を減少して回路を簡易化し、更にコスト的に安価な回路を構成することができる。
図５は本発明の第４の実施形態に係るコルピッツ発振器の回路図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図５が図１と異なる点は、負性抵抗に周波数選択特性を付加するために、帰還ループ内にインダクタＬ１、コンデンサＣ６、Ｃ７が挿入されている。本実施形態は、発振器の発振ループ内に負性抵抗選択手段を挿入し、しかも選択特性を構成する容量成分をバリキャップＤ１に置き換えた点が特徴である。そして圧電発振回路の出力信号を整流回路により整流して直流電圧に変換し、この直流電圧をバリキャップＤ１に印加することにより、圧電発振回路の負性抵抗の選択特性を持たせて負性抵抗を抑圧するものである。これにより、急峻な負性抵抗特性を有する発振回路において、負性抵抗選択手段内のバリキャップＤ１に電圧を印加するので、負性抵抗特性をスライドして振動子電流を抑圧することができる。
【００１２】
図６は本発明の第５の実施形態に係るコルピッツ発振器の回路図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図６が図５と異なる点は、コンデンサＣ６によりバリキャップＤ１を直流的に分離して、整流回路の電圧と分圧抵抗Ｒ１による電位差によりバリキャップＤ１に電圧を印加している点である。本実施形態は、交流的には発振器の発振ループ内に負性抵抗選択手段を挿入し、しかも選択特性を構成する容量成分をバリキャップＤ１に置き換えた点が特徴である。そして圧電発振回路の出力信号を整流回路により整流して直流電圧に変換し、この直流電圧をバリキャップＤ１に印加することにより、圧電発振回路の負性抵抗の選択特性をスライドして負性抵抗を抑圧するものである。これにより、急峻な負性抵抗特性を有する発振回路において、負性抵抗選択手段内のバリキャップＤ１に電圧を印加するので、負性抵抗特性をスライドして振動子電流を抑圧することができる。
図７は本発明の第６の実施形態に係るコルピッツ発振器の回路図である。同じ構成要素には同じ参照番号が付されているので、重複する説明は省略する。図７が図５と異なる点は、コンデンサＣ１１によりバリキャップＤ１を直流的に分離して、整流回路の電圧と電源から抵抗Ｒ１と抵抗Ｒ２による分圧抵抗による電位差により、バリキャップＤ１に電圧を印加している点である。しかも、抵抗Ｒ２を可変としてバリキャップＤ１のカソード電圧を調整可能としている点である。本実施形態は、発振器の発振ループ内に負性抵抗選択手段を挿入し、しかも選択特性を構成する容量成分をバリキャップＤ１に置き換えた点が特徴である。そして圧電発振回路の出力信号を整流回路により整流して直流電圧に変換し、この直流電圧をバリキャップＤ１に印加することにより、圧電発振回路の負性抵抗の選択特性をスライドして負性抵抗を抑圧するものである。これにより、急峻な負性抵抗特性を有する発振回路において、負性抵抗選択手段内のバリキャップＤ１に電圧を印加するので、負性抵抗特性をスライドして振動子電流を抑圧することができる。
【００１３】
【発明の効果】
以上記載のごとく請求項１の発明によれば、発振出力が大きくなると圧電発振回路の負性抵抗を抑圧するように構成するので、トランジスタの動作点に影響を与えずに、発振回路を低電圧でしかも安定的に動作させることができると共に、発振レベルを抑圧することができる。
また請求項２では、急峻な負性抵抗特性を有する発振回路において、負性抵抗選択手段内の可変容量素子に電圧を印加するので、負性抵抗特性をスライドして振動子電流を抑圧することができる。
また請求項３では、可変容量素子として可変容量ダイオードや印加電圧により容量が可変する半導体デバイスを用いることもできるので、回路構成に幅が拡がり、それに伴って回路特性のバリエーションが広くなる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るコルピッツ発振器の回路図である。
【図２】本発明の図１の第１の実施形態に係るコルピッツ発振器の特性を表す図である。
【図３】本発明の第２の実施形態に係るコルピッツ発振器の回路図である。
【図４】本発明の第３の実施形態に係るコルピッツ発振器の回路図である。
【図５】本発明の第４の実施形態に係るコルピッツ発振器の回路図である。
【図６】本発明の第５の実施形態に係るコルピッツ発振器の回路図である。
【図７】本発明の第６の実施形態に係るコルピッツ発振器の回路図である。
【図８】従来のカスコード接続したコルピッツ発振回路の図である。
【図９】従来のＡＧＣ回路が付加されたコルピッツ発振回路の図である。
【符号の説明】
ＩＣ１ 発振回路、Ｃ３、Ｃ４、Ｌ１、Ｃ５、Ｃ６ 周波数選択回路、Ｄ１ バリキャップ、Ｄ２、Ｄ３、Ｒ１、Ｃ１０ 整流・平滑回路、Ｘｔａｌ 圧電振動子

Claims (3)

1. 所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタを有する圧電発振回路と、該圧電発振回路の出力信号を整流する整流回路と、両端の電位差により容量が変化する可変容量素子と、を備え、
   前記圧電発振回路の発振ループと前記発振用トランジスタのベース入力間に前記可変容量素子を挿入し、前記圧電発振回路の出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧を前記可変容量素子に印加することにより前記圧電発振回路の負性抵抗を抑圧することを特徴とする圧電発振器。
2. 所定の周波数で励振される圧電素子を備えた圧電振動子、該圧電素子に電流を流して前記圧電素子を励振させる発振用トランジスタを有する圧電発振回路と、該圧電発振回路の出力信号を整流する整流回路と、負性抵抗の急峻な選択特性を有する負性抵抗選択手段と、を備え、
   前記負性抵抗選択手段の選択特性を構成する容量成分を可変容量素子に置き換え、前記圧電発振回路の発振ループと前記発振用トランジスタのベース入力間に前記負性抵抗選択手段を挿入し、前記圧電発振回路の出力信号を前記整流回路により整流して直流電圧に変換し、該直流電圧を前記可変容量素子に印加することにより前記圧電発振回路の負性抵抗の選択特性をスライドして前記負性抵抗を抑圧することを特徴とする圧電発振器。
3. 前記可変容量素子はバラクタ、可変容量ダイオード若しくは、印加電圧により容量が可変する半導体デバイスを用いたことを特徴とする請求項１又は２に記載の圧電発振器。

Images