JP2004362617A - Ｉｃカード接続装置及びその接続方法 - Google Patents

Abstract

【課題】接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、それによって外乱要因の影響を抑制してデータ通信を正常に行えること。
【解決手段】ＩＣカードへのリセットの発行に応じた初期応答動作での開始バイトを用いて、その伝送レートを判別する伝送レート判別手段、及び伝送レート判別手段により判別した伝送レートが所定の誤差範囲内にあるかどうかについて判定する伝送レート判定装置を備え、判別した伝送レートが前記誤差範囲内にないとき、そのＩＣカードにリセットを再度発行する。
【選択図】図１

Description

本発明は、外部端子付きのＩＣカードとの間でデータの送受信を行うＩＣカード接続装置及びその接続方法に関する。

近年、外部端子付きのＩＣカードは、セットトップボックスに例示される有料放送用受信装置、エレクトリックパース（電子財布）、患者のデータを記憶した医療カード、または大学や企業でのＩＤカードなどに用いられるようになってきている。このようなＩＣカードは、例えばＩＳＯ／ＩＥＣ ７８１６規格に規定されたものであり、リーダ・ライタと呼ばれるＩＣカード接続装置に接続されて、情報（データ）の入出力を行う。

以下、図３を参照して、従来のＩＣカード接続装置について具体的に説明する。
図３は、従来のＩＣカード接続装置の構成を示すブロック図である。
図３に示すように、従来のＩＣカード接続装置１００は、ＣＰＵ１０１、前記ＣＰＵ１０１からのデータを接続されたＩＣカード１１０に送信する送信装置１０２、及びそのＩＣカード１１０からのデータを受信してＣＰＵ１０１に出力する受信装置１０３を備えている。さらに、従来のＩＣカード接続装置１００には、上述のＣＰＵ１０１によって制御されるリセット発行装置１０４、クロック発生装置１０５、ＶＰＰ発生装置１０６、ＶＣＣ発生装置１０７、及びトライステートバッファ１０８が設けられている。尚、ＩＣカード１１０には、上述のＩＳＯ／ＩＥＣ ７８１６規格に規定されたＩ／Ｏ（データ入力用）端子１１１、ＲＥＳＥＴ（リセット）端子１１２、ＣＬＯＣＫ（クロック）端子１１３、ＶＰＰ（プログラミング電圧用）端子１１４、ＶＣＣ（電源供給用）端子１１５、及びＧＮＤ（接地用）端子１１６が外部端子として設けられている。

送信装置１０２は、クロック発生装置１０５からのクロックに同期して、ＣＰＵ１０１から送られてきたデータをＩＣカード１１０のＩ／Ｏ端子１１１にシリアル送出する。
受信装置１０３は、クロック発生装置１０５からのクロックに同期して、Ｉ／Ｏ端子１１１から送られてきたシリアルデータを受信しＣＰＵ１０１に出力する。 トライステートバッファ１０８が、データ通信での通信路を切り替えるために、Ｉ／Ｏ端子１１１と送信装置１０２及び受信装置１０３との間に接続されている。詳細にいえば、送信装置１０２を経てＣＰＵ１０１から入力されるＴｘ信号がローレベルである場合、トライステートバッファ１０８は有効な状態となり、Ｉ／Ｏ端子１１１側をローレベルな状態とする。これにより、送信装置１０２からＩ／Ｏ端子１１１へのデータ送信のみが可能となる。一方、上記Ｔｘ信号がハイレベルである場合、トライステートバッファ１０８の出力端はハイインピーダンスな状態となり、受信装置１０３はＩ／Ｏ端子１１１からのデータを受信することが可能となる。このように、トライステートバッファ１０８を動作して、ＩＣカード１１０との間での半二重通信が行われる。尚、ＩＣカード接続装置１００とＩ／Ｏ端子１１１との間には、それらの回路を保護するための電源１１６及びプルアップ抵抗１１７が設けられている。

リセット発行装置１０４は、ＣＰＵ１０１の命令に従ってＩＣカード１１０のＲＥＳＥＴ端子１１２に対してリセットを発行する。
クロック発生装置１０５は、ＣＰＵ１０１から指示されたレートのクロックを生成し、送信装置１０２及び受信装置１０３に対して出力する。クロック発生装置１０５は、ＣＰＵ１０１の命令に基づいて、生成したクロックをＩＣカード１１０のＣＬＯＣＫ端子１１３に出力する。
ＶＰＰ発生装置１０６は、ＣＰＵ１０１の命令に従ってＩＣカード１１０のデータ書込み電圧を生成して、ＩＣカード１１０のＶＰＰ端子１１４に対して出力する。
ＶＣＣ発生装置１０７は、ＣＰＵ１０１の命令に従ってＩＣカード１１０の電源電圧を生成しＩＣカード１１０のＶＣＣ端子１１５に対して出力する。

以下に、従来のＩＣカード接続装置１００の動作について説明する。
この従来のＩＣカード接続装置１００とＩＣカード１１０とのデータ通信は、下記（１）〜（５）に示す手順で行われる。
（１） ＩＣカード接続装置１００による外部端子の接続及び活性化。
（２） ＩＣカード１１０へのリセットの発行。
（３） ＩＣカード１１０による調歩式の初期応答動作。
（４） 初期応答動作後に行うＩＣカード１１０とＩＣカード接続装置１００との間での情報交換。
（５） ＩＣカード接続装置１００による外部端子の非活性化。
尚、この手順は、上述のＩＳＯ／ＩＥＣ ７８１６規格に規定されたものである。

ここで、従来のＩＣカード接続装置１００での上記（２）及び（３）にそれぞれ示したリセットの発行及び初期応答動作について具体的に説明する。
従来のＩＣカード接続装置１００では、リセット発行装置１０４がＣＰＵ１０１の命令に従ってＩＣカード１１０にリセットを発行する。このＣＰＵ１０１は、リセット発行装置１０４に対していつでもリセットの発行を命令することができる。一方、ＩＣカード１１０は、リセットを入力したとき、初期応答動作を実行しなければならないと上記ＩＳＯ／ＩＥＣ ７８１６規格に規定されている。それゆえ、リセットを入力したとき、ＩＣカード１１０はＩ／Ｏ端子１１１から初期応答データをシリアル送出する。従来のＩＣカード接続装置１００は初期応答データを受信装置１０３で受信し、受信した初期応答データをＣＰＵ１０１に送る。ＣＰＵ１０１は、図示を省略したメモリに初期応答データを格納する。尚、初期応答データはＩＳＯ／ＩＥＣ ７８１６規格に規定されたものであり、データ通信での伝送速度（以下、”伝送レート”ともいう）等の情報を含んでいる。また、ＩＣカード１１０には、内部クロックを有するカードと外部クロックを使用するカードがあり、初期応答データの伝送レートが異なる。この伝送レートの違いは初期応答データの第一バイト（開始バイト）で判別することができ、ＩＣカードでの使用クロックを識別することができる。

以下、図４の（ａ）及び図４の（ｂ）を用いて、従来のＩＣカード接続装置１００での使用クロックの識別方法について説明する。
図４の（ａ）はＩＣカードのリセットに対する初期応答データの開始バイトの具体例の波形を示す波形図であり、図４の（ｂ）は上記初期応答データの開始バイトの他の具体例の波形を示す波形図である。
図４の（ａ）及び図４の（ｂ）に示すように、開始バイトには２種類あるが、いずれも図の矢印で示した最初の立ち下がりエッジと２番目の立ち下がりエッジとの時間間隔が３ビット分に設定されている。それゆえ、従来のＩＣカード接続装置１００は、最初の立ち下がりエッジと２番目の立ち下がりエッジとの時間間隔、すなわち開始バイトの２ビット目のデータと５ビット目のデータを入力した時間間隔をＣＰＵ１０１または受信装置１０３で計測することによって、初期応答データの伝送レートを算出して、接続されたＩＣカード１１０の使用クロックを識別していた。尚、図４の（ａ）及び図４の（ｂ）では、同一の伝送レートで伝送した場合での開始バイトのデータ波形を示している。
特開昭６３−１０１９８６号公報

上記のような従来のＩＣカード接続装置では、接続されたＩＣカードとの間のデータ通信を様々な外乱要因によって正常に行えないことがあった。具体的にいえば、ユーザは通常ＩＣカードを携帯して使用しているので、携帯時でのＩＣカードの変形や高温高湿環境下または低温環境下に置かれたときはＩＣカードに異常を生じて、データ通信を正常に行えないことがあった。また、ＩＣカードの外部端子は、露出した平面状端子により構成されている。このため、外部端子は摩耗や腐食などによって劣化しやすく、さらには汚れ、水、静電気などによる誤動作を生じることがあり、この場合はデータ通信を正常に行えなかった。このような外乱要因に対して、従来のＩＣカード接続装置ではその影響を抑えることができずにデータ通信に異常を生じた。特に、従来のＩＣカード接続装置では、外乱要因によって初期応答動作での伝送レートを正しく算出できなかった場合、接続されたＩＣカードでの使用クロックを正確に識別することができなかった。その結果、従来のＩＣカード接続装置では、その初期応答データを正常に受信することができず、さらには初期応答動作後に実施するＩＣカードとの情報交換も行えないという問題点を生じた。

この発明は、上記のような問題点を解決するためになされたものであり、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行えるＩＣカード接続装置及びその接続方法を提供することを目的とする。

本発明のＩＣカード接続装置は、外部端子付きのＩＣカードとの間でデータ通信を行うＩＣカード接続装置であって、
前記ＩＣカードへのリセットの発行に応じた初期応答動作での開始バイトを用いて、その伝送レートを判別する伝送レート判別手段、及び
前記伝送レート判別手段により判別した伝送レートが所定の誤差範囲内にあるかどうかについて判定する伝送レート判定装置を備え、
判別した伝送レートが前記誤差範囲内にないとき、そのＩＣカードにリセットを再度発行するよう構成している。
このように構成することにより、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行える。

別の観点による発明のＩＣカード接続装置は、前記ＩＣカードへのリセットの発行回数が所定値以上となった時点でリセットの発行を停止するよう構成している。
このように構成することにより、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行える。さらに、リセットの発行動作、及びＩＣカードでの初期応答動作が限りなく無限に続行されることを防止して、そのＩＣカードに異常が生じていることをユーザに通知することができる。

本発明のＩＣカード接続装置の接続方法は、外部端子付きのＩＣカードとの間でデータ通信を行うＩＣカード接続装置の接続方法であって、
前記ＩＣカードにリセットを発行する発行ステップ、
前記発行ステップに応じた初期応答動作での開始バイトをＩＣカードから入力する入力ステップ、
前記入力ステップで入力した開始バイトを用いて、その伝送レートを判別する判別ステップ、
前記判別ステップで判別した伝送レートが所定の誤差範囲内にあるかどうかについて判定する判定ステップ、及び
前記判定ステップで伝送レートが誤差範囲内にないと判定したとき、そのＩＣカードにリセットを再度発行するステップを備えている。
このように構成することにより、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行える。

別の観点による発明のＩＣカード接続装置の接続方法は、前記ＩＣカードに発行しリセットの発行回数をカウントするカウントステップ、及び
前記カウントステップでのカウント値と所定値との比較を行う比較ステップを備え、
前記カウント値が所定値以上となった時点でリセットの発行を停止している。
このように構成することにより、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行える。さらに、リセットの発行動作、及びＩＣカードでの初期応答動作が限りなく無限に続行されることを防止して、そのＩＣカードに異常が生じていることをユーザに通知することができる。

以上のように、本発明のＩＣカード接続装置及びその接続方法では、接続されたＩＣカードの初期応答動作での開始バイトから判別される伝送レートが予め設定された誤差範囲内にあるかどうかについて判別している。さらに、伝送レートが誤差範囲内にない場合、そのＩＣカードに対して再リセットを自動的に発行するよう構成している。これにより、この発明のＩＣカード接続装置及びその接続方法では、外乱要因によって接続されたＩＣカードと正確な初期応答動作を実施できなかった場合でも、そのＩＣカードに対してリセットを再度発行して、初期応答動作での伝送レート及びＩＣカードの使用クロックを正確に識別することができる。その結果、この発明のＩＣカード接続装置及びその接続方法では、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、よって外乱要因の影響を抑制してデータ通信を正常に行える。

また、別の観点による発明のＩＣカード接続装置及びその接続方法では、リセットの発行回数が所定値以上となった時点でリセットの発行を停止するよう構成している。これにより、この発明のＩＣカード接続装置及びその接続方法では、上記発明での効果に加えて、リセットの発行動作、及びＩＣカードでの初期応答動作が限りなく無限に続行されることを防止して、そのＩＣカードに異常が生じていることをユーザに通知することができる。

以下、本発明のＩＣカード接続装置及びその接続方法を示す好ましい実施例について、図面を参照しながら説明する。尚、以下の説明では、ＩＳＯ／ＩＥＣ ７８１６規格に準拠したＩＣカードとデータ通信を行うＩＣカード接続装置について説明する。

《第１の実施例》
図１は、本発明の第１の実施例であるＩＣカード接続装置の構成を示すブロック図である。
図１に示すように、本実施例のＩＣカード接続装置１は、ＣＰＵ２、前記ＣＰＵ２からのデータを接続されたＩＣカード１１０に送信する送信装置３、及びそのＩＣカード１１０からのシリアルデータを受信してＣＰＵ２に出力する受信装置４を備えている。本実施例のＩＣカード接続装置１は、上記ＩＣカード１１０からのシリアルデータでの立ち下がりエッジを検出する立ち下がりエッジ検出装置５、前記立ち下がりエッジ検出装置５からの立ち下がりエッジでリセットされるタイマー６、及びＣＰＵ２に接続され、タイマー６で計測された立ち下がりエッジの時間間隔を用いて伝送レートを判定する伝送レート判定装置７を具備している。さらに、ＩＣカード接続装置１には、上述のＣＰＵ１０１によって制御されるリセット発行装置８、クロック発生装置９、ＶＰＰ発生装置１０、ＶＣＣ発生装置１１、及びトライステートバッファ１２が設けられている。尚、ＩＣカード１１０は、情報を記録するためのメモリを内蔵している。さらに、ＩＣカード１１０には、上述のＩＳＯ／ＩＥＣ ７８１６規格に規定されたＩ／Ｏ（データ入力用）端子１１１、ＲＥＳＥＴ（リセット）端子１１２、ＣＬＯＣＫ（クロック）端子１１３、ＶＰＰ（プログラミング電圧用）端子１１４、ＶＣＣ（電源供給用）端子１１５、及びＧＮＤ（接地用）端子１１６が外部端子として設けられている。ＩＣカード接続装置１には、これらの外部端子と電気的に接続するために、図示を省略した複数の端子が各外部端子に対応して個別に設けられている。

ＣＰＵ２は、ＩＣカード１１０と半二重通信を行うためのＴｘ信号を含む指示信号（命令）を出力する。ＣＰＵ２は、後に詳述するように、伝送レート判定装置７に対して所定の判定基準（誤差範囲）を予め出力し設定している。さらに、調歩式の初期応答動作での伝送レートが誤差範囲内にないと言うことが伝送レート判定装置７で判定された場合、ＣＰＵ２はそのＩＣカード１１０に対してリセットを再度発行するようリセット発行装置８に指示する。これにより、本実施例のＩＣカード接続装置１では、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、それによって外乱要因の影響を抑制してデータ通信を正常に行える。尚、ＣＰＵ２には、情報を記録するためのメモリが接続されている。また、このＣＰＵ２が行うリセット及びそのリセットによる初期応答動作の詳細な説明は、上記ＩＳＯ／ＩＥＣ ７８１６規格に規定されているので省略する。

送信装置３は、クロック発生装置９からのクロック信号に同期して、ＣＰＵ２から送られてきたデータをＩＣカード１１０のＩ／Ｏ端子１１１に対してシリアル送出する。
受信装置４は、クロック発生装置９からのクロック信号に同期して、ＩＣカード１１０のＩ／Ｏ端子１１１から送られてきたシリアルデータを受信しＣＰＵ２に対して出力する。
トライステートバッファ１２が、データ通信での通信路を切り替えるために、Ｉ／Ｏ端子１１１と送信装置３及び受信装置４との間に接続されている。詳細にいえば、送信装置３を経てＣＰＵ２から入力されるＴｘ信号がローレベルである場合、トライステートバッファ１２は有効な状態となり、Ｉ／Ｏ端子１１１側をローレベルな状態とする。これにより、送信装置３からＩ／Ｏ端子１１１へのデータ送信のみが可能となる。一方、上記Ｔｘ信号がハイレベルである場合、トライステートバッファ１２の出力端はハイインピーダンスな状態となり、受信装置４はＩ／Ｏ端子１１１からのデータを受信することが可能となる。このように、本実施例のＩＣカード接続装置１では、トライステートバッファ１２を動作して、ＩＣカード１１０との間での半二重通信が行われる。尚、ＩＣカード接続装置１とＩ／Ｏ端子１１１との間には、電源１１６及びプルアップ抵抗１１７が設けられている。

立ち下がりエッジ検出装置５は、初期応答動作においてＩＣカード１１０から入力した開始バイトでの最初の立ち下がりエッジ及び２番目の立ち下がりエッジを検出して、検出したことを検出信号としてタイマー６に通知する。
タイマー６は、立ち下がりエッジ検出装置５からの検出信号に基づいて、最初及び２番目の立ち下がりエッジの時間間隔Ｔ１を計測して、計測した時間間隔Ｔ１を伝送レート判定装置７に出力する。
これらの立ち下がりエッジ検出装置５及びタイマー６は、ＩＣカード１１０へのリセットの発行に応じた初期応答動作での開始バイトを用いて、その伝送レートを判別する伝送レート判別手段を構成している。
伝送レート判定装置７は、タイマー６から入力した時間間隔Ｔ１がＣＰＵ２から予め設定された伝送レートの誤差範囲内にあるかどうかについて判定して、その判定結果をＣＰＵ２に出力する。この伝送レート判定装置７は、伝送レートの判定基準として、好ましくは上述のＩＳＯ／ＩＥＣ ７８１６規格に規定された基準を用いている。

詳細にいえば、ＩＳＯ／ＩＥＣ ７８１６規格では、開始ビットの先端からｎ番目のビットの終端までの許容伝送時間を（ｎ±０.２）ｅｔｕ（Elementary Time Unit：１ビットを伝送する時間）として規定している。また、同規格では、初期応答動作での初期応答データの開始バイトにおいて、最初及び２番目の立ち下がりエッジの間に３ビット分のデータをＩＣカード１１０からＩＣカード接続装置１にシリアル送出することを規定している。それゆえ、本実施例のＩＣカード接続装置１では、ＣＰＵ２は初期応答動作での伝送レートの誤差範囲として（３±０.２）ｅｔｕの許容伝送時間を伝送レート判定装置７に予め設定している。伝送レート判定装置７では、上記許容伝送時間とタイマー６からの時間間隔Ｔ１との比較を行い、時間間隔Ｔ１が許容伝送時間の範囲内にあるかどうかについて判定している。

尚、本実施例のＩＣカード接続装置１では、立ち下がり検出装置５での検出動作を確実なものとするために、その立ち下がり検出装置５でのサンプリング周波数をＩＣカード１１０からのシリアルデータの伝送レートに対して十分大きな値に設定している。
また、上述の説明では、伝送レート判定装置７がＣＰＵ２から設定された許容伝送時間とタイマー６からの時間間隔Ｔ１との比較を行う構成について説明したが、初期応答動作での開始バイトから判別される伝送レートが予め設定された誤差範囲内にあるかどうかについて判別する構成であれば何等限定されない。例えばＣＰＵ２が伝送レートの許容範囲値を伝送レート判定装置７に予め設定し、伝送レート判定装置７がタイマー６から入力した時間間隔Ｔ１を用いて伝送レートの値（＝３÷Ｔ１）を算出して、その算出値が上記許容範囲値内にあるかどうかについて判別する構成でもよい。

リセット発行装置８は、ＣＰＵ２の命令に従ってＩＣカード１１０のＲＥＳＥＴ端子１１２に対してリセットを発行する。これにより、ＩＣカード１１０は上述の初期応答動作を行い、初期応答データをＩＣカード接続装置１に出力する。尚、この初期応答データには、初期応答動作後に行われる当該ＩＣカード１１０とＩＣカード接続装置１との間の情報交換（データ通信）に必要な情報、例えばデータの伝送速度が含まれている。
クロック発生装置９は、ＣＰＵ２から指示されたレートのクロックを生成し、送信装置３及び受信装置４に対して出力する。クロック発生装置９は、ＣＰＵ２の命令に基づいて、生成したクロックをＩＣカード１１０のＣＬＯＣＫ端子１１３に出力する。これにより、内部クロックを有していないＩＣカードに対して、外部クロックとして供給することができ、そのＩＣカードはデータ通信を行うことが可能となる。

ＶＰＰ発生装置１０は、ＣＰＵ２の命令に従ってＩＣカード１１０のデータ書込み電圧を生成して、ＩＣカード１１０のＶＰＰ端子１１４に対して出力する。これにより、データ書き込み用電源（電池）を内蔵していないＩＣカードに対して、そのＩＣカード内のメモリにデータを書き込むために必要な電圧が供給され、データの書込みが可能となる。
ＶＣＣ発生装置１１は、ＣＰＵ２の命令に従ってＩＣカード１１０の電源電圧を生成しＩＣカード１１０のＶＣＣ端子１１５に対して出力する。これにより、電源（電池）を内蔵していないＩＣカードに対して、そのＩＣカード内の構成部材に必要な電力が供給される。

以下、本実施例のＩＣカード接続装置の動作について、図１を用いて説明する。
本実施例のＩＣカード接続装置１では、ＩＣカード１１０の外部端子と接続されると、その外部端子を活性化した後、ＣＰＵ２がリセット発行装置８に命令してＩＣカード１１０にリセットを発行する。その後、ＩＣカード１１０は入力したリセットに対応して初期応答動作を行う。つまり、ＩＣカード１１０はＩ／Ｏ端子１１１から初期応答データをＩＣカード接続装置１にシリアル送出する。そして、ＩＣカード接続装置では、受信装置４が初期応答データを受信する。同時に、この初期応答データは立ち下がりエッジ検出装置５に入力され、立ち下がりエッジ検出装置５は最初及び２番目の立ち下がりエッジを検出して、タイマー６に各検出信号を出力する。タイマー６では、最初の立ち下がりエッジの検出信号によりリセットして、２番目の立ち下がりエッジの検出信号を入力する間での時間間隔Ｔ１を計測する。そして、タイマー６は、計測した時間間隔Ｔ１を伝送レート判定装置７に出力する。

次に、伝送レート判定装置７では、タイマー６からの時間間隔Ｔ１がＣＰＵ２から予め設定された誤差範囲内にあるかどうかについて判定して、その判定結果をＣＰＵ２に出力する。
時間間隔Ｔ１が誤差範囲内にある場合、伝送レート判定装置７はＣＰＵ２に対して伝送レートが正しいものであることを通知する。これにより、ＣＰＵ２では、接続されたＩＣカード１１での使用クロックを識別することができ、初期応答動作後に行うデータ通信を正常に行うことができる。詳細にいえば、ＣＰＵ２は、そのＩＣカード１１０が内部クロックを有するものか、または外部クロックを使用するものかを識別して、受信装置４から送られてくる初期応答データを入力し後続の情報交換に必要な情報を取得する。そして、ＣＰＵ２は、取得した情報を用いてＩＣカード１１０との間のデータ通信を行う。
時間間隔Ｔ１が誤差範囲内にない場合、伝送レート判定装置７はＣＰＵ２に対して伝送レートが正しくないことを通知する。そして、ＣＰＵ２は受信装置４から送られてくる初期応答データを破棄し、リセット発行装置８に対して再度リセットの発行を命令する。

以上のように、本実施例のＩＣカード接続装置及びその接続方法では、伝送レート判定装置７が初期応答動作での開始バイトから判別される伝送レートが予め設定された誤差範囲内にあるかどうかについて判別している。さらに、伝送レートが誤差範囲内にない場合、ＣＰＵ２はリセット発行装置８に対してリセットを発行するよう指示して、接続されたＩＣカード１１０に対して再リセットを自動的に発行するよう構成している。これにより、本実施例のＩＣカード接続装置及びその接続方法では、［発明が解決しようとする課題］の欄に示した様々な外乱要因により、接続されたＩＣカード１１０と正確な初期応答動作を実施できなかった場合でも、そのＩＣカード１１０に対してリセットを再度発行して、初期応答動作での伝送レート及びＩＣカード１１０の使用クロックを正確に識別することができる。その結果、本実施例のＩＣカード接続装置及びその接続方法では、接続されたＩＣカードとの間で初期応答動作を正確に行うことができ、それによって外乱要因の影響を抑制してデータ通信を正常に行える。

《第２の実施例》
［ＩＣカード接続装置の構成］
図２は、本発明の第２の実施例であるＩＣカード接続装置の主要部の構成を示すブロック図である。この実施例では、ＩＣカード接続装置の構成において、リセットの発行回数が所定値以上となった時点でリセットの発行を停止するよう構成した。それ以外の各部は、第１の実施例のものと同様であるのでそれらの重複した説明は省略する。
図２に示すように、本実施例のＩＣカード接続装置２１には、リセット発行装置８に接続されたカウンタ１３と、ＣＰＵ２及びカウンタ１３に接続されたリセット回数比較装置１４とが設けられている。
カウンタ１３は、ＣＰＵ２からリセット発行装置８に出力されたリセットの発行回数をカウントする。カウンタ１３は、カウントしたカウント値をリセット回数比較装置１４に出力する。
リセット回数比較装置１４には、リセットの規定回数がＣＰＵ２から予め設定されている。リセット回数比較装置１４は、カウンタ１３からのカウント値が規定回数（所定値、例えば３回）を越えたか否かを判定して、その判定結果をＣＰＵ２に通知する。カウント値が規定回数を越えたとき、ＣＰＵ２はリセット発行装置８に対するリセットの発行を停止する。これにより、本実施例のＩＣカード接続装置２１では、リセットの発行動作、及びＩＣカード１１０での初期応答動作が限りなく無限に続行されることを防止して、そのＩＣカード１１０に異常が生じていることをユーザに通知することができる。

以上のように、本実施例のＩＣカード接続装置及びその接続方法では、カウンタ１３がＣＰＵ２からリセット発行装置８に出力されたリセットの発行回数をカウントして、そのカウント値をリセット回数比較装置１４に出力している。リセット回数比較装置１４は、カウンタ１３からのカウント値がＣＰＵ２から予め設定されたリセットの規定回数を越えたか否かを判定して、その判定結果をＣＰＵ２に通知している。これにより、本実施例のＩＣカード接続装置２１では、第１の実施例での効果に加えて、リセットの発行動作、及びＩＣカード１１０での初期応答動作が限りなく、無限に続行されることを防止して、そのＩＣカード１１０に異常が生じていることをユーザに通知することができる。

本発明は、ＩＣカードとの間でデータの送受信を行うＩＣカード接続装置及びその接続方法に有用である。

本発明の第１の実施例であるＩＣカード接続装置の構成を示すブロック図 本発明の第２の実施例であるＩＣカード接続装置の主要部の構成を示すブロック図 従来のＩＣカード接続装置の構成を示すブロック図 ＩＣカードのリセットに対する初期応答データの開始バイトの具体例の波形を示す波形図

符号の説明

１，２１ ＩＣカード接続装置
２ ＣＰＵ
３ 送信装置
４ 受信装置
５ 立ち下がりエッジ検出装置
６ タイマー
７ 伝送レート判定装置
８ リセット発行装置
９ クロック発生装置
１０ ＶＰＰ発生装置
１１ ＶＣＣ発生装置
１２ トライステートバッファ
１３ カウンタ
１４ リセット回数比較装置
１１０ ＩＣカード

Claims (8)

1. 外部端子付きのＩＣカードとの間でデータ通信を行うＩＣカード接続装置であって、
   前記ＩＣカードへのリセットの発行に応じた初期応答動作での開始バイトを用いて、その伝送レートを判別する伝送レート判別手段、及び
   前記伝送レート判別手段により判別した伝送レートが所定の誤差範囲内にあるかどうかについて判定する伝送レート判定装置を備え、
   判別した伝送レートが前記誤差範囲内にないとき、そのＩＣカードにリセットを再度発行するよう構成した、
   ことを特徴とするＩＣカード接続装置。
2. 前記伝送レート判別手段が、前記開始バイトの最初及び２番目の立ち下がりエッジを検出する立ち下がりエッジ検出装置と、前記立ち下がりエッジ検出装置からの検出信号に基づいて、前記最初及び２番目の立ち下がりエッジの時間間隔を計測するタイマーとにより構成されたことを特徴とする請求項１に記載のＩＣカード接続装置。
3. 前記伝送レート判定装置が、前記タイマーから入力した時間間隔を用いて、前記伝送レートの値を算出するよう構成したことを特徴とする請求項２に記載のＩＣカード接続装置。
4. 前記ＩＣカードへのリセットの発行回数が所定値以上となった時点でリセットの発行を停止するよう構成したことを特徴とする請求項１乃至３のいずれかに記載のＩＣカード接続装置。
5. 前記ＩＣカードへのリセットの発行回数をカウントするカウンタと、前記カウンタからのカウント値と前記所定値との比較を行うリセット回数比較装置とを備えたことを特徴とする請求項４に記載のＩＣカード接続装置。
6. 前記誤差範囲として、ＩＳＯ／ＩＥＣ ７８１６規格に規定された伝送レートの誤差範囲を用いたことを特徴とする請求項１乃至５のいずれかに記載のＩＣカード接続装置。
7. 外部端子付きのＩＣカードとの間でデータ通信を行うＩＣカード接続装置の接続方法であって、
   前記ＩＣカードにリセットを発行する発行ステップ、
   前記発行ステップに応じた初期応答動作での開始バイトをＩＣカードから入力する入力ステップ、
   前記入力ステップで入力した開始バイトを用いて、その伝送レートを判別する判別ステップ、
   前記判別ステップで判別した伝送レートが所定の誤差範囲内にあるかどうかについて判定する判定ステップ、及び
   前記判定ステップで伝送レートが誤差範囲内にないと判定したとき、そのＩＣカードにリセットを再度発行するステップ
   を備えたことを特徴とするＩＣカード接続装置の接続方法。
8. 前記ＩＣカードに発行しリセットの発行回数をカウントするカウントステップ、及び
   前記カウントステップでのカウント値と所定値との比較を行う比較ステップを備え、
   前記カウント値が所定値以上となった時点でリセットの発行を停止する、
   ことを特徴とする請求項７に記載のＩＣカード接続装置の接続方法。

Images