JP2004363162A

JP2004363162A - ヘリカル型インダクタおよびその製造方法およびヘリカル型インダクタ内蔵基板

Info

Publication number: JP2004363162A
Application number: JP2003156634A
Authority: JP
Inventors: Hidekuni Sugawara; 英州菅原; Tomoji Arai; 智次荒井; Takashi Nishimura; 貴志西村
Original assignee: NEC Tokin Corp
Current assignee: Tokin Corp
Priority date: 2003-06-02
Filing date: 2003-06-02
Publication date: 2004-12-24

Abstract

【課題】コイル導体の信頼性の高い巻回コイルを用いたヘリカル型インダクタおよびその製造方法およびヘリカル型インダクタ内蔵基板を提供する。
【解決手段】帯状の１つの列もしくは水平方向に分割した複数の列からなるうに磁性薄膜４を形成し、かつ前記磁性薄膜４が絶縁体３に挟まれた単層の、もしくは絶縁体３と磁性薄膜４を交互に積層して、積層磁性体を形成し、前記積層磁性体に、巻回コイルを複数回巻いて形成する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、特に薄型のヘリカル型インダクタおよびその製造方法に関し、さらに本発明のヘリカル型インダクタを内蔵するヘリカル型インダクタ内蔵基板に関するものである。
【０００２】
【従来の技術】
電池を駆動源とする携帯機器、特に携帯電話などの小型、薄型、高性能化等の技術が急速に進んでいる。更に、これに用いるインダクタに関しても表面実装用の構造のみならず、多層基板内に内蔵する回路構造やＩＣ内部に内蔵する回路構造が採用されつつある。インダクタ部品としては、特許文献１には、絶縁体基板上にスパッタ等の乾式工法にて導体膜を形成しホトリソグラフィ技術によって平面的な渦巻状コイルを積層していく技術が開示されている。
【０００３】
【特許文献１】
特開平５−８２３４９号公報
【０００４】
また、例えば、特許文献２には、フェライト磁芯の側面にガラス層を形成し、電解めっきにて導体層を形成した後、レーザ加工により導体層を螺旋状コイルが形成されるよう不要部分を除去することで巻回コイルを形成する技術が開示されている。
【０００５】
【特許文献２】
特開平１１−１７６６８５号公報
【０００６】
また、特許文献３には、フェライト磁芯入りの巻芯にコイルパターンを接続するスルーホール群を形成し、めっき法による導体層を形成後に、レーザ加工により導体層を螺旋状コイルが形成できるよう不要部分を除去することで巻回コイルを形成する技術が開示されている。さらに、この特許文献２には、スルーホール線分上をカットすることにより、多数個取りの方法も開示されている。
【０００７】
【特許文献３】
特開平１０−２０８９４２号公報
【０００８】
【発明が解決しようとする課題】
上記のような従来のインダクタは、特許文献１のように、基板上に渦巻状の平面コイルを設けた構造では、非常に薄型にできるものの、コイルを平面状かつ多層に配設されているためにコイル巻回数に制限が生じ、インダクタンスの大きなコイルを得られない問題点を有する。
【０００９】
また、特許文献２のように、フェライトコアの側面に、薄膜コイルを巻線するものは大きなインダクタンスが得られるものの、フェライトコアを個片チップで扱うために加工工数を要すること、フェライトコアのレーザによる変質等の問題から薄型のチップが得られない等の問題点を有する。
【００１０】
特許文献３のように、生産性に優れていると考えられるレーザ加工によるインダクタの製造方法にしても、インダクタンスを大きくするためには密巻線にする必要があり、これに伴いコイル幅を狭くする必要があるため、コイル幅を狭くするとスルーホール径も小さくなってしまい、スルーホール内の導体形成が難しくなり、スルーホール内の導体と平面状のパターン間で接続不良を生じさせてしまうという問題点を有している。
【００１１】
本発明の目的は、信頼性の高い巻回コイルを用いたヘリカル型インダクタおよびその製造方法およびヘリカル型インダクタ内蔵基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】
前述した課題を解決するため、本発明のヘリカル型インダクタの製造方法は、積層磁性体として、ＣｏＦｅＳｉＢ系、もしくはＣｏＺｒＮｂ系等の軟磁性材料を用い、絶縁材料の上に帯状の１つの列もしくは水平方向に分割した複数の列からなる磁性薄膜層を有し、さらにこの磁性層を単層もしくは複数枚積層した複合多層構造の磁性体を用いたヘリカル型インダクタの製造方法である。
【００１３】
即ち、本発明は、帯状の１つの列もしくは水平方向に分割した複数の列からなる磁性薄膜層が形成され、かつ前記磁性薄膜層が絶縁層に挟まれた単層の、もしくは絶縁層と磁性薄膜層を交互に積層されて、積層磁性体が形成され、前記積層磁性体に、巻回コイルが複数回巻いて形成されたヘリカル型インダクタであって、前記積層磁性体表面に所定間隔を有し規則的もしくはランダムに非直線的に配置されたコイル形成用の２列の不定形スルーホールが開けられ、各スルーホールに接続用電極材の充填と積層磁性体表面の金属膜のコイルパターン加工が施されて積層磁性体の周りに巻回コイルが形成されたヘリカル型インダクタである。
【００１４】
また、本発明は、帯状の１つの列もしくは水平方向に分割した複数の列からなるように磁性薄膜層を形成し、かつ前記磁性薄膜層が絶縁層に挟まれた単層の、もしくは絶縁層と磁性薄膜層を交互に積層して、積層磁性体を形成し、前記積層磁性体に、巻回コイルを複数回巻いて形成するヘリカル型インダクタの製造方法であって、前記積層磁性体表面に所定間隔を有し規則的もしくはランダムに非直線的に配置されたコイル形成用の２列の不定形スルーホールを開け、各スルーホールに接続用電極材の充填と積層磁性体表面の金属膜のコイルパターン加工を施すことで積層磁性体の周りに巻回コイルが形成されるヘリカル型インダクタの製造方法である。
【００１５】
また、本発明は、前記コイルパターンの幅をＷとし、不定形スルーホールの最大幅をＡとしたときに、各々の列のスルーホールが配置される各列の幅Ｃを（Ｗ−Ａ）／２以下とし、この幅の中にコイル形成用のスルーホールを規則的もしくはランダムに配置するヘリカル型インダクタの製造方法である。
【００１６】
また、本発明は、前記積層磁性体上に形成されるスルーホールの最大幅をＡとし、最大長さをＢとしたときに、Ａ／Ｂ≦１．０の値とするヘリカル型インダクタの製造方法である。
【００１７】
また、本発明は、前記積層磁性体は表面上に絶縁層を有し、前記スルーホール形成部分には磁性薄膜を形成せず、積層磁性体表面上およびスルーホール内をめっき被覆し、その後、磁性体表面をレーザやダイサーにてコイルパターンとして加工するヘリカル型インダクタの製造方法である。
【００１８】
また、本発明は、前記積層磁性体は表面上に絶縁層を有し、前記スルーホール形成部分には磁性薄膜を形成せず、積層磁性体平面上の金属配線は、磁性体表面にパターニングされた箔を転写した後で複数のスルーホールを加工し、このスルーホールに導電材を充填し、ここで前記金属箔は、パターニングされた細線を転写もしくは約全面が覆われる箔を転写し、その後レーザおよびダイサーにてコイルパターンとして加工するヘリカル型インダクタの製造方法である。
【００１９】
また、本発明は、前記積層磁性体は表面上に絶縁層を有し、前記スルーホール部分を覆うように磁性薄膜を形成し、磁性層が露出しているスルーホール壁面に絶縁被膜を形成し、コイル形成用電極を形成し、積層磁性体表面上およびスルーホール内をめっき被覆し、その後、磁性体表面をレーザやダイサーにてコイルパターンとして加工するヘリカル型インダクタの製造方法である。
【００２０】
また、本発明は、ヘリカル型インダクタ内蔵基板であって、表裏面もしくはコア層の間に配置された信号の配線層やグランド層や電源層等からなる複数の配線基板層と、内部に電子部品とともに、前記ヘリカル型インダクタを内蔵する単層もしくは複数のコア層とから構成されるヘリカル型インダクタ内蔵基板である。
【００２１】
【発明の実施の形態】
本発明の実施の形態によるヘリカル型インダクタおよびその製造方法およびヘリカル型インダクタ内蔵基板について、以下に説明する。
【００２２】
本発明のヘリカル型インダクタの製造方法は、帯状の一つの列もしくは水平方向に分割した複数の列からなるように磁性薄膜層を形成し、かつ、前記磁性薄膜層が絶縁層に挟まれた単層の、もしくは絶縁層と磁性薄膜層を交互に積層して積層磁性体を形成し、前記積層磁性体に巻回コイルを複数回巻いてヘリカル型インダクタを形成する方法である。
【００２３】
前記絶縁層の絶縁材料上の全面が磁性薄膜に覆われてもいいが、磁性薄膜の幅には最適値があるために３００μｍを越える磁性薄膜を形成する場合は、複数列に分割し形成するとよい。磁性層についても単層でもいいが、特性を重視すると、２層以上の複数層の積層磁性体で構成することが望ましい。
【００２４】
複合多数層の形成には、各種有機基板、ガラスやシリコン基板上に前記磁性層を形成し積層することもできるが、予め磁性薄膜を形成し長手方向を磁化困難軸方向に揃えて補助基板上に付着させておき、これを、フレキシブルの有機絶縁基板上に転写し、絶縁層が上下の面に形成されるように磁性層を転写した絶縁基板を積み重ね熱圧着すること一体化し磁性体として利用することもできる。この転写による磁性体の製造方法は、フレキシブルな有機絶縁体上に微細なパターンを形成する方法には都合のよい方法である。
【００２５】
また、絶縁材料上の磁性薄膜は、スルーホール部分を無視して形成してもよいが、この場合は、スルーホール内を絶縁処理後、コイル用導体を形成すればよいことになる。スルーホールを形成する手段としては、レーザやプレス金型を用いて、スルーホールの開口面を円形もしくは菱形からなる群を配設することで、巻線間隔を狭く、かつ開口面積を大きくとることができる。この開口面積を大きくすることでコイル形成用の導体の充填を容易にすることができ、出来上がったコイルの接続性が良好かつコイル抵抗が小さくなり、インダクタのＱが高くなる利点がある。さらには、製造歩留まりを改善する効果がある。
【００２６】
次に、導体充填と積層磁性体上の導体形成に際しては、湿式法として無電界めっきを、乾式法としては蒸着法やスパッタ、さらに、金属箔圧延法としては積層磁性体上に圧延法で有機絶縁体上に金属箔を貼り付けた基板を利用する方法等、各種形成方法が採用できることになる。湿式法では、１回の処理でコイル導体を形成できるためにコイルの抵抗が小さくなる。また、乾式法では、コイル導体を２回に分けて形成することになるが密度の高い金属がスルーホール内で２重に形成されるためにコイルのスルーホール内での接続性が保たれる。また、金属圧延法では、圧延面にスルーホールを作製する際の面だれをうまく利用し、充填された導体で接続することで、巻線に加工した際にコイル抵抗が非常に小さくなる利点がある。
【００２７】
螺旋状コイルの材料としては、導体は特に限定しないが銅が好ましく、成形方法としては銅へのエネルギー吸収率が高いために直接加工が容易なＵＶレーザを用いて不要な導体を除去すればよい、さらにＵＶレーザは有機絶縁体に対する熱の影響が極めて少なく推奨できる方法である。また、ＹＡＧレーザやマイクロサンドブラスト等の切削法を用いて不要部分を除去してよい。コイル導体材料としても、金、銀、アルミニウム等の導電性金属であればいずれも利用できる。さらにコイルを複数形成することで、トランスとして利用することも可能である。
【００２８】
次に、螺旋状コイルが形成された磁性体の両面の端子部分をマスキングしてから、エポキシ樹脂等で絶縁処理を行うことで、耐水性等の信頼性が確保できる。
【００２９】
その後、個片チップヘの切断を行うことでインダクタが出来上がる。この切断方法は、分割幅が一定であればよく、レーザでも、ダイサーでも各種ブラストでもよく、特に限定されるものではない。また、予め端子部分に切断しろの幅より大きな径のスルーホールを形成し導体を充填しておくことで、個片チップに分割した後で、縦筋状に端面電極が出現することになる。但し、チップの厚みが３００μｍ以下の場合は、インダクタ上下面に形成された端子電極でも実装後の固着力が保たれるために、この端子側面の電極形成は必要度が低いので、わざわざ形成する必要がない。
【００３０】
以上、出来上がったヘリカル型インダクタは、スルーホール内の導電体と片面部分の導電体の接続性が良好であり、電気抵抗の小さいコイルとして作用するので、多くの巻回数で密巻線して得られるインダクタンスの大きなものでも発熱が少なく、Ｑが高いインダクタが得られることになる。
【００３１】
さらに、出来上がったヘリカル型インダクタは、携帯機器やパワーＭＥＭＳ（ＰｏｗｅｒＭｉｃｒｏ−Ｅｌｅｃｔｒｏ−ＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍ：大きな出力を発生する微小電気機械システム）用のマイクロエネルギー源として利用される薄型化を図った直流電源装置等に用いることができる。この直流電源回路路を積層基板内部に内蔵する製造方法としては、下部もしくは上部側に配置する多層基板の所定の位置にコア層に内蔵するヘリカル型インダクタを含む電子部品を接続し、コア層を積層し圧着する方法がある。
【００３２】
この製造方法としては、大きく３種類の方法がある。１つは予め電子部品を配置する位置に貫通孔を開け利用する場合、２つ目は、予め部品を配置する位置に半貫通孔を開け、部品を配置し、圧着することで、樹脂の移動量を少なくした方法、３つ目は、部品を下部に基板に接続し、その上に埋め込み基板を載せそのまま圧着する場合である。樹脂としてはエポキシ系、ポリアミド系等の樹脂を用いることができるので、いずれの方法をも採用できる。更に、この樹脂には熱伝導性を確保するために酸化アルミナ等の無機質からなるフィラーを５０％以下の割合で適量混同、更に補強用のガラス繊維等の繊維を１０％以下の割合で適量混合することができる。次に、上部の積層基板と下部の積層基板を導通させる所定の位置にＵＶレーザにてビアホールを形成し、導体を充填する。その後、上部もしくは下部に配置する多層基板を積層することでヘリカル型インダクタ内蔵基板が得られることになる。
【００３３】
【実施例】
以下、図面を参照して、本発明の実施例を説明する。
【００３４】
（実施例１）
図１は、本発明による実施例１のヘリカル型インダクタの説明図である。図１（ａ）は平面図、図１（ｂ）は側面図、図１（ｃ）は正面図であり、図１（ｄ）は、図１（ｃ）のＹ−Ｙ断面図である。
【００３５】
ヘリカル型インダクタの基本構成は、ポリイミド系等の絶縁体３上に、予め補助材料上に形成しておいたＣｏＦｅＳｉＢ系軟磁性体の幅が２００μｍ、厚みが４μｍである帯状に分割した２本の磁性薄膜４を転写形成し、この磁性薄膜４の厚みが総厚で１２μｍになるように３層繰り返し積み重ねた。磁性薄膜４は、後加工するスルーホールが形成される部分よりも３０μｍだけ内側の位置を磁性体の端部として形成した。積層後、最上面にもポリイミド有機絶縁基板を積層し、１２０℃の温度、１０ｋｇ／ｃｍ^２の圧力、保持時間１０分間の条件で、加熱加圧し接着した。
【００３６】
その後、所定の位置に不定形（実施例では菱形を試作。菱形の４頂点にＵＶレーザを当てて形成）の導体を被覆したスルーホール部５１を２列になるように作製した。２列の間隔は、チップ幅（Ｗ）を５００μｍ、スルーホールの最大幅（Ａ）を４０μｍとしたので、配列の幅を（Ｗ−Ａ）／２以下の１５０μｍとした。スルーホール５１の大きさはＡ／Ｂ≦１．０なので、Ｂを５０μｍとした。
【００３７】
このスルーホールが加工された磁性体の片面を、蒸着槽の中で銅蒸着した。更に、反対面を同じように蒸着槽の中で銅蒸着を行うことで銅による磁性体の全面被覆を行った。導体を被覆したスルーホール部５１の開口部分が大きいため、スルーホール壁面への銅によるカバーリング性が良好であった。
【００３８】
また、磁性体のコイル形成個所の導体を被覆したスルーホール部５１を加工する際に、コイルを形成しない２辺にも端子接続用の導体が形成されるスルーホールを形成しておくと、個片チップに分割後このスルーホール壁面の導体が露出するために端子を３面のチップ側面に形成することができる。次に、全面が銅で覆われた磁性体を螺旋状コイルが形成されるようにまた端子部分が残るように、上下面の銅導体の不要な部分をＵＶレーザにて除去し５０ターンの巻回コイルを形成した。
【００３９】
その後、端子部分をマスキングして、エポキシ樹脂コーティングを行い、分割線に沿って切断しろの幅が１００μｍになるようにダイサーにて切断し、個片チップに分割した。また、ピンホール形成部を無視してピンホール形成部にも磁性層を形成する方法は、ピンホール形成後に、ピンホール以外をマスキングし、エポキシ樹脂等を用いて磁性層が露出しているピンホール壁面を絶縁処理すれば、前記の方法で製造することができる。
【００４０】
出来上がった上記ヘリカル型インダクタの特性は、Ｌが０．４μＨ、Ｑが３０の良好な特性を示し、また、危倶したショートも多発せず満足した歩留まりであった（ｎ＝５００Ｐ、歩留まり＝９６％）。このヘリカル型インダクタをＭＥＭＳ用電源として基板内に内蔵した０．８Ｖの単出力の電源として構成した場合にも、電源変換効率を９０％に改善することが可能な優れた特性を有していた。
【００４１】
（実施例２）
図２は、本発明による実施例２のヘリカル型インダクタの説明図である。図２（ａ）は平面図、図２（ｂ）は側面図、図２（ｃ）は正面図であり、図２（ｄ）は、図２（ｃ）のＹ−Ｙ断面図である。
【００４２】
また、図３は、本発明のヘリカル型インダクタの磁性体にスルーホールを加工した図であり、図３（ａ）は全体図、図３（ｂ）は一部の拡大図である。
【００４３】
ヘリカル型インダクタの基本構成は、ポリイミド系等の絶縁体３上に、予め補助材料上に形成しておいたＣｏＦｅＳｉＢ系軟磁性体の幅が２００μｍ、厚みが４μｍである帯状に分割した２本の磁性薄膜４を転写形成し、この磁薄性膜４の厚みが総厚で１２μｍになるように３層繰り返し積み重ねた。
【００４４】
更に、ポリイミド系等の有機絶縁基板上に螺旋状コイル整形用パターンが形成された銅箔基板を上下面に積層後、１２０℃の温度、１０ｋｇ／ｃｍ^２の圧力、保持時間１０分間の条件で、加熱加圧し接着した。その後、個片チップに分割する範囲内で不定形（実施例では菱形を試作。菱形の４頂点にＵＶレーザのスポットを当て加工して形成）の絶縁被膜の上に導体を被覆したスルーホール部５２を２列になるように作製した。２列の間隔は、チップ幅（Ｗ）を５００μｍ、絶縁被膜の上に導体を被覆したスルーホール部５２の最大幅（Ａ）を４０μｍとしたので、配列の幅を（Ｗ−Ａ）／２以下の１５０μｍとした。スルーホールの大きさはＡ／Ｂ≦１．０なので、Ｂを５０μｍとした。
【００４５】
このスルーホールが加工された磁性体の片面もしくは両面からスルーホール内に銅や銀の導体ペーストをマイクロディスペンサーにて注入し、上下面の螺旋状コイル形成用パターンと接続し５０ターンの巻回コイルを形成した。次に、端子部分をマスキングして、エポキシ樹脂コーティングを行い、分割線に沿って切断しろの幅が１００μｍになるようにダイサーにて切断し、個片チップに分割した。
【００４６】
上記ヘリカル型インダクタの特性は、Ｌが０．４μＨ、Ｑが２８の良好な特性を示し、また、危倶したショートも多発せず満足した歩留まりであった（ｎ＝５００Ｐ、歩留まり＝９７％）。このヘリカル型インダクタをＭＥＭＳ用電源として基板内に内蔵した０．８Ｖの単出力の電源として構成した場合にも、電源変換効率を９０％に改善することが可能な優れた特性を有していた。
【００４７】
【発明の効果】
以上、説明したように、本発明のヘリカル型インダクタは、薄膜磁性体に巻回コイルを形成することで、インダクタンスが大きくかつＱが優れた薄型の部品を提供することができる。また、多数個のインダクタを一括して磁性層の形成からコイルの絶縁被覆までを基板として扱い、最後に切断することで個片チップに仕上げるために効率良く生産できる効果がある。更に、このヘリカル型インダクタは、回路内蔵基板用の部品として、基板の薄型化、小型化の進展に寄与する効果がある。従って、本発明によれば、コイル導体の信頼性の高い巻回コイルを用いたヘリカル型インダクタおよびその製造方法およびヘリカル型インダクタ内蔵基板を提供できる。
【図面の簡単な説明】
【図１】本発明による実施例１のヘリカル型インダクタの説明図。図１（ａ）は平面図、図１（ｂ）は側面図、図１（ｃ）は正面図、図１（ｄ）は、図１（ｃ）のＹ−Ｙ断面図。
【図２】本発明による実施例２のヘリカル型インダクタの説明図。図２（ａ）は平面図、図２（ｂ）は側面図、図２（ｃ）は正面図、図２（ｄ）は、図２（ｃ）のＹ−Ｙ断面図。
【図３】本発明のヘリカル型インダクタの磁性体にスルーホールを加工した図。図３（ａ）は全体図、図３（ｂ）は一部の拡大図。
【符号の説明】
１ヘリカル型インダクタ
２巻線
３絶縁体
４磁性薄膜
５スルーホール
６絶縁処理したスルーホール壁面
７外装樹脂
８個片チップに分割する際の中心線
９端子
５１導体を被覆したスルーホール部
５２絶縁被覆の上に導体を被覆したスルーホール部
５３端子部に形成したスルーホール
５４導体を被覆した端子部に形成したスルーホール
Ａスルーホールの幅
Ｂ巻回コイルの幅
Ｃスルーホールの配列幅
Ｗインダクタチップの幅

Claims

帯状の１つの列もしくは水平方向に分割した複数の列からなる磁性薄膜層が形成され、かつ前記磁性薄膜層が絶縁層に挟まれた単層の、もしくは絶縁層と磁性薄膜層を交互に積層されて、積層磁性体が形成され、前記積層磁性体に、巻回コイルが複数回巻いて形成されたヘリカル型インダクタであって、前記積層磁性体表面に所定間隔を有し規則的もしくはランダムに非直線的に配置されたコイル形成用の２列の不定形スルーホールが開けられ、各スルーホールに接続用電極材の充填と積層磁性体表面の金属膜のコイルパターン加工が施されて積層磁性体の周りに巻回コイルが形成されたことを特徴とするヘリカル型インダクタ。
帯状の１つの列もしくは水平方向に分割した複数の列からなるように磁性薄膜層を形成し、かつ前記磁性薄膜層が絶縁層に挟まれた単層の、もしくは絶縁層と磁性薄膜層を交互に積層して、積層磁性体を形成し、前記積層磁性体に、巻回コイルを複数回巻いて形成するヘリカル型インダクタの製造方法であって、前記積層磁性体表面に所定間隔を有し規則的もしくはランダムに非直線的に配置されたコイル形成用の２列の不定形スルーホールを開け、各スルーホールに接続用電極材の充填と積層磁性体表面の金属膜のコイルパターン加工を施すことで積層磁性体の周りに巻回コイルが形成されることを特徴とするヘリカル型インダクタの製造方法。
前記コイルパターンの幅をＷとし、不定形スルーホールの最大幅をＡとしたときに、各々の列のスルーホールが配置される各列の幅Ｃを（Ｗ−Ａ）／２以下とし、この幅の中にコイル形成用のスルーホールを規則的もしくはランダムに配置することを特徴とする請求項２に記載のヘリカル型インダクタの製造方法。
前記積層磁性体上に形成されるスルーホールの最大幅をＡとし、最大長さをＢとしたときに、Ａ／Ｂ≦１．０の値とすることを特徴とする請求項２または３のいずれかに記載のヘリカル型インダクタの製造方法。
前記積層磁性体は表面上に絶縁層を有し、前記スルーホール形成部分には磁性薄膜を形成せず、積層磁性体表面上およびスルーホール内をめっき被覆し、その後、磁性体表面をレーザやダイサーにてコイルパターンとして加工することを特徴とする請求項２ないし４のいずれかに記載のヘリカル型インダクタの製造方法。
前記積層磁性体は表面上に絶縁層を有し、前記スルーホール形成部分には磁性薄膜を形成せず、積層磁性体平面上の金属配線は、磁性体表面にパターニングされた箔を転写した後で複数のスルーホールを加工し、このスルーホールに導電材を充填し、前記金属箔は、パターニングされた細線を転写もしくは約全面が覆われる箔を転写し、その後レーザおよびダイサーにてコイルパターンとして加工することを特徴とする請求項２ないし４のいずれかに記載のヘリカル型インダクタの製造方法。
前記積層磁性体は表面上に絶縁層を有し、前記スルーホール部分を覆うように磁性薄膜を形成し、磁性層が露出しているスルーホール壁面に絶縁被膜を形成し、コイル形成用電極を形成し、積層磁性体表面上およびスルーホール内をめっき被覆し、その後、磁性体表面をレーザやダイサーにてコイルパターンとして加工することを特徴とする請求項２ないし４のいずれかに記載のヘリカル型インダクタの製造方法。
ヘリカル型インダクタ内蔵基板であって、表裏面もしくはコア層の間に配置された信号の配線層やグランド層や電源層等からなる複数の配線基板層と、内部に電子部品とともに請求項１に記載のヘリカル型インダクタを内蔵する単層もしくは複数のコア層とから構成されることを特徴とするヘリカル型インダクタ内蔵基板。