JP2004363169A - 半導体装置実装用テープ基板の製造方法 - Google Patents

半導体装置実装用テープ基板の製造方法 Download PDF

Info

Publication number
JP2004363169A
JP2004363169A JP2003156808A JP2003156808A JP2004363169A JP 2004363169 A JP2004363169 A JP 2004363169A JP 2003156808 A JP2003156808 A JP 2003156808A JP 2003156808 A JP2003156808 A JP 2003156808A JP 2004363169 A JP2004363169 A JP 2004363169A
Authority
JP
Japan
Prior art keywords
tape
wiring layer
layer
forming
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003156808A
Other languages
English (en)
Inventor
Shoji Watanabe
章司 渡邉
Hiroshi Shimizu
浩 清水
Kosaku Harayama
公作 原山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003156808A priority Critical patent/JP2004363169A/ja
Publication of JP2004363169A publication Critical patent/JP2004363169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】製造過程の中間製品の工程間の搬送やベース上への配線形成を含めたハンドリング性を向上させることができる、半導体装置実装用の薄型化したテープ基板を効率よく製造可能な方法を提供すること。
【解決手段】(1)少なくとも片面に金属層12を有するテープ状キャリアの片面にパターン化した配線層14を形成する工程、(2)配線層14の所定の箇所にビア用のポスト16を形成する工程、(3)配線層14の上に、ビア用ポスト16の上面を露出するように絶縁層18を形成する工程、(4)絶縁層18の上に、絶縁層18の下の配線層14にビアを通して電気的に接続する別の配線層20を形成する工程、(5)工程(2)〜(4)を繰り返すことにより所定の数の配線層を形成する工程、(6)その後、最初に工程(1)で形成した配線層の下にあるキャリアの材料10を除去する工程、を含む方法とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の実装用テープ基板の製造方法に関し、より詳しく言えば、テープ状のベースを使用してその上に配線を形成することにより半導体装置実装用のテープ基板を製造する方法に関する。
【0002】
【従来の技術】
携帯電話やPDAなどの小型電子機器に使用される半導体装置実装用の基板は、絶縁テープをベースとしてその片面あるいは両面に配線を形成することで、薄型化の要請に応えている。そのようなテープ基板の従来の製造方法を、図5を参照して説明する。
【0003】
図5(a)に示したように、基板のコアとなる絶縁テープ100に、レーザー加工(あるいはプレス成形又はエッチングなど)によりビア孔102を形成する。次いで、テープ100の片面に配線用の金属層を形成し、パターニングして、図5(b)に示したように配線層104を形成する。次に、図5(c)に示したように、配線層104を形成した側に保護層106を形成し、めっき法を利用してビア孔102に金属108を充填する。続いて、テープ100の裏面側に形成した金属層をパターニングして、図5(d)に示したように配線層110を形成する。最後に、図5(e)に示したように裏面に保護層112を形成する。
【0004】
半導体装置実装用のテープ基板の製造において、ベースとして絶縁テープでなく、導体材料のテープ(金属テープ)を用いることはこれまで知られていない。導体(金属材料)をベースとして使用する公知の技術として、例えば特許文献1には、ベースとして使用する金属板にくぼみを形成し、くぼみに導体を充填し、金属板の上に多層配線層を形成し、半導体素子を実装後に、ベースの金属板を除去してくぼみ内の導体によりはんだバンプを形成する半導体装置の製造方法が記載されている。
【0005】
特許文献2には、導電性支持基体上に回路パターンの積層形成体を形成後に、回路パターン積層形成体を導電性支持基体から剥離することによりプリント配線板を製造する方法が記載されている。この方法において、上下の配線層を接続するビアは、下層配線層に通じる開口を持つめっきレジストパターンを使用して、上層配線層とともに形成される。
【0006】
特許文献3には、半導体装置用多層基板の製造に、後にエッチングにより除去される金属板をベースとして使用することが記載されている。この特許文献に記載の技術で、上下配線層の接続用のビアの作製には、配線層の間の絶縁層に下層配線層に通じるようレーザ加工で形成した凹部が使用されている。
【0007】
【特許文献1】
特開平9−283925号公報
【特許文献2】
特開平5−259639号公報
【特許文献3】
特開2000−323613号公報
【0008】
【発明が解決しようとする課題】
特に携帯電話、PDAなどの小型電子機器に使用される半導体装置実装用のテープ基板は、機器内の限られたスペースに収容するため薄型化が求められている。これまでのテープ基板を更に薄型化するためには、ベースとなる絶縁テープを薄くしなければならない。この場合、50μm未満(例えば25μmといったような)の薄い絶縁テープを使用すると、ベースの硬度が不足して、工程間の搬送やベース上への配線形成を含めた、ハンドリングが困難となる。また、製造過程で有機材料を基にした絶縁テープに大きな張力がかかると、テープのエッジ部がガイドローラ等との接触で損傷を受けることもある。更に、絶縁テープにレーザ加工によりビア孔をあける工程は煩雑であり、それに代わるより簡単な方法が望まれている。
【0009】
本発明の目的は、これらの問題を解消した半導体装置実装用テープ基板の新しい製造方法を提供することである。
【0010】
【課題を解決するための手段】
本発明の半導体装置実装用テープ基板の製造方法は、(1)少なくとも片面に金属層を有するテープ状キャリアの片面にパターン化した配線層を形成する工程、(2)配線層の所定の箇所にビア用のポスト(柱状部材)を形成する工程、(3)配線層の上に、ビア用ポストの上面を露出するように絶縁層を形成する工程、(4)絶縁層の上に、絶縁層の下の配線層にビアを通して電気的に接続する別の配線層を形成する工程、(5)工程(2)〜(4)を繰り返すことにより所定の数の配線層を形成する工程、(6)その後、最初に工程(1)で形成した配線層の下にあるキャリアの材料を除去する工程、を含むことを特徴とする。
【0011】
【発明の実施の形態】
図1を参照して、本発明の基本的な半導体装置実装用テープ基板製造方法を説明する。図1(a)に示したように、配線形成時のキャリアとして、金属フィルム10の上に配線層用の金属層(金属フィルム)12が位置するテープ状のベースを用意する。このようなテープ状ベース材料は、二つの金属フィルム10、12の間に中間層(図示せず)を含む3層構造の連続テープとして商業的に入手できる。例えば、2枚の銅フィルムの間に異種金属層としてのチタン層、又は有機樹脂層を含むもの、あるいは銅フィルムとアルミニウムフィルムの間にチタン層又は有機樹脂層を含むもの、などを利用することができる。また、銅などの金属材料のフィルムとポリエチレンテレフタレート(PET)などの有機材料のフィルムを積層したテープも使用可能である。ここで説明する例では、2枚の銅フィルムの間にチタン層を挟んだ積層テープを使用する。
【0012】
図1(b)に示したように、ベースの上側の銅層12をパターニングして配線層14を形成する。次に、形成した配線層の所定の箇所を露出する開口を備えたレジストパターン(図示せず)を使用して、配線層14を給電層とする電解銅めっきにより図1(c)に示すビア用のポスト(柱状部材)16を形成し、その後レジスタパターンを除去する。次いで、図1(d)に示したように、配線層14を覆いそしてポスト16の頭部を露出するように、絶縁層18を形成する。絶縁層18の形成は、エポキシやポリイミド等の樹脂を塗布するか、これらの樹脂のフィルムを積層して行うことができる。
【0013】
次に、絶縁層18の上に無電解銅めっきと電解銅めっきにより銅層を形成し、これをパターニングして、図1(e)に示す上層配線層20を形成する。続いて、図1(f)に示したように上層配線層20の上に保護膜22を形成する。保護膜22は、ソルダレジストであり、感光性樹脂を塗布したり、感光性樹脂フィルムを積層したりした後、露光・現像し、上側配線層20の半導体チップとの接続部が露出した、所要のパターンに形成する。次いで、配線層形成側(保護膜22を形成した側)の全面をレジスト膜(図示せず)で覆ってから、図1(f)に示したように、キャリアの金属フィルム(銅フィルム)10をエッチングにより除去する。それにより、キャリア10の銅フィルムと配線層形成用の銅フィルム12との間のチタン中間層(図示せず)が露出され、このチタン中間層をエッチングにより除去する。チタンを溶解するエッチング液と、銅を溶解するエッチング液は異なるため、チタン中間層をエッチングにより除去する際に、銅からなる配線層14は溶解しない。有機樹脂中間層の場合は、溶解もしくは剥離により容易に除去することができる。キャリアのテープが金属材料と樹脂材料のフィルムの積層テープの場合も、樹脂材料のフィルムを剥離などにより簡単に除去することができる。キャリアの金属フィルムと中間層の除去は、キャリアが連続テープの状態であるときに行ってもよく、あるいは個々の基板単位にテープを切断後に行ってもよい。
【0014】
図1(g)に示したように、露出された下層配線層14の上に保護膜24を形成して、半導体装置実装用テープ基板が得られる。保護膜24は、ソルダレジストであり、感光性樹脂を塗布したり、感光性樹脂フィルムを積層したりした後、露光・現像し、配線層14の外部接続端子接合部が露出した、所要のパターンに形成する。
【0015】
上の説明では2つの配線層14と20を有するテープ基板を製造した。より多くの配線層を含むテープ基板が所望される場合には、図1(c)で説明したビア用ポスト形成工程から図1(e)で説明した上層の配線層形成工程までを必要とされる回数だけ繰り返して、所定数の配線層を備えた多層配線テープ基板を製造することができる。
【0016】
図2に、そのようにして3つの配線層を形成して得られた多層配線テープ基板を示す。この図において、図1に示したのと同じ部材はそれらと同じ符号により示されており、そしてこの図の多層配線テープ基板は、図1(g)のテープ基板の配線層20の上にポストとして形成したビア26と、絶縁層28を有し、且つビア26により配線層20に電気的に接続される最上層の配線層30を有する。
【0017】
テープ状キャリアとしては、上で説明した積層テープ以外に、単一材料の金属テープを使用することも可能である。この金属テープは、その上に形成する配線層の材料とは異なる材料製であり、例えば配線層を銅で形成する場合にはアルミニウム又はアルミニウム合金などで製作することができる。
【0018】
単一材料の金属テープをキャリアとして使用するテープ基板の製造を、図3を参照して説明する。図3(a)に示したように、アルミニウム製の金属テープ40を用意する。アルミニウムテープ40上に、配線層となる部分が開口するよう、めっきレジストパターンを形成し、次いでアルミニウムテープを給電層として電解銅めっきを施し、最後にめっきレジストパターンを除去して、図3(b)に示したように配線層42を形成する。次に、形成した配線層42の所定の箇所を露出する開口を備えたレジストパターン(図示せず)をマスクとする電解銅めっきにより、図3(c)に示したビア用のポスト44を形成し、その後レジスタパターンを除去する。続いて、図3(d)に示したように、配線層42を覆いそしてポスト44の頭部を露出するように、絶縁層46を形成する。絶縁層46の形成は、エポキシやポリイミド等の樹脂を塗布するか、これら樹脂のフィルムを積層して行うことができる。
【0019】
次に、絶縁層46の上に無電解銅めっきと電解銅めっきにより銅層を形成し、これをパターニングして、図3(e)に示す上層配線層48を形成する。続いて、図3(f)に示したように上層配線層48の上に保護膜50を形成する。保護膜50は、ソルダレジストであり、感光性樹脂を塗布したり、感光性樹脂フィルムを積層したりした後、露光・現像し、上側配線層48の半導体チップとの接続部が露出した、所要のパターンに形成する。次に、配線層形成側の全面をレジスト膜(図示せず)で覆ってから、図3(f)に示したように、キャリアのアルミニウムテープ40をエッチングにより除去する。アルミニウムを溶解するエッチング液と、銅を溶解するエッチング液は異なるため、アルミニウムテープ40をエッチングにより除去する際に、銅からなる配線層42は溶解しない。露出された下層配線層42の上に、図3(g)に示したように保護膜52を形成して、半導体装置実装用テープ基板が得られる。保護膜52は、ソルダレジストであり、感光性樹脂を塗布したり、感光性樹脂フィルムを積層したりした後、露光・現像し、配線層42の外部接続端子接合部が露出した、所要のパターンに形成する。
【0020】
この場合にも、図3(c)で説明したビア用ポスト形成工程から図3(e)で説明した上層の配線形成工程までを必要とされる回数だけ繰り返して、先に図2を参照して説明したような所定数の配線層を備えた多層配線テープ基板を製造することができる。
【0021】
もう一つの態様として、異種の金属材料のフィルムを積層した2層構造の積層テープの使用も可能である。この場合の積層テープには、例えば図3(a)に示したアルミニウムテープ40の上に配線層形成用の銅のフィルム(図示せず)が位置することになり、この銅フィルムをパターニングすることにより、図3(b)に示した配線層42が形成される。その後は、図3(c)〜3(g)で説明したようにテープ基板を作製することができる。同様に、図3(c)〜3(e)の工程を繰り返すことにより、所定数の配線層を持つ多層配線テープ基板を製造できる。
【0022】
図4に、本発明により製造したテープ基板に半導体チップを搭載して得られる半導体パッケージを示す。この図の半導体パッケージにおいては、テープ基板60の上に半導体チップ62が搭載され、テープ基板60の配線層61とワイヤ64を用いたワイヤボンディングにより電気的に接続され、封止樹脂66により封止されている。テープ基板の外部接続端子接合部には、外部接続端子としてのはんだボール68が接合されている。
【0023】
本発明の半導体装置実装用テープ基板製造方法においては、多層配線を上に形成するためのベースとしてテープ状キャリアを使用し、その上に、多層配線テープ基板のコア層となる絶縁層(図1(d)で形成される絶縁層18、又は図3(d)で形成される絶縁層46)が形成される。それに対し、絶縁テープを用いた従来の方法では絶縁テープ自体がコア層として製品テープ基板に残る。そのため、本発明の方法による場合には、ベースのテープ状キャリアはコア層となる絶縁層の厚さと無関係に、キャリアとして必要とされる強度をもたらすのに十分な厚さ持つことができるのに対し、従来の方法による場合には、コア層が薄くなればベースの絶縁テープも呼応して薄くしなければならず、キャリアとして要求される強度を保証することができなくなってしまう。十分な厚さのキャリアを使用できる本発明によれば、キャリアのエッジ部がガイドローラ等と接触しても損傷を受けにくくなり、仮に損傷したとしてもその部分は後に除去されて製品テープ基板には残らないので重大な問題にはならない。
【0024】
更に、本発明の製造方法では、上下配線層の接続用のビアを柱状部材のポストとして形成し、その形成にはめっき法などを利用できるため、ビアを一括して形成することができる。それに対し、従来の方法の場合、上下配線層の接続用のビアは、レーザ加工でビア孔を一つずつ形成後、ビア孔へめっき法で金属材料を充填することにより行われる。このように、レーザ加工を用いずにビアを形成可能な本発明の方法は、ビアの形成に関して従来の方法よりも簡便になっている。
【0025】
【発明の効果】
以上説明したように、本発明によれば、形成した配線層を保持するキャリアの厚さを十分に確保できるため、製造過程の中間製品の工程間の搬送やベース上への配線形成を含めた、ハンドリング性を向上させることができる。更に、本発明の方法には、レーザ加工を用いずにビアを形成できるという長所もある。
【図面の簡単な説明】
【図1】本発明によるテープ基板の製造の一例を説明する図である。
【図2】本発明の方法により製造した多層配線テープ基板を説明する図である。
【図3】本発明によるテープ基板の製造のもう一つの例を説明する図である。
【図4】本発明により製造したテープ基板に半導体チップを搭載した半導体パッケージの例を説明する図である。
【図5】従来のテープ基板の製造を説明する図である。
【符号の説明】
10…金属フィルム
12…配線層用金属フィルム
14、20、30…配線層
16…ビア用のポスト
18、28…絶縁層
22、24…保護膜
26…ビア
40…金属テープ
42、48…配線層
44…ビア用ポスト
46…絶縁層
50、52…保護膜

Claims (12)

  1. (1)少なくとも片面に金属層を有するテープ状キャリアの片面にパターン化した配線層を形成する工程、(2)この配線層の所定の箇所にビア用のポストを形成する工程、(3)当該配線層の上に、上記ビア用ポストの上面を露出するように絶縁層を形成する工程、(4)この絶縁層の上に、絶縁層の下に位置する上記配線層にビアを通して電気的に接続する別の配線層を形成する工程、(5)工程(2)〜(4)を繰り返すことにより所定の数の配線層を形成する工程、(6)その後、最初に工程(1)で形成した配線層の下にあるキャリアの材料を除去する工程、を含むことを特徴とする半導体装置実装用テープ基板の製造方法。
  2. 前記テープ状キャリアとして積層テープを使用する、請求項1記載の半導体装置実装用テープ基板の製造方法。
  3. 前記積層テープが、工程(1)で形成する配線層のための金属材料のフィルムと、もう一つの金属材料のフィルムが、中間層を間に挟んで積層されたテープである、請求項2記載の半導体装置実装用テープ基板の製造方法。
  4. 前記配線層のための金属材料が銅であり、前記もう一つの金属材料が銅又はアルミニウムである、請求項3記載の半導体装置実装用テープ基板の製造方法。
  5. 前記中間層を形成する材料がチタン又は有機樹脂である、請求項3又は4記載の半導体装置実装用テープ基板の製造方法。
  6. 前記積層テープが、工程(1)で形成する配線層のための金属材料のフィルムともう一つの金属材料のフィルムとが積層された2層構造のテープである、請求項2記載の半導体装置実装用テープ基板の製造方法。
  7. 前記配線層のための金属材料が銅であり、前記もう一つの金属材料がアルミニウムである、請求項6記載の半導体装置実装用テープ基板の製造方法。
  8. 前記積層テープが、工程(1)で形成する配線層のための金属材料のフィルムと有機材料のフィルムとが積層された2層構造のテープである、請求項2記載の半導体装置実装用テープ基板の製造方法。
  9. 前記配線層のための金属材料が銅であり、前記有機材料がポリエチレンテレフタレートである、請求項8記載の半導体装置実装用テープ基板の製造方法。
  10. 前記テープ状キャリアとして単一材料の金属テープを使用する、請求項1記載の半導体装置実装用テープ基板の製造方法。
  11. 前記金属テープの材料がアルミニウム又はアルミニウム合金である、請求項10記載の半導体装置実装用テープ基板の製造方法。
  12. 前記ビア用のポストを電解めっき法により形成する、請求項1から11までのいずれか1つに記載の半導体装置実装用テープ基板の製造方法。
JP2003156808A 2003-06-02 2003-06-02 半導体装置実装用テープ基板の製造方法 Pending JP2004363169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003156808A JP2004363169A (ja) 2003-06-02 2003-06-02 半導体装置実装用テープ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003156808A JP2004363169A (ja) 2003-06-02 2003-06-02 半導体装置実装用テープ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2004363169A true JP2004363169A (ja) 2004-12-24

Family

ID=34050769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003156808A Pending JP2004363169A (ja) 2003-06-02 2003-06-02 半導体装置実装用テープ基板の製造方法

Country Status (1)

Country Link
JP (1) JP2004363169A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512176A (ja) * 2005-10-06 2009-03-19 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作成する構造体および方法
CN105051913A (zh) * 2012-06-18 2015-11-11 太阳能公司 太阳能电池的高电流预烧
EP2958140A1 (en) * 2014-06-16 2015-12-23 Phoenix Pioneer Technology Co., Ltd. Package method
CN116325135A (zh) * 2020-10-29 2023-06-23 三菱电机株式会社 半导体封装、半导体装置以及电力变换装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512176A (ja) * 2005-10-06 2009-03-19 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作成する構造体および方法
CN105051913A (zh) * 2012-06-18 2015-11-11 太阳能公司 太阳能电池的高电流预烧
CN105051913B (zh) * 2012-06-18 2017-08-11 太阳能公司 太阳能电池的高电流预烧
EP2958140A1 (en) * 2014-06-16 2015-12-23 Phoenix Pioneer Technology Co., Ltd. Package method
JP2016004992A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ方法
CN116325135A (zh) * 2020-10-29 2023-06-23 三菱电机株式会社 半导体封装、半导体装置以及电力变换装置

Similar Documents

Publication Publication Date Title
CN100435299C (zh) 布线基板的制备方法
US9603263B2 (en) Manufacturing method of circuit substrate
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
EP1356520B1 (en) Microelectronic substrate with integrated devices
US7935891B2 (en) Wiring board manufacturing method
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP3502800B2 (ja) 半導体装置の製造方法
US7705245B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
KR100763345B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR100658022B1 (ko) 회로 장치의 제조 방법
JP3979873B2 (ja) 非接触式データキャリアの製造方法
JP2005317903A (ja) 回路部品モジュール、回路部品モジュールスタック、記録媒体およびこれらの製造方法
JP3981227B2 (ja) 多層配線基板とその製造方法
KR101441466B1 (ko) 초박형 패키지기판 및 제조방법
JP2004119730A (ja) 回路装置の製造方法
JP2007173727A (ja) 配線基板の製造方法
JP4794714B2 (ja) 半導体集積回路装置とその製造方法
JP2000252411A (ja) スタックド半導体装置及びその製造方法
TW200826206A (en) Semiconductor fabrication method and structure thereof
CN118676066B (zh) 电子封装件及其制法
JP2004096007A (ja) 多層基板の製造方法