JP2004507143A - 電圧安定化ローレベルドライバ - Google Patents

Abstract

本発明は、電圧安定化ローレベルドライバを提供する。このドライバは、スイッチがオンになったときに内部基準電圧にマッチするようにドライバの出力を制御するスイッチ式オペアンプを含む。オペアンプのスイッチがオフになると、オペアンプはドライバの出力をオフにし、そのために出力が外部装置によってプルアップされることができる。ドライバはまた、出力でのハイからローへの遷移のスルーレートを制限するスルーレート制御回路も含む。このドライバをＩ^２Ｃの用途のために使用することができる。

Description

【０００１】
（発明の背景）
本発明は一般に電圧ドライバに関し、より具体的には種々の用途のための電圧安定化ローレベルドライバに関する。
【０００２】
種々の用途のための負荷を駆動する目的で電圧レベルを提示するために、電圧ドライバを使用してきた。種々の用途が種々の電圧ドライバを必要とする。多くの従来通りの電圧ドライバは安定していない。これらのドライバのうちの幾つかは温度又はＶ_ｃｃに依存しており、その他のドライバは負荷電流や負荷容量に依存している。そのためこれらの従来通りの電圧ドライバは、その用途に限界がある。ＩＣ間（Ｉｎｔｅｒ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　（Ｉ^２Ｃ））バスインタフェースに関連する特定の用途では、不安定な電圧ドライバが回路の性能に悪影響を及ぼす。
【０００３】
したがって、温度、Ｖ_ｃｃ、負荷電流及び負荷容量から独立している安定した電圧ドライバに対するニーズがある。
【０００４】
（発明の概要）
本発明は、温度、Ｖ_ｃｃ、負荷電流及び負荷容量から独立したローレベルを出力する電圧安定化ローレベルドライバを提供する。
【０００５】
本発明の１実施形態によると、出力ノードを有する電圧ドライバが提供される。このドライバは、スイッチング回路と演算増幅器を含む。スイッチング回路は、制御端子と出力ノードに接続する出力端子を有する。増幅器は、出力ノードに接続される第１の入力端子、入力基準電圧に接続される第２の入力端子及びスイッチング回路の制御端子に接続された出力端子を有する。増幅器は外部ディスエーブル信号によってスイッチングオンとオフとを制御される。増幅器のスイッチがオンになると、増幅器は出力ノードが基準電圧にマッチするようにスイッチング回路の制御端子を駆動する。増幅器のスイッチがオフになると、増幅器は出力ノードが高インピーダンスを有するようにスイッチング回路の制御端子を駆動する。高インピーダンスによって、出力ノードが外部装置によって所定のレベルまでプルアップされることができる。特定の実施形態では、スイッチング回路がトランジスタで、制御端子がトランジスタのゲート端子である。
【０００６】
本発明の他の実施形態によると、出力ノードを有する電圧ドライバが提供される。このドライバは、制御端子と出力端子を有するスイッチング回路と、第１の入力端子、第２の入力端子及びスイッチング回路の制御端子に接続された出力端子を有する演算増幅器を含み、この演算増幅器は外部ディスエーブル信号によってスイッチングオンとオフとを制御される。さらにドライバは、出力ノードとスイッチング回路の出力端子との間に接続された出力保護回路、増幅器の第１の入力端子と出力ノードとの間に接続された第１の入力保護回路、及び増幅器の第２の入力端子と入力基準電圧との間に接続された第２の入力保護回路を含む。増幅器のスイッチがオンになると、増幅器は出力ノードが基準電圧にマッチするようにスイッチング回路の制御端子を駆動する。増幅器のスイッチがオフになると、増幅器は出力ノードが高インピーダンスを有するようにスイッチング回路の制御端子を駆動する。高インピーダンスによって、出力ノードが外部装置によって所定のレベルまでプルアップされることができる。他の実施形態では、ドライバは出力ノードとスイッチング回路の制御端子との間に接続されたスルーレート制御回路をさらに含む。
【０００７】
本発明の第３の実施形態によると、本発明の電圧ドライバを組み込んだリピータがＩ^２Ｃバスインタフェースで使用するために提供される。
【０００８】
他の目的や利点は本発明の十分な理解と共に、添付図面に関連する以下の説明や特許請求の範囲を参照することで明らかになり、これらによって理解できるであろう。
【０００９】
添付図面を参照して本発明を例によってさらに詳細に説明する。
【００１０】
図１の実施形態を参照して、本発明の原理を説明する。図１は、本発明の第１の実施形態の電圧安定化ローレベルドライバ１０を示す。ドライバ１０は、演算増幅器（オペアンプ）１２と例えばオープンドレイン出力Ｖ_ｏｕｔを有する出力ＮＭＯＳトランジスタ２２のようなスイッチング回路からなる。オペアンプ１２は出力ノード２４に接続される正の入力端子を有してフィードバックループを形成し、また基準電圧Ｖ_ｒｅｆに接続される負の入力端子も有する。オペアンプ１２はまた、トランジスタ２２のゲートに接続される出力も有する。オペアンプがイネーブルになると、フィードバックメカニズムによって出力電圧Ｖ_ｏｕｔが基準電圧Ｖ_ｒｅｆにマッチするようにオペアンプ１２はトランジスタ２２を駆動する。オペアンプ１２がディスエーブル信号によってディスエーブルになると、オペアンプがトランジスタ２２をオフにし、出力ノード２４が高インピーダンスを有する。したがって外部抵抗器又は電源（図示せず）によって、出力電圧Ｖ_ｏｕｔをほぼデジタル供給電圧レベルＶ_ｃｃまでプルアップさせることができる。
【００１１】
図２は、本発明の第２の実施形態の電圧安定化ローレベルドライバ３０を示す。ドライバ３０は、図１のドライバ１０の変形である。オペアンプ１２とＮＭＯＳトランジスタ２２以外に、ドライバ３０は出力保護回路３２、入力保護回路３４及び３６、ならびにスルーレート制御回路３８を含む。出力保護回路３２は、トランジスタ２２と直列に配置される。２つの入力保護回路３４及び３６はそれぞれオペアンプ１２の２つの入力端子に直列に配置され、対称を維持し雑音を阻止する。さらにスルーレート制御回路３８は、出力ノード２４とトランジスタ２２のゲートの間に接続される。
【００１２】
図２では、オペアンプ１２がイネーブルになるとフィードバックメカニズムとして作用し、トランジスタ２２のゲートがハイになるように駆動してトランジスタをオンにする。スルーレート制御回路３８は、トランジスタ２２がどの程度速くオンになることができるかを制限する。出力ノード２４の電圧Ｖ_ｏｕｔが基準電圧Ｖ_ｒｅｆまで降下すると、オペアンプ１２は、トランジスタ２２が出力電圧Ｖ_ｏｕｔを基準電圧Ｖ_ｒｅｆにマッチさせるのに十分な出力ノード２４からの電流に低下させるところまで、トランジスタ２２のゲート電圧を低下させる。
【００１３】
便宜上、基準電圧Ｖ_ｒｅｆを生成するために業界標準型のバンドギャップ基準を用いる。特定の例では、Ｖ_ｒｅｆは０．５２Ｖである。オペアンプのテール電流を設定するための基準電流Ｉ_ｉｎ（図３に示す）を生成するためにもバンドギャップを用いる。他の種類の基準電圧や電流も、回路の作用に殆ど又は全く影響を及ぼさずに使用することができる。
【００１４】
本発明の電圧安定化ローレベルドライバは、温度、Ｖ_ｃｃ、負荷電流及び負荷容量に関わらず、１００ｍＶの安定したローレベル出力を提供する。
【００１５】
図３は、図２のドライバ３０の概略を示す。図３では、入力基準電流Ｉ_ｉｎがトランジスタＭ１３８とＭ１３９からなるカレントミラーを用いて反射されて、トランジスタＭ１４０とＭ１４１の入力対にテール電流を供給する。抵抗器Ｒ１５０及びＮＭＯＳトランジスタＭ１５４は、第１次ＥＳＤ（静電放電）保護回路（図示せず）以外に第２次入力ゲート保護を備える。Ｒ１５０とＭ１５４は、雑音からの免除を考慮して抵抗器１４９とトランジスタＭ１５３にマッチされる。入力対Ｍ１４０、Ｍ１４１からの出力電流はダイオードワイヤードトランジスタＭ１５８及びＭ１５９を通過し、トランジスタＭ１６０及びＭ１６１にそれぞれ映される。Ｍ１６０を通過した電流は、トランジスタＭ１４２とＭ１４３からなるカレントミラーに反射され、プルアップ電流となる。このプルアップ電流は、出力ＮＭＯＳトランジスタであるトランジスタＭ１５７のゲートドライブのためのＭ１６１のプルダウン電流に対するものである。
【００１６】
オペアンプの周波数補償は、コンデンサＩ１４６及び抵抗器Ｒ１４８によって行われる。トランジスタＭ１４４、Ｍ１４５、Ｍ１６２及びＭ１５６は、プルアップカレントミラーＭ１４２及びＭ１４３をディスエーブルにし、出力ＮＭＯＳトランジスタＭ１５７のスイッチがオフになったときに出力ＮＭＯＳトランジスタＭ１５７のゲートをプルダウンさせるために用いられる。ダイオードワイヤードトランジスタＭ１８２及びＭ１５５はコンデンサＩ１４７及び抵抗器Ｒ１５１と共に、トランジスタＭ１５７がオンになったときに出力がハイからローへ遷移するスルーレートを制限するスルーレート制御回路を備える。
【００１７】
図４は、本発明の第３の実施形態のリピータ５０を示す。図４は、Ｉ^２Ｃバスインタフェースの用途における本発明の電圧安定化ローレベルドライバの使用を例示している。Ｉ^２Ｃバスは、フィリップスコーポレーション（Ｐｈｉｌｉｐｓ　Ｃｏｒｐｏｒａｔｉｏｎ）が開発した業界標準バスインタフェースであり、集積回路が単純な双方向２ワイヤバスを介して互いに直接通信することを可能にしたものである。
【００１８】
Ｉ^２Ｃベースのシステムにおけるインタフェーシング装置は、これらの装置を２本のバスライン、即ちシリアルデータライン（ＳＤＡ）及びシリアルクロックライン（ＳＣＬ）に直接接続させることで実現することができる。
【００１９】
図４では、リピータ５０は４つの同じＩ／Ｏセル５２Ａ、５２Ｂ、５２Ｃ及び５２Ｄを含む。セル５２Ａ及び５２Ｂは、ＳＤＡライン上のＩ／Ｏパッド５４Ａと５４Ｂの間に互いに接続されている。同様にセル５２Ｃ及び５２Ｄは、ＳＣＬライン上のＩ／Ｏパッド５４Ｃと５４Ｄの間に互いに接続されている。各セルは、電圧安定化ローレベルドライバとローレベルコンパレータを含む。例えばセル５２Ａは、電圧安定化ローレベルドライバ５８Ａとローレベルコンパレータ６０Ａを含む。バンドギャップ基準ブロック５６が各Ｉ／Ｏセルのブロックに接続されている。バンドギャップ基準ブロック５６はバンドギャップ基準派生電圧Ｖ_{ｒ ｅｆ}及びＶ_Ｒを生成し、またドライバ５８Ａ、５８Ｂ、５８Ｃ、５８Ｄのオペアンプ用の基準電流（図示せず）も生成する。
【００２０】
ロー信号Ｌ_１（例えば０．４Ｖ未満の電圧）がＳＤＡラインを介してパッド５４Ａに供給されると、例えばローレベルコンパレータ６０Ａはこれをバンドギャップ基準派生電圧Ｖ_Ｒ（例えば０．４５Ｖ）と比較する。Ｌ_１がＶ_Ｒ未満であると判定した後、コンパレータ６０Ａはロー信号Ｌ_１を電圧安定化ローレベルドライバ５８Ｂに出力する。コンパレータ６０Ａからのロー信号Ｌ_１によってドライバ５８Ｂがオンになりドライバ５８Ｂのオペアンプがイネーブルになることで、Ｖ_ｒｅｆ（例えば、０．５２Ｖ）にマッチするようにパッド５４ＢをローレベルＬ_２までプルアップさせる。バンドギャップ基準派生電圧でもあるＶ_ｒｅｆはパッド５４Ａで受け取ったＬ_１よりも高いため、コンパレータ６０Ｂによってハイ信号として処理される。そのため、パッド５４ＢからのＬ_２がＶ_Ｒよりも高いと判定した後、コンパレータ６０Ｂは（デジタル供給電圧Ｖ_ＣＣにほぼ等しい）内部ハイ信号Ｈ_ｉｎｔをドライバ５８Ａに出力する。ハイ信号Ｈ_ｉｎｔによってドライバ５８Ａはオフのままとなる。したがって、ドライバ５８Ａの出力はオフとなる。そのためパッド５４Ａの電圧はＬ_１のままである。このことによってラッチアップのないＩ／Ｏパッドを実現することができる。
【００２１】
外部プルアップ抵抗器又は電源から生じる外部ハイ信号Ｈ_ｅｘｔ（例えば０．４５Ｖより高い電圧）がパッド５４Ａに現れると、コンパレータ６０ＡはＨ_ｅｘｔをＶ_Ｒと比較した後にハイ信号Ｈ_ｉｎｔをドライバ５８Ｂに送る。ハイ信号Ｈ_ｉｎｔによってドライバ５８Ｂがオフになる。したがってドライバ５８Ｂの出力とパッド５４Ｂは、外部プルアップ抵抗器又は電源によってＨ_ｅｘｔまでプルアップさせられる（パッドは他の回路によってプルダウンさせられないと仮定する）。コンパレータ６０Ｂはパッド５４ＢのＨ_ｅｘｔとＶ_Ｒを比較し、内部ハイ信号Ｈ_ｉｎｔをドライバ５８Ａに出力する。内部ハイ信号Ｈ_ｉｎｔによってドライバ５８Ａはオフのままである。したがってドライバ５８Ａの出力はオフのままである。そのためパッド５４Ａの電圧は外部プルアップ抵抗器又は電源によって生じたＨ_ｅｘｔのままである。このことによって、ラッチアップのないＩ／Ｏパッドを実現することができる。
【００２２】
ＳＣＬライン上のセル５２Ｃ及び５２Ｄの動作は、上述のＳＤＡライン上の５２Ａ及び５２Ｂの動作と同じであるため、説明を省略する。
【００２３】
本発明のリピータを用いることで、さらなる容量負荷をＩ^２Ｃバスインタフェース（許容可能な容量負荷の合計に制限がある）に追加することができる。このことは、容量負荷の合計が２倍になるようにＳＤＡラインとＳＣＬラインの容量負荷を分割することで達成することができる。
【００２４】
本発明を特定の実施形態に関連させて説明してきたが、当業者にとっては上述の説明に照らしてみれば多くの代替物、改変及び変形が明らかであることは明白である。したがって添付の特許請求の範囲の趣旨及び範囲内にあるこのような代替物、改変及び変形全てを包含するものとする。
【図面の簡単な説明】
【図１】
本発明の第１の実施形態の電圧安定化ローレベルドライバを示す。
【図２】
本発明の第２の実施形態の電圧安定化ローレベルドライバを示す。
【図３】
図２の回路の概略を示す。
【図４】
本発明の第３の実施形態のリピータを示す。

Claims (13)

1. 出力ノードを有する電圧ドライバであって、
   制御端子と前記出力ノードに接続された出力端子を有するスイッチング回路（２２）と、
   前記出力ノードに接続された第１の入力端子、入力基準電圧に接続された第２の入力端子及び前記スイッチング回路の制御端子に接続された出力端子を有する演算増幅器であって、外部ディスエーブル信号によってスイッチングオンとオフを制御される演算増幅器と、を含み、
   前記増幅器のスイッチがオンになると、前記増幅器は出力ノードが基準電圧にマッチするように前記スイッチング回路の制御端子を駆動し、前記増幅器のスイッチがオフになると、前記増幅器は出力ノードが高インピーダンスを有するように前記スイッチング回路の制御端子を駆動する、
   電圧ドライバ。
2. 前記スイッチング回路がトランジスタで、前記制御端子が前記トランジスタのゲート端子であることを特徴とする、請求項１記載のドライバ。
3. 前記出力ノードの高インピーダンスによって、出力ノードが外部装置によって所定のレベルまでプルアップされることを特徴とする、請求項１記載のドライバ。
4. 前記出力ノードと前記スイッチング回路の制御端子との間に接続されたスルーレート回路をさらに含むことを特徴とする、請求項１記載のドライバ。
5. 出力ノードを有する電圧ドライバであって、
   制御端子と出力端子を有するスイッチング回路と、
   第１の入力端子、第２の入力端子及び前記スイッチング回路の制御端子に接続された出力端子を有する演算増幅器（１２）であって、外部ディスエーブル信号によってスイッチングオンとオフを制御される演算増幅器と、
   前記出力ノードと前記スイッチング回路の出力端子との間に接続された出力保護回路と、
   前記増幅器の第１の入力端子と前記出力ノードとの間に接続された第１の入力保護回路と、
   前記増幅器の第２の入力端子と入力基準電圧との間に接続された第２の入力保護回路と、を含み、
   前記増幅器のスイッチがオンになると、前記増幅器は前記出力ノードが前記基準電圧にマッチするように前記スイッチング回路の制御端子を駆動し、前記増幅器のスイッチがオフになると、前記増幅器は前記出力ノードが高インピーダンスを有するように前記スイッチング回路の制御端子を駆動することを特徴とする、
   電圧ドライバ。
6. 前記出力ノードと前記スイッチング回路の制御端子との間に接続されるスルーレート制御回路をさらに含むことを特徴とする、請求項５記載のドライバ。
7. 前記スイッチング回路がトランジスタで、前記制御端子が前記トランジスタのゲート端子であることを特徴とする、請求項６記載のドライバ。
8. 前記出力ノードの高インピーダンスによって、前記出力ノードが外部装置によって所定のレベルまでプルアップされることを特徴とする、請求項５記載のドライバ。
9. 前記第１及び前記第２の入力保護回路が対称性および雑音阻止を維持することを特徴とする、請求項７記載のドライバ。
10. 第１及び第２のエンドを有するリピータであって、
    第１のＩ／Ｏセルを含み、前記第１のＩ／Ｏセルが、
    第１の入力端子、第１の基準電圧に接続する第２の入力端子及び前記第１のエンドに接続された出力端子を有する第１の電圧ドライバと、
    前記第１のエンドに接続された第１の入力端子と前記第１の基準電圧未満の前記第２の基準電圧に接続された第２の入力端子とを有する第１のコンパレータであって、前記第１のエンドを介して入力信号を受け取り、前記入力信号と前記第２の基準電圧の比較に基づいて、出力端子で第１の結果信号を出力する第１のコンパレータと、を含み、
    前記リピータは第２のＩ／Ｏセルをさらに含み、前記第２のＩ／Ｏセルが、
    前記第１のコンパレータの出力端子に接続された第１の入力端子、前記第１の基準電圧に接続された第２の入力端子及び前記第２のエンドに接続された出力端子を有する第２の電圧ドライバであって、前記第１の結果信号を受け取り、出力端子を介して前記第２のエンドに第２の駆動信号を出力する第２の電圧ドライバと、
    前記第２のエンドに接続する第１の入力端子、前記第２の基準電圧に接続された第２の入力端子及び前記第１の電圧ドライバの第１の入力端子に接続する出力端子を有する第２のコンパレータであって、前記第１の駆動信号を受け取り、前記第１の駆動信号と前記第２の基準電圧の比較に基づいて、出力端子を介して前記第１の電圧ドライバに第２の結果信号を出力する第２のコンパレータを含み、
    前記第１の電圧ドライバが第２の結果信号を受け取り、出力端子を介して前記第１のエンドに第１の駆動信号を出力する、
    リピータ。
11. 前記第１のＩ／Ｏセルと同一の第３のＩ／Ｏセルと、
    前記第２のＩ／Ｏセルと同一で、前記第１のＩ／Ｏセルと前記第２のＩ／Ｏセルが接続されるのと同じ方法で前記第３のＩ／Ｏセルに接続される、第４のＩ／Ｏセルと、をさらに含むことを特徴とする、請求項１０記載のリピータ。
12. 前記第１及び第２のＩ／Ｏセルが、Ｉ^２ＣバスインタフェースのＳＤＡライン上で使用されることを特徴とする、請求項１１記載のリピータ。
13. 前記第３及び第４のＩ／Ｏセルが、Ｉ^２ＣバスインタフェースのＳＣＬライン上で使用されることを特徴とする、請求項１２記載のリピータ。

Images