JP2005109014A - 素子形成方法および配線形成方法 - Google Patents

素子形成方法および配線形成方法 Download PDF

Info

Publication number
JP2005109014A
JP2005109014A JP2003338110A JP2003338110A JP2005109014A JP 2005109014 A JP2005109014 A JP 2005109014A JP 2003338110 A JP2003338110 A JP 2003338110A JP 2003338110 A JP2003338110 A JP 2003338110A JP 2005109014 A JP2005109014 A JP 2005109014A
Authority
JP
Japan
Prior art keywords
layer
wiring
resist layer
forming method
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003338110A
Other languages
English (en)
Other versions
JP4834951B2 (ja
Inventor
Katsuhiro Tomota
勝寛 友田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003338110A priority Critical patent/JP4834951B2/ja
Publication of JP2005109014A publication Critical patent/JP2005109014A/ja
Application granted granted Critical
Publication of JP4834951B2 publication Critical patent/JP4834951B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Devices (AREA)

Abstract

【課題】 微細なパターンやアスペクト比の高いパターンであっても、簡便かつ高精度に位置合わせを行うことが可能な素子形成方法および配線形成方法を提供する。
【解決手段】 基板上に形成されているコンタクトメタルや絶縁膜や下地配線層をマスクとして用いて、マスク上に塗布されたレジスト層に基板の反対側から光を照射して露光を行う。露光に用いる光の波長は、基板を透過するがマスクによって遮られるものを選択する。ネガ型のレジスト層を用いることで順方向のテーパー形状にレジスト層を硬化することができ、ポジ型のレジスト層を用いることで逆方向のテーパー形状にレジスト層を硬化することができる。
【選択図】図5

Description

本発明は素子形成方法および配線形成方法に関し、特にダマシン法を用いて半導体成長基板上などの所定の位置にバンプまたは配線を形成する工程を有する素子形成方法および配線形成方法に関するものである。
従来から、発光ダイオード(light-emitting diode:LED)を製造する過程において、半導体成長基板上にnクラッド層や活性層、pクラッド層を成長させた後に、電極との接触抵抗を低減するために最上層にコンタクトメタルを形成し、ダマシン法によってコンタクトメタルまで到達するバンプを形成していた。コンタクトメタルが形成された位置にバンプを形成するためには、コンタクトメタルの位置に対して精度良くレジストのパターニングを行ってビアを開口する必要があり、従来はアライナーやステッパなどを利用して選択的に露光し現像を行っていた。
一方で、発光ダイオードなどの半導体素子もチップサイズが年々縮小傾向にあり、同時に半導体成長基板上に形成されるコンタクトメタルの面積も小さくなってきている。また、製造コストを低減するために、一枚の半導体成長基板から取り出す素子数を増加させるためには素子間の距離を小さくする必要があるために、必然的に隣接するコンタクトメタル同士の距離も小さくなってしまう。
図12は半導体成長基板上に形成されたコンタクトメタルに対して、ダマシン法でバンプを形成するために、従来の素子形成方法によりビアを形成した状態を説明する模式断面図である。図に示すように、サファイア基板などの半導体成長基板1上に、窒化ガリウム(GaN)のnクラッド層2および活性層3およびpクラッド層4を積層して成長させる。pクラッド層4上にニッケル(Ni)などの金属層を形成して、レジストを塗布しマスクを施して露光、現像などのフォトリソグラフィーを行ってコンタクトメタル5を形成する。コンタクトメタル5を形成した後に、pクラッド層4およびコンタクトメタル5上にレジスト層6を塗布し、アライナーやステッパを用いてコンタクトメタル5の位置にあわせてフォトリソグラフィーによりビア7を開口する。
図12に示すように、ビア7はコンタクトメタル5の位置に対応して開口されるが、例えば一辺が15μm角の発光ダイオードではコンタクトメタル5の幅が5μm程度であり、形成されるビア7は幅が3μm程度で高さが5μm程度となる。このように、従来の素子形成方法で形成したビア7は、アライナーやステッパによる位置合わせ時の誤差を考慮してコンタクトメタル5の面積よりも小さい面積が開口されることになる。
しかし、上述した従来の素子形成方法においては、素子が小型化してコンタクトメタルの面積が小さくなり、隣接するコンタクトビア同士の距離が小さくなることで、微細なパターンに高い精度で位置合わせを行う必要があり、ビア形成時のアライメントが困難になるという問題があった。また、位置合わせ時の誤差を考慮して図12に示したように、コンタクトメタルの面積よりも小さい開口でビアを形成する場合には、ビアの開口面積とビアの深さの比であるアスペクト比が高いレジストパターニングになるため、フォトリソグラフィーによりビアを形成することが困難になるという問題があった。
また、ビアを形成する対象が例えば窒化ガリウム系の発光素子である場合などには、半導体成長基板に結晶を成長する過程で基板が反ってしまい、マスクと基板表面との距離が一定とならないために高精度のアライメントが困難になるという問題もあった。さらに、基板の表面モフォロジーが悪いとコンタクトメタルをアライメントマークとして用いた場合には、コンタクトメタルからの反射光が乱反射になってしまうために認識精度が低下し、精度の高いアライメントが困難になるという問題もあった。
さらに、フォトリソグラフィーでの露光はレジスト層で光が減衰するため、ネガ型レジストでは順テーパのパターンが得られにくく、ポジ型レジストでは逆テーパーのパターンが得られにくいため、レジスト材料の選択肢が限定されていた。
したがって本発明は、微細なパターンやアスペクト比の高いパターンであっても、簡便かつ高精度に位置合わせを行うことが可能な素子形成方法および配線形成方法を提供することを目的とする。
上記課題を解決するために本発明の素子形成方法は、結晶を成長させる成長基板上に予め形成されたパターン膜をマスクとして用い、前記パターン膜上にレジスト層を塗布した後に、前記成長基板の前記レジスト層が塗布された面と反対側から、前記成長基板を透過し前記パターン膜で遮られる光を照射する露光することを特徴とする。
パターン膜をマスクとして用いて、成長基板のレジスト層が塗布された面と反対側から露光を行うことにより、微細なパターン上においても簡便かつ高精度にレジストの露光を行うことができる。コンタクトメタルなどのパターンをマスクとしているために、形成されたビアの開口部分はマスクと略同一面積かつ略同一形状となり、ビアにバンプを形成した場合の電気的接続を確保しやすくなる。
また、レジスト層を塗布する前に、パターン膜をマスクとして用いて成長基板のエッチングを行うことで、成長基板のエッチングした深さまでレジスト層を形成することができる。このときのエッチングを成長基板上に形成された活性層より深い領域まで行うことで、活性層の面積を小さくして露光用の光のうち活性層によって吸収される光量を減少させることができ、レジスト層の露光を効率よく行うことができる。また、露光用の光によって活性層が発光してしまう場合にも、パターン膜によって活性層から発光した光を遮ることができるため、レジスト層を露光するための光の進行方向を制御することができる。
また、コンタクトメタルをパターン膜として用いて、レジスト層としてネガ型の感光材料を用いることで、レジスト層での露光用の光の減衰によって順方向のテーパー形状に露光領域を形成することができる。順方向のテーパー形状に露光領域を形成することにより、露光工程の後にレジスト層の現像と硬化を行ってコンタクトビアを形成し、コンタクトビア内に金属層を堆積させてバンプを形成する場合、順方向のテーパー形状のコンタクトビアを形成することができるため、バンプ形成のための金属を堆積させ易くなる。逆に、パターン膜が絶縁膜であり、レジスト層としてポジ型の感光材料を用いることで、逆方向のテーパー形状の露光領域とコンタクトビアを形成することもできる。
また、露光の後にレジスト層の現像と硬化を行い、硬化したレジスト層を加熱してにより変形させることで、硬化したレジスト層の表面を滑らかにすることや、若干の形状変形を起こすことができる。レジスト層を変形させることで、硬化したレジスト層がコンタクトメタル上に部分的に重なり、コンタクトメタルの露出する面積が減少してしまうが、コンタクトメタル以外の構成要素との絶縁を確実に行うことが出来るようになる。
さらに、成長基板上の所定領域に選択的に結晶を成長させて立体構造の素子を形成し、立体構造の素子上にパターン膜を形成するとしてもよい。パターン膜をマスクとして用いて、成長基板のレジスト層が塗布された面と反対側から露光を行うことにより、立体的な構造の素子であっても微細なパターン上において簡便かつ高精度にレジストの露光を行うことができる。このときの立体構造の素子としては、六角錐形状の窒化ガリウム系発光素子などが挙げられる。
また、上記課題を解決するために本発明の配線形成方法は、配線を形成する配線基板上に予め形成された下地配線層をマスクとして用い、前記下地配線層上にレジスト層を塗布した後に、前記配線基板の前記レジスト層が塗布された面と反対側から、前記配線基板を透過し前記下地配線層で遮られる光を照射する露光することを特徴とする。
下地配線層をマスクとして用いて、配線基板のレジスト層が塗布された面と反対側から露光を行うことにより、微細な配線パターン上においても簡便かつ高精度にレジストの露光を行うことができる。露光部分を現像して開口部分を形成すると、開口部分はマスクと略同一面積かつ略同一形状となる。
また、露光の後にレジスト層の現像と硬化を行って配線用溝を形成し、配線用溝内に金属層を堆積させて金属配線層を形成することで、厚い金属配線層を形成しても配線基板との密着性を向上させると共に、配線の断面積を増やして低抵抗化を図ることが可能となる。このとき金属配線層の形成にダマシン法を用いるとしてもよい。
基板上に形成されているコンタクトメタルなどパターンをマスクとして用い、基板のレジストが塗布された面と反対側から露光を行うことにより、微細なパターン上においても簡便かつ高精度にレジストの露光を行うことができる。コンタクトメタルなどのパターンをマスクとしているために、形成されたビアの開口部分はマスクと略同一面積かつ略同一形状となり、ビアにバンプを形成した場合の電気的接続を確保しやすくなる。
以下、本発明を適用した素子形成方法および配線形成方法について、図面を参照しながら詳細に説明する。なお本発明は、以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。本発明の素子形成方法および配線形成方法は、発光ダイオードのほかにもレーザーダイオードや受光素子、FET(field-effect transistor)、HEMT(high electron mobility transistor)、HBT(ヘテロバイポーラトランジスタ)、バイポーラデバイス、TFT(thin film transistor)、MOS(metal-oxide semiconductor)・MIS(Metal―Insulator―Semiconductor)・ショットキー接合による各種デバイス、太陽電池、各種センサ、量子効果デバイスなどの種種のデバイスを製造する工程で用いることができる。また、化合物半導体だけではなく、シリコンゲルマニウム(SiGe)、シリコンカーバイド(SiC)、ダイヤモンド、アモルファス半導体、多結晶半導体、強・常誘電体、超伝導材料などの材料を用いるビア形成においても利用可能である。
[第一の実施の形態]
図1乃至図8は本発明の素子形成方法として、半導体成長基板上に発光ダイオードを形成する際に、ダマシン法を用いてバンプを形成する工程断面図である。
まず図1に示すように、サファイア基板などの成長基板11上に窒化ガリウム(GaN)にn型ドープを行ったnクラッド層12を成長させ、nクラッド層12上に活性層13を成長させ、活性層13上に窒化ガリウムにp型ドープを行ったpクラッド層14を成長させる。ここでは成長基板11としてサファイア基板を例示したがシリコンカーバイド(SiC)やその他の化合物半導体基板を用いるとしても良く材質は限定しない。また、成長基板11上に成長する各層も窒化ガリウムだけではなく、ガリウム砒素(GaAs)やガリウム・インジウム・リン(GaInP)などの各種材料を用いてよい。また、成長基板11上に結晶成長により形成する層としては、nクラッド層12と活性層13、pクラッド層14の順番に限定されず、nクラッド層12とpクラッド層14の上下位置が逆の場合や、さらに複数の層を有する多層構造を結晶成長させるとしてもよい。
次に、スパッタや蒸着などの手法を用いてpクラッド層14上にニッケル(Ni)などの金属膜を形成し、金属膜上にレジストを塗布してマスクを介して露光し現像を行う。レジストを除去した領域の金属膜をエッチングにより取り除くことで、図2に示すように、マスクに対応した位置と形状のコンタクトメタル15がpクラッド層14上に形成される。コンタクトメタル15の材質としては、単体のニッケル以外にもニッケルと白金(Pt)と金(Au)を用いるなど、pクラッド層14との接触抵抗を低減できる金属を用いればよい。
次に図3に示すように、コンタクトメタル15をマスクとして用いて、pクラッド層14、活性層13およびnクラッド層12の一部をエッチングしてメタル分離溝16を形成する。エッチングにはpクラッド層14、活性層13およびnクラッド層12を構成する材料に適した方法を用いるとし、エッチングに用いるエッチング溶液の種類などは限定しない。コンタクトメタル15をマスクとしてエッチングを行うため、メタル分離溝16は図に示しているようにコンタクトメタル15の面積と同程度の開口部がnクラッド層12まで到達することになる。したがって、メタル分離溝16が形成されることで、コンタクトメタル15、pクラッド層14および活性層13が発光素子ごとに分離されることになる。ここでは、nクラッド層12の表層部分付近までメタル分離溝16を開口した例を示しているが、少なくとも活性層13より深い位置までメタル分離溝16が開口されていれば良く、成長基板11に到達するまでメタル分離溝16を開口するとしても良い。
次に図4に示すように、コンタクトメタル15上にネガ型のレジスト層17を塗布して、メタル分離溝16にレジスト層17を充填すると共に、コンタクトメタル15上にもレジスト層17を堆積させる。レジスト層17の塗布には通常のスピンコート法などを用いることが出来る。
次に図5に示すように、成長基板11側から紫外光を照射してレジスト層17を部分的に露光して露光領域18を形成する。この露光で照射する光は、成長基板11やnクラッド層12を透過するが、コンタクトメタル15によって遮られる波長の光を選択する。例えば成長基板11がシリコン基板である場合には赤外光を選択するなど、他の材質を用いた基板の場合には基板の材質に適した波長の光を用いる。したがってコンタクトメタル15は、成長基板11側から照射される光を遮るパターン膜として機能することになる。
また、メタル分離溝16を充填しているレジスト層17は、コンタクトメタル15よりも成長基板11側に位置しているために、メタル分離溝16内の全領域が露光されることになる。成長基板11側から露光を行うと、活性層13に照射された紫外光が活性層13に吸収される場合や、逆に活性層13が発光する場合などがある。しかし、活性層13よりもレジスト層17側に位置するコンタクトメタル15をマスクとしているため、活性層13が発光してしまう場合においても、レジスト層17に到達する光を平行なものに保つことが可能となり、露光領域18の形状を整えることができる。また、活性層13で吸収される紫外光を減少させることができるため、効率的な露光を行うことができる。露光の際に成長基板11側から照射する光は平行光であるが、光がレジスト層17の上部に進行していく際に減衰するため、レジスト層17の上部では露光される領域が小さくなり、図に示しているような順方向のテーパーの露光領域18が形成される。
次に図6に示すように、成長基板11側から露光したレジスト層17の露光領域18を現像して硬化し絶縁層19を形成すると共に、レジスト層17を除去してコンタクトビア20を形成する。絶縁層19はレジスト層17が露光されて硬化された層であるため、露光領域18と同様の順方向のテーパー形状に形成される。コンタクトメタル15をマスクとして成長基板11側から光を照射して、露光されなかった領域がコンタクトビア20となるため、コンタクトビア20の開口領域はコンタクトメタル15と略同一面積で略同一形状になる。
絶縁層19を形成した後に、リフロー炉などで加熱を行って絶縁層19の表面を滑らかにすることや、若干の形状変形を起こしてコンタクトメタル15上に絶縁層19が重なるようにしてもよい。過熱により絶縁層19を変形させてコンタクトメタル15上の一部に絶縁層19を重ねると、コンタクトメタル15の露出する面積が減少してしまうが、コンタクトメタル15以外の構成要素との絶縁を確実に行うことが出来るようになる。
次に図7に示すように、コンタクトメタル15と絶縁層19上に例えば銅(Cu)などの金属をスパッタにより付着させてシードメタル21を形成し、シードメタル21上に銅などのバンプメタル22を電解メッキにより形成する。シードメタル21およびバンプメタル22の材質としては、銅の他にニッケル(Ni)やアルミニウム(Al)などの金属を用いるとしてもよい。絶縁層19が順方向のテーパー形状として形成されているため、スパッタによってシードメタル21を形成する場合にも、コンタクトビア20の側壁部分全面に対してシードメタル21を形成することができる。
次に図8に示すように、絶縁層19の頂上領域よりも上方に形成されているバンプメタル22とシードメタル21をダマシン法によって除去し、コンタクトビア20に形成されたバンプメタル22を個別化する。この後、絶縁層19の位置でダイシングやエッチングにより素子分離溝を形成した後に成長基板11を剥離することにより、素子を個別に分離して発光ダイオードの素子を形成する。
以上説明したように、コンタクトメタルをマスクとして用いて成長基板側から露光を行うことにより、微細なパターンでもセルフアラインで位置精度が高くアスペクト比の高いパターニングを行うことができる。また半導体ウエハが反っている場合や、表面モフォロジーが悪い場合など、アライナーによる位置決めが困難な条件下においても、高い位置精度でパターニングを行うことが可能となる。
[第二の実施の形態]
図9は本発明の素子形成方法として、半導体成長基板上に六角錐形状の発光ダイオードを形成し、ダマシン法を用いてバンプを形成する場合を説明する断面図である。本発明の素子形成方法は、平坦な構造の素子だけではなく立体的な構造の素子においても用いることが可能であり、上述した第一の実施の形態と同様の手順で簡便かつ高精度にパターニングを行うことが可能である。
図9に示すように、サファイアなどの成長基板31上に六角錐形状の発光素子32を形成し、発光素子32の頂上領域にコンタクトメタル33を形成する。この六角錐形状の発光素子32は例えば窒化ガリウム系の発光ダイオードであり、成長基板の結晶面を適切に選択して結晶成長領域を限定した選択成長を行うことによって形成される。
次に発光素子32およびコンタクトメタル33を覆うようにスピンコートなどでレジスト層を塗布し、成長基板31側から紫外光を照射することでコンタクトメタル33をマスクとして用いた露光を行う。その後、レジスト層の現像と硬化を行うことでレジスト層を絶縁層34とし、コンタクトメタル33上のレジスト層を除去することでコンタクトメタル33まで到達する開口部であるコンタクトビア35を形成する。
露光の際に用いる光は、上述した第一の実施の形態と同様に、成長基板31を透過するがコンタクトメタル33によって遮られる波長の光を選択する。したがってコンタクトメタル33は、成長基板31側から照射される光を遮るパターン膜として機能することになる。露光の際に成長基板31側から照射する光は平行光であるが、光がレジスト層の上部に進行していく際に減衰するため、レジスト層の上部では露光される領域が小さくなり、図に示しているような順方向のテーパーのコンタクトビア35が形成される。
コンタクトビア35を形成した後に、コンタクトビア35に金属を充填してダマシン法を用いてバンプの形成を行い、絶縁層34の位置でダイシングやエッチングにより素子分離溝を形成した後に成長基板31を剥離することにより、素子を個別に分離して発光ダイオードの素子を形成する。
コンタクトメタル33をマスクとして用いて成長基板31側から露光を行うことで、立体的な構造の素子での微細なパターンでも、セルフアラインで位置精度が高くアスペクト比の高いパターニングを行うことができる。ここでは、立体的な構造の発光素子として六角錐形状の発光ダイオードを示したが、その他の形状の構造においても容易に高精度なパターニングを行うことができる。
[第三の実施の形態]
図10は本発明の配線形成方法として、配線基板上に絶縁層を形成した後に配線パターン上に配線用のビアを形成する場合を説明する工程断面図である。本実施の形態では、上述して説明した本発明の素子形成方法を半導体素子ではなく、基板上での配線パターンに適用するものである。
図10(a)に示すように、絶縁体で形成された配線基板41上に所定のパターンの下地配線層42が形成された基板を用意する。下地配線層42の形成はリフトオフ加工等の通常用いられる方法で形成してよく、後工程で下地配線層42上に金属層を積層する下地となるので、露光用の光を遮ることが可能な程度の厚さであればよい。また、配線基板41は絶縁体で形成されている必要は無く、半導体や超伝導体などで合ってもよい。また、下地配線層42はチタンおよび金、銅、アルミニウムなどの材料を用いてよい。下地配線層42を配線基板41上に形成した後に、アニールを行って下地配線層42と配線基板との密着性を向上させるとしても良い。
次に図10(b)に示すように、配線基板41および下地配線層42上にレジスト層43を塗布し、下地配線層42をマスクとして用いて配線基板41側から露光を行う。露光に用いる光は、配線基板41を透過するが下地配線層42によって遮られる波長の光を選択する。次に図10(c)に示すように、レジスト層43の現像と硬化を行ってレジスト層43を絶縁層44にすると共に、下地配線層42上のレジスト層43を除去して下地配線層42上に配線用溝(ビア)45を形成する。次に図10(d)に示すように、配線用溝45にメッキ等の方法でアルミニウムなどの金属を充填して金属配線層46を形成する。
配線基板41上の下地配線層42をマスクとして用いて、配線基板41のレジストが塗布された面と反対側から露光を行うことで、微細な配線ルールで金属配線層46を下地配線層42上に形成したい場合にも簡便かつ高精度にパターン形成を行うことが可能となる。薄い下地配線層42を予め形成した後に厚い金属配線層46を形成することで、配線基板41との密着性を向上させると共に、配線の断面積を増やして低抵抗化を図ることが可能となる。
[第四の実施の形態]
図11は本発明の素子形成方法として、基板上に絶縁層を形成した後に絶縁層をマスクとして用いる場合を説明する工程断面図である。本実施の形態はポジ型のレジストを用いて逆方向のテーパーを有するコンタクトビアを形成する場合などに用いることができる。
図11(a)に示すように、発光素子などの多層構造が形成された半導体基板51を用意し、半導体基板51上に絶縁材料で絶縁マスク52を形成した後に所定のパターンに開口部を形成して、開口部に金属膜を積層してコンタクトメタル53を形成する。絶縁マスク52はフォトリソグラフィー等の方法により形成する。また、コンタクトメタル53はニッケルやニッケルと白金と金などを用い、金属の種類は特に限定しない。
次に図11(b)に示すように、絶縁マスク52およびコンタクトメタル53上にスピンコートなどによりレジスト層54を塗布し、半導体基板51のレジスト層54が塗布された面と反対側から露光を行う。このとき露光に用いる光は半導体基板51とコンタクトメタル53を透過するが絶縁マスク52によって遮られる波長の光を選択する。また、レジスト層54は、ポジ型のレジスト材料を用いるとする。したがってコンタクトメタル53は、半導体基板51側から照射される光を遮るパターン膜として機能することになる。
露光の際に半導体基板51側から照射する光は平行光であるが、光がレジスト層54の上部に進行していく際に減衰するため、レジスト層54の上部では露光される領域が小さくなり、コンタクトメタル53が形成された領域から徐々に感光領域が小さくなるために逆方向のテーパーの露光領域が形成される。
次に図11(c)に示すように、レジスト層54の現像と硬化を行って絶縁マスク52上のレジスト層54を絶縁層55とし、開口部53上のレジスト層54を除去してコンタクトビアを形成し、コンタクトビアに銅やニッケル、アルミニウムなどの金属を充填することでバンプメタル56を形成する。バンプメタル56の形成は、スパッタによるシードメタルの形成とメッキによるバンプメタル56の形成、およびダマシン法によるバンプメタル56の個別化等の方法を用いるとしてよい。この後、絶縁層55の位置でダイシングやエッチングにより素子を分離することにより、素子を個別に分離して発光ダイオードの素子を形成する。
レジスト層54をポジ型のレジスト材料で形成し、絶縁マスク52をマスクとして半導体基板51の反対側から露光を行ったことにより、絶縁層55はレジスト層54が露光されずに硬化されて逆方向のテーパー形状に形成される。絶縁マスク52をマスクとし、コンタクトメタル53を光が透過する領域としたことで、露光された領域がコンタクトビアとなるため、バンプメタル56はコンタクトメタル53と略同一面積で略同一形状の領域に形成される。
以上説明したように、絶縁マスクをマスクとして用いて成長基板側からポジ型レジストの露光を行うことにより、微細なパターンでもセルフアラインで位置精度が高くアスペクト比の高いパターニングを行うことができる。また半導体ウエハが反っている場合や、表面モフォロジーが悪い場合など、アライナーによる位置決めが困難な条件下においても、高い位置精度でパターニングを行うことが可能となる。
本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、成長基板上にnクラッド層、活性層、pクラッド層を形成した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、コンタクトメタルを形成した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、メタル分離溝を形成して素子毎にnクラッド層、活性層、pクラッド層を分離した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、pクラッド層上にレジストを塗布した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、コンタクトメタルをマスクとして用いて成長基板側から露光を行った状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、レジストの現像と硬化をおこなってビアを形成した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、ビアに金属を充填してバンプメタルを形成した状態を示している。 本発明の第一の実施の形態での素子形成方法を示す工程断面図であり、ダマシン法によりバンプメタルの上層を除去してバンプメタルを個別化した状態を示している。 本発明の第二の実施の形態での素子形成方法を示す断面図であり、半導体成長基板上に六角錐形状の発光ダイオードを形成し、ダマシン法を用いてバンプを形成する場合を示している。 本発明の第三の実施の形態での配線形成方法を示す工程斜視図であり、配線基板上に絶縁層を形成した後に配線パターン上に配線用の配線用溝を形成する場合を示している。 本発明の第四の実施の形態での素子形成方法を示す工程断面図であり、基板上に絶縁層を形成した後に絶縁膜をマスクとして用いる場合を示している。 従来の素子形成方法として、ステッパやアライナーを用いて位置決めを行う場合の発光ダイオードの製造過程を示す断面図である。
符号の説明
1 半導体成長基板
2,12 nクラッド層
3,13 活性層
4,14 pクラッド層
5,15,33,53 コンタクトメタル
6,17,43,54 レジスト層
7 ビア
11,31 成長基板
16 メタル分離溝
18 露光領域
19,34,44,55 絶縁層
20,35 コンタクトビア
21 シードメタル
22 バンプメタル
32 発光素子
41 配線基板
42 下地配線層
45 配線用溝
46 金属配線層
51 半導体基板
52 絶縁マスク
56 バンプメタル

Claims (12)

  1. 結晶を成長させる成長基板上に予め形成されたパターン膜をマスクとして用い、前記パターン膜上にレジスト層を塗布した後に、前記成長基板の前記レジスト層が塗布された面と反対側から、前記成長基板を透過し前記パターン膜で遮られる光を照射する露光することを特徴とする素子形成方法。
  2. 前記レジスト層を塗布する前に、前記パターン膜をマスクとして用いて、前記成長基板のエッチングを行うことを特徴とする請求項1記載の素子形成方法。
  3. 前記エッチングを前記成長基板上に形成された活性層より深い領域まで行うことを特徴とする請求項2記載の素子形成方法。
  4. 前記パターン膜がコンタクトメタルであり、前記レジスト層としてネガ型の感光材料を用いることを特徴とする請求項1記載の素子形成方法。
  5. 前記パターン膜が絶縁膜であり、前記レジスト層としてポジ型の感光材料を用いることを特徴とする請求項1記載の素子形成方法。
  6. 前記露光の後に前記レジスト層の現像と硬化を行ってコンタクトビアを形成し、前記コンタクトビア内に金属層を堆積させてバンプを形成することを特徴とする請求項1記載の素子形成方法。
  7. 前記露光の後に前記レジスト層の現像と硬化を行い、硬化した前記レジスト層を加熱して変形させることを特徴とする請求項1記載の素子形成方法。
  8. 前記成長基板上の所定領域に選択的に結晶を成長させて立体構造の素子を形成し、前記立体構造の素子上に前記パターン膜を形成することを特徴とする請求項1記載の素子形成方法。
  9. 前記立体構造の素子は、六角錐形状の窒化ガリウム系発光素子であることを特徴とする請求項8記載の素子形成方法。
  10. 配線を形成する配線基板上に予め形成された下地配線層をマスクとして用い、前記下地配線層上にレジスト層を塗布した後に、前記配線基板の前記レジスト層が塗布された面と反対側から、前記配線基板を透過し前記下地配線層で遮られる光を照射する露光することを特徴とする配線形成方法。
  11. 前記露光の後に前記レジスト層の現像と硬化を行って配線用溝を形成し、前記配線用溝内に金属層を堆積させて金属配線層を形成することを特徴とする請求項10記載の配線形成方法。
  12. 前記金属配線層の形成にダマシン法を用いることを特徴とする請求項11記載の配線形成方法。
JP2003338110A 2003-09-29 2003-09-29 Led素子形成方法 Expired - Fee Related JP4834951B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003338110A JP4834951B2 (ja) 2003-09-29 2003-09-29 Led素子形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338110A JP4834951B2 (ja) 2003-09-29 2003-09-29 Led素子形成方法

Publications (2)

Publication Number Publication Date
JP2005109014A true JP2005109014A (ja) 2005-04-21
JP4834951B2 JP4834951B2 (ja) 2011-12-14

Family

ID=34533727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338110A Expired - Fee Related JP4834951B2 (ja) 2003-09-29 2003-09-29 Led素子形成方法

Country Status (1)

Country Link
JP (1) JP4834951B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019511A (ja) * 2005-07-05 2007-01-25 Lg Electronics Inc 発光素子及びその製造方法
JP2008227544A (ja) * 2005-09-13 2008-09-25 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2009081407A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2009541989A (ja) * 2006-06-23 2009-11-26 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
US12555887B2 (en) 2023-03-17 2026-02-17 Beijing Boe Technology Development Co., Ltd. Transparent antenna and method for fabricating the same, electronic device and method for driving the same
KR102931222B1 (ko) * 2022-08-01 2026-02-25 호서대학교 산학협력단 나노 홀 어레이가 형성된 금속판 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065500Y2 (ja) 1986-04-01 1994-02-09 朝正 辺土名 サツシ枠体取付金具

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234078A (ja) * 1985-04-09 1986-10-18 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH04180231A (ja) * 1990-11-15 1992-06-26 Fuji Electric Co Ltd 微細バンプ電極を有する半導体装置の製造方法
JPH07263355A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法,半導体結晶表面のクリーニング方法,及び半導体装置
JPH0982940A (ja) * 1995-09-14 1997-03-28 Hitachi Ltd 半導体装置およびその製造方法
JP2001024279A (ja) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd 半導体レーザ素子の製造方法
JP2002261335A (ja) * 2000-07-18 2002-09-13 Sony Corp 画像表示装置及び画像表示装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234078A (ja) * 1985-04-09 1986-10-18 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH04180231A (ja) * 1990-11-15 1992-06-26 Fuji Electric Co Ltd 微細バンプ電極を有する半導体装置の製造方法
JPH07263355A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法,半導体結晶表面のクリーニング方法,及び半導体装置
JPH0982940A (ja) * 1995-09-14 1997-03-28 Hitachi Ltd 半導体装置およびその製造方法
JP2001024279A (ja) * 1999-07-09 2001-01-26 Matsushita Electric Ind Co Ltd 半導体レーザ素子の製造方法
JP2002261335A (ja) * 2000-07-18 2002-09-13 Sony Corp 画像表示装置及び画像表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019511A (ja) * 2005-07-05 2007-01-25 Lg Electronics Inc 発光素子及びその製造方法
JP2008227544A (ja) * 2005-09-13 2008-09-25 Showa Denko Kk 窒化物系半導体発光素子及びその製造方法
JP2009541989A (ja) * 2006-06-23 2009-11-26 エルジー エレクトロニクス インコーポレイティド 垂直型発光素子及びその製造方法
US8624288B2 (en) 2006-06-23 2014-01-07 Lg Electronics, Inc. Light emitting diode having vertical topology and method of making the same
US9530936B2 (en) 2006-06-23 2016-12-27 Lg Electronics Inc. Light emitting diode having vertical topology and method of making the same
JP2009081407A (ja) * 2007-09-27 2009-04-16 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
KR102931222B1 (ko) * 2022-08-01 2026-02-25 호서대학교 산학협력단 나노 홀 어레이가 형성된 금속판 제조 방법
US12555887B2 (en) 2023-03-17 2026-02-17 Beijing Boe Technology Development Co., Ltd. Transparent antenna and method for fabricating the same, electronic device and method for driving the same

Also Published As

Publication number Publication date
JP4834951B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US7799699B2 (en) Printable semiconductor structures and related methods of making and assembling
JPH088272A (ja) 低熱インピーダンス集積回路
US20050181601A1 (en) Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
US20120292789A1 (en) Semiconductor wafer and method of producing the same
EP2937896B1 (en) Method of transfering a printable semiconductor element
CN109920757B (zh) 一种提高化合物半导体器件可靠性能的背段工艺
JP4834951B2 (ja) Led素子形成方法
US20140264713A1 (en) Gate contact for a semiconductor device and methods of fabrication thereof
CN108010933A (zh) 一种微led发光显示阵列像素单元构造及其制作方法
US9202704B2 (en) System for self-aligned contacts
JP2009212103A (ja) 半導体装置及びその製造方法
CN108922924B (zh) 一种多层自对准y栅晶体管器件制造方法及晶体管器件
CN108766888B (zh) 一种y栅半导体器件制造方法及半导体器件
TW202516596A (zh) 半導體裝置及其形成方法
CN111244026A (zh) Iii族氮化物器件以及制造用于iii族氮化物基器件的欧姆接触部的方法
CN112201579B (zh) 一种半导体芯片对准标记的制作方法及半导体芯片
JP7070392B2 (ja) 半導体装置の製造方法
JP2012023144A (ja) ワイドギャップ半導体基板およびワイドギャップ半導体装置の製造方法
JP2008016762A (ja) GaN−HEMTの製造方法
CN119545863B (zh) 一种短沟道场效应晶体管、其制备方法及电子器件
TWI838309B (zh) 高電子遷移率電晶體及其製備方法
US20250168981A1 (en) Electronic device and method for forming the same
TWI915077B (zh) 半導體結構及其形成方法
US20240395545A1 (en) Semiconductor devices and methods of manufacture
JPH0326538B2 (ja)

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4834951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees