JP2005135532A

JP2005135532A - 適応等化装置、復号装置、及び誤差検出装置

Info

Publication number: JP2005135532A
Application number: JP2003371112A
Authority: JP
Inventors: Satoru Tono; 哲東野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-10-30
Filing date: 2003-10-30
Publication date: 2005-05-26
Also published as: CN1612477A; TW200527813A; US20050135472A1; KR20050041969A; TWI273770B; EP1528560A1

Abstract

【課題】 PR等化を行いながら閾値判定器よりも判定性能の向上したFDTSにより判定値を得る。
【解決手段】通信や磁気記録、光記録再生装置などの波形等化装置において、前段にFFF を配置し、その後にDFE または判定装置をFDTSを用いたFDTS/DFE を配置した構成において、FFF で等化した波形のISI の最初の部分（前縁ISI ）のみPR(Partial Response)応答であって、それ以降の応答（後縁ISI ）を考慮しない等化を行い、FBF で後縁ISI の応答を作り出し、それをDFE 構成によりFFF 後の応答から差し引くことによって、その結果がPR応答になるようにした。
【選択図】図１

Description

本発明は、光記録や磁気記録装置において再生波形をパーシャルレスポンス（ＰＲ）等化する適応等化装置、並びにその適応等化を利用した復号装置、及び誤差検出装置に関する。

従来より、ＬＭＳ(Least Mean Square )アルゴリズムなどを用いて適応等化を行う適応等化装置が知られている。
また、従来より信号判定手段にFDTS(Fixed Delay Tree Search) を用いたDFE(Decision Feedback Equalizer)であるFDTS/DFEが知られている（非特許文献１参照）。
JEAKYUN MOON, "Performance Comparison of Detection Methods in Magnetic Recording" IEEE Transaction on magnetics, vol.26 No.6

しかしながら、上述したＬＭＳアルゴリズムなどを用いて適応等化を行う際に、波形から元のデータを仮判定しなければならない。そして、その仮判定としてノイズや等化誤差などの多いＳＤＮＲの低いデータを閾値検出すると判定結果に大きく誤りを含み、適応ゲインを上げて高速に追従させることが困難になる。
また、ＰＬＬ（フェイズロックドループ）やＡＧＣ（オートゲインコントロール）といったダイナミックにより速く追従させたいものにとっても同様で、ＳＤＮＲの低いデータを閾値検出して誤差信号を得ると誤りが多く、高速に追従させることが困難である。
また、ＰＲに必要な周波数領域に出力の乏しい、または欠落した部分のある入力波形をＰＲ等化しようとしても、どうしても等化出来ない周波数領域がある。このような誤差は入力データのパターンに強く依存した等化誤差となって残留してしまい、復号装置の性能を強く劣化させ、BER 低下につながる。

また、上述したFDTS/DFEにおいて、FFF(Feed Forward Filter)は因果律を満たした波形に等化する必要がある。もし、前縁ISI （FFF で等化した波形のISI(Inter-Symbol Interference)の最初の部分）が残留していて因果律を満たさない波形がFDTS/DFEに入力すると、DFE 構造では後縁ISI （前縁ISI 以降の部分）を除去することしかできないので、前縁ISI に起因する等化誤差は取り除くことができない。よって、FDTSは前縁ISI に起因する等化誤差により誤り率の増加を招くことになる。
また、FFF は通常雑音白色化の機能も持たせることが一般的である。これはFDTSが雑音白色化による判定性能向上を狙っているものであるが、前記の因果律を満たしながら雑音白色化という性能を持たせたFFF を設計することは入力波形によっては非常に困難である。
さらに、FFF を雑音白色化かつ因果律を満たす基準で選んだ場合、FDTSの検出距離が通常のPR等化の場合と比較して短くなる傾向にある。
FFF が因果律を満たした等化を行わない場合、FDTS/DFEからFFF を制御するために、LMS アルゴリズムを用いてアダプティブにしてもうまく因果律を満たすようには働かない。これはFDTS/DFEで得られた誤差検出では前縁ISI によるものなのか後縁ISI によるものなのかの判断がつかないため、局所的最小解に落ち着き、等化誤差の多く残った等化しかできないためである。
そこで本発明は、FDTS/DFE等を用いた適正な等化処理を行なうことが可能な適応等化装置、復号装置、及び誤差検出装置を提供することを目的とする。

上述の目的を達成するため、本発明の適応等化装置は、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする。
また本発明の復号装置は、前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置し、前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする。

また本発明の誤差検出装置は、前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行うことを特徴とする。
また本発明の適応等化方法は、前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする。

本発明にかかる適応等化装置、復号装置、及び誤差検出装置によれば、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことから、ＰＲ等化を行ないながら、ＦＤＴＳ／ＤＦＥ等を用いた適正な等化処理を行なうことができ、さらに有効な復号処理や誤差検出に利用することが可能となる。

本発明の実施の形態では、通信や磁気記録、光記録再生装置などの波形等化装置において、前段にFFF(Feed Forward Filter)を配置し、その後にDFE(Decision Feedback Equalizer)または、判定装置をFDTS(Fixed Delay Tree Search) を用いたFDTS/DFEを配置した構成において、FFF で等化した波形のISI(Inter-Symbol Interference)の最初の部分のみPR(Partial Response)応答であって、それ以降の応答（以下後縁ISI と呼ぶ）を考慮しない等化を行い、FBF(Feed Back Filter) で後縁ISI の応答を作り出し、それをDFE 構成によりFFF 後の応答から差し引くことによって、その結果がPR応答になるようにした。

以下、本発明の実施例について図面を用いて説明する。
図１は本実施例を適用した光記録装置または磁気記録装置の基本的な構成を示すブロック図である。
図示のように、本実施例装置は、変調回路１０と、記録レーザや磁気ヘッドの記録電流を変調信号に応じて制御する記録制御回路２０と、記録及び再生を行うレーザーピックアップまたは磁気ヘッド３０と、再生アンプ４０と、ＡＧＣ(Automatic Gain Control)５０と、ＰＬＬ(Phase Locked Loop )６０と、ＰＲ等化装置７０と、最尤復号器８０と、復調回路９０とを有し、メディア１００に各種データの記録または再生を行なうものである。

図２は図１におけるＰＲ等化装置の詳細を示すブロック図である。
図示のように、このＰＲ等化装置７０は、ＦＦＦ１１０、ＬＭＳ−ＦＦＦ１１１、ＬＭＳ−ＦＢＦ１１２、ＦＢＦ１１３、ＦＢＷ１１４、ＦＤＴＳ１１５、遅延器１１６、ＬＭＳ−プレディクタ１１７、プレディクタ１１８等を有して構成されている。
そして、ＦＦＦ１１０にはＰＬＬ６０によって再生入力波形が所望のＰＲの検出点のタイミングになるように標本化された離散データがクロック毎に供給され、図２のすべてのブロックはこのクロックで動作するデジタル回路である。

以下、入力波形と等化波形などを例に挙げて説明する。しかし、あくまでも、これは一例であり本特許の請求を制限するものではない。
まず、図２のＦＦＦ１１０には図３に波形(a) に示すような標本化された読み出し波形が入力される。例えば最初の２データ分をPR(11)に等化しようとすると、出力として図３(b) に示すような等化波形が得られる。
このＦＦＦ１１０は、

の演算を行うデジタルフィルタであり、図４に示すように、遅延器１２０、乗算器１２１、加算器１２２を図示のように接続した構造を有している。ここで、係数ｆｉ、ｈｉ（ｉは整数）は後述するＦＦＦのＬＭＳブロックにより供給される値を設定する。また、x(n-N1-2) 、y0(n-N2-2)を得るために、それぞれＦＤＴＳのツリー長分（ここでは２）の遅延素子を有している。これは上記のデジタルフィルタ演算とは関係ないが、後述するＦＦＦのＬＭＳブロックの演算で必要となる。

また、図２のＦＢＦには図３に波形(b) で示された等化波形の３データ目以降の後縁ＩＳＩを打ち消すために、後述するＦＢＦのＬＭＳブロックにより供給されるbi(i=0,1,...,L1)、ci(i=0,1,...,L2)のタップ係数が設定され、

の演算を行うデジタルフィルタであり、図５に示すように、遅延器１４０、乗算器１４１、加算器１４２を図示のように接続した構造を有している。ただし、前述の説明においては、hk(k=0,1,...,L2)の値はすべて０であると仮定して説明した。また、a(n-2-L1-2) 、y1(n-L2-2)を得るために、それぞれＦＤＴＳのツリー長分（ここでは２）の遅延素子を有している。これは上記のデジタルフィルタ演算とは関係ないが、後述するＦＢＦのＬＭＳブロックの演算で必要となる。このＦＢＦにはＦＤＴＳの判定結果である０または１のデータa(n-2)が入力される。
ただし、この後縁ＩＳＩbkがすべて０の場合はＦＢＦが無いことと等価であり、このＦＢＦは必ずしも必要としない。
この結果が引き算器によりＦＦＦの等化波形（図３の波形(a) ）から引かれて、図３の波形(c) のPR(11)の波形に整形される。この波形をy2(n) として式で表すと、

となる。

図２のプレディクタ（Predictor ）は雑音白色化を行うブロックであって、そのための予測係数pk(k=1,2,...,N) が設定される。このpkの求め方については後述する。このプレディクタは、

の演算を行うデジタルフィルタであり、図６に示すように、遅延器１５０、乗算器１５１、加算器１５２を図示のように接続した構造を有している。

次に、ＦＤＴＳの動作を説明する。
ＦＤＴＳのブランチメトリックの演算は、E.Eleftheriou and W.Hirt "Noise-Predictive Maximum-Likelihood(NPML) Detection for the Magnetic Recording Channel" の(7) 式に記述されているように行う。ただし、本例では、メトリックは最小のものを用いるとして式の符号は逆転して考えるものとする。また、この論文ではPR4 を例にして書かれているが、本例ではPR(11)の例として計算する。またここでは、ＦＤＴＳの打ち切り深度τ＝１を例に考える。
プレディクタの伝達関数P(D)は、

で表すことができる。
PR(11)の伝達関数は1+D であるので、G(D)を下記のように定義する。

この係数giは後に説明する図１６のＬＭＳプレディクタのG(D)演算ブロックで計算される。

また、時刻ｎのブランチメトリックは以下のようになる。

ここでＤＦＥ構造におけるＦＢＷは仮判定値を用いて、

の演算を行っている部分であり、その構造は図８に示すような遅延器１６０、乗算器１６１、加算器１６２で構成される。

次に、図２のy4を用いてブランチメトリックの式を書き直すと、

のようになる。
また、τ＝１のＦＤＴＳのツリー構造を図７に示す。また、このＦＤＴＳ演算装置の内部構造を図９に示す。図９に示すように、このＦＤＴＳ演算装置は、パスメトリック演算ブロック１６１、１６２、ブランチメトリック演算ブロック１６３〜１６６、加算器１６７〜１７０、最小値選択回路１７１、１７２、及び比較回路１７３を有している。
ここで、図７に示す枝のa(n)、a(n-1)の値に従って、ブランチメトリックb11,b10,b01,b00 は以下の演算を行う。

これらの演算は図９に示す各ブランチメトリック演算ブロック１６３〜１６６に相当する。
また、パスメトリックp11,p10,p01,p00 は以下の演算を行う。

これらの演算は図９のパスメトリック演算ブロック１６１、１６２とブランチメトリック演算ブロック１６３〜１６６の出力を加算する加算器１６７〜１７０に相当する。

また、a(n-1)の値を判定するために、図９のそれぞれの最小値選択回路１７１、１７２でMIN1=min(p11,p10) 、MIN0=min(p01,p00) の計算を行い、比較回路にてMIN1＜MIN0の場合、a(n-1)=1と判定し、MIN1≧MIN0の場合、a(n-1)=0と判定する。
また、図９の比較回路１７３にはパスメトリックp11,p10,p01,p00 が入力されており、次の候補のp1,p0 を選択して出力する。具体的には、MIN1＜MIN0の場合にはp1=p11,p0=p10 、MIN1≧MIN0の場合にはp1=p01,p0=p00 となるように更新する。

次に、ＦＦＦのＬＭＳブロックであるＬＭＳ−ＦＦＦの動作について説明する。
図１０は、このＬＭＳ−ＦＦＦの内部を示したブロック図である。図示のように、ＦＩＲ係数更新部１８１とＩＩＲ係数更新部１８２とからなる。係数更新結果は、ＦＩＲ、ＩＩＲのそれぞれのタップ係数端子へ出力される。
ＦＦＦ出力波形の評価関数として以下のF(n)を考える。ここでｎは現在の時刻を表す。

ＬＭＳアルゴリズムでは自乗誤差を最小するようにフィルタ係数を制御するものである。
例えばＦＦＦのタップ番号i のＦＩＲ部の係数fiについて偏微分を行うと以下のようになる。

しかし、実際にこのシステムではＦＤＴＳが固定遅延を持つので、τ＋１＝２の遅延した判定値を提供することになるので、以下の偏微分を計算することになる。

この演算は図１０のＦＩＲ係数更新部１８１の内部で行わる。

図１１は図１０のＦＩＲ係数更新部のi 番目のタップ係数fiの係数に対する詳細ブロック図である。この図１１に示すＦＩＲ係数更新部はタップ係数の数N1+1だけ存在するが、すべて同じ構造であるので、i 番目を例にとって示した。
図示のように、ＦＩＲ係数更新部はＦＩＲ偏微分演算部１９１、移動平均演算部１９２、乗算器１９３、減算器１９４、及び遅延器１９５を有する。
そして、上記の偏微分演算は、ＦＩＲ偏微分演算部１９１にて行われる。この偏微分結果は移動平均演算部１９２により与えられた移動平均数M0の移動平均演算を行う。そして、その結果は更新係数α0 が掛け算され、１クロック前のfiから引き算されて更新される。

同様にＩＩＲ部の係数hiについて偏微分を行うと以下のようになる。

この演算は図１０のＩＩＲ係数更新部１８２にて行われる。
図１２は図１０のＩＩＲ係数更新部のi 番目のタップ係数hiの係数に対する詳細ブロック図である。この図１２に示すＩＩＲ係数更新部はタップ係数の数N2+1だけ存在するが、すべて同じ構造であるので、i 番目を例にとって示した。
図示のように、ＩＩＲ係数更新部はＩＩＲ偏微分演算部２０１、移動平均演算部２０２、乗算器２０３、減算器２０４、及び遅延器２０５を有する。
そして、上記の偏微分演算は、ＩＩＲ偏微分演算部２０１にて行われる。この偏微分結果は移動平均演算部２０２により与えられた移動平均数M1の移動平均演算を行う。そして、その結果は更新係数α1 が掛け算され、１クロック前のhiから引き算されて更新される。

次にＦＢＦのＬＭＳブロックであるＬＭＳ−ＦＢＦの動作について説明する。
図１３は、このＬＭＳ−ＦＢＦの内部を示したブロック図である。図示のように、このＬＭＳ−ＦＢＦは、ＦＩＲ係数更新部２１１とＩＩＲ係数更新部２１２とを有している。そして、係数更新結果は、ＦＩＲ、ＩＩＲのそれぞれのタップ係数端子へ出力される。
ここで、ＦＢＦ出力波形の評価関数としてＦＦＦの場合と同様にF(n)を考える。
例えばＦＢＦのＦＩＲ部のタップ番号i の係数biについて偏微分を行うと以下のようになる。

この演算はＦＩＲ係数更新部２１１の内部で行われる。
図１４はＦＩＲ係数更新部のi 番目のタップ係数biの係数に対する詳細ブロック図である。この図１４に示すＦＩＲ係数更新部はタップ係数の数L1+1だけ存在するが、すべて同じ構造であるので、i 番目を例にとり示した。
図示のように、ＦＩＲ係数更新部はＦＩＲ偏微分演算部２２１、移動平均演算部２２２、乗算器２２３、減算器２２４、及び遅延器２２５を有する。
そして、上記の偏微分演算は、ＦＩＲ偏微分演算部２２１にて行われる。この偏微分結果は移動平均演算部２２２により与えられた移動平均数M2の移動平均演算を行う。そして、その結果は更新係数α2 が掛け算され、１クロック前のfiから引き算されて更新される。

同様にＩＩＲ部の係数ciについて偏微分を行うと以下のようになる。

この演算はＩＩＲ係数更新部２１２にて行われる。
しかし、実際にこのシステムではＦＤＴＳが固定遅延を持つので、τ＋１＝２の遅延した判定値を提供することになるので、以下の偏微分を計算することになる。

図１５はＩＩＲ係数更新部２１２のi 番目のタップ係数ciの係数に対する詳細ブロック図である。この図１５に示すＩＩＲ係数更新部はタップ係数の数L2+1だけ存在するが、すべて同じ構造であるので、i 番目を例にとって示した。
図示のように、ＩＩＲ係数更新部はＩＩＲ偏微分演算部２３１、移動平均演算部２３２、乗算器２３３、減算器２３４、及び遅延器２３５を有する。
そして、上記の偏微分演算は、ＩＩＲ偏微分演算部２３１にて行われる。この偏微分結果は移動平均演算部２３２により与えられた移動平均数M3の移動平均演算を行う。そして、その結果は更新係数α3 が掛け算され、１クロック前のhiから引き算されて更新される。

次にＬＭＳプレディクタについて説明する。
図１６はＬＭＳプレディクタの内部ブロック図である。
このＬＭＳプレディクタは、係数更新部２４１、Ｇ（Ｄ）演算ブロック２４２等を有し、y2n とＦＤＴＳの判定値a(n-2)が入力されて、時刻n-2 のw(n-2)の誤差信号を計算する。このwn(n-2) をノイズプレディクタであるＦＩＲに入力して、その結果とw(n-2-i)の信号を係数更新部に入力して各タップ係数piを更新する(i=1,2,...,N) 。
ここで、プレディクタの評価関数として以下のe^2(n)を考える。ここでｎは現在の時刻を表している。

そして、ＬＭＳアルゴリズムを用いてこれを最小にする方法を考える。
例えば、プレディクタのタップ番号i の係数piについて偏微分を行うと以下のようになる。

この演算は係数更新部２４１の内部で行わる。
図１７は係数更新部２４１のi 番目のタップ係数piの係数に対する詳細ブロック図である。この図１７に示す係数更新部はタップ係数の数N だけ存在するが、すべて同じ構造であるので、i 番目を例にとり示した。
図示のように、この係数更新部は偏微分演算部２５１、移動平均演算部２５２、乗算器２５３、減算器２５４、及び遅延器２５５を有する。
そして、上記の偏微分演算は偏微分演算部２５１にて行われる。この偏微分結果は移動平均演算部２５２により与えられた移動平均数M4の移動平均演算を行う。そして、その結果は更新係数α4 が掛け算され、１クロック前のpiから引き算されて更新される。
以上がハイブリッド構成にしたＦＦＦ、ＦＤＴＳ／ＤＦＥのPR(11)適応等化器の構成である。

次に、ここまでは図３に示すような前縁ISI がない等化波形を想定していた。ここで、図１８に示すような前縁ISI が存在する等化波形に対して等化する方法について説明する。
まず、この前縁ISI が存在する等化波形の位相を廻すような操作を考える。位相θを廻すということは、周波数軸上で考えると、図１９のような特性を掛け合わせることになる。ただし、fsはサンプリング周波数のことである。
ここで、図１９の周波数特性の逆DFT を行ったタップ係数を持つＦＩＲを位相シフタ（Phase Shifter ）と定義する。
そして、等化波形が位相シフタを通過した波形の様子を図２０に示す。
ここで、位相θを大きくすると前縁ISI のオーバーシュートが大きくなり、位相θを小さくすると前縁ISI のアンダーシュートが大きくなる様子がわかる。この前縁ISI が小さくなるように自動制御でθに帰還をかければ、前縁ISI が適当に小さな値になるように等化できる。

図２１は、位相シフタブロックを考慮した全体システムを示すブロック図である。
図２に示したブロック構成に加えて、位相シフタ２６１、位相コントローラ２６２、レベルエラー検出器２６３、タイミングエラー検出器２６４の各ブロックが設けられている。
位相シフタ２６１は、位相コントローラ２６２で計算されたθを与えられて、入力波形の位相をθだけ回転する。
図２０のオーバーシュートは波形検出点での前縁ISI の干渉となって現れる。そして、図２０のようにθが大きい場合、検出点での誤差が＋方向に大きくなり、θが小さい場合は検出点での誤差が−方向に大きくなる。このことから以下の式を計算すれば、θの誤差に比例したものが計算できる。

しかし、実際にはＦＤＴＳから与えられるデータは２クロック遅れてくる。また、数２４のa(n+1)は時刻nの次のデータであり、次の判定を待たないと得ることはできない。そこでさらに１クロック遅れた判定値も用いることとして、合計３クロック遅れた判定値を用いて、以下の式の計算を行うこととする。

これを用いて、θの更新を行うブロックが位相コントローラ２６２であり、その詳細ブロックを図２２に示す。位相コントローラ２６２は、θ演算部２７１、移動平均加算部２７２、乗算器２７３、減算器２７４、及び遅延器２７５を有し、θ演算部２７１で上記の演算を行う。そして、移動平均加算部２７２でM5の間の移動平均を行い、α5 の更新係数を掛け合わせて、１クロック前のθから減算する。

次に、レベルエラー検出器について説明する。図２３はレベルエラー検出器の構成を示すブロック図であり、遅延器２８１、加算器２８２、乗算器２８３を図示のように接続した構成となっている。
このようなレベルエラー検出器において、レベル誤差は以下の式を用いて演算される。

しかし、実際にはＦＤＴＳから与えられるデータは２クロック遅れた判定値であるので、以下の式の計算を行うことになる。

次に、タイミングエラー検出器について説明する。図２４はタイミングエラー検出器の構成を示すブロック図であり、遅延器２９１、加算器２９２、乗算器２９３を図示のように接続した構成となっている。
このようなレベルエラー検出器において、タイミング誤差は以下の式を用いて演算される。

以上のような構成の本実施例によれば、ＰＲ等化を行いながら、閾値判定器よりも判定性能の向上したＦＤＴＳにより判定値を得ることができる。
そして、ＦＦＦの出力波形の最初の応答をＰＲにすることにより、後段にビタビ復号などのＰＲに適した最尤復号器を配置して復号することが可能になった。
また、ノイズプレディクタと組み合わせることにより、ＦＤＴＳの判定性能が向上したものになった。また、このノイズプレディクタの出力をＮＰＭＬ復号器に与えることにより、ＩＳＩの減少した波形に対して、ＮＰＭＬ復号を行うことができる。
さらに、ＦＤＴＳ／ＤＦＥにおいて、前縁ＩＳＩのある波形が入力した場合、従来等化誤差が後縁ＩＳＩに起因するものなのか、前縁ＩＳＩに起因するものなのかがわからなかったため、適応的にＦＦＦ出力の前縁ＩＳＩを取り除くことができなかったが、位相シフタを配置することにより、前縁ＩＳＩに起因するものを区別して等化することができるようになった。
また、ＩＳＩの減少した波形を用いて、また上記判定性能の向上したＦＤＴＳの判定値を用いてレベル誤差や位相誤差の検出を行うことができるようなった。

本発明の実施例を適用した光記録装置または磁気記録装置の基本的な構成を示すブロック図である。図１におけるＰＲ等化装置の詳細を示すブロック図である。図２に示すＰＲ等化装置の入力波形を示す説明図である。図２に示すＰＲ等化装置に設けられるＦＦＦの構成を示すブロック図である。図２に示すＰＲ等化装置に設けられるＦＢＦの構成を示すブロック図である。図２に示すＰＲ等化装置に設けられるプレディクタの構成を示すブロック図である。 τ＝１のＦＤＴＳのツリー構造を示す説明図である。図２に示すＰＲ等化装置に設けられるＦＢＷの構成を示すブロック図である。図２に示すＰＲ等化装置に設けられるＦＤＴＳの構成を示すブロック図である。図２に示すＰＲ等化装置に設けられるＬＭＳ−ＦＦＦの構成を示すブロック図である。図１０に示すＦＩＲ係数更新部のi 番目のタップ係数fiの係数に対する詳細ブロック図である。図１０に示すＩＩＲ係数更新部のi 番目のタップ係数hiの係数に対する詳細ブロック図である。図２に示すＰＲ等化装置に設けられるＬＭＳ−ＦＢＦの構成を示すブロック図である。図１３に示すＦＩＲ係数更新部のi 番目のタップ係数fiの係数に対する詳細ブロック図である。図１３に示すＩＩＲ係数更新部のi 番目のタップ係数hiの係数に対する詳細ブロック図である。図２に示すＰＲ等化装置に設けられるＬＭＳ−プレディクタの構成を示すブロック図である。図１３に示す係数更新部のi 番目のタップ係数fiの係数に対する詳細ブロック図である。前縁ISI が存在する等化波形の一例を示す説明図である。位相シフタの特性例を示す説明図である。図１８に示す等化波形が位相シフタを通過した波形の様子を示す説明図である。位相シフタブロックを考慮したＰＲ等化装置の詳細を示すブロック図である。図２１に示すＰＲ等化装置に設けられる位相コントローラの構成を示すブロック図である。図２１に示すＰＲ等化装置に設けられるレベルエラー検出器の構成を示すブロック図である。図２１に示すＰＲ等化装置に設けられるタイミングエラー検出器の構成を示すブロック図である。

符号の説明

１０……変調回路、２０……記録制御回路、３０……レーザーピックアップまたは磁気ヘッド、４０……再生アンプ、５０……ＡＧＣ、６０……ＰＬＬ、７０……ＰＲ等化装置、８０……最尤復号器、９０……復調回路、１００……メディア。

Claims

前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする適応等化装置。
前段にＦＦＦを配置し、その後にＤＦＥを配置したことを特徴とする請求項１記載の適応等化装置。
前記ＤＦＥは判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥであることを特徴とする請求項２記載の適応等化装置。
前記ＤＦＥの判定結果を用いてＦＦＦで適応等化できることを特徴とする請求項２記載の適応等化装置。
前記後縁ＩＳＩ以外の等化波形をＰＲの目的波形に適応等化できることを特徴とする請求項１記載の適応等化装置。
前記ＤＦＥの判定結果を用いてＦＢＦで適応等化できることを特徴とする請求項２記載の適応等化装置。
前記後縁ＩＳＩの部分に相当する波形を作り出すようなタップ係数を適応的に求めることを特徴とする請求項１記載の適応等化装置。
前記ＤＦＥの判定結果を用いてＦＦＦで適応等化する処理と、前記後縁ＩＳＩ以外の等化波形をＰＲの目的波形に適応等化する処理とを同時に行なうことができることを特徴とする請求項１記載の適応等化装置。
前記ＤＦＥの判定結果を用いてＦＢＦで適応等化する処理と、前記後縁ＩＳＩの部分に相当する波形を作り出すようなタップ係数を適応的に求める処理とを同時に行なうことができることを特徴とする請求項１記載の適応等化装置。
前記波形の遅延を合わせるべくＦＤＴＳのＴee長の分、長い入力波形メモリをＦＦＦ内に持つことを特徴とする請求項４記載の適応等化装置。
前記波形の遅延を合わせるべくＦＤＴＳのＴee長の分、長い入力波形メモリをＦＢＦ内に持つことを特徴とする請求項６記載の適応等化装置。
前記ＦＦＦ及びＦＢＦにＦＩＲとＩＩＲを混在させたことを特徴とする請求項１記載の適応等化装置。
前記ＦＦＦにおいて等化した波形がＰＲ応答の前に期待しない応答としての前縁ＩＳＩが生じた場合に、その前縁ＩＳＩを取り除くべく、前縁ＩＳＩ除去手段を前段または後段に配置したことを特徴とする請求項１記載の適応等化装置。
前記前縁ＩＳＩ除去手段が位相シフタ回路であることを特徴とする請求項１３記載の適応等化装置。
前記前縁ＩＳＩ除去手段が適応的に前縁ＩＳＩを除去することを特徴とする請求項１３記載の適応等化装置。
前記前縁ＩＳＩを除去するのに必要な位相シフト量を適応的に与えて、適応的に前縁ＩＳＩを除去することを特徴とする請求項１４記載の適応等化装置。
前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置したことを特徴とする請求項３記載の適応等化装置。
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項１７記載の適応等化装置。
前記ＦＦＦの出力からＦＢＦの結果を引いた波形とＦＤＴＳから基準波形とを作り出し、その差の誤差信号をプレディクタ係数でＦＩＲ演算し、ＬＭＳアルゴリズムを用いた適応等化演算を行なうことを特徴とする請求項１８記載の適応等化装置。
前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする請求項１７記載の適応等化装置。
前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行う誤差検出手段を有することを特徴とする請求項３記載の適応等化装置。
前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置し、前記ノイズプレディクタの出力をＮＰＭＬに接続して復号することを特徴とする復号装置。
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項２２記載の復号装置。
前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにした適応等化装置の前記ＦＤＴＳの出力である判定値を用いて、ＡＧＣ及びＰＬＬの少なくとも一方へフィードバックする誤差情報となる信号の誤差検出を行うことを特徴とする誤差検出装置。
前記誤差検出は信号のレベルまたはタイミングの少なくとも一方を含むことを特徴とする請求項２４記載の誤差検出装置。
前段にＦＦＦを配置し、その後に判定手段にＦＤＴＳを用いたＦＤＴＳ／ＤＦＥを配置し、前段のＦＦＦで等化した波形のＩＳＩの最初の部分のみＰＲ応答であって、それ以降の後縁ＩＳＩを考慮しない等化を行い、ＦＢＦで後縁ＩＳＩの応答を作り出し、それをＤＦＥ構成によりＦＦＦ後の応答から差し引くことによって、その結果がＰＲ応答になるようにしたことを特徴とする適応等化方法。
前記ＦＤＴＳ／ＤＦＥのフィードバックループの内部にノイズプレディクタを配置したことを特徴とする請求項２６記載の適応等化方法。
前記ノイズプレディクタを前記ＦＤＴＳの値を用いて適応的に雑音予測することを特徴とする請求項２７記載の適応等化方法。
前記ＦＦＦの出力からＦＢＦの結果を引いた波形とＦＤＴＳから基準波形とを作り出し、その差の誤差信号をプレディクタ係数でＦＩＲ演算し、ＬＭＳアルゴリズムを用いた適応等化演算を行なうことを特徴とする請求項２８記載の適応等化方法。