JP2005149295A - レイアウト階層組み替え装置 - Google Patents

レイアウト階層組み替え装置 Download PDF

Info

Publication number
JP2005149295A
JP2005149295A JP2003388093A JP2003388093A JP2005149295A JP 2005149295 A JP2005149295 A JP 2005149295A JP 2003388093 A JP2003388093 A JP 2003388093A JP 2003388093 A JP2003388093 A JP 2003388093A JP 2005149295 A JP2005149295 A JP 2005149295A
Authority
JP
Japan
Prior art keywords
layout
hierarchy
data
information
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003388093A
Other languages
English (en)
Other versions
JP4209311B2 (ja
Inventor
Toshiya Murota
俊也 室田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003388093A priority Critical patent/JP4209311B2/ja
Publication of JP2005149295A publication Critical patent/JP2005149295A/ja
Application granted granted Critical
Publication of JP4209311B2 publication Critical patent/JP4209311B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】作業工数の増加や手修正作業によるミスを低減させるため、レイアウトデータの接続情報を変えることなく、レイアウト階層組み替えを効率良く行う装置を提供する。
【解決手段】回路図からネットリスト情報13を読み込み、そのネットリスト情報13の階層・接続情報データからレイアウトデータ14を作成するレイアウト作成手段・編集手段12を有するレイアウト階層組み替え装置に、レイアウト図面の領域を選択する領域選択手段22と、その領域の対応データを自動的に選定する自動選択手段23と、その選定データに対応するレイアウトデータを別階層のレイアウト内へ移動させる移動手段24と、移動によるレイアウト階層の端子の過不足を検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段25と、移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段26とを備える。
【選択図】図1

Description

この発明は、LSI設計その他電子回路設計におけるレイアウトデータ作成に関し、詳しくは、LSIの回路図データからネットリスト情報を読み込む読込手段と、その読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置に関する。
従来のレイアウト作成装置は、図4に示すように、レイアウト作成・編集手段(読込手段兼レイアウト作成手段)2が、回路接続情報(ネットリスト情報)3を読み取り、回路図作成・編集手段1からの指示(ナビゲーション)に従って、回路接続情報3に忠実にレイアウトデータ4を作成する。
この回路図の作成においては、シミュレーションしやすいように機能ブロック毎に階層が構成されるが、レイアウト作成では、面積や特性を追求するため、必ずしもアナログ回路図と同じ階層構成で組まれない。しかしこのような状況は、回路図とレイアウトとが別々に作成されている状態ではレイアウト組み替えに支障がない。
近年、作業効率化の要請から回路図情報に連動させるレイアウト作成手法や、階層LVSなどの新規技術が定着してきており、回路図とレイアウトとの階層構成を合わせる必要が生じてきた。回路図に連動したレイアウトを作成すると、レイアウトの階層はシミュレーションに適した回路図の階層と等しくなるため、全体のレイアウトの配置面積効率が悪くなるという問題がある。また、これによって回路図情報の手修正作業が発生し、作業ミスが生じたり作業工数が増加し、レイアウト組み替え作業の効率を悪くするという問題がある。
このような問題に対しては、論理設計における階層とレイアウト構造に対応した階層を容易に対応付けることで、大規模なLSIの階層レイアウト設計をスムーズに行うためのフロアプラン装置として、論理回路の階層情報とフロアプラン後のレイアウト階層情報を関連付けて保持する階層情報保持手段と、その階層情報保持手段で保持される情報を基に、論理階層に存在しないレイアウト階層およびレイアウト階層を含む階層を判定する階層状態判定手段と、その階層状態判定手段の判定結果を基に、論理階層に存在しないレイアウト階層およびレイアウト階層を含む階層のネットリストのみを出力するネットリスト生成手段15とを備えたものが開示されている(例えば、特許文献1)。
特開2000−155770号公報
しかし、この技術では、階層の追加などによるピンの追加やネットリストの変更などには対応しているが、フロアプラン、ネットリスト生成に関するものであり、本発明の特徴である接続情報を保持したレイアウトデータの階層組み替え・形状編集については開示されていない。
そこでこの発明の目的は、作業工数の増加や手修正作業によるミスを低減させるため、レイアウトデータの接続情報を変えることなく、レイアウト階層組み替えを効率良く行う装置を提供することにある。
請求項1に記載の発明は、LSIの回路図データからネットリスト情報を読み込む読込手段と、
該読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置において、
レイアウト図面にて任意の領域を選択しうる領域選択手段と、
該選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、
該選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段と、
移動によって生じるレイアウト階層の端子の過不足を前記選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、
移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えることを特徴とする。
請求項1の発明によれば、レイアウト図面にて任意の領域を選択しうる領域選択手段と、その選択された領域に包含されるレイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、その選定された階層および接続情報データに対応するレイアウトデータを別階層レイアウト内へ移動させる移動手段と、移動によって生じるレイアウト階層の端子の過不足を選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えるので、選択したレイアウトを別階層に移動させるという作業のみでアナログレイアウト図の形状を簡単にミスなく変更できるため、レイアウト作業の工数が軽減でき、設計ミスを防ぐ。また、編集前の全体の接続依存関係が変更されることなく、容易にレイアウト形状を変更可能とする。
請求項1に記載の発明によれば、これまでのレイアウト作成手段に加えて、レイアウト図面での任意の領域選択手段と、選択された領域に包含されるレイアウトデータに対応した階層および接続情報データを自動選定する手段と、選定された階層および接続情報データに対応するレイアウトデータを別階層レイアウト内へ移動させる手段と、移動によるレイアウト階層の端子の過不足をネットリスト情報から検出し、それに基づいて移動元および移動先の階層レイアウトの端子情報およびレイアウト枠を再構成する手段と、移動後の全体レイアウトの接続依存関係を新たに割り出す手段を持つことにより、選択したレイアウトを別階層に移動させるという作業のみでアナログレイアウト図の形状を簡単にミスなく変更できるため、レイアウト作業の工数が軽減でき、設計ミスを防ぐことができる。また、編集前の全体の接続依存関係が変更されることなく、容易にレイアウト形状を変更することができる。
したがって、作業工数の増加や手修正作業によるミスを低減させるため、レイアウトデータの接続情報を変えることなく、レイアウト階層組み替えを効率良く行う装置を提供することができる。
図1はこの発明のレイアウト組み替え装置に備えるレイアウト組み替え制御手段10のブロック図であり、図2は、この発明のレイアウト組み替え装置によりレイアウト組み替え・作成が行われる様子を順を追って示した図であり、図3は、図1の制御ブロック図により制御されて図2のレイアウト組み替え・作成を行うためのフローチャートである。なお、図3のS1〜S5は、図2のレイアウトデータの左上に記載したS1〜S5に対応している。
図1に示すように、この発明のレイアウト組み替え装置には、従来のレイアウト作成装置に備えるものと同様の、回路図作成・編集手段11、回路接続情報(ネットリスト情報)13、レイアウトデータ14に加えて、レイアウト作成・編集手段(読込手段兼レイアウト作成手段)12、レイアウト画面にて任意の領域を選択しうる領域選択手段22、選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データ(部分ネットリスト)を自動的に選定する自動選択手段23、選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段24、レイアウト枠を再構成する再構成手段25、移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段26などを備える。なお、この例では、読込手段とレイアウト作成手段とがレイアウト作成・編集手段12となっているがこれに限定されず、読込手段とレイアウト作成手段とが別々の構成であってもよい。
次に、図2,3を主に用いてこの発明の作用について説明する。なお、必要に応じて図1を参照する。
まず、操作者によって、LSIの回路図データから回路接続情報(ネットリスト情報)13を読み取り、その回路接続情報(階層、接続情報データなど)13に従って回路図作成・編集手段11からの指示(ナビゲーション)によりレイアウト作成・編集手段(読込手段兼レイアウト作成手段)12でレイアウトデータ14が作成される。
そのレイアウトデータ14を不図示のメモリ上に呼び出して、レイアウト図面(Proto)として表示装置に表示し、レイアウト的に効率が悪い素子のある任意の領域Eを移動させて、レイアウト面を小さくするために領域選択手段22にて選択する(S1)。そして、その選択された領域Eに包含されるレイアウトデータに対応した階層および接続情報データ(ネットリスト情報)を自動選択手段23によって自動的に選定する(S2)。
その選定された領域Eとそれに包含される階層および接続情報データに対応する(S2)で選択された階層および接続情報データに対応するレイアウトデータを移動手段24によって所望する階層レイアウト内へ移動させる(S3)。
なお、この例では、図2のS3のように、A階層内にある領域Eを選択して、C階層内の空きスペースに移動させている。
そして、移動先・移動元レイアウトデータを読み取り、レイアウト作成手段12が持っているネットリスト情報を読み込んでその移動によって生じるレイアウト階層Cの端子の過不足を選択した領域Eの双方のデータから、その移動によって生じるレイアウト階層Cの端子の過不足を検出し、それに基づいてレイアウト枠再構成手段25により、移動元および移動先のレイアウト階層Cの端子情報およびレイアウト枠を再構成する(S4)とともに、変更された階層Cの大きさを再計算し、セル枠を再作成する。この例では、A階層のセル枠が補正され、それまでA階層に存在しなかった端子Jが付加されている(S5)。
最後に、全体レイアウトの接続の再構成として、割出手段26により、移動後の全体レイアウトの接続依存関係を新たに割り出す。これによって再構成された端子情報およびセル枠(位置)情報を読み取って、レイアウト図に最終編集を加える。この例では、S5のように、A階層の新たな端子とC階層中のD階層とが接続されている。
このようにして、接続依存情報を保ったまま、レイアウトの修正を行う。
この発明のレイアウト組み替え装置に備えるレイアウト移動制御手段のブロック図である。 図1のレイアウト組み替え装置によりレイアウト組み替え・作成が行われる様子を順を追って示した図である。 図1のブロック図により制御されて図2のレイアウト組み替え・作成を行うためのフローチャートである。 従来のレイアウト作成装置の制御ブロック図である。
符号の説明
10 レイアウト組み替え制御手段
11 回路図作成・編集手段
12 レイアウト作成・編集手段(読込手段兼レイアウト作成手段)
13 回路接続情報(ネットリスト情報)
14 レイアウトデータ
22 領域選択手段
23 自動選択手段
24 移動手段
25 再構成手段
26 割出手段
E 領域
J 端子



Claims (1)

  1. LSIの回路図データからネットリスト情報を読み込む読込手段と、
    該読み込んだネットリスト情報の階層および接続情報データのナビゲーションに従ってレイアウトデータを作成するレイアウト作成手段とを有するレイアウト階層組み替え装置において、
    レイアウト図面にて任意の領域を選択しうる領域選択手段と、
    該選択された領域に包含される前記レイアウトデータに対応した階層および接続情報データを自動的に選定する自動選択手段と、
    該選定された階層および接続情報データに対応する前記レイアウトデータを別階層レイアウト内へ移動させる移動手段と、
    移動によって生じるレイアウト階層の端子の過不足を前記選択した領域情報から検出し、それに基づいて移動元および移動先のレイアウト階層の端子情報およびレイアウト枠を再構成する再構成手段と、
    移動後の全体レイアウトの接続依存関係を新たに割り出す割出手段とを備えることを特徴とするレイアウト階層組み替え装置。

JP2003388093A 2003-11-18 2003-11-18 レイアウト階層組み替え装置 Expired - Fee Related JP4209311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003388093A JP4209311B2 (ja) 2003-11-18 2003-11-18 レイアウト階層組み替え装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003388093A JP4209311B2 (ja) 2003-11-18 2003-11-18 レイアウト階層組み替え装置

Publications (2)

Publication Number Publication Date
JP2005149295A true JP2005149295A (ja) 2005-06-09
JP4209311B2 JP4209311B2 (ja) 2009-01-14

Family

ID=34695281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003388093A Expired - Fee Related JP4209311B2 (ja) 2003-11-18 2003-11-18 レイアウト階層組み替え装置

Country Status (1)

Country Link
JP (1) JP4209311B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111725A1 (ja) * 2011-02-18 2012-08-23 日本電気株式会社 リファクタリング装置、リファクタリング方法、及び、プログラム
JP2020052807A (ja) * 2018-09-27 2020-04-02 東芝情報システム株式会社 レイアウト設計装置及びレイアウト設計用プログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012111725A1 (ja) * 2011-02-18 2012-08-23 日本電気株式会社 リファクタリング装置、リファクタリング方法、及び、プログラム
US9092234B2 (en) 2011-02-18 2015-07-28 Nec Corporation Refactoring device, refactoring method and program
JP5966934B2 (ja) * 2011-02-18 2016-08-10 日本電気株式会社 リファクタリング装置、リファクタリング方法、及び、プログラム
JP2020052807A (ja) * 2018-09-27 2020-04-02 東芝情報システム株式会社 レイアウト設計装置及びレイアウト設計用プログラム
JP7059157B2 (ja) 2018-09-27 2022-04-25 東芝情報システム株式会社 レイアウト設計装置及びレイアウト設計用プログラム

Also Published As

Publication number Publication date
JP4209311B2 (ja) 2009-01-14

Similar Documents

Publication Publication Date Title
US7096446B2 (en) Hierarchical semiconductor design
US20070130553A1 (en) Analog layout module generator and method
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
TWI502385B (zh) 修改積體電路佈局之方法
CN102831268A (zh) 支持用户定制的可编程逻辑器件版图快速生成方法
JP4209311B2 (ja) レイアウト階層組み替え装置
TWI412947B (zh) 佈局編輯之電腦可讀媒體、積體電路及方法
JP2006259943A (ja) 集積回路のレイアウト設計システム及びその方法並びにプログラム
JP3313668B2 (ja) データ処理装置、情報記憶媒体
JP4582701B2 (ja) 画面作成方法及び装置並びにプログラム
KR100273497B1 (ko) Lsi 레이아웃용 셀 계층 검증방법 및 장치
JP4448466B2 (ja) 論理回路設計方法、論理回路設計プログラム及び論理回路設計装置
JP3476688B2 (ja) ネットリスト生成方法及びネットリスト生成装置
CN104239590B (zh) 一种集成电路版图验证中的小单元层次结构调整方法
US6862722B2 (en) Extendable method for revising patterned microelectronic conductor layer layouts
CN115237387A (zh) 一种数字孪生应用的快速开发方法及系统
JP2009063653A (ja) レチクル検証システム及びプログラム
JP2007114881A (ja) 回路図作成装置、回路図作成エディタプログラム及び回路図作成方法
CN116090397B (zh) 一种版图中的端口摆放方法
JP4983068B2 (ja) 半導体装置の設計支援装置、半導体装置の設計支援方法及び半導体装置の設計支援プログラム
JP2657028B2 (ja) 電気回路図表示装置
JP2003256490A (ja) 回路図階層組替装置、および回路図階層組替プログラム
US12626044B1 (en) Creating netlists from distributed interactive applications
JP3614539B2 (ja) 論理設計支援装置
JP2008171399A (ja) 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081021

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees