JP2005183992A - 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法 - Google Patents

微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法 Download PDF

Info

Publication number
JP2005183992A
JP2005183992A JP2004367236A JP2004367236A JP2005183992A JP 2005183992 A JP2005183992 A JP 2005183992A JP 2004367236 A JP2004367236 A JP 2004367236A JP 2004367236 A JP2004367236 A JP 2004367236A JP 2005183992 A JP2005183992 A JP 2005183992A
Authority
JP
Japan
Prior art keywords
ubm
substrate
region
solder ball
electrode terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004367236A
Other languages
English (en)
Other versions
JP4105150B2 (ja
Inventor
Dong-Sik Shim
東 植 沈
Hoon Song
▲フン▼ 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005183992A publication Critical patent/JP2005183992A/ja
Application granted granted Critical
Publication of JP4105150B2 publication Critical patent/JP4105150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/287—Flow barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 陽刻パターン構造から構成された微細ソルダ・ボール具現のためのＵＢＭ(Ｕｎｄｅｒ ＢＵＭＰ Ｍｅｔａｌ)及びこれを利用したフリップチップ・パッケージ方法を提供する。
【解決手段】 本発明に係るフリップチップ・パッケージは、第１電極端子及び前記第１電極端子の上部の１領域に形成されて前記第１電極端子と電気的に接続する第１ＵＢＭ(Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を備える第１基板と、前記第１電極端子に対応する第２電極端子及び前記第２電極端子の上部の１領域に形成されて前記第２電極端子と電気的に接続する第２ＵＢＭを備える第２基板とを備え、前記第１基板と前記第２基板とのフリップチップ・ボンディングの際、前記第１基板は前記第１及び第２ＵＢＭを接続するソルダ・ボールが一部受容されるように、前記第１ＵＢＭが形成された領域に隣接する少なくとも１領域に陥没部が形成される。
【選択図】 図２Ｂ

Description

本発明は、半導体フリップチップ・パッケージ技術、特に微細ソルダ・ボール具現のためのＵＢＭ及びこれを利用した半導体フリップチップ・パッケージ方法に関する。
半導体チップの高速化、高集積化にしたがって、素子のサイズが微細化され、Ｉ/Ｏ数が増加しつつある。このような要求によって、最近半導体チップを最小限の空間上にパッケージングするボール・グリッド・アレイ(Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ)パッケージ、チップ・スケール・パッケージなどが登場するようになり、このようなパッケージはワイヤ・ボンディング(ｗｉｒｅ Ｂｏｎｄｉｎｇ)、タブ(ＴＡＢ、Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ)及びフリップチップ・ボンディング(Ｆｌｉｐ−Ｃｈｉｐ Ｂｏｎｄｉｎｇ)などの多様な電気的接続方法で実裝される。これら電気的接続方法の中で、高速、高機能、高密度実裝に最も効果的な方法はフリップチップ・ボンディングであり、フリップチップ・ボンディングは半導体チップに配置された電極と基板の接続端子を直接接続させる方式である。
図１Ａ及び図１Ｂは、従来のフリップチップ・ボンディング方式によるパッケージを示す図面である。図１Ａに示しているように、基板１０上の接続端子(図示せず)上に接続媒介体としてソルダ・バンプ(Ｓｏｌｄｅｒ Ｂｕｍｐ)３１、３２を蒸着し、リフロー(Ｒｅｆｌｏｗ)工程によりソルダ３１、３２の形状を球形にした後、半導体チップパッド４０を接合させる。
この時、ソルダ・ボール３１、３２が基板１０及び半導体チップパッド４０によく接着できるように、基板１０及び半導体チップパッド４０の接着表面にＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）２１、２２、４１、４２を形成する。ＵＢＭ２１、２２、４１、４２は、基板１０及び半導体チップパッド４０の接合領域上にＣｒ、Ａｕ、Ｔｉ、Ｃｕなどの金属を蒸着またはエッチングなどの方法で形成し、ソルダ・ボール３１、３２のウェット(Ｗｅｔｔｉｎｇ）がよくなされるようにし、ソルダ成分が半導体チップ内部に侵入できないように拡散防止の役割をする。
ところが、電子製品の小型化によってパッケージのサイズに対する関心が高まって、微細ピッチソルダバンプを形成しながら、パッケージ信頼性に対する問題が生じた。特に、ソルダ・ボール３１、３２上に半導体チップパッド４０をボンディングする時、基板１０とパッド４０とからの圧力により図２Ｂに示すように、ソルダ・ボール３１、３２にシア・ストレス(ｓｈｅａｒ ｓｔｒｅｓｓ)が作用するようになる。ソルダ・ボール３１、３２間のピッチは、ソルダ・ボールの大きさ、温度及び印加される力により決定される。従来の技術ではシア・ストレスによりソルダ・ボール３１、３２の左右に広がる形状変形により、ソルダ・ボール間のピッチに限界がある。したがって、微細ピッチを有するパターンにはその適用が難しい問題点がある。
本発明は、上述した問題点を解決するためになされたものであって、その目的は、ＵＢＭを平面パターンでない陽刻パターンから構成して、ボンディング時のソルダ・ボールの広がりを減少させて信頼性の高い微細ピッチソルダ・ボールを具現することである。
本願第１発明によるフリップチップ・パッケージは、第１電極端子及び前記第１電極端子の上部の１領域に形成されて前記第１電極端子と電気的に接続する第１ＵＢＭ(Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を備える第１基板と、前記第１電極端子に対応する第２電極端子及び前記第２電極端子の上部の１領域に形成されて前記第２電極端子と電気的に接続する第２ＵＢＭを備える第２基板とを備え、前記第１基板と前記第２基板とのフリップチップ・ボンディングの際、前記第１基板は前記第１及び第２ＵＢＭを接続するソルダ・ボールが一部受容されるように、前記第１ＵＢＭが形成された領域に隣接する少なくとも１領域に陥没部が形成される。
ソルダ・ボールを所定の温度に維持した状態で、その上に例えば半導体チップパッドを載せると、ソルダ・ボールは力を受けて陥没部に導入されるとともにその状態で冷却されて基板と半導体チップパッドとを接合するようになる。このように、第１及び第２ＵＢＭを接続するソルダ・ボールが一部受容する陥没部を形成することで、ソルダ・ボールの広がりを防止することができて、微細ソルダ・ボールの具現を可能にする。また、ソルダ・ボールの材料が周辺素子に流れることを防止できるので、パッケージの信頼性を高めることができる。
ここで、第１ＵＢＭは実施形態例の第１ＵＢＭ１１１ｂ、１１２ｂに相当し、第２ＵＢＭは実施形態例のＵＢＭ２１１及び２１２に相当する。
本願第２発明は、第１発明において、前記第１ＵＢＭが形成された領域と接する前記陥没部の一側面は、所定の角度で傾斜をなし、前記第１ＵＢＭは、前記陥没部の一側面まで延長形成されることができる。
ここで、所定の角度で傾斜をなし、陥没部の一側面まで延長形成される第１ＵＢＭは、実施形態例の第２ＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃに相当する。
ソルダ・ボールを所定の温度に維持した状態で、その上に半導体チップパッドを載せると、ソルダ・ボールは力を受けた形状で、陥没部の一側面まで延長形成される第１ＵＢＭに接触するようになり、その状態で冷却されて基板と半導体チップパッド２００を接合するようになる。このように、ソルダ・ボールのボンディング時にソルダ・ボールが受けることになる力を、陥没部の側面に形成された第１ＵＢＭの方向に分散させることによって、ソルダ・ボールの広がりを防止することができて、微細ソルダ・ボールの具現を可能にする。また、ソルダ・ボールの材料が周辺素子に流れることを防止できるので、パッケージの信頼性を高めることができる。
本願第３発明は、第１発明において、前記第１ＵＢＭが形成された領域と接する前記陥没部の一側面は、所定の角度で傾斜をなし、前記第１ＵＢＭと所定の間隔で分離され、かつ前記陥没部の一側面に形成されて前記第１電極端子と電気的に接続する第３ＵＢＭをさらに含むことはできる。
ここで、所定の角度で傾斜をなし、陥没部の一側面まで延長形成される第３ＵＢＭは、実施形態例の第２ＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃに相当する。このように、ソルダバンプが形成される領域である第１ＵＢＭとこの領域に隣接した陥没領域の傾斜面との境界部分が分離されるため、ボンディング時のソルダの一部分が基板に吸着され、よりソルダ・ボールの材料が周辺素子に流れることを防止できる。
一方、本願第４発明による微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・パッケージ方法は、第１基板の少なくとも１つ以上の第１領域の周辺に側面が所定の傾斜をなす陥没部が形成されるように前記基板をエッチングするステップと、前記陥没部が形成された第１基板上に第１金属膜を形成するステップと、前記第１領域及び前記第１領域に接する傾斜面以外に形成された第１金属膜を除去して、前記第１基板の電極端子と接続する第１ＵＢＭを形成するステップと、前記第１領域に形成された第１ＵＢＭ上に導電性のソルダ・ボールを形成するステップと、前記第１領域に対応する第２基板の第２領域上に導電物質を蒸着して、前記第２基板の電極端子と接続する第２ＵＢＭを形成するステップと、前記第１ＵＢＭ及び前記ソルダ・ボールが形成された前記第１基板と前記第２ＵＢＭが形成された第２基板とを接合するステップと含む。
本願第５発明は、第４発明において、前記ソルダ・ボールを形成するステップが、前記第１ＵＢＭが形成された第１領域以外の領域にフォトレジスト膜を形成するステップと、前記第１ＵＢＭが形成された第１領域に第２金属膜を形成するステップと、前記フォトレジスト層を除去するステップと、前記第２金属膜を所定の温度に加熱してソルダ・ボールを形成するステップと含むことができる。
本願第６発明は、第４発明において、前記ソルダ・ボールを形成するステップが、前記第１ＵＢＭが形成された第１領域上に所定の温度のソルダ・ボールをドロップ(ｄｒｏｐｐｉｎｇ)することで具現できる。
本願第７発明は、第４発明において、前記第１領域の金属膜と前記傾斜面の金属膜とは所定の間隔で分離される。
本願第８発明は、第７発明において、第２ＵＢＭは、前記第１ＵＢＭに対応するパターン構造で形成されることができる。
本発明によれば、フリップチップ・パッケージにおいて、ＵＢＭを陽刻パターン構造に構成することによって、微細ソルダ・ボールを具現できるだけでなく、パッケージの信頼性を高めることができる。
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
課題を解決するための最良の形態
以下では添付した図面を参照して本発明をさらに詳細に説明する。
図２Ａ及び図２Ｂは、本発明の一実施の形態に係るＵＢＭを利用したフリップチップ・パッケージを示す図面である。図２Ａに示しているように、基板１００と半導体チップパッド２００とをフリップチップ・ボンディングで接合する場合、接合媒介体としてソルダ・ボール１３３、１３４を用いる。この場合、これら接合がよくなされるようにし、ソルダ・ボール１３３、１３４の広がりを防止するため、ソルダ・ボール１３３、１３４と接着される基板１００及び半導体チップパッド２００との間にＵＢＭ１１１、１１２、２１１、２１２を配置する。
本発明によるＵＢＭ１１１、１１２、２１１、２１２の構造は、従来の平面パターン構造の問題点を解決しようと陽刻パターンから構成する。基板１００上に形成されるＵＢＭ１１１、１１２、２１１、２１２は、ソルダ・ボール１３３、１３４が配置される突出部分の第１ＵＢＭ１１１ｂ、１１２ｂと陥没部の傾斜面に形成される第２ＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃに分けられる。そして第１及び第２ＵＢＭは、互いに所定の間隔で分離形成して基板１００と半導体チップパッド２００のボンディングの際、前記分離された部分の基板とソルダ・ボール１３３ａ、１３４ａとが接触され得るようにする。
半導体チップパッド２００に形成されるＵＢＭ２１１、２１２は、第１ＵＢＭ１１１ｂ、１１２ｂに対応される位置に形成される。すなわち、半導体チップパッド２００は、ＵＢＭ２１１、２１２と第１ＵＢＭ１１１ｂ、１１２ｂとが互いに対向するようにフリップチップ・ボンディングされる。
ソルダ・ボール１３３、１３４を所定の温度に維持した状態で、その上に半導体チップパッド２００を載せると、ソルダ・ボール１３３、１３４は力を受けて図２Ｂのような形状で第２ＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃに接触するようになり、その状態で冷却されて基板１００と半導体チップパッド２００を接合するようになる。このような陽刻パターンのＵＢＭ１１１、１１２は、ソルダ・ボール１３３、１３４のボンディング時にソルダ・ボール１３３、１３４が受けることになる力を、側面に形成された第２ＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃの方向に分散させることによって、ソルダ・ボール１３３、１３４の広がりを防止することができて、微細ソルダ・ボールの具現を可能にする。また、ソルダ・ボール１３３、１３４の材料が周辺素子に流れることを防止できるので、パッケージの信頼性を高めることができる。
ＵＢＭ１１１、１１２、２１１、２１２は、ＮｉまたはＮｉ-Ｃｕからなり、その厚さは０．５〜１０μｍである。ＵＢＭ１１１、１１２、２１１、２１２は、その下部にＴｉ、ＣｒまたはＴｉＷからなり、その厚さが０．５〜１０μｍである接着層及びＡｕ、Ｐｔ、ＰｄまたはＣｕからなり、その厚さが０．５〜２μｍである酸化防止層を含むことができる。
図３は、本発明の他の一実施の形態によるＵＢＭを利用したフリップチップ・パッケージを示す図面である。ここでは、基板１００に形成されるＵＢＭ１１１、１１２だけでなく、半導体チップパッド２００に形成されるＵＢＭ２１１、２１２も陽刻パターン構造を有するように構成する。図３に示すように、ＵＢＭ２１１、２１２は、ソルダ・ボール１３３、１３４が配置される半導体チップパッド２００の突出部上に形成される第１ＵＢＭ２１１ｂ、２１２ｂと半導体チップパッド２００の陥没傾斜面に形成される第２ＵＢＭ２１１ａ、２１１ｃ、２１２ａ、２１２ｃとに分離される。
ここでは、基板に半導体チップパッドを接合することを例として説明したが、本発明はこれに限定せず、その他の様々のマイクロ接合工程に適用できる。
図４Ａないし図４Ｉは、図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図である。
まず、ソルダバンプ１３１、１３２が形成されるパターンを製作し、そのパターンにしたがって基板１００をエッチングする工程である。図４Ａにエッチング工程後の基板１００の構造を示す。ウェットエッチングまたはドライエッチングを利用して、ソルダバンプ１３１、１３２が形成される領域の周辺を所定の深さｄ３にエッチングするが、エッチングされた部分の側面は平面に対して概略５４．７度の角をなすようにする。ここで、ｄ１はソルダバンプ１３１、１３２の１辺の長さであり、ｄ２はソルダ間のピッチ間隔であり、ｄ３は基板１００がエッチングされる深さで、ｄ１、ｄ２、ソルダバンプ１３１、１３２の構成材料などにより決定される。
次の工程は、前記基板１００上にＮｉ及びＣｕからなる金属膜を０．５〜１０μｍの厚さに蒸着する工程である(図４Ｂ)。
次は、ソルダバンプ１３１、１３２が形成される領域１１１ｂ、１１２ｂとこの領域に隣接した陥没領域の傾斜面１１１ａ、１１１ｃ、１１２ａ、１１２ｃを除外した領域をエッチングして、ＵＢＭ１１１、１１２を形成する工程である(図４Ｃ)。この場合、ソルダバンプ１３１、１３２が形成される領域１１１ｂ、１１２ｂとこの領域に隣接した陥没領域の傾斜面１１１ａ、１１１ｃ、１１２ａ、１１２ｃとの境界部分もエッチングして、金属膜を除去することが好ましい。それはボンディング時のソルダの一部分が基板に吸着されるようにするためである。
次は、前記基板１００上に所定の厚さにフォトレジスト膜を蒸着し、露光によりソルダバンプ１３１、１３２が配置される領域以外のフォトレジスト膜は除去し、余りのフォトレジスト膜１２１、１２２、１２３は残す(図４Ｄ)。
次は、ソルダバンプを蒸着してからフォトレジスト膜１２１、１２２、１２３を除去する工程である(図４Ｅ、図４Ｆ)。ソルダの成分は、一般にセラミック基板の場合には、９５％Ｐｂ〜５％Ｓｎ(Ｔｍ=３１５度)を使用し、ＰＣＢ等の基板では３７％Ｐｎ〜６３％Ｓｎ(Ｔｍ=１８３度)を使用する。これに限定せず、他の組成比率のＰｂ-Ｓｎ、Ａｕ-Ｓｎ、Ａｇ-Ｃｕなどを用いることができる。そしてソルダバンプ１３１、１３２の大きさは、ソルダのピッチ間隔などにより決定される。
次は、ソルダバンプ１３１、１３２に所定の熱を加えるリフロー(ｒｅｆｌｏｗ)工程によりソルダ・ボール１３１ａ、１３２ａを形成するステップである(図４Ｇ)。ソルダ・ボール１３１ａ、１３２ａを形成する工程は、上述したように、メッキした後熱処理する方法だけでなく、一般に用いられるソルダ・ボールを付ける方法を使用することができる。
最後の工程で基板１００上に半導体チップパッド２００を接合部分を合せてボンディングするステップである(図４Ｉ)。ここでボンディング前に半導体チップパッド２００の接続部位に金属膜からなるＵＢＭ２１１、２１２を形成する工程を経る。この場合、基板１００と半導体チップパッド２００による圧力により、ソルダ・ボール１３１ａ、１３２ａはシア・ストレスを受けて、陥没部の側面に形成されたＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃに接着されることによって、左右方向に及ぼす力がＵＢＭ１１１ａ、１１１ｃ、１１２ａ、１１２ｃが形成された側面に分散されることによって、ソルダ・ボール１３１ａ、１３２ａが広がる現象を減少させることができる。
産業上利用可能性
本発明は、半導体チップを最小限の空間上にパッケージングする半導体フリップチップ・パッケージ工程に適用される。
従来のＵＢＭを利用したフリップチップ・パッケージを示す図面（１）。 従来のＵＢＭを利用したフリップチップ・パッケージを示す図面（２）。 本発明の一実施の形態に係るＵＢＭを利用したフリップチップ・パッケージを示す図面（１）。 本発明の一実施の形態に係るＵＢＭを利用したフリップチップ・パッケージを示す図面（２）。 本発明の他の一実施の形態に係るＵＢＭを利用したフリップチップ・パッケージを示す図面。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（１）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（２）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（３）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（４）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（５）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（６）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（７）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（８）。 図２ＢのＵＢＭを利用したフリップチップ・パッケージのステップ別工程を示す断面図（９）。
符号の説明
１００ 基板
１１１、１１２、２１１、２１２ ＵＢＭ
１２１、１２２、１２３ フォトレジスト膜
１３１、１３２ ソルダバンプ
１３１ａ、１３２ａ、１３３、１３４ ソルダ・ボール
２００ 半導体チップパッド

Claims (8)

  1. 第１電極端子及び前記第１電極端子の上部の１領域に形成されて前記第１電極端子と電気的に接続する第１ＵＢＭ(Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）を備える第１基板と、
    前記第１電極端子に対応する第２電極端子及び前記第２電極端子の上部の１領域に形成されて前記第２電極端子と電気的に接続する第２ＵＢＭを備える第２基板と
    を備え、
    前記第１基板と前記第２基板とのフリップチップ・ボンディングの際、前記第１基板は前記第１及び第２ＵＢＭを接続するソルダ・ボールが一部受容されるように、前記第１ＵＢＭが形成された領域に隣接する少なくとも１領域に陥没部が形成されることを特徴とするフリップチップ・パッケージ。
  2. 前記第１ＵＢＭが形成された領域と接する前記陥没部の一側面は、所定の角度で傾斜をなし、
    前記第１ＵＢＭは、前記陥没部の一側面まで延長形成したことを特徴とする請求項１に記載のフリップチップ・パッケージ。
  3. 前記第１ＵＢＭが形成された領域と接する前記陥没部の一側面は、所定の角度で傾斜をなし、
    前記第１ＵＢＭと所定の間隔で分離され、かつ前記陥没部の一側面に形成されて前記第１電極端子と電気的に接続する第３ＵＢＭをさらに含むことを特徴とする請求項１に記載のフリップチップ・パッケージ。
  4. 第１基板の少なくとも１つ以上の第１領域の周辺に側面が所定の傾斜をなす陥没部が形成されるように前記基板をエッチングするステップと、
    前記陥没部が形成された第１基板上に第１金属膜を形成するステップと、
    前記第１領域及び前記第１領域に接する傾斜面以外に形成された第１金属膜を除去して、前記第１基板の電極端子と接続する第１ＵＢＭを形成するステップと、
    前記第１領域に形成された第１ＵＢＭ上に導電性のソルダ・ボールを形成するステップと、
    前記第１領域に対応する第２基板の第２領域上に導電物質を蒸着して、前記第２基板の電極端子と接続する第２ＵＢＭを形成するステップと、
    前記第１ＵＢＭ及び前記ソルダ・ボールが形成された前記第１基板と前記第２ＵＢＭが形成された第２基板とを接合するステップと
    含むことを特徴とする微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・パッケージ方法。
  5. 前記ソルダ・ボールを形成するステップが、
    前記第１ＵＢＭが形成された第１領域以外の領域にフォトレジスト膜を形成するステップと、
    前記第１ＵＢＭが形成された第１領域に第２金属膜を形成するステップと、
    前記フォトレジスト層を除去するステップと、
    前記第２金属膜を所定の温度に加熱してソルダ・ボールを形成するステップと
    含むことを特徴とする請求項４に記載の微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・パッケージ方法。
  6. 前記ソルダ・ボールを形成するステップが、
    前記第１ＵＢＭが形成された第１領域上に所定の温度のソルダ・ボールをドロップ(ｄｒｏｐｐｉｎｇ)することを特徴とする請求項４に記載の微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・パッケージ方法。
  7. 前記第１領域の金属膜と前記傾斜面の金属膜とは所定の間隔で分離されることを特徴とする請求項４に記載の微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・パッケージ方法。
  8. 第２ＵＢＭは、前記第１ＵＢＭに対応するパターン構造で形成されることを特徴とする請求項７に記載の微細ソルダ・ボール具現のためのＵＢＭを利用したフリップチップ・ボンディング方法。
JP2004367236A 2003-12-18 2004-12-20 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法 Expired - Fee Related JP4105150B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093209A KR100555706B1 (ko) 2003-12-18 2003-12-18 미세 솔더볼 구현을 위한 ｕｂｍ 및 이를 이용한 플립칩패키지 방법

Publications (2)

Publication Number Publication Date
JP2005183992A true JP2005183992A (ja) 2005-07-07
JP4105150B2 JP4105150B2 (ja) 2008-06-25

Family

ID=34511251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004367236A Expired - Fee Related JP4105150B2 (ja) 2003-12-18 2004-12-20 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法

Country Status (4)

Country Link
US (1) US7309924B2 (ja)
EP (1) EP1544916A1 (ja)
JP (1) JP4105150B2 (ja)
KR (1) KR100555706B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244186A (ja) * 2007-03-28 2008-10-09 Rohm Co Ltd 回路基板、半導体装置、及び半田バンプの形成方法
WO2010089814A1 (ja) * 2009-02-04 2010-08-12 パナソニック株式会社 半導体基板構造及び半導体装置
CN103299410A (zh) * 2011-01-26 2013-09-11 株式会社村田制作所 电子元器件模块及电子元器件单元

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790683B1 (ko) * 2006-08-21 2008-01-02 삼성전기주식회사 플립칩 패키지 및 그 제조방법
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US7923845B2 (en) * 2007-09-28 2011-04-12 Oracle America, Inc. Alignment features for proximity communication
US8138426B2 (en) 2007-11-05 2012-03-20 Panasonic Corporation Mounting structure
WO2010032192A1 (en) * 2008-09-16 2010-03-25 Nxp B.V. Electric component with under-bump metallization and integrated confinement structure
TWI455263B (zh) * 2009-02-16 2014-10-01 財團法人工業技術研究院 晶片封裝結構及晶片封裝方法
JP2010238996A (ja) * 2009-03-31 2010-10-21 Sanyo Electric Co Ltd 半導体モジュールの製造方法
US8421201B2 (en) 2009-06-22 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with underfill and methods of manufacture thereof
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
CN102271458A (zh) * 2011-05-11 2011-12-07 福建星网锐捷网络有限公司 印制电路板、实现的方法及其去除电子元件的方法
US9018757B2 (en) 2013-07-16 2015-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming bump structures over wide metal pad
DE102013219642A1 (de) * 2013-09-27 2015-04-02 Siemens Aktiengesellschaft Verfahren zum Diffusionslöten unter Ausbildung einer Diffusionszone als Lötverbindung und elektronische Baugruppe mit einer solchen Lötverbindung
CN204069487U (zh) * 2014-08-19 2014-12-31 中兴通讯股份有限公司 一种印刷电路板
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
CN106356353A (zh) * 2015-07-14 2017-01-25 苏州旭创科技有限公司 基板及应用该基板的焊接结构和焊接方法
KR102791710B1 (ko) * 2019-09-02 2025-04-04 삼성디스플레이 주식회사 표시 장치
CN114449751B (zh) * 2021-07-14 2023-07-18 荣耀终端有限公司 电路板组件及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285294B2 (ja) 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
US5903058A (en) * 1996-07-17 1999-05-11 Micron Technology, Inc. Conductive bumps on die for flip chip application
US6341071B1 (en) * 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
JP2001053111A (ja) * 1999-08-10 2001-02-23 Matsushita Electric Works Ltd フリップチップ実装構造
DE10059176C2 (de) * 2000-11-29 2002-10-24 Siemens Ag Zwischenträger für ein Halbleitermodul, unter Verwendung eines derartigen Zwischenträgers hergestelltes Halbleitermodul sowie Verfahren zur Herstellung eines derartigen Halbleitermoduls
DE10145348C1 (de) * 2001-09-14 2003-03-27 Siemens Dematic Ag Zwischenträger für elektronische Bauelemente und Verfahren zur Lötkontaktierung eines derartigen Zwischenträgers
DE10208910A1 (de) * 2002-02-27 2003-09-18 Siemens Ag Schaltungsträger und Verfahren zu dessen Herstellung
DE10223203B4 (de) * 2002-05-24 2004-04-01 Siemens Dematic Ag Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244186A (ja) * 2007-03-28 2008-10-09 Rohm Co Ltd 回路基板、半導体装置、及び半田バンプの形成方法
WO2010089814A1 (ja) * 2009-02-04 2010-08-12 パナソニック株式会社 半導体基板構造及び半導体装置
US8378505B2 (en) 2009-02-04 2013-02-19 Panasonic Corporation Semiconductor substrate structure and semiconductor device
CN103299410A (zh) * 2011-01-26 2013-09-11 株式会社村田制作所 电子元器件模块及电子元器件单元
CN103299410B (zh) * 2011-01-26 2016-01-27 株式会社村田制作所 电子元器件模块及电子元器件单元

Also Published As

Publication number Publication date
EP1544916A1 (en) 2005-06-22
JP4105150B2 (ja) 2008-06-25
KR20050061783A (ko) 2005-06-23
US20050151269A1 (en) 2005-07-14
US7309924B2 (en) 2007-12-18
KR100555706B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
JP4105150B2 (ja) 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法
US8704347B2 (en) Packaged semiconductor chips
US6677674B2 (en) Semiconductor package having two chips internally connected together with bump electrodes and both chips externally connected to a lead frame with bond wires
JP3845403B2 (ja) 半導体デバイス
US10037966B2 (en) Semiconductor device and manufacturing method therefor
KR101268238B1 (ko) 반도체 장치의 제조 방법
KR20080037740A (ko) 상호 접속 구조체를 포함하는 마이크로피처 조립체 및 그상호 접속 구조체를 형성하는 방법
CN203787415U (zh) 半导体装置
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
US8046911B2 (en) Method for mounting electronic component on substrate and method for forming solder surface
US7674702B1 (en) Solder bump formation in electronics packaging
JPH11297873A (ja) 半導体装置およびその製造方法
US7960271B2 (en) Semiconductor device and method of manufacturing the same
CN101276798A (zh) 隔离焊料垫
KR20010020974A (ko) 범프 전사 기판, 그 제조방법, 반도체 장치, 및 그제조방법
JP2009246337A (ja) 半導体装置及びその製造方法
JP2010118522A (ja) 半導体装置および半導体装置の製造方法
JP2006202969A (ja) 半導体装置およびその実装体
JP3457926B2 (ja) 半導体装置およびその製造方法
TWI284376B (en) Bump manufacturing method
JP2010157775A (ja) 半導体装置の製造方法
JP2017183571A (ja) 半導体装置の製造方法
JP2002270629A (ja) 電子部品およびその製造方法
KR100825797B1 (ko) 반도체 패키지 및 그 제조방법
JPH11224888A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees