JP2005184103A

JP2005184103A - 変調方法および装置ならびに復調方法および装置

Info

Publication number: JP2005184103A
Application number: JP2003418248A
Authority: JP
Inventors: Tasuke Ueno; 太輔上野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2003-12-16
Filing date: 2003-12-16
Publication date: 2005-07-07

Abstract

【課題】伝送品質の低下を防止しながら、伝送速度を高速にする。
【解決手段】シリアル／パラレル変換部１０は、伝送すべき情報が１ビット単位で入力され、これをＸ、Ｙ、Ｚとして出力する。差動符号化部１２は、Ｘ、Ｙを差動符号化し、かつπ／４シフトＱＰＳＫ変調して、ＩとＱを出力する。直交変調部１８は、ＩとＱを直交変調する。加算部２８は、直交変調部１８から出力された信号を加算する。発振器２０と第２切替部３４は、対になって動作するスイッチで、Ｚが「１」の場合に減衰部３２を通過させないように動作し、Ｚが「０」の場合に減衰部３２を通過させるように動作する。
【選択図】図１

Description

本発明は、変調技術および復調技術に関し、特に無線通信に適用するための変調方法および装置ならびに復調方法および装置に関する。

携帯電話システムや簡易型携帯電話システムなどの無線通信では、伝送媒体が電磁波であるため、情報源としてのベースバンド信号を電磁波での伝送に適した形に変換する必要がある。変換された信号は、一般的に同相軸と直交軸で表された２次元の信号空間にマッピングされる。このような、信号の変換処理は変調とよばれており、例えば携帯電話システムや簡易型携帯電話システムは、変調方式としてπ／４シフトＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）を使用している。π／４シフトＱＰＳＫは、ＱＰＳＫでマッピング可能な４個の信号点をシンボル単位で位相π／４回転させた信号点の配置によって構成されている（例えば、非特許文献１参照。）。
斉藤洋一著，「ディジタル無線通信の変復調」，社団法人電子情報通信学会，１９９６年２月，ｐ．１０８−１１３

無線通信システムで伝送すべき信号の伝送速度を高速にするための手段のひとつは、クロックを高速にすることである。しかしながら、クロックを高速にすれば、スペクトルの帯域幅が広くなってしまい、周波数の有効利用の観点からは望ましくない。スペクトルの帯域幅を広げずに、伝送速度を高速化させるためには、変調方式の変調多値数を増加させればよい。例えば、ＱＰＳＫではひとつのシンボルあたり２ビットを伝送していたが、ひとつのシンボルあたり３ビットを伝送できる８ＰＳＫを使用すれば、伝送速度が１．５倍になる。一方、ＱＰＳＫでは、隣り合う信号点の位相差がπ／２であるのに対して、８ＰＳＫでは、隣り合う信号点の位相差がπ／４であるために、雑音等の影響を受けやすく伝送品質も低下しやすい。さらに、伝送すべき情報の大容量化に伴い、伝送速度の高速化が望まれる中、このような伝送品質の低下が生じては、伝送速度の高速化が意味をなさない。

本発明はこうした状況に鑑みてなされたものであり、その目的は、伝送速度を高くしながらも伝送品質の低下を防止する変調方法および装置ならびに復調方法および装置を提供することにある。

本発明のある態様は、変調装置である。この装置は、複数のビットをひとつの単位で入力する入力部と、入力した複数のビットのうち、一部のビットを主情報とし、残りのビットを副情報として分離する分離部と、分離した主情報を位相変調する位相変調部と、分離した副情報にもとづいて、位相変調した主情報を振幅変調する振幅変調部と、振幅変調した主情報を出力する出力部とを備える。この装置において、位相変調部は、主情報に含まれるべきビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を予め規定しておき、第１信号点配置と第２信号点配置を交互に選択して、選択した信号点配置の中のいずれかの信号点に対応するように位相変調し、振幅変調部は、副情報に含まれるべきビットの組合せから生成可能な値のそれぞれに、振幅の値を予め対応付けておき、分離した副情報に対応した振幅の値によって、振幅変調してもよい。

以上の装置により、複数のビットを分割して位相変調と振幅変調を行うために、複数のビット数が増加しても信号点間の距離の減少を抑制でき、さらに、位相変調での信号点の遷移が振幅０とならないために、振幅の変動量を小さくできる。

分割した主情報を差動符号化する差動符号化部をさらに備え、差動符号化部は、分割した副情報を差動符号化しなくてもよい。入力部で入力した複数のビットのひとつの単位は、３ビットで構成され、分離部は、２ビットの主情報と１ビットの副情報に分離してもよい。分離部は、主情報を３ビット以上としてもよい。

本発明の別の態様は、変調方法である。この方法は、入力した複数のビットのうち、一部のビットを主情報とし、残りのビットを副情報として分離するステップと、分離した主情報を位相変調するステップと、分離した副情報にもとづいて、位相変調した主情報を振幅変調するステップとを備える。この方法において、位相変調するステップは、主情報に含まれるべきビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を規定しておき、第１信号点配置と第２信号点配置を交互に選択して、選択した信号点配置の中のいずれかの信号点に対応するように位相変調し、振幅変調するステップは、副情報に含まれるべきビットの組合せから生成可能な値のそれぞれに、振幅の値を対応付けておき、分離した副情報に対応した振幅の値によって、振幅変調してもよい。

本発明のさらに別の態様は、復調装置である。この装置は、処理対象の信号を入力する入力部と、入力した信号の位相成分を位相信号として、入力した信号の振幅成分を振幅信号として分離する分離部と、分離した位相信号を復調する位相復調部と、分離した振幅信号を復調する振幅復調部と、復調した位相信号と復調した振幅信号を結合して出力する出力部とを備える。この装置において、位相復調部は、位相信号に含まれるべき情報の複数のビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、第１信号点配置と交互に選択され、かつ第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を予め規定しておき、第１信号点配置あるいは第２信号点配置のいずれかの信号点に分離した位相信号を対応させて復調し、振幅復調部は、振幅信号に含まれるべき情報のビットの組合せから生成可能な値のそれぞれに、振幅の値を予め対応付けておき、振幅の値に分離した振幅信号を対応させて復調してもよい。

以上の装置により、複数のビットを分割して位相変調と振幅変調を行うために、複数のビット数が増加しても信号点間の距離の減少を抑制でき、さらに、位相変調での信号点の遷移が振幅０とならないために、振幅の変動量を小さくできた信号を復調できる。

本発明のさらに別の態様は、復調方法である。この方法は、入力した信号の位相成分を位相信号として、入力した信号の振幅成分を振幅信号として分離するステップと、分離した位相信号を復調するステップと、分離した振幅信号を復調するステップと、復調した位相信号と復調した振幅信号を結合して出力するステップとを備える。この方法において、分離した位相信号を復調するステップは、位相信号に含まれるべき情報の複数のビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、第１信号点配置と交互に選択され、かつ第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を規定しておき、第１信号点配置あるいは第２信号点配置のいずれかの信号点に分離した位相信号を対応させて復調し、振幅信号に含まれるべき情報のビットの組合せから生成可能な値のそれぞれに、振幅の値を対応付けておき、振幅の値に分離した振幅信号を対応させて復調してもよい。

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

本発明によれば、伝送速度を高くしながらも伝送品質の低下を防止できる。

本発明を具体的に説明する前に、概要を述べる。本発明の実施例は、無線通信システムにおいて伝送すべき情報を変調する変調回路と、無線伝搬路を介して、変調した信号を受信し、受信した信号を復調する復調回路に関する。本実施の形態に係る変調回路は、送信すべき情報として複数のビットを入力し、３ビットをひとつのシンボルとして、シンボル単位で変調する。ひとつのシンボルのうち２ビットは、差動符号化してからπ／４シフトＱＰＳＫで位相変調する。さらに、ひとつのシンボルのうち１ビットに対して、予めビットの値が「１」ならば振幅の値を変化させず、ビットの値が「０」ならば振幅の値を１／２にする規則を定めておき、当該規則にもとづいて、位相変調した信号を振幅変調して出力する。

一方、本実施の形態にかかる復調回路は、前述した変調処理に対応した処理方法で、受信した信号を復調する。すなわち、受信した信号をπ／４シフトＱＰＳＫに対応させつつ遅延検波して、２ビットの信号を検出する。一方、受信した信号の振幅を測定して、１ビットの信号を検出する。さらに、検出した２ビットの信号と１ビットの信号を組み合わせて、ひとつのシンボルとして出力する。

図１は、実施例に係る変調回路１００の構成を示す。変調回路１００は、シリアル／パラレル変換部１０、差動符号化部１２、第１ローパスフィルタ部１４、第２ローパスフィルタ部１６、直交変調部１８、加算部２８、第１切替部３０、減衰部３２、第２切替部３４を含む。また、直交変調部１８は、発振器２０、第１乗算部２２、第２乗算部２４、π／２位相部２６を含む。

シリアル／パラレル変換部１０は、伝送すべき情報が１ビット単位で入力され、これをひとつのシンボル単位にシリアル／パラレル変換する。ここで、前述のごとくひとつのシンボルは３ビットとし、それぞれに対応してＸ、Ｙ、Ｚと示される各ビットの信号を出力する。なお、ここで、ＸとＹは、位相変調に対応したビットであり、Ｚは、振幅変調に対応したビットである。

差動符号化部１２は、シリアル／パラレル変換部１０から出力されるビットのうち、ＸとＹを差動符号化し、かつπ／４シフトＱＰＳＫ変調して、信号ＩとＱを出力する。ここで、ＸとＹから、ＩとＱに変換するための関係は、以下の通り示される。

なお、Ｘ、Ｙ、Ｉ、Ｑの添え字ｋは、所定のタイミングを示しており、ｋ−１は、ｋのひとつ前のシンボルに相当したタイミングを示すものとするが、説明の簡略化のためにこれらの添え字を適宜省略する。ここで、図２は、ＸとＹに対応した位相ΔΦの値を示しており、差動符号化部１２での差動符号化規則に相当する。

第１ローパスフィルタ部１４と第２ローパスフィルタ部１６は、差動符号化部１２から出力されたＩとＱから高周波成分をそれぞれ除去する。
発振器２０は、変調に使用される搬送波として、所定の周波数の正弦波を出力する。なお、正弦波の周波数は、無線周波数でなくてもよく、中間周波数であってもよいものとする。π／２位相部２６は、発振器２０から出力された正弦波の位相をπ／２シフトし、発振器２０から出力された正弦波に直交した正弦波を出力する。第１乗算部２２は、第１ローパスフィルタ部１４から出力されたＩと発振器２０から出力された正弦波を乗算し、第２乗算部２４は、第２ローパスフィルタ部１６から出力されたＱとπ／２位相部２６から出力された正弦波を乗算する。加算部２８は、第１乗算部２２と第２乗算部２４から出力された信号を加算する。

発振器２０と第２切替部３４は、対になって動作するスイッチで、Ｚが「１」の場合に減衰部３２を通過させないように動作し、Ｚが「０」の場合に減衰部３２を通過させるように動作する。ここで、減衰部３２は、振幅を１／２にするアッテネータに相当するため、Ｚが「０」の場合は、振幅が１／２になる。この動作は、以下の通りに示される。

なお、加算部２８で加算した信号の同相成分と直交成分をこれまでと同様にＩとＱとして示すものとし、第２切替部３４から出力される信号の同相成分と直交成分をＩ’とＱ’として示す。実際は、Ｉ’とＱ’が加算された信号が第２切替部３４から出力される。

この構成は、ハードウエア的には、任意のコンピュータのＣＰＵ、メモリ、その他のＬＳＩで実現でき、ソフトウエア的にはメモリのロードされた予約管理機能のあるプログラムなどによって実現されるが、ここではそれらの連携によって実現される機能ブロックを描いている。したがって、これらの機能ブロックがハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現できることは、当業者には理解されるところである。

図３（ａ）−（ｂ）は、変調回路１００で変調された信号のコンスタレーションを示す。ここで、同相軸をＩ軸と示し、直交軸をＱ軸と示す。図３（ａ）と図３（ｂ）のコンスタレーションは、シンボル単位で交互に選択される。さらに、伝送すべき情報は、選択されたコンスタレーションのうちのひとつの信号点に対応するようにマッピングされる。前述の説明に対応して、図３（ａ）と（ｂ）のそれぞれの信号点は、位相成分としてＱＰＳＫと同様に４種類の位相に配置可能であり、さらに振幅成分として２種類の振幅に配置可能である。図３（ａ）のいずれかの信号点から図３（ｂ）のいずれかの信号点に遷移する場合に、どのような信号点の組合せであってもＩ軸とＱ軸が交わる点、すなわち原点を通過しない。

これまでの説明では、ひとつのシンボルを３ビットとしていたが、これを４ビットとした実施例もあわせて示す。シリアル／パラレル変換部１０は、４ビットを３ビットと１ビットに分離する。１ビットの信号は、前述のごとく振幅変調に使用されるべき信号Ｚであり、前述の実施例と同様のため、ここでは、説明を省略する。一方、３ビットの信号は、Ｘ、Ｙ、Ｗとそれぞれ示され、図１のシリアル／パラレル変換部１０と差動符号化部１２の間に図示しない信号線が追加され、当該信号線によってＷが伝送される。差動符号化部１２は、以下のようにＸ、Ｙ、Ｗを変換して、Ｉ、Ｑを生成する。

ここで、図４は、図２と同様に、ＸとＹに対応した位相ΔΦの値を示しており、差動符号化部１２での差動符号化規則に相当する。なお、ひとつのシンボルを４ビット以上にしてもよい。

図５（ａ）−（ｂ）は、変調回路１００で変調された信号のコンスタレーションを示す。なお、これまで振幅成分の説明を省略したため、ここでも振幅成分の変動を省力する。図５（ａ）と図５（ｂ）のコンスタレーションは、シンボル単位で交互に選択される。さらに、伝送すべき情報は、選択されたコンスタレーションのうちのひとつの信号点に対応するようにマッピングされる。前述の説明に対応して、図５（ａ）と（ｂ）のそれぞれの信号点は、位相成分として８ＰＳＫと同様に８種類の位相に配置可能である。図５（ａ）のいずれかの信号点から図５（ｂ）のいずれかの信号点に遷移する場合に、どのような信号点の組合せであってもＩ軸とＱ軸が交わる点、すなわち原点を通過しない。

図６は、実施例に係る復調回路２００の構成を示す。復調回路２００は、リミッタ５０、遅延検波部５２、第１判定部５４、振幅測定部５６、第２判定部５８、結合部６０を含む。なお、本実施例では、ふたつの変調方式を説明したが、ここでは前者に対応させて復調回路２００を説明する。

リミッタ５０は、入力した信号の振幅を制限する。遅延検波部５２は、π／４シフトＱＰＳＫを考慮しつつ、リミッタ５０から出力された信号を遅延検波する。第１判定部５４は、遅延検波した信号を判定して、２ビットの信号を出力する。
振幅測定部５６は、入力した信号の振幅を測定する。第２判定部５８は、測定した振幅を判定して、１ビットの信号を出力する。結合部６０は、第１判定部５４から出力された２ビットの信号と、第２判定部５８から出力された１ビットの信号を結合して、３ビットの信号を出力する。

以上の構成による変調回路１００の動作を説明する。シリアル／パラレル変換部１０は、入力した信号を１シンボル単位でＸ、Ｙ、Ｚに分離する。差動符号化部１２は、ＸとＹを差動符号化しつつπ／４シフトＱＰＳＫ変調してＩとＱを出力する。直交変調部１８は、ＩとＱを直交変調する。また、Ｚは０であるため、減衰部３２は、直交変調した信号の振幅を減衰させて出力する。また、以上の構成による復調回路２００の動作を説明する。遅延検波部５２は、入力した信号をπ／４シフトＱＰＳＫを考慮しつつ遅延検波し、第１判定部５４が２ビットの信号を出力する。一方、振幅測定部５６は、入力した信号の振幅を検出し、第２判定部５８が１ビットの信号を出力する。結合部６０が、２ビットの信号と１ビットの信号を結合して出力する。

本発明の実施例によれば、ひとつのシンボルあたりで伝送すべきビット数が増加しても、位相成分に配置する信号点の数だけでなく、これに合わせて振幅成分に配置する信号点の数を増加させるために、信号点間の距離が広くなり、雑音に対して強くなる。また、変調する際に、位相成分のみを差動符号化して、振幅成分は差動符号化しないため、既存の振幅変調に減衰器を追加して実現できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施例において、遅延検波部５２は、遅延検波を行った。しかしこれに限らず例えば、同期検波を行った後に、差動復号を行ってもよい。この場合には、同期検波を行うための搬送波再生回路が付加される。本変形例によれば、信号の伝送特性が向上される。すなわち、変調された信号を正確に復調でき、伝送すべき情報が検出できればよい。

本発明の実施例において、変調回路１００は、振幅成分として２種類の値を配置した。しかしこれに限らず例えば、それ以上の値を配置してもよく、「２ビット」の信号に対応させた「４種類」の振幅の値を配置してもよい。本変形例によれば、シンボルあたりに伝送すべきビット数を増加できる。すなわち、実現すべき伝送速度や使用すべき増幅器の特性に応じて決定されればよい。

実施例に係る変調回路の構成を示す図である。図１の差動符号化部での差動符号化規則を示す図である。図３（ａ）−（ｂ）は、図１の変調回路で変調された信号のコンスタレーションを示す図である。図１の差動符号化部での差動符号化規則を示す図である。図５（ａ）−（ｂ）は、図１の変調回路で変調された信号のコンスタレーションを示す図である。実施例に係る復調回路の構成を示す図である。

符号の説明

１０シリアル／パラレル変換部、１２差動符号化部、１４第１ローパスフィルタ部、１６第２ローパスフィルタ部、１８直交変調部、２０発振器、２２第１乗算部、２４第２乗算部、２６ π／２位相部、２８加算部、３０第１切替部、３２減衰部、３４第２切替部、５０リミッタ、５２遅延検波部、５４第１判定部、５６振幅測定部、５８第２判定部、６０結合部、１００変調回路、２００復調回路。

Claims

複数のビットを入力する入力部と、
前記入力した複数のビットのうち、一部のビットを主情報とし、残りのビットを副情報として分離する分離部と、
前記分離した主情報を位相変調する位相変調部と、
前記分離した副情報にもとづいて、前記位相変調した主情報を振幅変調する振幅変調部と、
前記振幅変調した主情報を出力する出力部とを備え、
前記位相変調部は、主情報に含まれるべきビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、前記第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を予め規定しておき、前記第１信号点配置と前記第２信号点配置を交互に選択して、選択した信号点配置の中のいずれかの信号点に対応するように位相変調し、
前記振幅変調部は、副情報に含まれるべきビットの組合せから生成可能な値のそれぞれに、振幅の値を予め対応付けておき、前記分離した副情報に対応した振幅の値によって、振幅変調することを特徴とする変調装置。
前記分離した主情報を差動符号化する差動符号化部をさらに備え、
前記差動符号化部は、前記分離した副情報を差動符号化しないことを特徴とする請求項１に記載の変調装置。
入力した複数のビットのうち、一部のビットを主情報とし、残りのビットを副情報として分離するステップと、
前記分離した主情報を位相変調するステップと、
前記分離した副情報にもとづいて、前記位相変調した主情報を振幅変調するステップとを備え、
前記位相変調するステップは、主情報に含まれるべきビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、前記第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を規定しておき、前記第１信号点配置と前記第２信号点配置を交互に選択して、選択した信号点配置の中のいずれかの信号点に対応するように位相変調し、
前記振幅変調するステップは、副情報に含まれるべきビットの組合せから生成可能な値のそれぞれに、振幅の値を対応付けておき、前記分離した副情報に対応した振幅の値によって、振幅変調することを特徴とする変調方法。
処理対象の信号を入力する入力部と、
前記入力した信号の位相成分を位相信号として、前記入力した信号の振幅成分を振幅信号として分離する分離部と、
前記分離した位相信号を復調する位相復調部と、
前記分離した振幅信号を復調する振幅復調部と、
前記復調した位相信号と前記復調した振幅信号を結合して出力する出力部とを備え、
前記位相復調部は、位相信号に含まれるべき情報の複数のビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、前記第１信号点配置と交互に選択され、かつ前記第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を予め規定しておき、前記第１信号点配置あるいは前記第２信号点配置のいずれかの信号点に前記分離した位相信号を対応させて復調し、
前記振幅復調部は、振幅信号に含まれるべき情報のビットの組合せから生成可能な値のそれぞれに、振幅の値を予め対応付けておき、振幅の値に前記分離した振幅信号を対応させて復調することを特徴とする復調装置。
入力した信号の位相成分を位相信号として、前記入力した信号の振幅成分を振幅信号として分離するステップと、
前記分離した位相信号を復調するステップと、
前記分離した振幅信号を復調するステップと、
前記復調した位相信号と前記復調した振幅信号を結合して出力するステップとを備え、
前記分離した位相信号を復調するステップは、位相信号に含まれるべき情報の複数のビットの組合せから生成可能な値の総数で、位相２πを分割し、分割して生成された複数の位相のそれぞれに、当該生成可能な値のそれぞれを信号点として配置した第１信号点配置と、前記第１信号点配置と交互に選択され、かつ前記第１信号点配置での複数の信号点の位相を当該複数の信号点の数に応じた位相だけそれぞれシフトした第２信号点配置を規定しておき、前記第１信号点配置あるいは前記第２信号点配置のいずれかの信号点に前記分離した位相信号を対応させて復調し、
前記分離した振幅信号を復調するステップは、振幅信号に含まれるべき情報のビットの組合せから生成可能な値のそれぞれに、振幅の値を対応付けておき、振幅の値に前記分離した振幅信号を対応させて復調することを特徴とする復調方法。