JP2005242570A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2005242570A JP2005242570A JP2004049963A JP2004049963A JP2005242570A JP 2005242570 A JP2005242570 A JP 2005242570A JP 2004049963 A JP2004049963 A JP 2004049963A JP 2004049963 A JP2004049963 A JP 2004049963A JP 2005242570 A JP2005242570 A JP 2005242570A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion
- power supply
- voltage
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
- G06F1/305—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations in the event of power-supply fluctuations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Tests Of Electronic Circuits (AREA)
- Power Sources (AREA)
Abstract
【課題】 電源配線の途中に間隔をあけて複数の定電圧電源回路を接続し、電源端子から離れた位置にある内部回路に対して間接的に電源供給を行う場合、複数の定電圧電源回路が必要で、半導体集積回路の面積が増加する。
【解決手段】 内部回路１０２の電源電圧モニターセル１０３の出力を受けて内部回路の電源電圧の電圧降下を検知し電圧降下検知信号Ｓ１を出力する電圧降下検知回路１０４と、内部回路の電圧降下分をまかなうだけレギュレート電圧を電源回路に追加する第２のレギュレータ１０７とを備える。Ａ／Ｄ変換回路２０４は、複数チャネル変換時におけるいずれかのサイクルを電源検知サイクルとして内部回路２０２の電源電圧モニターセル２０３の出力をＡ／Ｄ変換し、Ａ／Ｄ変換回路によるＡ／Ｄ変換結果データを基準値と比較し、比較結果を電圧降下検知信号Ｓ２として出力する制御回路２０６を備える。
【選択図】 図１
【解決手段】 内部回路１０２の電源電圧モニターセル１０３の出力を受けて内部回路の電源電圧の電圧降下を検知し電圧降下検知信号Ｓ１を出力する電圧降下検知回路１０４と、内部回路の電圧降下分をまかなうだけレギュレート電圧を電源回路に追加する第２のレギュレータ１０７とを備える。Ａ／Ｄ変換回路２０４は、複数チャネル変換時におけるいずれかのサイクルを電源検知サイクルとして内部回路２０２の電源電圧モニターセル２０３の出力をＡ／Ｄ変換し、Ａ／Ｄ変換回路によるＡ／Ｄ変換結果データを基準値と比較し、比較結果を電圧降下検知信号Ｓ２として出力する制御回路２０６を備える。
【選択図】 図１
Description
本発明は、半導体集積回路にかかわり、特には、内部回路に対する電源電圧を安定化するための技術に関する。
従来、半導体集積回路において電源端子から離れた位置にある内部回路に対して、電圧降下の少ない電源電圧を供給する技術として、電源配線の途中に適当な間隔をおいて複数の定電圧電源回路を接続し、定電圧電源回路から内部回路に対して間接的に電源供給を行うようにしたものがある（例えば、特許文献１参照。）。
特開２０００−１３４０７９号公報（第３頁、第１図）
しかしながら、上記従来技術にあっては、複数の定電圧電源回路が必要であり、半導体集積回路の面積が増加するという問題があった。
本発明は、上記の課題を解決するために次のような手段を講じる。
第１の解決手段として、本発明による半導体集積回路は、第１のレギュレータによるレギュレート電圧を受けて内部回路へ給電を行う電源回路と、前記内部回路の電源電圧モニターセルの出力を受けて前記内部回路の電源電圧の電圧降下を検知し電圧降下検知信号を出力する電圧降下検知回路と、前記電圧降下検知回路からの前記電圧降下検知信号が有効のときに前記内部回路の電圧降下分をまかなうだけレギュレート電圧を前記電源回路に追加する第２のレギュレータとを備えた構成とされている。
この構成によれば、電圧降下検知回路によって内部回路の電源電圧降下を検知し、第２のレギュレータを起動することにより内部回路に対する印加電源電圧を自動補正することができる。この場合に、第２のレギュレータが出力するレギュレート電圧は内部回路の電圧降下分をまかなうだけの必要最小限のものでよいため、面積増加を充分に抑制することができる。
第２の解決手段として、本発明による半導体集積回路は、上記第１の解決手段の電圧降下検知回路に代えて、半導体チップに内蔵されたＡ／Ｄ変換回路を利用するものである。すなわち、前記Ａ／Ｄ変換回路は、複数チャネル変換時におけるいずれかのサイクルを電源検知サイクルとして前記内部回路の電源電圧モニターセルの出力をＡ／Ｄ変換するように構成され、さらに、前記Ａ／Ｄ変換回路によるＡ／Ｄ変換結果データを基準値と比較し、比較結果を前記電圧降下検知信号として出力する制御回路を備えたものである。これは、電圧降下検知回路を使用せず、Ａ／Ｄ変換回路を利用して電源電圧検知を行うものである。
Ａ／Ｄ変換回路は内部回路の電源電圧をアナログ入力し、Ａ／Ｄ変換によってデジタルのＡ／Ｄ変換結果データを得る。制御回路における比較器は、Ａ／Ｄ変換結果データが示す内部回路の電源電圧を基準値と比較し、電圧降下検知信号を得る。
上記において、前記Ａ／Ｄ変換回路は、前記電源検知サイクルを複数チャネル変換時における最終サイクルとするのがよい。さらに好ましくは、前記Ａ／Ｄ変換回路は、リセット解除時とＡ／Ｄ変換時以外は電源検知サイクルとするのがよい。電源検知サイクルを増やすことにより、内部回路の印加電源電圧の安定化をより高精度に実現することができる。
第３の解決手段として、本発明による半導体集積回路は、上記第１の解決手段の電圧降下検知回路に代えて、半導体チップに内蔵されたＤ／Ａ変換回路を利用するものである。すなわち、第１の制御回路におけるユーザデータ変換のためのデータレジスタからのデータをＤ／Ａ変換してＤ／Ａ変換結果信号として出力するＤ／Ａ変換回路を利用するもので、モニター用基準電圧を発生するためのデータが設定されるデータレジスタおよびタイマー割込みによりＤ／Ａ変換スタート信号を発生するコントロールレジスタを内蔵する第２の制御回路と、前記第１の制御回路のデータレジスタの出力と前記第２の制御回路のデータレジスタの出力とを選択してＤ／Ａ変換回路に与えるセレクタと、前記Ｄ／Ａ変換回路の出力を２系統に分けて選択的に出力する出力ライン切替回路と、前記内部回路の電源電圧を前記出力ライン切替回路のモニター用基準電圧と比較し、比較結果を前記電圧降下検知信号として出力する比較器とを備えたものである。これは、電圧降下検知回路を使用せず、Ｄ／Ａ変換回路を利用して電源電圧検知を行うものである。
第２の制御回路におけるデータレジスタはモニター用基準電圧を生成するためのデータを設定している。内部回路の電源電圧の検知を行う電源検知サイクルにおいて、セレクタは第２の制御回路のデータレジスタの出力を選択するとともに、出力ライン切替回路はＤ／Ａ変換回路の出力としてモニター用基準電圧を比較器に出力する。そして、比較器において、内部回路の電源電圧をモニター用基準電圧と比較し、比較結果として電圧降下検知信号を得る。
上記構成において、出力ライン切替回路から比較器に至る配線系におけるモニター用基準電圧は時間経過とともに次第に降下する。そこで、モニター用基準電圧のリフレッシュを行う。そのための構成として、前記第２の制御回路を、前記タイマー割込みのアンダーフロー周期で前記Ｄ／Ａ変換スタート信号を発生し、前記モニター用基準電圧を再設定するように構成するのが好ましい。
あるいは、前記出力ライン切替回路と前記比較器との間にホールド機能を有するオペアンプを備えるのが好ましい。このオペアンプのホールド機能によりモニター用基準電圧を安定化させることができる。この場合に、Ｄ／Ａ変換スタート信号の再発生は不要となる。
本発明によれば、内部回路の電源電圧降下を検知しレギュレータにより自動補正可能であり、出力するレギュレート電圧は内部回路の電圧降下分をまかなうだけの必要最小限のものでよいため、面積増加を充分に抑制することができる。
また、電圧降下検知回路を使用せずにＡ／Ｄ変換回路を利用して内部回路の電圧降下を検知することが可能である。あるいは、電圧降下検知回路を使用せずにＤ／Ａ変換回路を利用して内部回路の電圧降下を検知することが可能である。
以下、本発明にかかわる半導体集積回路の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体集積回路の構成を示すブロック図である。
図１は本発明の実施の形態１における半導体集積回路の構成を示すブロック図である。
図１において、１００はＭＣＵのマイクロプロセッサ、１０１は電源回路、１０２は内部回路、１０３は内部回路１０２における電源電圧モニターセル、１０４は電源電圧モニターセル１０３から出力される検出電圧Ｖｄに基づいて内部回路１０２における電源電圧の電圧降下を検知する電圧降下検知回路、１０５は第１のレギュレータ、１０６は第１のレギュレータ１０５における出力バッファ、１０７は第２のレギュレータ、１０８は第２のレギュレータ１０７における出力バッファである。
電源回路１０１と内部回路１０２を結ぶ電源配線１０９の長さが短い場合には、内部回路１０２に印加される電源電圧の降下は小さい。電源配線１０９が長くなると、内部回路１０２に印加される電源電圧が降下する可能性が高くなる。
マイクロプロセッサ１００における電源電圧は、原則的には第１のレギュレータ１０５のみで一定電圧に保持されるが、電圧降下時には第２のレギュレータ１０７の作用で一定電圧が補償される。すなわち、電圧降下検知回路１０４は、内部回路１０２に印加される電源電圧の変動を内部の電源電圧モニターセル１０３の検出電圧Ｖｄを介してモニターし、一定以上の電圧降下が発生したことを検知したときは、電圧降下検知信号Ｓ１を生成して第２のレギュレータ１０７に出力する。電圧降下検知信号Ｓ１を受けた第２のレギュレータ１０７の出力バッファ１０８は、電圧降下分に相当する電源電圧上昇をまかなうのに必要な電流を出力する。その結果、内部回路１０２に印加される電源電圧は平常時と同じ一定電圧に回復される。電源回路１０１−内部回路１０２−電圧降下検知回路１０４−第２のレギュレータ１０７のフィードバックループにより、内部回路１０２に対する印加電圧は一定に保たれる。フィードバックループの動作が安定すると、電圧降下検知回路１０４は電圧降下検知信号Ｓ１の出力を停止し、その結果、第２のレギュレータ１０７も動作を終了する。
図２は第２のレギュレータ１０７における自動調整作用を示す。
モニターされた検出電圧Ｖｄが所定の閾値Ｖth以上となっている状態では、第１のレギュレータ１０５のみによる制御となっている。その場合、第２のレギュレータ１０７は動作せず、出力バッファ１０８による出力電流はゼロである。
モニターされた検出電圧Ｖｄが所定の閾値Ｖthを下回るようになると、第２のレギュレータ１０７が起動し、出力バッファ１０８は閾値Ｖthと電源電圧の差分ΔＶに応じた電流ｉを出力する。この作用によって電源電圧が回復し、閾値Ｖthを上回るようになると、第２のレギュレータ１０７は動作を停止し、第１のレギュレータ１０５のみの制御となる。
第２のレギュレータ１０７は電圧降下分をまかなうだけの規模のものでよいので、その出力バッファ１０８の面積は第１のレギュレータ１０５の出力バッファ１０６よりも小さなものですむ。また、第２のレギュレータ１０７は必要時のみ動作するものであればよく、電力消費も抑えられる。
上記のフィードバックループは電圧降下が発生する可能性の高い内部回路１０２についてのみ構成するようにすれば、面積削減の効果は大きい。
（実施の形態２）
本発明の実施の形態２は、実施の形態１の場合の電圧降下検知回路を使用することなしに、Ａ／Ｄ変換ブロックにより内部回路の電圧降下を検知するものである。
本発明の実施の形態２は、実施の形態１の場合の電圧降下検知回路を使用することなしに、Ａ／Ｄ変換ブロックにより内部回路の電圧降下を検知するものである。
図３は本発明の実施の形態２における半導体集積回路の構成を示すブロック図である。
図３において、２００はマイクロプロセッサ、２０１は電源回路、２０２は内部回路、２０３は内部回路２０２における電源電圧モニターセル、２０４はＡ／Ｄ変換回路、２０５はアナログ入力端子、２０６は制御回路、２０７は制御回路２０６における比較器である。電源電圧モニターセル２０３から出力される検出電圧ＶｄはＡ／Ｄ変換回路２０４の電源電圧検知専用のアナログチャネル（２ｃｈ）に割り当てられている。
内部回路２０２に印加される電源電圧の変動を内部の電源電圧モニターセル２０３を介してモニターし、検出電圧ＶｄをＡ／Ｄ変換回路２０４に出力する。アナログ入力端子に検出電圧Ｖｄを入力したＡ／Ｄ変換回路２０４は、所定のアナログ‐デジタル変換を行ってＡ／Ｄ変換結果データＤ１を制御回路２０６に出力する。制御回路２０６における比較器２０７は、入力したＡ／Ｄ変換結果データＤ１を基準値Ｄ０と比較する。内部回路２０２の電源電圧に電圧降下が生じていない状態では、比較器２０７の出力は“Ｌ”レベルであるが、電圧降下が生じているときはＡ／Ｄ変換結果データＤ１が基準値Ｄ０を下回ることになり、比較器２０７は電圧降下検知信号Ｓ２を“Ｈ”レベルにして出力する。
図４はＡ／Ｄ変換回路２０４における電源検知サイクルのタイミングチャートを示す。
Ａ／Ｄ変換回路２０４は、制御回路２０６からのリセット信号ＲＳＴにより初期化され、制御回路２０６からＡ／Ｄ変換スタート信号ＳＴを受けると、０チャンネルのＡ／Ｄ変換を行い、次いで１チャンネルのＡ／Ｄ変換を行う。これで２チャンネル分のＡ／Ｄ変換が終わるが、引き続く最終サイクルのＴ０期間に電源検知サイクルを発生し、内部回路２０２から検出電圧Ｖｄを取得し、Ａ／Ｄ変換を行ってＡ／Ｄ変換結果データＤ１を制御回路２０６に出力する。
なお、リセット解除時には電源検知サイクルを設けるのを原則とするが、リセット解除の状態においては所定のＡ／Ｄ変換のサイクル以外はすべて電源検知サイクルを設けることが好ましい。
（実施の形態３）
本発明の実施の形態３は、実施の形態１の場合の電圧降下検知回路を使用することなしに、Ｄ／Ａ変換ブロックにより内部回路の電圧降下を検知するものである。
本発明の実施の形態３は、実施の形態１の場合の電圧降下検知回路を使用することなしに、Ｄ／Ａ変換ブロックにより内部回路の電圧降下を検知するものである。
図５は本発明の実施の形態３における半導体集積回路の構成を示すブロック図である。
図５において、３００はマイクロプロセッサ、３０１は電源回路、３０２は内部回路、３０３は内部回路３０２における電源電圧モニターセル、３０４は第１の制御回路、３０５は第１の制御回路３０４におけるデータレジスタ、３０６はタイマー、３０７は第２の制御回路、３０８は第２の制御回路３０７におけるコントロールレジスタ、３０９はデータレジスタ、３１０は第１の制御回路３０４のデータレジスタ３０５の出力と第２の制御回路３０７のデータレジスタ３０９の出力を選択するセレクタ、３１１はＤ／Ａ変換回路、３１２はＤ／Ａ変換回路３１１の出力を２系統に分岐して切り替える出力ライン切替回路、３１３は出力ライン切替回路３１２における第１のアナログスイッチ、３１４は第２のアナログスイッチ、３１５はインバータ、３１６はオペアンプ、３１７は帰還配線、３１８はコンデンサ、３１９はオペアンプ３１６の出力であるモニター用基準電圧Ｖth1と電源電圧モニターセル３０３から出力される検出電圧Ｖｄとを比較する比較器である。第２の制御回路３０７におけるデータレジスタ３０９には電源電圧検知用のデータＤ３が設定されている。
ユーザーデータ変換サイクルにおいては、イネーブル信号Ｓｅが“Ｌ”レベルに設定され、セレクタ３１０は第１の制御回路３０４におけるデータレジスタ３０５から出力されるユーザーデータＤ２を選択し、入力データＤ４としてＤ／Ａ変換回路３１１に入力する。同時にイネーブル信号Ｓｅの“Ｌ”レベルの設定により、出力ライン切替回路３１２における第１のアナログスイッチ３１３がオンに、第２のアナログスイッチ３１４がオフになり、Ｄ／Ａ変換回路３１１によるＤ／Ａ変換結果信号Ｓ３が第１のアナログスイッチ３１３を介してＤ／Ａ変換結果信号Ｓ４として出力される。
電源検知サイクルになると、タイマー３０６が第２の制御回路３０７のコントロールレジスタ３０８に割込み信号Ｓｉを出力する。これにより、第２の制御回路３０７がアクティブにされ、Ｄ／Ａ変換回路３１１に対してＤ／Ａ変換スタート信号Ｓｓを出力する。同時に、イネーブル信号Ｓｅが“Ｈ”レベルに設定され、セレクタ３１０は第２の制御回路３０７のデータレジスタ３０９から出力される電源電圧検知用のデータＤ３を選択し、入力データＤ４としてＤ／Ａ変換回路３１１に入力する。同時にイネーブル信号Ｓｅの“Ｈ”レベルの設定により、出力ライン切替回路３１２における第１のアナログスイッチ３１３がオフに、第２のアナログスイッチ３１４がオンになり、Ｄ／Ａ変換回路３１１によるＤ／Ａ変換結果信号Ｓ３が第２のアナログスイッチ３１４およびオペアンプ３１６を介してモニター用基準電圧Ｖth1として出力される。
比較器３１９は、内部回路３０３における電源電圧モニターセル３０３からの検出電圧Ｖｄをモニター用基準電圧Ｖth1と比較し、その比較結果を電圧降下検知信号Ｓ５として出力する。検出電圧Ｖｄがモニター用基準電圧Ｖth1以上であれば、電圧降下検知信号Ｓ５は“Ｌ”レベルとなり、検出電圧Ｖｄがモニター用基準電圧Ｖth1を下回るときは、電圧降下検知信号Ｓ５は“Ｈ”レベルとなる。
オペアンプ３１６において、帰還配線３１７およびコンデンサ３１８がない場合とある場合とで動作は異なる。以下にこの違いを説明する。
帰還配線３１７およびコンデンサ３１８は、電圧フィードバックによりオペアンプ３１６にホールド機能をもたせるためのものである。
オペアンプ３１６におけるホールド機能を有効としない場合の動作を図６のタイミングチャートに基づいて説明する。
電源検知サイクルに入ると、Ｄ／Ａ変換スタート信号Ｓｓの立ち上がりに連動してモニター用基準電圧Ｖth1が立ち上がる。しかし、経時変化に伴うディスチャージによりモニター用基準電圧Ｖth1は次第に電圧降下する。モニター用基準電圧Ｖth1の電圧降下は好ましいことではない。そこで、タイマー３０６は、そのアンダーフロー周期で再度Ｄ／Ａ変換スタート信号Ｓｓを立ち上げる。これにより、モニター用基準電圧Ｖth1は回復する。なお、ユーザデータ変換サイクルでは、この回復は行われない。
次に、オペアンプ３１６におけるホールド機能を有効とする場合の動作を図７のタイミングチャートに基づいて説明する。
電源検知サイクルに入ると、Ｄ／Ａ変換スタート信号Ｓｓの立ち上がりに連動してモニター用基準電圧Ｖth1が立ち上がる。オペアンプ３１６において電圧フィードバックとコンデンサ３１８への充電による平滑化により、モニター用基準電圧Ｖth1は直ちにその電位が安定化する。したがって、Ｄ／Ａ変換スタート信号Ｓｓの再立ち上げは不要となる。安定したモニター用基準電圧Ｖth1の電位はユーザデータ変換サイクルでも保たれる。
本発明は、微細化が進み電源電圧の低電圧化が図られている半導体集積回路において、電源電圧降下を生じやすい内部回路に対する印加電源電圧を自動補正し安定化させる技術一般として有用である。
１００ マイクロプロセッサ
１０１ 電源回路
１０２ 内部回路
１０３ 電源電圧モニターセル
１０４ 電圧降下検知回路
１０５ 第１のレギュレータ
１０６ 第１のレギュレータの出力バッファ
１０７ 第２のレギュレータ
１０８ 第２のレギュレータの出力バッファ
１０９ 電源配線
２００ マイクロプロセッサ
２０１ 電源回路
２０２ 内部回路
２０３ 電源電圧モニターセル
２０４ Ａ／Ｄ変換回路
２０５ アナログ入力端子
２０６ 制御回路
２０７ 比較器
３００ マイクロプロセッサ
３０１ 電源回路
３０２ 内部回路
３０３ 電源電圧モニターセル
３０４ 第１の制御回路
３０５ 第１の制御回路のデータレジスタ
３０６ タイマー
３０７ 第２の制御回路
３０８ 第２の制御回路のコントロールレジスタ
３０９ データレジスタ
３１０ セレクタ
３１１ Ｄ／Ａ変換回路
３１２ 出力ライン切替回路
３１３ 第１のアナログスイッチ
３１４ 第２のアナログスイッチ
３１５ インバータ
３１６ オペアンプ
３１７ 帰還配線
３１８ コンデンサ
３１９ 比較器
Ｓ６ 変換電圧
Ｄ０ 基準値
Ｄ１ Ａ／Ｄ変換結果データ
Ｄ２ ユーザデータ
Ｄ３ 電源電圧検知用のデータ
Ｄ４ 入力データ
Ｓ１，Ｓ２ 電圧降下検知信号
Ｓ３ Ｄ／Ａ変換結果信号
Ｓ４ Ｄ／Ａ変換結果信号
Ｓ５ 電圧降下検知信号
Ｓｅ イネーブル信号
Ｓｉ 割り込み信号
Ｓｓ Ｄ／Ａ変換スタート信号
ＳＴ Ａ／Ｄ変換スタート信号
Ｖｄ 検出電圧
Ｖth1 モニター用基準電圧
１０１ 電源回路
１０２ 内部回路
１０３ 電源電圧モニターセル
１０４ 電圧降下検知回路
１０５ 第１のレギュレータ
１０６ 第１のレギュレータの出力バッファ
１０７ 第２のレギュレータ
１０８ 第２のレギュレータの出力バッファ
１０９ 電源配線
２００ マイクロプロセッサ
２０１ 電源回路
２０２ 内部回路
２０３ 電源電圧モニターセル
２０４ Ａ／Ｄ変換回路
２０５ アナログ入力端子
２０６ 制御回路
２０７ 比較器
３００ マイクロプロセッサ
３０１ 電源回路
３０２ 内部回路
３０３ 電源電圧モニターセル
３０４ 第１の制御回路
３０５ 第１の制御回路のデータレジスタ
３０６ タイマー
３０７ 第２の制御回路
３０８ 第２の制御回路のコントロールレジスタ
３０９ データレジスタ
３１０ セレクタ
３１１ Ｄ／Ａ変換回路
３１２ 出力ライン切替回路
３１３ 第１のアナログスイッチ
３１４ 第２のアナログスイッチ
３１５ インバータ
３１６ オペアンプ
３１７ 帰還配線
３１８ コンデンサ
３１９ 比較器
Ｓ６ 変換電圧
Ｄ０ 基準値
Ｄ１ Ａ／Ｄ変換結果データ
Ｄ２ ユーザデータ
Ｄ３ 電源電圧検知用のデータ
Ｄ４ 入力データ
Ｓ１，Ｓ２ 電圧降下検知信号
Ｓ３ Ｄ／Ａ変換結果信号
Ｓ４ Ｄ／Ａ変換結果信号
Ｓ５ 電圧降下検知信号
Ｓｅ イネーブル信号
Ｓｉ 割り込み信号
Ｓｓ Ｄ／Ａ変換スタート信号
ＳＴ Ａ／Ｄ変換スタート信号
Ｖｄ 検出電圧
Ｖth1 モニター用基準電圧
Claims (7)
- 第１のレギュレータによるレギュレート電圧を受けて内部回路へ給電を行う電源回路と、
前記内部回路の電源電圧モニターセルの出力を受けて前記内部回路の電源電圧の電圧降下を検知し電圧降下検知信号を出力する電圧降下検知回路と、
前記電圧降下検知回路からの前記電圧降下検知信号が有効のときに前記内部回路の電圧降下分をまかなうだけレギュレート電圧を前記電源回路に追加する第２のレギュレータと
を備えた半導体集積回路。 - 請求項１に記載の電圧降下検知回路に代えて、半導体チップに内蔵されたＡ／Ｄ変換回路を利用するものであって、
前記Ａ／Ｄ変換回路は、複数チャネル変換時におけるいずれかのサイクルを電源検知サイクルとして前記内部回路の電源電圧モニターセルの出力をＡ／Ｄ変換するように構成され、
さらに、前記Ａ／Ｄ変換回路によるＡ／Ｄ変換結果データを基準値と比較し、比較結果を前記電圧降下検知信号として出力する制御回路を備えた請求項１に記載の半導体集積回路。 - 前記Ａ／Ｄ変換回路は、前記電源検知サイクルを複数チャネル変換時における最終サイクルとする請求項２に記載の半導体集積回路。
- 前記Ａ／Ｄ変換回路は、リセット解除時とＡ／Ｄ変換時以外は電源検知サイクルとする請求項２に記載の半導体集積回路。
- 請求項１に記載の電圧降下検知回路に代えて、第１の制御回路におけるユーザデータ変換のためのデータレジスタからのデータをＤ／Ａ変換してＤ／Ａ変換結果信号として出力するＤ／Ａ変換回路を利用するもので、
モニター用基準電圧を発生するためのデータが設定されるデータレジスタおよびタイマー割込みによりＤ／Ａ変換スタート信号を発生するコントロールレジスタを内蔵する第２の制御回路と、
前記第１の制御回路のデータレジスタの出力と前記第２の制御回路のデータレジスタの出力とを選択してＤ／Ａ変換回路に与えるセレクタと、
前記Ｄ／Ａ変換回路の出力を２系統に分けて選択的に出力する出力ライン切替回路と、
前記内部回路の電源電圧を前記出力ライン切替回路のモニター用基準電圧と比較し、比較結果を前記電圧降下検知信号として出力する比較器とを備えた請求項１に記載の半導体集積回路。 - 前記第２の制御回路は、前記タイマー割込みのアンダーフロー周期で前記Ｄ／Ａ変換スタート信号を発生し、前記モニター用基準電圧を再設定するように構成されている請求項５に記載の半導体集積回路。
- 前記出力ライン切替回路と前記比較器との間にホールド機能を有するオペアンプを備えている請求項５に記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004049963A JP2005242570A (ja) | 2004-02-25 | 2004-02-25 | 半導体集積回路 |
| US11/058,292 US20050184799A1 (en) | 2004-02-25 | 2005-02-16 | Semiconductor integrated circuit |
| CN2005100088511A CN1661508A (zh) | 2004-02-25 | 2005-02-24 | 半导体集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004049963A JP2005242570A (ja) | 2004-02-25 | 2004-02-25 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005242570A true JP2005242570A (ja) | 2005-09-08 |
Family
ID=34858286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004049963A Pending JP2005242570A (ja) | 2004-02-25 | 2004-02-25 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20050184799A1 (ja) |
| JP (1) | JP2005242570A (ja) |
| CN (1) | CN1661508A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009035989A3 (en) * | 2007-09-14 | 2009-05-28 | Texas Instruments Inc | Signal drop compensation at external terminal of integrated circuit package |
| US7911821B2 (en) | 2008-07-24 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2011164683A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | 電圧異常検出機能を有する半導体集積回路 |
| JP2012173049A (ja) * | 2011-02-18 | 2012-09-10 | Renesas Electronics Corp | 半導体装置 |
| US9065346B2 (en) | 2007-04-06 | 2015-06-23 | Power Integrations, Inc. | Method and apparatus for integrated cable drop compensation of a power converter |
| JP2018505460A (ja) * | 2014-12-23 | 2018-02-22 | インテル コーポレイション | ライセンス状態に基づくコア低下緩和のためのシステムおよび方法 |
| KR20220005585A (ko) * | 2019-12-23 | 2022-01-13 | 그래프코어 리미티드 | 반응형 드룹 리미터 |
| US11680965B2 (en) | 2019-12-23 | 2023-06-20 | Graphcore Limited | Droop detection |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8836414B2 (en) | 2005-11-15 | 2014-09-16 | Freescale Semiconductor, Inc. | Device and method for compensating for voltage drops |
| US7924029B2 (en) * | 2005-12-22 | 2011-04-12 | Synaptics Incorporated | Half-bridge for capacitive sensing |
| US8536908B2 (en) * | 2011-09-29 | 2013-09-17 | Spansion Llc | Apparatus and method for smart VCC trip point design for testability |
| US8981823B1 (en) | 2011-09-29 | 2015-03-17 | Spansion Llc | Apparatus and method for smart VCC trip point design for testability |
| US9240296B2 (en) | 2012-08-06 | 2016-01-19 | Synaptics Incorporated | Keyboard construction having a sensing layer below a chassis layer |
| US9383407B2 (en) * | 2013-10-16 | 2016-07-05 | Apple Inc. | Instantaneous IR drop measurement circuit |
| CN112100960B (zh) * | 2020-11-19 | 2021-03-09 | 北京智芯微电子科技有限公司 | 动态检测fpga芯片内压降的方法及fpga芯片 |
| US11385698B1 (en) * | 2020-12-30 | 2022-07-12 | Innogrit Technologies Co., Ltd. | Voltage drop management for VLSI and SoC |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592234B2 (ja) * | 1985-08-16 | 1997-03-19 | 富士通株式会社 | 半導体装置 |
| JP2803410B2 (ja) * | 1991-10-18 | 1998-09-24 | 日本電気株式会社 | 半導体集積回路 |
| JPH05217370A (ja) * | 1992-01-30 | 1993-08-27 | Nec Corp | 内部降圧電源回路 |
| JP2925422B2 (ja) * | 1993-03-12 | 1999-07-28 | 株式会社東芝 | 半導体集積回路 |
| US5629608A (en) * | 1994-12-28 | 1997-05-13 | Intel Corporation | Power regulation system for controlling voltage excursions |
| JP2001211640A (ja) * | 2000-01-20 | 2001-08-03 | Hitachi Ltd | 電子装置と半導体集積回路及び情報処理システム |
| JP2002008374A (ja) * | 2000-06-22 | 2002-01-11 | Mitsubishi Electric Corp | 電圧降圧回路 |
| DE10110273C2 (de) * | 2001-03-02 | 2003-04-24 | Infineon Technologies Ag | Spannungsgenerator mit Standby-Betriebsart |
| JP2004070813A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体集積回路 |
-
2004
- 2004-02-25 JP JP2004049963A patent/JP2005242570A/ja active Pending
-
2005
- 2005-02-16 US US11/058,292 patent/US20050184799A1/en not_active Abandoned
- 2005-02-24 CN CN2005100088511A patent/CN1661508A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9065346B2 (en) | 2007-04-06 | 2015-06-23 | Power Integrations, Inc. | Method and apparatus for integrated cable drop compensation of a power converter |
| US9293996B2 (en) | 2007-04-06 | 2016-03-22 | Power Integrations, Inc. | Method and apparatus for integrated cable drop compensation of a power converter |
| WO2009035989A3 (en) * | 2007-09-14 | 2009-05-28 | Texas Instruments Inc | Signal drop compensation at external terminal of integrated circuit package |
| US7911821B2 (en) | 2008-07-24 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2011164683A (ja) * | 2010-02-04 | 2011-08-25 | Ricoh Co Ltd | 電圧異常検出機能を有する半導体集積回路 |
| JP2012173049A (ja) * | 2011-02-18 | 2012-09-10 | Renesas Electronics Corp | 半導体装置 |
| US8860392B2 (en) | 2011-02-18 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device including voltage generating circuit |
| JP2018505460A (ja) * | 2014-12-23 | 2018-02-22 | インテル コーポレイション | ライセンス状態に基づくコア低下緩和のためのシステムおよび方法 |
| KR20220005585A (ko) * | 2019-12-23 | 2022-01-13 | 그래프코어 리미티드 | 반응형 드룹 리미터 |
| JP2022546981A (ja) * | 2019-12-23 | 2022-11-10 | グラフコアー リミテッド | 反応的低下リミッタ |
| US11680965B2 (en) | 2019-12-23 | 2023-06-20 | Graphcore Limited | Droop detection |
| JP7371230B2 (ja) | 2019-12-23 | 2023-10-30 | グラフコアー リミテッド | 反応的低下リミッタ |
| KR102612928B1 (ko) * | 2019-12-23 | 2023-12-12 | 그래프코어 리미티드 | 반응형 드룹 리미터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050184799A1 (en) | 2005-08-25 |
| CN1661508A (zh) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005242570A (ja) | 半導体集積回路 | |
| JP5228971B2 (ja) | 電源回路 | |
| US8415994B2 (en) | Integrated circuit and standby controlling method thereof | |
| JP6063708B2 (ja) | スイッチング電源装置 | |
| US7501805B2 (en) | Circuit and method for soft start from a residual voltage | |
| JP5278817B2 (ja) | スイッチング電源装置 | |
| JP4246045B2 (ja) | 電源回路及びその電源回路の出力電圧立ち上げ方法 | |
| JP3696588B2 (ja) | 電源装置 | |
| JP5175642B2 (ja) | 電源制御装置 | |
| US20110260765A1 (en) | Phase interleaving control method for a multi-channel regulator system | |
| US7548043B2 (en) | Power supply apparatus and method for providing voltage | |
| US20040098632A1 (en) | Amplifying circuit, speaker system, and mobile information terminal employing amplifying circuit | |
| US11290013B2 (en) | Integrated circuit apparatus including regulator circuits | |
| JP5272317B2 (ja) | 電源制御装置、画像処理装置及び電源制御装置の制御方法 | |
| US7882392B2 (en) | Electronic device and method of controlling electronic device | |
| US20210006161A1 (en) | Electronic circuit, control system and method for controlling electronic circuit | |
| JP2002369499A (ja) | 電圧制御装置 | |
| JP3987681B2 (ja) | 消費電力低減回路 | |
| JP2010147570A (ja) | スイッチ状態検出装置及び電位接続回路 | |
| KR20160069602A (ko) | 디지털 방식의 직류-직류 벅 변환기 및 그의 출력 제어 방법 | |
| JP2010136577A (ja) | 起動回路および電源装置 | |
| JPH113125A (ja) | 電源回路 | |
| KR100936765B1 (ko) | 동적 전력관리 프로세서의 소음저감장치 및 방법 | |
| JP6128148B2 (ja) | クロック信号制御回路 | |
| JP2015219897A (ja) | データ制御装置 |