JP2005243761A - 中継基板、中継基板付き樹脂製基板 - Google Patents

中継基板、中継基板付き樹脂製基板 Download PDF

Info

Publication number
JP2005243761A
JP2005243761A JP2004049062A JP2004049062A JP2005243761A JP 2005243761 A JP2005243761 A JP 2005243761A JP 2004049062 A JP2004049062 A JP 2004049062A JP 2004049062 A JP2004049062 A JP 2004049062A JP 2005243761 A JP2005243761 A JP 2005243761A
Authority
JP
Japan
Prior art keywords
resin
interposer
substrate
board
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004049062A
Other languages
English (en)
Inventor
Kazuhiro Urashima
和浩 浦島
Takaharu Imai
隆治 今井
Michihiro Matsushima
理浩 松島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004049062A priority Critical patent/JP2005243761A/ja
Publication of JP2005243761A publication Critical patent/JP2005243761A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板を提供することにある。
【解決手段】本発明の中継基板31は、樹脂製中継基板本体38と複数の金属ピン35とを備える。樹脂製中継基板本体38は、面接続端子22を有する半導体素子21が実装されるべき第1面32と、第2面33とを有する。樹脂製中継基板本体38は、第1面32及び第2面33間を連通させる複数の貫通孔34を有する。複数の金属ピン35は、銅のような軟質の導電性金属からなる。複数の金属ピン35の端部は、面接続端子22と電気的に接続されるべき部分であって、第2面33から突出する状態で複数の貫通孔34内に配置されている。
【選択図】 図1

Description

本発明は、半導体素子と基板との間に介在して両者間の導通を図る中継基板、中継基板付き樹脂製基板に関するものである。
近年、ICチップが搭載された配線基板(IC搭載基板やICパッケージなど)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボードとの間にインターポーザと呼ばれる中継基板を介在させてそれらを導体柱を介して互いに導通した構造体が各種知られている(例えば、特許文献1参照)。インターポーザの材料としては、通常セラミック等の無機材料が用いられる。また、導体柱は、穴あけされたインターポーザ本体に導電性ペーストを充填して焼成することにより形成される。また、最近では、上記のインターポーザとは異なるレベルでの接続を図るもの、具体的にはICチップ−配線基板間の接続を図るインターポーザも提案されている。本明細書では便宜上前者を「マザーボード側インターポーザ」と呼び、後者を「ICチップ側インターポーザ」と呼ぶこともある。
特開2000−208661号公報(図2(d)等)
ところで、ICチップは一般に熱膨張係数が2.0ppm/℃〜5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成されている。これに対して、配線基板は半導体材料よりもかなり熱膨張係数が大きな材料、例えば10.0ppm/℃以上の樹脂材料等を用いて形成されている。よって、ICチップ側インターポーザを用いた構造体では、ICチップ−配線基板間の熱膨張係数差に起因して応力が発生しやすい。この応力は、インターポーザと他部品との接合部分やICチップ自身にクラックを発生させ、構造体の信頼性を低下させる要因となる。従って、クラックの発生を防止するためには、ICチップ側インターポーザに例えば高い剛性を付与して、応力に耐えるようにすることが望ましい。よって、ICチップ側インターポーザの材料としては、現状では、ヤング率の高いセラミック等の無機材料が適していると考えられている。
しかしながら、セラミック材料(とりわけ高ヤング率のセラミック材料)は焼成が必要なことから高価であり、インターポーザの低コスト化が難しくなるという問題があった。
本発明は上記の課題に鑑みてなされたものであり、その目的は、クラックが発生しにくくて信頼性に優れるにもかかわらず、比較的安価な中継基板、中継基板付き樹脂製基板を提供することにある。
そこで、本願発明者は、応力に起因するクラック発生の防止を図るべく、鋭意研究を行った。
次式1に示すように、ヤング率(縦弾性係数:E)は、材料が弾性的に挙動する場合の応力σとひずみεとの比であって、材料の強さの尺度となる。
E=σ/ε ・・・式1
上記式1を変形した次式2によると、応力σはヤング率Eとひずみεとの積で表現される。この式2は、ヤング率Eの値が小さくなれば、応力の値σも小さくなることを意味している。
σ=E・ε ・・・式2
そこで、本願発明者は、高剛性中継基板材料の使用という従来の発想とは全く逆の手法をあえて採ること、つまり低剛性中継基板材料を使用することを想到した。また、本願発明者は、応力に起因するクラック発生の防止という観点から、中継基板における導体部にも着目し、それを利用する方法を模索した。その結果、下記の発明を完成させるに至ったのである。
そして上記課題を解決するための手段としては、面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、軟質の導電性金属からなり、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の金属ピンとを備えることを特徴とする中継基板がある。また、上記課題を解決するための別の手段としては、熱膨張係数が10.0ppm/℃以上60.0ppm/℃以下であって面接続パッドを有する樹脂製基板を備え、かつ、面接続端子を有する半導体素子が実装されるべき第1面、及び前記樹脂製基板の表面上に実装される第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、軟質の導電性金属からなり、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数の金属ピンとを有する中継基板を備えたことを特徴とする中継基板付き樹脂製基板がある。前記樹脂製基板の熱膨張係数は、10.0ppm/℃以上30.0ppm/℃以下であることがより好ましい。
従って、これらの発明によれば、セラミック材料等のような無機材料製中継基板を使用した中継基板とは異なり、樹脂製中継基板本体を使用して中継基板を構成している。樹脂材料はセラミック材料に比べて剛性が低いので、樹脂製基板が熱膨張または熱収縮したときでも、中継基板がそれに追従して弾性的にひずむ(変形する)ことができる。また、上記の金属ピンは比較的軟質な導電性金属からなるため剛性が低く、しかもその一部が樹脂製中継基板本体から突出した状態にある。ゆえに、かかる金属ピンの突出部分は、樹脂製基板が熱膨張または熱収縮したときでも、それに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記2つの部材がひずむことによる相乗効果によって、確実に軽減される。ゆえに、中継基板と他部品(例えば樹脂製基板や半導体素子)との接合部分や半導体素子自身にクラックが発生しにくくなり、信頼性に優れた中継基板、中継基板付き樹脂製基板を実現することができる。
また、概して樹脂材料はセラミック材料ほど高価ではないため、これを中継基板本体の材料として使用すれば、比較的安価な中継基板、中継基板付き樹脂製基板を実現することができる。
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第1面及び第2面を有する略板形状の部材である。樹脂製中継基板本体の第1面は、面接続端子を有する半導体素子が実装されるべき面、換言すると、面接続端子を有する半導体素子が実装される予定の面である。前記半導体素子としては、例えば、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満のものが使用される。このような半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。なお、樹脂製中継基板本体の第1面上に実装されるべき半導体素子の数は、1つであってもよく2つ以上であってもよい。
ここで「熱膨張係数」とは、厚み方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃〜200℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。「TMA」とは、熱機械的分析をいい、例えばJPCA−BU01に規定されるものをいう。
前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく応力の影響も次第に大きくなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。また、半導体素子の厚さも特に限定されないが、1.0mm以下(ただし0mmは含まず。)であることがよい。半導体素子が1.0mm以下になると、半導体素子の強度が弱くなるため、クラックの発生といった本願特有の課題が生じやすくなるからである。
一方、中継基板付き樹脂製基板を構成する樹脂製中継基板本体の第2面は、面接続パッドを有する樹脂製基板の表面上に実装されている面である。中継基板を構成する樹脂製中継基板本体の第2面は、面接続パッドを有する樹脂製基板の表面上に実装されるべき面、換言すると、面接続パッドを有する樹脂製基板の表面上に実装される予定の面である。前記面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。このような面接続パッドは例えば線状や格子状(千鳥状も含む)に形成される。
なお、本発明において樹脂製基板を用いる理由は、基板材料を樹脂とすることで全体の低コスト化を図るためである。ここで、樹脂製基板とは、樹脂材料を主体として構成された基板のことを意味する。かかる樹脂製基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。
この場合において樹脂製基板の熱膨張係数は、10.0ppm/℃以上60.0ppm/℃以下であることが好ましく、10.0ppm/℃以上30.0ppm/℃以下であることがより好ましい。熱膨張係数が10.0ppm/℃未満になると、樹脂製基板が高コスト化しやすくなるからである。また、熱膨張係数が30.0ppm/℃を超える樹脂製基板を使用した場合には、半導体素子等との熱膨張係数差が非常に大きくなる。よって、たとえ中継基板を介在したとしても応力の影響を十分に低減できない可能性があるからである。
また、樹脂製基板は導体回路を備える配線基板であることが好ましく、このような配線基板上には半導体素子やその他の電子部品などが実装される。
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、ヤング率が25GPa以下(ただし、0GPaは除く。)であることが好ましい。その理由は、ヤング率が25GPaを超える樹脂製中継基板本体では、応力の影響を十分に軽減できないからである。なお、樹脂製中継基板本体のヤング率は、0.01GPa以上10GPa以下がさらに好ましく、0.01GPa以上5GPa以下が特に好ましい。ヤング率が10GPa以下であると十分な応力軽減効果を得ることができる。
樹脂製中継基板本体は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。即ち、かかる樹脂製中継基板本体の熱膨張係数は、半導体素子及び樹脂製基板の中間的な値であることが好ましく、例えば5.0ppm/℃以上30.0ppm/℃以下がよく、5.0ppm/℃以上20.0ppm/℃以下がさらによく、5.0ppm/℃以上10.0ppm/℃以下が特によい。その理由は、樹脂製中継基板本体の熱膨張係数が5.0ppm/℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂製基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂製基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、樹脂製中継基板本体の熱膨張係数が30.0ppm/℃を超えると、樹脂製基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
また、樹脂製中継基板本体は、低剛性及び低熱膨張性を有するばかりでなく、絶縁性を有することが好ましい。その理由は、絶縁性を有しない中継基板本体の場合、金属ピンとの絶縁を図るために絶縁層を形成する必要が生じ、構造の複雑化及びそれに伴う高コスト化といった問題が生じるからである。これに対して、絶縁性を有する中継基板本体では、絶縁層が不要となるため構造の簡略化及び低コスト化を達成することができる。
ここで、樹脂製中継基板本体とは、樹脂材料を主体として構成された中継基板本体のことを意味する。かかる樹脂製中継基板本体に用いられる樹脂材料の好適例としては、エポキシ系樹脂、ポリイミド系樹脂、BT系樹脂(ビスマレイミド−トリアジン系樹脂、ゴム系樹脂などがある。勿論、このような樹脂材料は、上記の低剛性、低熱膨張性及び絶縁性といった諸特性を併せ持つものであることが望ましい。
また、樹脂製中継基板本体における樹脂材料の含有量は、重量比で70%以上、好ましくは80%以上、さらに好ましくは95%以上であることがよい。即ち、樹脂製中継基板本体は無機繊維及び無機フィラーを殆どまたは全く含まないことが好ましい。その理由は、樹脂製中継基板本体における無機物の含有量が多くなると、低いヤング率の達成が困難になるばかりでなく、高コスト化につながるおそれがあるからである。
樹脂製中継基板本体の厚さは、特に限定されないが、強いて言えば0.3mm以上1.0mm以下であることが好ましい。厚さが0.3mm未満であると、樹脂製中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが1.0mmを超えると、構造体全体の厚さが増すばかりでなく、小径の金属ピンを貫通孔内に設ける作業が困難になり製造コストが高くつくおそれがあるからである。なお、樹脂製中継基板本体の厚さは、0.3mm以上0.7mm以下であることがより好ましい。
中継基板や中継基板付き樹脂製基板を構成する樹脂製中継基板本体は、第1面及び第2面間を貫通する複数の貫通孔を有している。貫通孔の直径は特に限定されないが、例えば125μm以下であることがよく、100μm以下であることがよりよい(ただし、0μmは含まず。)。隣接する前記貫通孔間の中心間距離も特に限定されないが、例えば250μm以下であることがよく、200μm以下であることがよりよい(ただし、0μmは含まず。)。かかる直径や中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。換言すると、かかる直径や中心間距離をあまりに大きく設定すると、限られた面積内に多数の金属ピンを配置できないからである。さらには、貫通孔の直径は85μm以下、隣接する前記貫通孔間の中心間距離は150μm以下であることがよい(ただし、0μmは含まず。)。
また、本発明の中継基板及び中継基板付き樹脂製基板は、複数の貫通孔内に配置された複数の金属ピンを、導体部として有している。金属ピンはその一部が中継基板本体から突出している。具体的にいうと、金属ピンは、一方の端部が第1面から突出する状態、一方の端部が第2面から突出する状態、あるいは両方の端部が第1面及び第2面の両方からそれぞれ突出する状態で、複数の貫通孔内に配置されている。第1面から突出する端部は面接続端子と電気的に接続される一方、第2面から突出する端部は面接続パッドと電気的に接続される。金属ピンにおける非突出部分(即ち貫通孔内にある部分)は、樹脂製中継基板本体により拘束されているため、径方向(XY方向)へ自由に弾性変形することができない。これに対し、金属ピンにおける突出部分は、樹脂製中継基板本体により拘束されていないため、径方向へ比較的自由に弾性変形することが可能である。従って、このような突出部分が存在することにより、応力軽減効果が奏される。
この場合、金属ピンの端部の突出量は、10μm以上500μm以下に設定されることがよく、特には10μm以上300μm以下に設定されることがよりよい。前記突出量が10μm未満であると、金属ピン自身の弾性変形による応力軽減効果を十分に発揮できなくなるからである。一方、前記突出量が500μmを超えると、かえって面接続端子や面接続パッドとの接合が難しくなるおそれがあるからである。
また、金属ピンは第1端部及び第2端部を有し、第1端部はその表面上にはんだバンプを備え、第2端部は第2面から突出していることが好ましい。この構成であると、半導体素子が実装されるべき第1面側にある第1端部上にはんだバンプが存在することから、バンプレスの半導体素子の実装が可能となる。なお、第2端部上へのはんだバンプの形成については任意であるが、これを省略すればさらなる低コスト化を図ることも可能である。しかも、はんだ自体も軟質の導電性金属であることから、はんだバンプによっても応力軽減効果を期待することができる。
この場合、前記はんだバンプに使用するはんだの好適例を挙げると、錫鉛共晶はんだ(Sn/37Pb:融点183℃)などがある。勿論、錫鉛共晶はんだ以外のSn/Pb系はんだ、例えばSn/36Pb/2Agという組成のはんだ(融点190℃)などを使用してもよい。さらには、上記のような鉛入りはんだ以外にも、鉛フリーはんだを選択することが可能である。鉛フリーはんだとは、鉛を全くまたは殆ど含まないはんだのことを意味し、例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等を挙げることができる。なお、上記各系のはんだには微量元素(例えばAu,Ni,Ge等)が含まれていてもよい。
金属ピンの形成材料である軟質の導電性金属の具体例としては、例えば、銅、銅合金、金、はんだなどを挙げることができる。なかでも、軟質の導電性金属として銅を選択すること、つまり金属ピンとして銅ピンを用いることが好適である。銅は、軟質かつ高い導電性を有することに加え、比較的安価な材料だからである。従って、銅ピンの使用により、中継基板や中継基板付き樹脂製基板の高性能化、低コスト化を達成しやすくなる。また、銅は一般的なはんだほど融点が低くないため、200℃〜300℃程度のはんだリフローを経ても溶融しない。よって、これを金属ピンの材料とした場合には、所定のピン形状を維持することができる。このような性質は、金属ピンの端部にはんだバンプを形成する際に有利に働く。
また、金属ピンに使用可能なはんだ材料としては、例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等、Sn−Pb系はんだ等を挙げることができる。
金属ピンの断面形状は特に限定されないが、コスト性や製造しやすさ等の観点からすると、例えば断面略円形状であることが好ましく、さらには等断面形状であることが好ましい。金属ピンにおける非突出部分の断面形状及び直径は基本的に貫通孔の断面形状及び直径に依存するが、突出部分については必ずしも貫通孔の断面形状や直径と同じでなくてもよい。
樹脂製中継基板本体に複数の金属ピンを配設する方法としては、例えば、穴加工後の樹脂製中継基板本体を用意し、それにおける複数の貫通孔内に、あらかじめ所定長さにカットした金属ピンを挿入するという方法がある。なお、樹脂製中継基板本体における複数の貫通孔内に金属ピンを挿入した後に金属ピンを所定長さにカットしてもよい。
また、穴加工前の樹脂製中継基板本体を用意し、それに対して金属ピンを直接挿通させることにより同時に貫通孔を形成するという方法を採用することも可能である。この場合、樹脂製中継基板本体を半硬化状態にしておいて金属ピンの直接挿入を行い、その後で樹脂製中継基板本体を完全硬化させてもよい。これによれば金属ピンの変形を回避しやすくなる。そのほか、金型内に複数の金属ピンを平行に配置しておき、この状態で樹脂材料によるインサート成形を行って各金属ピンの周囲に樹脂製中継基板本体を形成するという方法を採用することも可能である。
なお、金属ピンに対するはんだバンプの形成は、金属ピン挿入工程後に実施してもよく、金属ピン挿入工程前に実施してもよい。
また、樹脂製中継基板本体の表面上、とりわけ第1面上や第2面上には、半導体素子以外の電子部品や素子が1つ以上設けられていてもよい。前記電子部品の具体例としては、チップトランジスタ、チップダイオード、チップ抵抗、チップキャパシタ、チップコイルなどを挙げることができる。これらの電子部品は、能動部品であっても受動部品であってもよい。前記素子の具体例としては、薄膜トランジスタ、薄膜ダイオード、薄膜抵抗、薄膜キャパシタ、薄膜コイルなどを挙げることができる。これらの素子は、能動素子であっても受動素子であってもよい。そして、樹脂製中継基板本体の第1面上や第2面上には、前記電子部品同士、前記素子同士、あるいは前記電子部品や前記素子と金属ピンとを接続する配線層が形成されていてもよい。このように電子部品や素子を設ければ、中継基板や中継基板付き樹脂製基板の付加価値を高めることができる。
例えば、薄膜キャパシタを備えた中継基板や中継基板付き樹脂製基板の場合、電源ライン上(即ち、基板側の電源回路と半導体素子側の電源端子とを結ぶ配線上)に薄膜キャパシタを配置しておくことがよい。このように構成すれば、電源ライン上のノイズ(電圧変動)を吸収することができる。よって、GHz帯域の高周波ノイズを減らし、半導体素子を高速で動作させることが可能となる。ここで、薄膜キャパシタとは、導体間に強誘電体薄膜を挟み込んだ構造のキャパシタのことをいう。
[第1実施形態]
以下、本発明を具体化した第1実施形態を図1〜図11に基づき詳細に説明する。図1は、ICチップ(半導体素子)21と、インターポーザ(中継基板)31と、配線基板(樹脂製基板)41とからなる本実施形態の半導体パッケージ11を示す概略断面図である。図2〜図9は、インターポーザ31の製造過程を説明するための部分概略断面図である。図10は、完成したインターポーザ31を示す概略断面図である。図11は、半導体パッケージ11を構成するICチップ付きインターポーザ(半導体素子付き中継基板)61を配線基板41上に実装するときの状態を示す概略断面図である。
図1に示されるように、本実施形態の半導体パッケージ11は、上記のように、ICチップ21と、インターポーザ31と、配線基板41とからなるLGA(ランドグリッドアレイ)である。なお、半導体パッケージ11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)等であってもよい。MPUとしての機能を有するICチップ21は、縦12.0mm×横10.0mm×厚さ0.7mmの矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ21の下面側表層には、図示しない回路素子が形成されている。また、ICチップ21の下面側には、複数の面接続端子22が格子状に設けられている。これらの面接続端子22の表面上に特にバンプは設けられていない。
前記配線基板41は、上面42及び下面43を有する矩形平板状(45mm角)の樹脂製多層配線基板である。この多層配線基板は、スルーホール導体51を有する樹脂製のコア基板52と、その両面に形成されたビルドアップ層とによって構成されている。かかるビルドアップ層は、複数層の樹脂絶縁層44と複数層の導体回路45とを交互に積層した構造を有している。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層により導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm/℃以上16.0ppm/℃未満となっている。配線基板41の上面42には、インターポーザ31側との電気的な接続を図るための複数の面接続パッド46が格子状に形成されている。配線基板41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド47は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなっている。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体48を介して、スルーホール導体51、異なる層の導体回路45、面接続パッド46、面接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、図11のICチップ付きインターポーザ61以外にも、チップキャパシタ、半導体素子、その他の電子部品(いずれも図示略)が実装されている。
本実施形態のインターポーザ31は、いわゆるICチップ側インターポーザと呼ばれるべきものであって、上面32(第1面)及び下面33(第2面)を有する矩形平板形状のインターポーザ本体38(樹脂製中継基板本体)を有している。そして、このインターポーザ本体38は、厚さ0.3mm程度のBT樹脂により形成された板材からなる。かかる板材の熱膨張係数は約10ppm/℃、ヤング率は1〜5GPa程度である。
従って、インターポーザ本体38の熱膨張係数は、配線基板41の熱膨張係数よりも小さく、かつ、ICチップ21の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ31は、配線基板41よりも低い熱膨張性を備えている。また、ICチップ21のヤング率が190GPa程度であるのに対し、インターポーザ本体38のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ31は、極めて低い剛性を備えている。また、本実施形態のインターポーザ本体38は無機繊維及び無機フィラーを全く含んでいないため、インターポーザ本体38における樹脂材料の含有量は重量比で95%以上となっている。
インターポーザ31を構成するインターポーザ本体38には、上面32及び下面33を貫通する複数のビア34(貫通孔)が格子状に形成されている。本実施形態では、ビア34の直径が約100μmに設定され、隣接するビア34,34間の中心間距離(ビアピッチ)が約150μmに設定されている。これらのビア34は、配線基板41が有する各面接続パッド46の位置に対応している。そして、かかるビア34内には、断面円形状かつ等断面形状の銅ピン35(金属ピン)が挿入された状態で設けられている。ここでは、断面円形状かつ等断面形状の銅ピン35、換言すると円柱状の銅ピン35を使用している。本実施形態においては、前記銅ピン35の長さが350μm〜400μm程度に設定され、直径が約100μmに設定されている。各銅ピン35の上端部49(第1端部)は、上面32から突出しておらず、インターポーザ本体38のビア34内に収まっている。各銅ピン35の上端面(第1端部側の端面)の上には、直径110μm〜160mμm程度かつ略球形状のインターポーザ側はんだバンプ36がそれぞれ設けられている。各インターポーザ側はんだバンプ36は、ICチップ21側の各面接続端子22に電気的に接続されている。本実施形態では、インターポーザ側はんだバンプ36は、錫鉛共晶はんだよりも高融点のSn/Pb系はんだ(90Sn/10Pb)からなる。一方、各銅ピン35の下端部50(第2端部)は、インターポーザ本体38の下面33から50μm〜100μm程度突出している。そして、各銅ピン35の下端部50は、配線基板41側の面接続パッド46上に設けられた基板側はんだバンプ40を介して、各面接続パッド46に電気的に接続されている。
そして、このような構造の半導体パッケージ11では、インターポーザ31の各銅ピン35を介して、配線基板41側とICチップ21側とが導通されている。ゆえに、インターポーザ31を介して、配線基板41−ICチップ21間で信号の入出力が行われるとともに、ICチップ21をMPUとして動作させるための電源が供給されるようになっている。
ここで、上記構造の半導体パッケージ11を製造する手順について説明する。
まず、下記の要領で配線基板41を作製する。即ち、スルーホール導体51を有するコア基板52を用意し、従来公知のビルドアッププロセスによってその両面に、樹脂絶縁層44と導体回路45とからなるビルドアップ層を形成する。そして、図示しないソルダーレジストを必要に応じて形成した後、はんだペーストの印刷及びリフローを行って、各面接続パッド46上に基板側はんだバンプ40をそれぞれ設ける。本実施形態では、基板側はんだバンプ40の形成にあたって、例えば錫鉛共晶はんだ(63Sn/37Pb)等が用いられる。
次に、下記の要領でインターポーザ31を作製する。
図2に示されるように、まず、出発材料である矩形状のBT樹脂板54を用意する。次に、このBT樹脂板54に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板55の表裏を貫通する多数のビア34を形成し、インターポーザ本体38とする(図3参照)。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビア34の形成を行っても構わない。次に、穴加工後のインターポーザ38に対する銅ピン35の挿入工程を、下記の要領で実施する。
まず、図4に示すような支持治具65及びピン保持治具66をそれぞれ用意する。そして、支持治具65上に穴加工後のインターポーザ本体38をセットするとともに、ピン保持治具66の有する多数の保持穴67内に銅ピン35の一部を保持させておく。ここでは、ピン保持治具66に挿入される前の段階で、既に銅ピン35は所定の長さにカットしておく。もっとも、ピン保持治具66に挿入した後の段階で、銅ピン35を切り揃えても構わない。次に、銅ピン35の突出側が下向きになるようにピン保持治具66を反転させるとともに、各銅ピン35を各ビア34に対して位置合わせする。そして、位置合わせ後にピン保持治具66を下降させて、各銅ピン35の一部を各ビア34内に挿入固定する(図4参照)。挿入が完了したらピン保持治具66を取り外す(図5参照)。このようにピン保持治具66を用いたピン立て手法の利点は、多数の銅ピン35を一括して固定でき、生産効率に優れることである。
次に、ピン立て工程を経たインターポーザ本体38を図示しないペースト印刷装置に移し、上面32側に所定のはんだレジスト58を設けた状態ではんだペースト60を印刷する(図6参照)。このはんだレジスト58には、各銅ピン35の上端部49がある位置に対応して多数の透孔59が設けられている。はんだレジスト58の厚さは、得ようとするインターポーザ側はんだバンプ36の大きさに基づいて決定される。本実施形態ではその厚さを150μm〜200μm程度に設定している。そして、上記のはんだペースト印刷を行うと、各透孔59内にはんだペースト60が充填される(図7参照)。次に、インターポーザ本体38の上面32からはんだレジスト58を除去する(図8参照)。このとき、銅ピン35の上端面の上に、はんだペースト60が載った状態となる。そして次にリフローを行って、銅ピン35の上端部49の端面と接合するインターポーザ側はんだバンプ36を設ける(図9参照)。以上の結果、図10に示す所望構造のインターポーザ31が完成する。
次に、完成した前記インターポーザ31の上面32にICチップ21を載置する。このとき、ICチップ21側の面接続端子22と、インターポーザ側はんだバンプ36とを位置合わせするようにする。そして、加熱してインターポーザ側はんだバンプ36をリフローすることにより、インターポーザ側はんだバンプ36と面接続端子22とをフリップチップ接続する。その結果、図11に示すICチップ付きインターポーザ61が完成する。
次に、インターポーザ31側の各銅ピン35の下端部50と、配線基板41側の各基板側はんだバンプ40とを位置合わせして(図11参照)、配線基板41上に前記ICチップ付きインターポーザ61を載置する。そして、各銅ピン35の下端部50と各面接続パッド46とを、各基板側はんだバンプ40を介してそれぞれ接合する。この後、必要に応じてアンダーフィル(図示略)による界面の封止などを行えば、図1に示す半導体パッケージ11が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のインターポーザ31は、低ヤング率のインターポーザ本体38を使用して構成されている。そのため、樹脂製の配線基板41がXY方向に熱膨張または熱収縮したときでもインターポーザ31がそれに追従して弾性的にひずむ(変形する)ことができる。また、銅ピン35は軟質な銅からなるため剛性が低く、しかも下端部50がインターポーザ本体38から突出した状態にある。ゆえに、かかる銅ピン35の突出部分は、樹脂製の配線基板41が熱膨張または熱収縮したときでも、それに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響は、上記2つの部材がひずむことによる相乗効果によって、確実に軽減される。しかも、このインターポーザ本体38は低熱膨張性という好ましい性質も備えている。
以上のことから、インターポーザ31と他部品(即ち配線基板41やICチップ21)との接合部分や、ICチップ21自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ11を得ることができる。
(2)概して樹脂材料はセラミック材料ほど高価ではないため、本実施形態のようにこれをインターポーザ本体38の形成材料として使用することで、比較的安価なインターポーザ31を実現することができる。また、銅ピン35も比較的安価な材料であるため、本実施形態のようにこれを導体部の形成材料として使用することで、比較的安価なインターポーザ31を実現することができる。その結果、半導体パッケージ11の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板41についても樹脂製であり、このことは半導体パッケージ11の低コスト化に確実に貢献している。
(3)しかも、本実施形態のインターポーザ本体38は好適な絶縁性を有するBT樹脂を材料として用いているため、銅ピン35との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
(4)本実施形態の場合、銅ピン35の上端部49の表面上には、インターポーザ側はんだバンプ36が設けられている。つまり、ICチップ21が実装される上面32側にインターポーザ側はんだバンプ36が存在することから、バンプレスのICチップ21の実装が可能となっている。また、インターポーザ本体38から突出している銅ピン35の下端部50については、はんだバンプがあえて省略されている。従って、銅ピン35の両端部にはんだバンプを設けた場合に比べて、さらに低コスト化を図ることができる。
(5)なお、本実施形態の半導体パッケージ11は以下のような手順で製造することもできる。図12に示されるように、配線基板41の上面42にインターポーザ31をはんだ付け等により接合することで、インターポーザ付き配線基板(中継基板付き樹脂製基板)71をあらかじめ作製する。その後、このインターポーザ付き配線基板71の上面32にICチップ21を接合し、所望の半導体パッケージ11とする。
以上説明した本発明は、上記実施形態のみに限定されるものではなく、発明の範囲を逸脱しない限度において、適宜変更して適用できることは言うまでもない。例えば、銅ピン35の上端部49や下端部50に、接続信頼性の向上等を図るために、めっきを施してもよい。この場合、金めっきを施すことが好適であり、特にはニッケルめっきを介して金めっきを施すことがより好適である。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有し、ヤング率が2GPa以上25GPa以下である略板形状の樹脂製中継基板本体と、第1端部及び第2端部を有し、前記第2端部が前記第2面から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の銅ピンとを備えることを特徴とする中継基板。
(2)面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有し、ヤング率が2GPa以上25GPa以下である略板形状の樹脂製中継基板本体と、第1端部及び第2端部を有し、前記第2端部が前記第2面から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の銅ピンと、前記第1端部の表面上にのみ設けられたはんだバンプとを備えることを特徴とする中継基板。
(3)前記半導体素子における少なくとも一辺は10mm以上であり、前記半導体素子の厚さは1.0mm以上であることを特徴とする技術的思想1または2に記載の中継基板。
(4)前記半導体素子は、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であることを特徴とする技術的思想1乃至3いずれか1項に記載の中継基板。
(5)前記貫通孔の直径は100μm以下であり、隣接する前記貫通孔間の中心間距離は200μm以下であることを特徴とする技術的思想1乃至4のいずれか1項に記載の中継基板。
ICチップ(半導体素子)と、インターポーザ(中継基板)と、配線基板(樹脂製基板)とからなる第1実施形態の半導体パッケージを示す概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 同インターポーザの製造方法を説明するための部分概略断面図。 完成した第1実施形態のインターポーザを示す概略断面図。 第1実施形態の半導体パッケージを構成するICチップ付きインターポーザ(半導体素子付き中継基板)を配線基板上に実装するときの状態を示す概略断面図。 第1実施形態の半導体パッケージを構成するにあたり、ICチップをインターポーザ付き配線基板(中継基板付き樹脂製基板)上に実装するときの状態を示す概略断面図。
符号の説明
21…半導体素子としてのICチップ
22…面接続端子
31…中継基板としてのインターポーザ
32…第1面としての上面
33…第2面としての下面
34…貫通孔としてのビア
35…金属ピンとしての銅ピン
36…はんだバンプとしてのインターポーザ側はんだバンプ
38…樹脂製中継基板本体としてのインターポーザ本体
41…樹脂製基板としての配線基板
46…面接続パッド
49…(金属ピンの)第1端部としての上端部
50…(金属ピンの)第2端部としての下端部
71…中継基板付き樹脂製基板としてのインターポーザ付き配線基板

Claims (2)

  1. 面接続端子を有する半導体素子が実装されるべき第1面、及び第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
    軟質の導電性金属からなり、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子と電気的に接続されるべき複数の金属ピンと
    を備えることを特徴とする中継基板。
  2. 面接続パッドを有する樹脂製基板を備え、かつ、
    面接続端子を有する半導体素子が実装されるべき第1面、及び前記樹脂製基板の表面上に実装される第2面を有し、前記第1面及び前記第2面間を連通させる複数の貫通孔を有する略板形状の樹脂製中継基板本体と、
    軟質の導電性金属からなり、その端部が前記第1面及び前記第2面のうちの少なくとも一方から突出する状態で前記複数の貫通孔内に配置され、前記面接続端子及び前記面接続パッドと電気的に接続されるべき複数の金属ピンとを有する中継基板を備えた
    ことを特徴とする中継基板付き樹脂製基板。
JP2004049062A 2004-02-25 2004-02-25 中継基板、中継基板付き樹脂製基板 Pending JP2005243761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004049062A JP2005243761A (ja) 2004-02-25 2004-02-25 中継基板、中継基板付き樹脂製基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004049062A JP2005243761A (ja) 2004-02-25 2004-02-25 中継基板、中継基板付き樹脂製基板

Publications (1)

Publication Number Publication Date
JP2005243761A true JP2005243761A (ja) 2005-09-08

Family

ID=35025197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004049062A Pending JP2005243761A (ja) 2004-02-25 2004-02-25 中継基板、中継基板付き樹脂製基板

Country Status (1)

Country Link
JP (1) JP2005243761A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2010541244A (ja) * 2007-09-28 2010-12-24 テッセラ,インコーポレイテッド 二重ポスト付きフリップチップ相互接続
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2016062916A (ja) * 2014-09-12 2016-04-25 イビデン株式会社 電子部品搭載用基板及び電子部品搭載用基板の製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12211809B2 (en) 2020-12-30 2025-01-28 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature and method of forming same

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007109790A (ja) * 2005-10-12 2007-04-26 Nec Corp フリップチップ型半導体装置
JP2010541244A (ja) * 2007-09-28 2010-12-24 テッセラ,インコーポレイテッド 二重ポスト付きフリップチップ相互接続
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2012089642A (ja) * 2010-10-19 2012-05-10 Fujitsu Ltd 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP2016062916A (ja) * 2014-09-12 2016-04-25 イビデン株式会社 電子部品搭載用基板及び電子部品搭載用基板の製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2016-10-27 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles
US12564086B2 (en) 2016-10-27 2026-02-24 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles
US12211809B2 (en) 2020-12-30 2025-01-28 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature and method of forming same

Similar Documents

Publication Publication Date Title
US6458623B1 (en) Conductive adhesive interconnection with insulating polymer carrier
JP5122932B2 (ja) 多層配線基板
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
US20130215586A1 (en) Wiring substrate
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
KR20100084684A (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP2005216696A (ja) 中継基板、中継基板付き基板
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
US20040046005A1 (en) Stack package and manufacturing method thereof
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP4976840B2 (ja) プリント配線板、プリント配線板の製造方法および電子機器
JP2005039241A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2007311766A (ja) 多層基板とその実装方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2005217201A (ja) 中継基板、中継基板付き基板
JP2010080671A (ja) 電子素子実装体
JP2008244191A (ja) 部品内蔵基板の製造方法
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005243760A (ja) 中継基板、中継基板付き樹脂製基板
JP4786914B2 (ja) 複合配線基板構造体
JP2004304181A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005244163A (ja) 中継基板付き基板及びその製造方法
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2004304158A (ja) コンデンサ、半導体素子付きコンデンサ、コンデンサ付き基板、半導体素子とコンデンサと基板とからなる構造体、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体