JP2005292588A - レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 - Google Patents
レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP2005292588A JP2005292588A JP2004109223A JP2004109223A JP2005292588A JP 2005292588 A JP2005292588 A JP 2005292588A JP 2004109223 A JP2004109223 A JP 2004109223A JP 2004109223 A JP2004109223 A JP 2004109223A JP 2005292588 A JP2005292588 A JP 2005292588A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- shift circuit
- selection signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
- F16C19/00—Bearings with rolling contact, for exclusively rotary movement
- F16C19/02—Bearings with rolling contact, for exclusively rotary movement with bearing balls essentially of the same size in one or more circular rows
- F16C19/14—Bearings with rolling contact, for exclusively rotary movement with bearing balls essentially of the same size in one or more circular rows for both radial and axial load
- F16C19/16—Bearings with rolling contact, for exclusively rotary movement with bearing balls essentially of the same size in one or more circular rows for both radial and axial load with a single row of balls
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
- F16C33/00—Parts of bearings; Special methods for making bearings or parts thereof
- F16C33/30—Parts of ball or roller bearings
- F16C33/58—Raceways; Race rings
- F16C33/60—Raceways; Race rings divided or split, e.g. comprising two juxtaposed rings
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Abstract
【課題】 消費電力を低減したレベルシフト回路を提供する。
【解決手段】 レベルシフト回路３００は、レベルシフタ３２１〜３２３と制御部３１０
を備える。制御部３１０は、各レベルシフタ３２１〜３２３の動作状態を制御する制御信
号Ｃ１〜Ｃ３を生成する。制御部３２１は、Ｒ用メモリＭｒ１、Ｇ用メモリＭｇ１、及び
Ｂ用メモリＭｂ１を備える。Ｇ用メモリＭｇ１は低振幅信号ＲＳＥＬによって記憶内容が
動作許可状態にセットされ、低振幅選択信号ＢＳＥＬによって記憶内容が動作禁止状態に
リセットされる。従って、低振幅選択信号ＢＳＥＬがアクティブになってから低オ低振幅
選択信号ＲＳＥＬがアクティブになるまでの期間は、レベルシフタ３２３の動作が停止す
る。これにより、消費電流が削減される。
【選択図】 図２
【解決手段】 レベルシフト回路３００は、レベルシフタ３２１〜３２３と制御部３１０
を備える。制御部３１０は、各レベルシフタ３２１〜３２３の動作状態を制御する制御信
号Ｃ１〜Ｃ３を生成する。制御部３２１は、Ｒ用メモリＭｒ１、Ｇ用メモリＭｇ１、及び
Ｂ用メモリＭｂ１を備える。Ｇ用メモリＭｇ１は低振幅信号ＲＳＥＬによって記憶内容が
動作許可状態にセットされ、低振幅選択信号ＢＳＥＬによって記憶内容が動作禁止状態に
リセットされる。従って、低振幅選択信号ＢＳＥＬがアクティブになってから低オ低振幅
選択信号ＲＳＥＬがアクティブになるまでの期間は、レベルシフタ３２３の動作が停止す
る。これにより、消費電流が削減される。
【選択図】 図２
Description
本発明は、消費電力を低減することが可能なレベルシフタ、レベルシフト回路、電気光
学装置、及び電子機器に関する。
学装置、及び電子機器に関する。
近年、ブラウン管を備えた表示装置の代わりに、液晶や有機発光ダイオード等の電気光
学素子を備えた電気光学装置が普及しつつある。電気光学装置はパッシブマトリクス型と
アクティブマトリクス型に大別される。アクティブマトリクス型の電気光学装置は、行方
向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成さ
れる。更に、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走
査信号にしたがってオンオフする薄膜トランジスタが設けられる。加えて、画素電極に対
応する対向電極が設けられており、画素電極と対向電極との間には電気光学物質が介挿さ
れている。
学素子を備えた電気光学装置が普及しつつある。電気光学装置はパッシブマトリクス型と
アクティブマトリクス型に大別される。アクティブマトリクス型の電気光学装置は、行方
向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成さ
れる。更に、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走
査信号にしたがってオンオフする薄膜トランジスタが設けられる。加えて、画素電極に対
応する対向電極が設けられており、画素電極と対向電極との間には電気光学物質が介挿さ
れている。
電気光学物質や薄膜トランジスタを駆動するためには、比較的高い電圧が要求される。
一方、電気光学装置に、駆動の基準となるクロック信号や制御信号などを供給する外部制
御回路は、通常、ＣＭＯＳ回路で構成されるため、その論理信号の振幅は３〜５Ｖ程度で
ある。したがって、電気光学装置は、振幅変換回路（以下、単に「レベルシフタ」という
）を用いて、低振幅の論理信号を高振幅の論理信号に変換するのが一般的である。
一方、電気光学装置に、駆動の基準となるクロック信号や制御信号などを供給する外部制
御回路は、通常、ＣＭＯＳ回路で構成されるため、その論理信号の振幅は３〜５Ｖ程度で
ある。したがって、電気光学装置は、振幅変換回路（以下、単に「レベルシフタ」という
）を用いて、低振幅の論理信号を高振幅の論理信号に変換するのが一般的である。
このようなレベルシフタとしては、入力信号を交流結合により取り込むタイプのものが
知られている（例えば、特許文献１）。
特開２００３−１１０４２０号公報（請求項１、要約）
知られている（例えば、特許文献１）。
ところで、レベルシフタは信号レベルを変換するものであるが、変換の対象となる信号
の作用によっては、常に動作する必要がないことがある。例えば、カラー表示の電気光学
装置においてはデータ線駆動回路からＲ，Ｇ，Ｂの各色に対応するデータ線信号を多重し
て１個の出力端子から出力し、多重されたデータ線信号をＲＧＢ用のデータ線に各々分配
するためにデマルチプレクサを用いることがある。デマルチプレクサは、排他的にアクテ
ィブとなるＲＧＢ用の色選択信号に従ってデータ線信号を各色のデータ線に出力する。こ
の場合、レベルシフタを用いて色選択信号の信号レベルを変換するのが一般的である。こ
のような場合、レベルシフタは、常に動作している必要はなく、入力される色選択信号が
アクティブとなる期間だけ動作していればよい。
の作用によっては、常に動作する必要がないことがある。例えば、カラー表示の電気光学
装置においてはデータ線駆動回路からＲ，Ｇ，Ｂの各色に対応するデータ線信号を多重し
て１個の出力端子から出力し、多重されたデータ線信号をＲＧＢ用のデータ線に各々分配
するためにデマルチプレクサを用いることがある。デマルチプレクサは、排他的にアクテ
ィブとなるＲＧＢ用の色選択信号に従ってデータ線信号を各色のデータ線に出力する。こ
の場合、レベルシフタを用いて色選択信号の信号レベルを変換するのが一般的である。こ
のような場合、レベルシフタは、常に動作している必要はなく、入力される色選択信号が
アクティブとなる期間だけ動作していればよい。
一方、従来のレベルシフタは、電源が投入されると、一部のトランジスタが完全にオフ
していなので、ソース・ドレイン間に微小な電流が流れていた。このため、本来であれば
動作する必要がない期間に電力が消費されるという問題があった。
していなので、ソース・ドレイン間に微小な電流が流れていた。このため、本来であれば
動作する必要がない期間に電力が消費されるという問題があった。
本発明は上述した問題に鑑みてなされたものであり、消費電力の少ないレベルシフタ、
レベルシフト回路、電気光学装置、及び電子機器を提供することを解決課題とする。
レベルシフト回路、電気光学装置、及び電子機器を提供することを解決課題とする。
本発明に係るレベルシフト回路は、順次アクティブとなる複数の選択信号が各々供給さ
れ、前記選択信号の信号レベルを変換して各々出力する複数のレベルシフタと、前記複数
のレベルシフタの各々へ動作状態を制御する制御信号を供給する複数の制御回路とを備え
、前記複数の制御回路の各々は、対応するレベルシフタに供給される選択信号がアクティ
ブとなる前にアクティブとなる先行選択信号を用いて動作許可状態を指示する前記制御信
号を生成し、前記選択信号がアクティブとなった後にアクティブとなる後行選択信号を用
いて対応する動作禁止状態を指示する前記制御信号を生成して、対応するレベルシフタに
供給することを特徴とする。
れ、前記選択信号の信号レベルを変換して各々出力する複数のレベルシフタと、前記複数
のレベルシフタの各々へ動作状態を制御する制御信号を供給する複数の制御回路とを備え
、前記複数の制御回路の各々は、対応するレベルシフタに供給される選択信号がアクティ
ブとなる前にアクティブとなる先行選択信号を用いて動作許可状態を指示する前記制御信
号を生成し、前記選択信号がアクティブとなった後にアクティブとなる後行選択信号を用
いて対応する動作禁止状態を指示する前記制御信号を生成して、対応するレベルシフタに
供給することを特徴とする。
複数の選択信号は順次アクティブとなるので、レベルシフタは常に動作する必要はなく
、入力される選択信号がアクティブになる期間だけ動作すればよい。この発明によれば、
制御回路は、ある選択信号を基準としたとき、これに先行する先行選択信号を用いてレベ
ルシフタの動作を許可する一方、これに後行する後行選択信号を用いてレベルシフタの動
作を禁止する。従って、レベルシフタは必要な期間に動作し、不要な期間は動作を停止す
る。これにより、レベルシフタを常時動作させる場合と比較して消費電力を削減すること
ができる。
、入力される選択信号がアクティブになる期間だけ動作すればよい。この発明によれば、
制御回路は、ある選択信号を基準としたとき、これに先行する先行選択信号を用いてレベ
ルシフタの動作を許可する一方、これに後行する後行選択信号を用いてレベルシフタの動
作を禁止する。従って、レベルシフタは必要な期間に動作し、不要な期間は動作を停止す
る。これにより、レベルシフタを常時動作させる場合と比較して消費電力を削減すること
ができる。
ここで、前記先行選択信号は、対応するレベルシフタに供給される選択信号がアクティ
ブとなる直前にアクティブとなり、前記後行選択信号は、対応するレベルシフタに供給さ
れる選択信号がアクティブとなる直後にアクティブとなることが好ましい。この場合には
、
消費電力を最も効率良く削減することが可能となる。
ブとなる直前にアクティブとなり、前記後行選択信号は、対応するレベルシフタに供給さ
れる選択信号がアクティブとなる直後にアクティブとなることが好ましい。この場合には
、
消費電力を最も効率良く削減することが可能となる。
また、前記制御回路は、前記レベルシフタに供給される選択信号を用いて前記制御信号
を生成してもよいし、或いは、前記レベルシフタから出力される選択信号を用いて前記制
御信号を生成してもよい。制御回路は、対応するレベルシフタが動作する期間を特定でき
ればよいので、タイミングを特定する選択信号はレベル変換の前であっても後であっても
よい。
を生成してもよいし、或いは、前記レベルシフタから出力される選択信号を用いて前記制
御信号を生成してもよい。制御回路は、対応するレベルシフタが動作する期間を特定でき
ればよいので、タイミングを特定する選択信号はレベル変換の前であっても後であっても
よい。
また、上述したレベルシフト回路において、前記制御回路は動作状態を記憶するメモリ
回路を備え、前記メモリ回路は、前記先行選択信号がアクティブなると動作許可状態を記
憶し、前記後行選択信号がアクティブになると動作禁止状態を記憶し、記憶内容に応じた
信号を前記制御信号として出力することが好ましい。この場合は、メモリにレベルシフタ
の動作状態を記憶して、これに従ってレベルシフタを制御することができる。
回路を備え、前記メモリ回路は、前記先行選択信号がアクティブなると動作許可状態を記
憶し、前記後行選択信号がアクティブになると動作禁止状態を記憶し、記憶内容に応じた
信号を前記制御信号として出力することが好ましい。この場合は、メモリにレベルシフタ
の動作状態を記憶して、これに従ってレベルシフタを制御することができる。
ここで、複数のメモリ回路のうち、所定のメモリ回路の記憶内容を動作許可状態にセッ
トし、他のメモリ回路の記憶内容を動作禁止状態にリセットする初期化動作を実行する初
期化手段を備えることが好ましい。レベルシフト回路に電源が投入された直後において、
メモリ回路の記憶内容は、一意に定めることができないため、全てのメモリ回路の記憶内
容が動作禁止状態を指示することもあり得る。この場合、全てのレベルシフタの動作は禁
止されるので、選択信号がアクティブになってもレベル変換が実行されない。この発明に
よれば、初期化手段を備えるので、そのような不都合を解消することができる。しかも、
初期化手段は、所定のメモリ回路の記憶内容のみを動作許可状態にセットするから、所定
のメモリ回路に対応するレベルシフタのみを動作させ、他のレベルシフタの動作を停止さ
せる。選択信号は順次アクティブとなるから、電源投入後に最初にアクティブとなる選択
信号が供給されるレベルシフタを動作させるように所定のメモリ回路を設定すればよい。
これによって、消費電力を削減しつつ、電源投入時の誤動作を防止することができる。
トし、他のメモリ回路の記憶内容を動作禁止状態にリセットする初期化動作を実行する初
期化手段を備えることが好ましい。レベルシフト回路に電源が投入された直後において、
メモリ回路の記憶内容は、一意に定めることができないため、全てのメモリ回路の記憶内
容が動作禁止状態を指示することもあり得る。この場合、全てのレベルシフタの動作は禁
止されるので、選択信号がアクティブになってもレベル変換が実行されない。この発明に
よれば、初期化手段を備えるので、そのような不都合を解消することができる。しかも、
初期化手段は、所定のメモリ回路の記憶内容のみを動作許可状態にセットするから、所定
のメモリ回路に対応するレベルシフタのみを動作させ、他のレベルシフタの動作を停止さ
せる。選択信号は順次アクティブとなるから、電源投入後に最初にアクティブとなる選択
信号が供給されるレベルシフタを動作させるように所定のメモリ回路を設定すればよい。
これによって、消費電力を削減しつつ、電源投入時の誤動作を防止することができる。
次に、本発明に係わるレベルシフタは、入力信号の信号レベルを変換して出力信号を出
力するレベルシフタであって、前記入力信号が一端に供給される第１容量素子と、一端が
前記第１容量素子の一端と接続される第２容量素子と、ゲートが前記第１容量素子の他端
と接続され、ソースが高電位供給線と接続される第１トランジスタと、ゲートが前記第２
容量素子の他端と接続され、ソースが低電位供給線と接続され、前記ドレインが第１トラ
ンジスタのドレインと接続される第２トランジスタと、前記高電位供給線と前記低電位供
給線から電源が供給され、制御信号に基づいて前記電源の供給を受けるか否かが制御され
、入力端と出力端とが前記第１トランジスタのゲートと接続される第１クロックドインバ
ータと、前記高電位供給線と前記低電位供給線から電源が供給され、制御信号に基づいて
前記電源の供給を受けるか否かが制御され、入力端と出力端が前記第２トランジスタのゲ
ートと接続される第２クロックドインバータと、前記第１トランジスタ及び前記第２トラ
ンジスタのドレインと入力端が接続され、出力端から前記出力信号を出力するインバータ
とを、備えることを特徴とする。
力するレベルシフタであって、前記入力信号が一端に供給される第１容量素子と、一端が
前記第１容量素子の一端と接続される第２容量素子と、ゲートが前記第１容量素子の他端
と接続され、ソースが高電位供給線と接続される第１トランジスタと、ゲートが前記第２
容量素子の他端と接続され、ソースが低電位供給線と接続され、前記ドレインが第１トラ
ンジスタのドレインと接続される第２トランジスタと、前記高電位供給線と前記低電位供
給線から電源が供給され、制御信号に基づいて前記電源の供給を受けるか否かが制御され
、入力端と出力端とが前記第１トランジスタのゲートと接続される第１クロックドインバ
ータと、前記高電位供給線と前記低電位供給線から電源が供給され、制御信号に基づいて
前記電源の供給を受けるか否かが制御され、入力端と出力端が前記第２トランジスタのゲ
ートと接続される第２クロックドインバータと、前記第１トランジスタ及び前記第２トラ
ンジスタのドレインと入力端が接続され、出力端から前記出力信号を出力するインバータ
とを、備えることを特徴とする。
このレベルシフタによれば、第１クロックドインバータは第１トランジスタのゲートに
対してオフセット電圧（バイアス電圧）を付与する手段として機能し、第２クロックドイ
ンバータは第２トランジスタのゲートに対してオフセット電圧（バイアス電圧）を付与す
る手段として機能する。そして、第１及び第２クロックドインバータは、制御信号に基づ
いて前記電源の供給を受けるか否かが制御される。従って、外部から供給する制御信号に
よって給電／給電停止を制御することが可能となる。給電を停止すると、第１及び第２ク
ロックドインバータは動作を停止するので、オフセット電圧が供給されず、第１トランジ
スタ及び第２トランジスタの動作も停止し、更に、インバータも動作を停止する。この結
果、レベルシフタに貫通電流が流れなくなる。このレベルシフタによれば、動作状態を外
部から制御できるので、必要な期間にのみ動作させて、消費電力の低減を図ることができ
る。なお、上述したレベルシフト回路においては、このレベルシフタを用いることが好ま
しい。
対してオフセット電圧（バイアス電圧）を付与する手段として機能し、第２クロックドイ
ンバータは第２トランジスタのゲートに対してオフセット電圧（バイアス電圧）を付与す
る手段として機能する。そして、第１及び第２クロックドインバータは、制御信号に基づ
いて前記電源の供給を受けるか否かが制御される。従って、外部から供給する制御信号に
よって給電／給電停止を制御することが可能となる。給電を停止すると、第１及び第２ク
ロックドインバータは動作を停止するので、オフセット電圧が供給されず、第１トランジ
スタ及び第２トランジスタの動作も停止し、更に、インバータも動作を停止する。この結
果、レベルシフタに貫通電流が流れなくなる。このレベルシフタによれば、動作状態を外
部から制御できるので、必要な期間にのみ動作させて、消費電力の低減を図ることができ
る。なお、上述したレベルシフト回路においては、このレベルシフタを用いることが好ま
しい。
次に、本発明に係わる電気光学装置は、上述したレベルシフト回路と、複数の走査線と
、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の電
気光学素子と、前記複数の走査線に走査信号を各々供給する走査線駆動回路と、前記複数
のデータ線に供給するデータ信号を生成するデータ線駆動回路と、所定数のデータ線ごと
に設けられた複数のデマルチプレクス回路とを備え、前記複数のデマルチプレクス回路の
各々は、前記レベルシフト回路から出力される複数の選択信号に基づいて前記所定数のデ
ータ線の中から選択した一のデータ線へ前記データ信号を出力する、ことを特徴とする。
、複数のデータ線と、前記走査線と前記データ線との交差に対応して設けられた複数の電
気光学素子と、前記複数の走査線に走査信号を各々供給する走査線駆動回路と、前記複数
のデータ線に供給するデータ信号を生成するデータ線駆動回路と、所定数のデータ線ごと
に設けられた複数のデマルチプレクス回路とを備え、前記複数のデマルチプレクス回路の
各々は、前記レベルシフト回路から出力される複数の選択信号に基づいて前記所定数のデ
ータ線の中から選択した一のデータ線へ前記データ信号を出力する、ことを特徴とする。
この発明によれば、レベルシフタ回路を用いて選択信号の信号レベルを変換した後、デ
マルチプレクサに出力する。レベルシフタ回路を構成するレベルシフタは、複数の選択信
号の各々が非アクティブとなる期間において、レベルシフタの貫通電流を低減することが
できるので、電気光学装置の消費電力を削減することができる。特に、データ線駆動回路
を電気光学パネル（例えば、液晶パネル）の外部に設ける場合、電気光学パネルの端端部
には、データ線駆動回路の出力信号を入力する入力端子を設ける必要がある。データ線の
本数が増加する程、入力端子の数は増加する。一方、入力端子間の短絡を防止するために
は、入力端子の数を減らすことが好ましい。そのためには、デマルチプレクサの倍率を上
げて選択信号の数を増やす必要がある。本発明によれば、消費電力を削減できるレベルシ
フト回路を採用するので、デマルチプレクサの倍率を上げる場合に、電気光学装置の消費
電力を大幅に削減することが可能となる。
マルチプレクサに出力する。レベルシフタ回路を構成するレベルシフタは、複数の選択信
号の各々が非アクティブとなる期間において、レベルシフタの貫通電流を低減することが
できるので、電気光学装置の消費電力を削減することができる。特に、データ線駆動回路
を電気光学パネル（例えば、液晶パネル）の外部に設ける場合、電気光学パネルの端端部
には、データ線駆動回路の出力信号を入力する入力端子を設ける必要がある。データ線の
本数が増加する程、入力端子の数は増加する。一方、入力端子間の短絡を防止するために
は、入力端子の数を減らすことが好ましい。そのためには、デマルチプレクサの倍率を上
げて選択信号の数を増やす必要がある。本発明によれば、消費電力を削減できるレベルシ
フト回路を採用するので、デマルチプレクサの倍率を上げる場合に、電気光学装置の消費
電力を大幅に削減することが可能となる。
また、本発明に係わる電気光学装置は、上述した初期化手段を備えたレベルシフト回路
と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して
設けられた複数の電気光学素子と、前記複数の走査線に走査信号を各々供給する走査線駆
動回路と、前記複数のデータ線に供給するデータ信号を生成するデータ線駆動回路と、所
定数のデータ線ごとに設けられた複数のデマルチプレクス回路と、前記レベルシフト回路
へ供給する前記複数の選択信号を生成するタイミング発生手段とを備え、前記複数のデマ
ルチプレクス回路の各々は、前記レベルシフト回路から出力される複数の選択信号に基づ
いて前記所定数のデータ線の中から選択した一のデータ線へ前記データ信号を出力し、前
記タイミング発生手段は、電源が投入されてから前記複数の選択信号を生成する前に初期
化信号を生成して前記初期化手段に供給し、前記初期化手段は前記初期化信号に従って前
記初期化動作を実行する、ことが好ましい。
と、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して
設けられた複数の電気光学素子と、前記複数の走査線に走査信号を各々供給する走査線駆
動回路と、前記複数のデータ線に供給するデータ信号を生成するデータ線駆動回路と、所
定数のデータ線ごとに設けられた複数のデマルチプレクス回路と、前記レベルシフト回路
へ供給する前記複数の選択信号を生成するタイミング発生手段とを備え、前記複数のデマ
ルチプレクス回路の各々は、前記レベルシフト回路から出力される複数の選択信号に基づ
いて前記所定数のデータ線の中から選択した一のデータ線へ前記データ信号を出力し、前
記タイミング発生手段は、電源が投入されてから前記複数の選択信号を生成する前に初期
化信号を生成して前記初期化手段に供給し、前記初期化手段は前記初期化信号に従って前
記初期化動作を実行する、ことが好ましい。
この発明によれば、タイミング発生手段は、電源が投入されてから前記複数の選択信号
を生成する前に初期化信号を生成するから、電源投入の直後から選択信号を正常に生成す
ることができる。この結果、電源投入時の画像の乱れをなくすことができる。
を生成する前に初期化信号を生成するから、電源投入の直後から選択信号を正常に生成す
ることができる。この結果、電源投入時の画像の乱れをなくすことができる。
更に、前記タイミング発生手段は、垂直走査期間の始まりでアクティブとなる第１開始
信号を生成して前記走査線駆動回路へ供給し、水平走査期間の始まりでアクティブとなる
第２開始信号を生成してデータ線駆動回路へ供給し、前記初期化信号を生成して前記初期
化手段へ供給する代わりに前記第１開始信号又は第２開始信号を前記初期化手段へ供給し
、前記初期化手段は、前記タイミング発生手段から供給される前記第１開始信号又は前記
第２開始信号に従って前記初期化動作を実行することが好ましい。この発明によれば、タ
イミング発生手段は、初期化信号を生成する必要がないので、構成を簡易にすることがで
きる。
信号を生成して前記走査線駆動回路へ供給し、水平走査期間の始まりでアクティブとなる
第２開始信号を生成してデータ線駆動回路へ供給し、前記初期化信号を生成して前記初期
化手段へ供給する代わりに前記第１開始信号又は第２開始信号を前記初期化手段へ供給し
、前記初期化手段は、前記タイミング発生手段から供給される前記第１開始信号又は前記
第２開始信号に従って前記初期化動作を実行することが好ましい。この発明によれば、タ
イミング発生手段は、初期化信号を生成する必要がないので、構成を簡易にすることがで
きる。
次に、本発明に係わる電子機器は、上述した電気光学装置を備える。この場合、電子機
器の消費電力を削減ですることができる。そのような電子機器としては、例えば、パーソ
ナルコンピュータ、携帯電話機、ＰＤＡ等が該当する。
器の消費電力を削減ですることができる。そのような電子機器としては、例えば、パーソ
ナルコンピュータ、携帯電話機、ＰＤＡ等が該当する。
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の電気的構成を示すブロック図であ
る。この電気光学装置は、電気光学物質として液晶を用いるものであり、液晶パネルＡＡ
、タイミング発生回路４００及び画像処理回路５００を備える。液晶パネルＡＡは、薄膜
トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）、を形成した素子基
板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、こ
の間隙に液晶が挟持されている。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走
査線駆動回路１００、データ線駆動回路２００、レベルシフト回路３００、及びデマルチ
プレクサＤＭＰ１〜ＤＭＰｎが形成されている。
図１は、本発明の第１実施形態に係る電気光学装置の電気的構成を示すブロック図であ
る。この電気光学装置は、電気光学物質として液晶を用いるものであり、液晶パネルＡＡ
、タイミング発生回路４００及び画像処理回路５００を備える。液晶パネルＡＡは、薄膜
トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）、を形成した素子基
板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、こ
の間隙に液晶が挟持されている。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走
査線駆動回路１００、データ線駆動回路２００、レベルシフト回路３００、及びデマルチ
プレクサＤＭＰ１〜ＤＭＰｎが形成されている。
この電気光学装置に供給される入力画像データＤｉｎは、例えば、３ビットパラレルの
形式である。タイミング発生回路４００は、入力画像データＤｉｎに同期してＹクロック
信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、及びＹ転送開始パルスＤＹを生成して、走査
線駆動回路１００に供給する。また、タイミング発生回路４００は、入力画像データＤｉ
ｎに同期してＸクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、及びＸ転送開始パル
スＤＸを生成して、データ線駆動回路２００に供給する。Ｙ転送開始パルスＤＹは、垂直
走査周期のパルスであって、垂直走査期間の始まりから所定期間だけアクティブとなる。
一方、Ｘ転送開始パルスＤＸは、水平走査周期のパルスであって、水平走査期間の始まり
から所定期間だけアクティブとなる。
形式である。タイミング発生回路４００は、入力画像データＤｉｎに同期してＹクロック
信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、及びＹ転送開始パルスＤＹを生成して、走査
線駆動回路１００に供給する。また、タイミング発生回路４００は、入力画像データＤｉ
ｎに同期してＸクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、及びＸ転送開始パル
スＤＸを生成して、データ線駆動回路２００に供給する。Ｙ転送開始パルスＤＹは、垂直
走査周期のパルスであって、垂直走査期間の始まりから所定期間だけアクティブとなる。
一方、Ｘ転送開始パルスＤＸは、水平走査周期のパルスであって、水平走査期間の始まり
から所定期間だけアクティブとなる。
走査線駆動回路１００は、シフトレジスタを備え、Ｙ転送開始パルスＤＹを、Ｙクロッ
ク信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに同期して順次転送し、走査信号Ｙ１、Ｙ
２、…、Ｙｍを順次生成する。
ク信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに同期して順次転送し、走査信号Ｙ１、Ｙ
２、…、Ｙｍを順次生成する。
画像処理回路５００は、入力画像データＤｉｎに、液晶パネルＡＡの光透過特性を考慮
したガンマ補正等を施して出力画像データＤｏｕｔを生成し、これをデータ線駆動回路２
００に供給する。データ線駆動回路２００は、シフトレジスタ、ラッチ回路、及びＤＡ変
換回路を備える。シフトレジスタは、Ｘ転送開始パルスＤＸを、Ｘクロック信号ＸＣＫ及
び反転Ｙクロック信号ＹＣＫＢに同期して順次転送し、ラッチパルスを生成する。ラッチ
回路は、ラッチパルスを用いて出力画像データＤｏｕｔをラッチする。ＤＡ変換回路は、
ラッチ回路の出力信号をＤＡ変換して、画像信号ｘ１、ｘ２、…、ｘｎを各々生成する。
各画像信号ｘ１、ｘ２、…、ｘｎにはＲ用、Ｂ用、Ｇ用の信号が時分割多重されている。
したガンマ補正等を施して出力画像データＤｏｕｔを生成し、これをデータ線駆動回路２
００に供給する。データ線駆動回路２００は、シフトレジスタ、ラッチ回路、及びＤＡ変
換回路を備える。シフトレジスタは、Ｘ転送開始パルスＤＸを、Ｘクロック信号ＸＣＫ及
び反転Ｙクロック信号ＹＣＫＢに同期して順次転送し、ラッチパルスを生成する。ラッチ
回路は、ラッチパルスを用いて出力画像データＤｏｕｔをラッチする。ＤＡ変換回路は、
ラッチ回路の出力信号をＤＡ変換して、画像信号ｘ１、ｘ２、…、ｘｎを各々生成する。
各画像信号ｘ１、ｘ２、…、ｘｎにはＲ用、Ｂ用、Ｇ用の信号が時分割多重されている。
デマルチプレクサＤＭＰ１〜ＤＭＰｎの各々は、ＴＦＴで構成される３個のスイッチＳ
Ｗ１、ＳＷ２、及びＳＷ３を備える。スイッチＳＷ１には高振幅選択信号ＲＳＥＬ’、ス
イッチＳＷ２には高振幅選択信号ＧＳＥＬ’、スイッチＳＷ３には高振幅選択信号ＢＳＥ
Ｌ’が各々供給される。
Ｗ１、ＳＷ２、及びＳＷ３を備える。スイッチＳＷ１には高振幅選択信号ＲＳＥＬ’、ス
イッチＳＷ２には高振幅選択信号ＧＳＥＬ’、スイッチＳＷ３には高振幅選択信号ＢＳＥ
Ｌ’が各々供給される。
レベルシフト回路３００は、低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬの信号
レベルを低振幅から高振幅に変換して、高振幅選択信号ＲＳＥＬ’、ＧＳＥＬ’、及びＢ
ＳＥＬ’を各々生成する。低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬのＬレベル
はＶＳＳＬ、ＨレベルはＶＤＤＬであり、高振幅選択信号ＲＳＥＬ’、ＧＳＥＬ’、及び
ＢＳＥＬ’のＬレベルはＶＳＳＨ、ＨレベルはＶＤＤＨである。レベルシフト回路３００
の詳細は後述する。
レベルを低振幅から高振幅に変換して、高振幅選択信号ＲＳＥＬ’、ＧＳＥＬ’、及びＢ
ＳＥＬ’を各々生成する。低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬのＬレベル
はＶＳＳＬ、ＨレベルはＶＤＤＬであり、高振幅選択信号ＲＳＥＬ’、ＧＳＥＬ’、及び
ＢＳＥＬ’のＬレベルはＶＳＳＨ、ＨレベルはＶＤＤＨである。レベルシフト回路３００
の詳細は後述する。
次に、画像表示領域Ａには、ｍ（ｍは２以上の自然数）本の走査線２が、Ｘ方向に沿っ
て平行に配列して形成される一方、３ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方
向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近
においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデ
ータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そし
て、各画素は、画素電極６と、対向基板に形成される対向電極と、これら両電極間に挟持
された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応し
て、画素はマトリクス状に配列されることとなる。
て平行に配列して形成される一方、３ｎ（ｎは２以上の自然数）本のデータ線３が、Ｙ方
向に沿って平行に配列して形成されている。そして、走査線２とデータ線３との交差付近
においては、ＴＦＴ５０のゲートが走査線２に接続される一方、ＴＦＴ５０のソースがデ
ータ線３に接続されるとともに、ＴＦＴ５０のドレインが画素電極６に接続される。そし
て、各画素は、画素電極６と、対向基板に形成される対向電極と、これら両電極間に挟持
された液晶とによって構成される。この結果、走査線２とデータ線３との各交差に対応し
て、画素はマトリクス状に配列されることとなる。
また、ＴＦＴ５０のゲートが接続される各走査線２には、走査信号Ｙ１、Ｙ２、…、Ｙ
ｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査
信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３か
ら所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘ３ｎは、対応する画素
に順番に書き込まれた後、所定の期間保持されることとなる。
ｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線２に走査
信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線３か
ら所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘ３ｎは、対応する画素
に順番に書き込まれた後、所定の期間保持されることとなる。
各画素に印加される電位レベルに応じて液晶分子の配向や秩序が変化するので、光変調
による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモー
ドであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードで
あれば、印加電位が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号
に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能と
なる。
による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモー
ドであれば、印加電位が高くなるにつれて制限される一方、ノーマリーブラックモードで
あれば、印加電位が高くなるにつれて緩和されるので、液晶表示装置全体では、画像信号
に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能と
なる。
次に、レベルシフト回路３００の詳細を説明する。図１に示すようにレベルシフト回路
３００は、Ｒ用レベルシフタ３２１、Ｇ用レベルシフタ３２２、及びＢ用レベルシフタ３
２３、並びにこれらの動作を制御する制御部３１０を備える。制御部３１０は、各レベル
シフタ３２１〜３２３の動作を制御する制御信号Ｃ１、Ｃ２、及びＣ３を生成する。
３００は、Ｒ用レベルシフタ３２１、Ｇ用レベルシフタ３２２、及びＢ用レベルシフタ３
２３、並びにこれらの動作を制御する制御部３１０を備える。制御部３１０は、各レベル
シフタ３２１〜３２３の動作を制御する制御信号Ｃ１、Ｃ２、及びＣ３を生成する。
図２にレベルシフト回路３００の詳細な構成を示す。Ｇ用レベルシフタ３２２及びＢ用
レベルシフタ３２３は、Ｒ用レベルシフタ３２１と同一の構成である。また、制御部３１
０は、レベルシフタ３２１〜３２３に各々対応したＲ用メモリＭｒ１、Ｇ用メモリＭｇ１
、及びＢ用メモリＭｂ１を備える。Ｇ用メモリＭｇ１及びＢ用メモリＭｂ１は、Ｒ用メモ
リＭｒ１と同一の構成であり、セット端子Ｓとリセット端子Ｒを備える。これらのメモリ
は、対応するレベルシフタを各々制御する制御回路として機能する。
レベルシフタ３２３は、Ｒ用レベルシフタ３２１と同一の構成である。また、制御部３１
０は、レベルシフタ３２１〜３２３に各々対応したＲ用メモリＭｒ１、Ｇ用メモリＭｇ１
、及びＢ用メモリＭｂ１を備える。Ｇ用メモリＭｇ１及びＢ用メモリＭｂ１は、Ｒ用メモ
リＭｒ１と同一の構成であり、セット端子Ｓとリセット端子Ｒを備える。これらのメモリ
は、対応するレベルシフタを各々制御する制御回路として機能する。
Ｒ用レベルシフタ３２１において、コンデンサ（容量）３３１、３３２の一端には、低
振幅選択信号ＲＳＥＬが供給される。一方、コンデンサ３３１の他端は、Ｐチャネル型の
ＴＦＴ３４１のゲートに、コンデンサ３３２の他端は、Ｎチャネル型のＴＦＴ３４２のゲ
ートに、それぞれ接続される。
振幅選択信号ＲＳＥＬが供給される。一方、コンデンサ３３１の他端は、Ｐチャネル型の
ＴＦＴ３４１のゲートに、コンデンサ３３２の他端は、Ｎチャネル型のＴＦＴ３４２のゲ
ートに、それぞれ接続される。
次に、ＴＦＴ３４１のソースは、高位側電位ＶDDHの供給線に接続され、また、ＴＦＴ
３４２のソースは、低位側電位ＶSSHの供給線に接続され、更に、ＴＦＴ３４１及び１２
４のドレインは共通接続されている。ここで、ＴＦＴ３４１、３４２の共通ドレインをＣ
ｄと表記する。続いて、ＴＦＴ３４１、３４２の共通ドレインＣｄは、インバータ３４３
の入力端子に接続される。インバータ３４３の出力端子から高振幅選択信号ＲＳＥＬ’が
出力される。
３４２のソースは、低位側電位ＶSSHの供給線に接続され、更に、ＴＦＴ３４１及び１２
４のドレインは共通接続されている。ここで、ＴＦＴ３４１、３４２の共通ドレインをＣ
ｄと表記する。続いて、ＴＦＴ３４１、３４２の共通ドレインＣｄは、インバータ３４３
の入力端子に接続される。インバータ３４３の出力端子から高振幅選択信号ＲＳＥＬ’が
出力される。
コンデンサ３３１の他端、すなわち、ＴＦＴ３４１のゲートには、第１のオフセット回
路を構成するクロックドインバータ３３４によって、電圧Ｖofs１がオフセットされてい
る。同様に、コンデンサ３３２の他端（ゲートＮin）には、第２のオフセット回路を構成
するクロックドインバータ３３５によって、電圧Ｖofs２がオフセットされる。電圧Vofs1
,及び電圧Vofs2はレベルシフタの出力状態に応じて変わる電位である。
路を構成するクロックドインバータ３３４によって、電圧Ｖofs１がオフセットされてい
る。同様に、コンデンサ３３２の他端（ゲートＮin）には、第２のオフセット回路を構成
するクロックドインバータ３３５によって、電圧Ｖofs２がオフセットされる。電圧Vofs1
,及び電圧Vofs2はレベルシフタの出力状態に応じて変わる電位である。
図３に、クロックドインバータ３３４及び３３５の回路図を示す。Ｎチャネル型のトラ
ンジスタＮ２には制御信号Ｃ１が供給される一方、Ｐチャネル型のトランジスタＰ２には
反転制御信号Ｃ１’が供給される。反転制御信号Ｃ１’は、インバータ３３６によって制
御信号Ｃ１を反転されたものである。従って、制御信号Ｃ１がアクティブになると、トラ
ンジスタＰ２及びＮ２がオン状態となり、クロックドインバータ３３４及び３３５が動作
して電流が流れる。一方、制御信号Ｃ１がアクティブになると、トランジスタＰ２及びＮ
２がオン状態となり、トランジスタＰ１及びＮ１が動作して貫通電流が流れる。一方、制
御信号Ｃ１が非アクティブになると、トランジスタＰ２及びＮ２がオフ状態となり、クロ
ックドインバータ３３４及び３３５の動作が停止するから、クロックドインバータ３３４
及び３３５における貫通電流が流れない。なお、制御信号Ｃ１がアクティブになると、図
２に示すＴＦＴ３３７及び３３９がオン状態となる。このため、TFT341、342のゲート端
子にはVSSHの電位が供給される。その結果共通ドレインCdはVDDHの電位となり、レベルシ
フタ321を構成する全てのTFTの貫通電流は流れない。
ンジスタＮ２には制御信号Ｃ１が供給される一方、Ｐチャネル型のトランジスタＰ２には
反転制御信号Ｃ１’が供給される。反転制御信号Ｃ１’は、インバータ３３６によって制
御信号Ｃ１を反転されたものである。従って、制御信号Ｃ１がアクティブになると、トラ
ンジスタＰ２及びＮ２がオン状態となり、クロックドインバータ３３４及び３３５が動作
して電流が流れる。一方、制御信号Ｃ１がアクティブになると、トランジスタＰ２及びＮ
２がオン状態となり、トランジスタＰ１及びＮ１が動作して貫通電流が流れる。一方、制
御信号Ｃ１が非アクティブになると、トランジスタＰ２及びＮ２がオフ状態となり、クロ
ックドインバータ３３４及び３３５の動作が停止するから、クロックドインバータ３３４
及び３３５における貫通電流が流れない。なお、制御信号Ｃ１がアクティブになると、図
２に示すＴＦＴ３３７及び３３９がオン状態となる。このため、TFT341、342のゲート端
子にはVSSHの電位が供給される。その結果共通ドレインCdはVDDHの電位となり、レベルシ
フタ321を構成する全てのTFTの貫通電流は流れない。
このように、クロックドインバータ３３４及び３３５、ＴＦＴ３３７及び３３９は、制
御信号Ｃ１に基づいてレベル変換動作を実行するか否かを制御する機能を有する。レベル
変換動作を停止している期間は、Ｒ用レベルシフタ３２１は電力を消費しない。クロック
ドインバータ３３４及び３３５、ＴＦＴ３３７及び３３９は、後述する制御部３１０と協
同して、Ｒ用レベルシフタ３２１の消費電力の削減に寄与する。
御信号Ｃ１に基づいてレベル変換動作を実行するか否かを制御する機能を有する。レベル
変換動作を停止している期間は、Ｒ用レベルシフタ３２１は電力を消費しない。クロック
ドインバータ３３４及び３３５、ＴＦＴ３３７及び３３９は、後述する制御部３１０と協
同して、Ｒ用レベルシフタ３２１の消費電力の削減に寄与する。
低振幅選択信号ＲＳＥＬが長時間反転しないと、コンデンサ３３１及び３３２の一端に
おける微分波形の信号レベルは電圧Ｖofs１又はＶofs２に収束していく。上述したように
、しきい値電圧ＶthＰは、電圧Ｖofs１よりも低く設定され、しきい値電圧ＶthＰは、電
圧Ｖofs１よりも低く設定される。したがって、ＴＦＴ３３８及びＴＦＴ３４０を設けな
い回路では、低振幅選択信号ＲＳＥＬが長時間反転しないと、低振幅選択信号ＲＳＥＬの
論理レベルが遷移していないのに、高振幅選択信号ＲＳＥＬ’が反転することが起こりえ
る。ＴＦＴ３３８及びＴＦＴ３４０はこのような誤動作を防止するために設けられている
。
おける微分波形の信号レベルは電圧Ｖofs１又はＶofs２に収束していく。上述したように
、しきい値電圧ＶthＰは、電圧Ｖofs１よりも低く設定され、しきい値電圧ＶthＰは、電
圧Ｖofs１よりも低く設定される。したがって、ＴＦＴ３３８及びＴＦＴ３４０を設けな
い回路では、低振幅選択信号ＲＳＥＬが長時間反転しないと、低振幅選択信号ＲＳＥＬの
論理レベルが遷移していないのに、高振幅選択信号ＲＳＥＬ’が反転することが起こりえ
る。ＴＦＴ３３８及びＴＦＴ３４０はこのような誤動作を防止するために設けられている
。
低振幅選択信号ＲＳＥＬが低位側電位ＶSSLから高位側電位ＶDDLに遷移すると、その微
分波形の立ち上がりによってＴＦＴ３４１のゲート電位は、しきい値ＶthＰを越えるので
ＴＦＴ３４１がオフする一方、ＴＦＴ３４２のゲート電位は、しきい値ＶthＮ以上となる
のでＴＦＴ３４２がオンする。このため、共通ドレインＣｄの電位は、Ｌレベルに相当す
る低位側電位ＶSSHとなる。よって、ＴＦＴ３４０がオンする結果、ＴＦＴ３４２のゲー
ト電位は、クロックドインバータ３３５によるオフセット電圧にかかわらず、高位側電位
ＶDDHに維持される。したがって、この後、低振幅選択信号ＲＳＥＬが長期間にわたって
高位側電位ＶDDLとなっても、ＴＦＴ３４２のゲート電位は、しきい値ＶthＮを下回るこ
とはない。一方、ＴＦＴ３３８はオフであるので、ＴＦＴ３４１のゲート電位は、低振幅
選択信号ＲＳＥＬの微分波形に電圧Ｖofs１をオフセットしたものとなる。
分波形の立ち上がりによってＴＦＴ３４１のゲート電位は、しきい値ＶthＰを越えるので
ＴＦＴ３４１がオフする一方、ＴＦＴ３４２のゲート電位は、しきい値ＶthＮ以上となる
のでＴＦＴ３４２がオンする。このため、共通ドレインＣｄの電位は、Ｌレベルに相当す
る低位側電位ＶSSHとなる。よって、ＴＦＴ３４０がオンする結果、ＴＦＴ３４２のゲー
ト電位は、クロックドインバータ３３５によるオフセット電圧にかかわらず、高位側電位
ＶDDHに維持される。したがって、この後、低振幅選択信号ＲＳＥＬが長期間にわたって
高位側電位ＶDDLとなっても、ＴＦＴ３４２のゲート電位は、しきい値ＶthＮを下回るこ
とはない。一方、ＴＦＴ３３８はオフであるので、ＴＦＴ３４１のゲート電位は、低振幅
選択信号ＲＳＥＬの微分波形に電圧Ｖofs１をオフセットしたものとなる。
また、低振幅選択信号ＲＳＥＬが高位側電位ＶDDLから低位側電位ＶSSLに遷移すると、
その微分波形の立ち下がりによってＴＦＴ３４１のゲート電位は、しきい値ＶthＰ以下と
なるのでＴＦＴ３４１がオンする。このため、共通ドレインＣｄの電位は、Ｈレベルに相
当する高位側電位ＶDDHとなる。よって、ＴＦＴ３３８がオンする結果、ＴＦＴ３４１の
ゲート電位は、クロックドインバータ３３４によるオフセット電圧にかかわらず、低位側
電位ＶSSHに維持される。したがって、この後、低振幅選択信号ＲＳＥＬが長期間にわた
って低位側電位ＶSSLとなっても、ＴＦＴ３４１のゲート電位は、しきい値ＶthＰを上回
ることはない。一方、ＴＦＴ３４０はオフであるので、ＴＦＴ３４２のゲート電位は、低
振幅選択信号ＲＳＥＬの微分波形に電圧Ｖofs２をオフセットしたものとなる。よって、
Ｒ用レベルシフタ３２１は、同一の論理レベルが長期間にわたる場合であっても、誤動作
することなく安定して動作する。
その微分波形の立ち下がりによってＴＦＴ３４１のゲート電位は、しきい値ＶthＰ以下と
なるのでＴＦＴ３４１がオンする。このため、共通ドレインＣｄの電位は、Ｈレベルに相
当する高位側電位ＶDDHとなる。よって、ＴＦＴ３３８がオンする結果、ＴＦＴ３４１の
ゲート電位は、クロックドインバータ３３４によるオフセット電圧にかかわらず、低位側
電位ＶSSHに維持される。したがって、この後、低振幅選択信号ＲＳＥＬが長期間にわた
って低位側電位ＶSSLとなっても、ＴＦＴ３４１のゲート電位は、しきい値ＶthＰを上回
ることはない。一方、ＴＦＴ３４０はオフであるので、ＴＦＴ３４２のゲート電位は、低
振幅選択信号ＲＳＥＬの微分波形に電圧Ｖofs２をオフセットしたものとなる。よって、
Ｒ用レベルシフタ３２１は、同一の論理レベルが長期間にわたる場合であっても、誤動作
することなく安定して動作する。
次に、制御部３１０の一部であるＲ用メモリＭｒ１について説明する。なお、Ｇ用メモ
リＭｇ１及びＢ用メモリＭｂ１は、Ｒ用メモリＭｒ１と同様に構成されている。Ｒ用メモ
リＭｒ１はインバータ３５１及び３５２によって構成されるラッチ回路と、ＴＦＴ３５３
ならびにＴＦＴ３５４を備える。ＴＦＴ３５３のゲートはセット端子Ｓに接続されている
。セット端子Ｓの信号レベルがＨレベルになると、制御信号Ｃ１の論理レベルがＨレベル
にセットされる。ＴＦＴ３５４のゲートはリセット端子Ｒに接続されている。リセット端
子Ｒの信号レベルがＨレベルになると、制御信号Ｃ１の論理レベルはＬレベルにリセット
される。すなわち、Ｒ用メモリＭｒ１は、ＳＲフリップフロップ回路として機能する。
リＭｇ１及びＢ用メモリＭｂ１は、Ｒ用メモリＭｒ１と同様に構成されている。Ｒ用メモ
リＭｒ１はインバータ３５１及び３５２によって構成されるラッチ回路と、ＴＦＴ３５３
ならびにＴＦＴ３５４を備える。ＴＦＴ３５３のゲートはセット端子Ｓに接続されている
。セット端子Ｓの信号レベルがＨレベルになると、制御信号Ｃ１の論理レベルがＨレベル
にセットされる。ＴＦＴ３５４のゲートはリセット端子Ｒに接続されている。リセット端
子Ｒの信号レベルがＨレベルになると、制御信号Ｃ１の論理レベルはＬレベルにリセット
される。すなわち、Ｒ用メモリＭｒ１は、ＳＲフリップフロップ回路として機能する。
上述したように低振幅選択信号は、ＲＳＥＬ→ＧＳＥＬ→ＢＳＥＬ→ＲＳＥＬ→ＧＳＥ
Ｌ→ＢＳＥＬ…といったように、循環的にアクティブとなる。このように循環的にあくテ
ィティブとなる信号群の信号レベルを変換する場合には、常時、レベルシフタが動作する
必要はなく、対象となる信号がアクティブとなる期間にのみ動作すれば足りる。そこで、
制御部３１０は、ある低振幅選択信号が供給されるレベルシフタの動作を、当該低振幅選
択信号に先行する低振幅選択信号を用いて許可し、当該低振幅選択信号に後行する低振幅
選択信号を用いて禁止するように各制御信号を生成する。
Ｌ→ＢＳＥＬ…といったように、循環的にアクティブとなる。このように循環的にあくテ
ィティブとなる信号群の信号レベルを変換する場合には、常時、レベルシフタが動作する
必要はなく、対象となる信号がアクティブとなる期間にのみ動作すれば足りる。そこで、
制御部３１０は、ある低振幅選択信号が供給されるレベルシフタの動作を、当該低振幅選
択信号に先行する低振幅選択信号を用いて許可し、当該低振幅選択信号に後行する低振幅
選択信号を用いて禁止するように各制御信号を生成する。
図４に、低振幅選択信号と制御信号のタイミングチャートを示す。Ｒ用メモリＭｒ１の
セット端子Ｓには低振幅選択信号ＢＳＥＬが供給される一方、そのリセット端子Ｒには低
振幅選択信号ＧＳＥＬが供給される。したがって、時刻ｔ３において低振幅選択信号ＢＳ
ＥＬがアクティブになると、制御信号Ｃ１がＨレベルとなり、その後、時刻ｔ５において
低振幅選択信号ＧＳＥＬがアクティブになると、制御信号Ｃ１がＬレベルとなる。この結
果、時刻ｔ３から時刻ｔ５までの期間Ｔ１において、制御信号Ｃ１がアクティブとなり、
Ｒ用レベルシフタが動作する。低振幅選択信号ＲＳＥＬがアクティブとなる期間Ｔ２は、
期間Ｔ１に含まれるため、Ｒ用レベルシフタ３２１は所期の目的を達成することができる
。
セット端子Ｓには低振幅選択信号ＢＳＥＬが供給される一方、そのリセット端子Ｒには低
振幅選択信号ＧＳＥＬが供給される。したがって、時刻ｔ３において低振幅選択信号ＢＳ
ＥＬがアクティブになると、制御信号Ｃ１がＨレベルとなり、その後、時刻ｔ５において
低振幅選択信号ＧＳＥＬがアクティブになると、制御信号Ｃ１がＬレベルとなる。この結
果、時刻ｔ３から時刻ｔ５までの期間Ｔ１において、制御信号Ｃ１がアクティブとなり、
Ｒ用レベルシフタが動作する。低振幅選択信号ＲＳＥＬがアクティブとなる期間Ｔ２は、
期間Ｔ１に含まれるため、Ｒ用レベルシフタ３２１は所期の目的を達成することができる
。
一方、時刻ｔ５から次に低振幅選択信号ＢＳＥＬがアクティブになる時刻ｔ６までの期
間Tｒは、制御信号Ｃ１が非アクティブとなり、Ｒ用レベルシフタ２３１は動作を停止す
る。また、時刻ｔ２から時刻ｔ３の期間TｒにおいてもＲ用レベルシフタ２３１は動作を
停止する。これらの期間Ｔｒにおいては貫通電流が「０」となるので、Ｒ用シフトレジス
タ３２１は、常時動作する場合と比較して、消費電力を２／３倍に削減することが可能と
なる。また、Ｇ用レベルシフタ３２２は期間Ｔｇにおいて、Ｂ用レベルシフタ３２３は期
間Ｔｂにおいて動作を停止するので、Ｒ用シフトレジスタ３２１と同様に、消費電力を２
／３倍に削減することが可能となる。
間Tｒは、制御信号Ｃ１が非アクティブとなり、Ｒ用レベルシフタ２３１は動作を停止す
る。また、時刻ｔ２から時刻ｔ３の期間TｒにおいてもＲ用レベルシフタ２３１は動作を
停止する。これらの期間Ｔｒにおいては貫通電流が「０」となるので、Ｒ用シフトレジス
タ３２１は、常時動作する場合と比較して、消費電力を２／３倍に削減することが可能と
なる。また、Ｇ用レベルシフタ３２２は期間Ｔｇにおいて、Ｂ用レベルシフタ３２３は期
間Ｔｂにおいて動作を停止するので、Ｒ用シフトレジスタ３２１と同様に、消費電力を２
／３倍に削減することが可能となる。
＜２．第２実施形態＞
図５は、本発明の第２実施形態に係る電気光学装置の主要部の電気的構成を示すブロッ
ク図である。この電気光学装置は、レベルシフト回路３００の制御部３１０がマスターリ
セット信号ＭＲＳＴでリセットされる点を除いて、第１実施形態の電気光学装置と同様に
構成されている。タイミング発生回路４００は、電源投入の直後にアクティブとなるマス
ターリセット信号ＭＲＳＴを生成する。なお、マスターリセット信号ＭＲＳＴは、低振幅
選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬがアクティブとなる前にアクティブとなるこ
とが好ましい。
図５は、本発明の第２実施形態に係る電気光学装置の主要部の電気的構成を示すブロッ
ク図である。この電気光学装置は、レベルシフト回路３００の制御部３１０がマスターリ
セット信号ＭＲＳＴでリセットされる点を除いて、第１実施形態の電気光学装置と同様に
構成されている。タイミング発生回路４００は、電源投入の直後にアクティブとなるマス
ターリセット信号ＭＲＳＴを生成する。なお、マスターリセット信号ＭＲＳＴは、低振幅
選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬがアクティブとなる前にアクティブとなるこ
とが好ましい。
図６に、レベルシフト回路３００の詳細な構成を示す。レベルシフタ３２１〜３２３は
、第１実施形態と同様に構成されている。一方、Ｒ用メモリＭｒ２、Ｇ用メモリＭｇ２、
及びＢ用メモリＭｂ２はマスターリセット端子ＭＲを備える点で第１実施形態の各メモリ
Ｍｒ１、Ｍｇ１、及びＭｂ１と相違する。図７はＲ用メモリＭｒ２の回路であり、図８は
Ｇ用メモリＭｇ２及びＢ用メモリＭｂ２の回路図である。まず、Ｒ用メモリＭｒ２におい
ては、ＴＦＴ３５３と並列にＴＦＴ３５５が追加されている。ＴＦＴ３５５は、マスター
リセット端子ＭＲの電位がＨレベルになるとオン状態となり、制御信号Ｃ１をアクティブ
とする。一方、Ｇ用メモリＭｇ２及びＢ用メモリＭｂ２には、ＴＦＴ３５４と並列にＴＦ
Ｔ３５６が追加されている。ＴＦＴ３５６は、マスターリセット端子ＭＲの電位がＨレベ
ルになるとオン状態となり、制御信号Ｃ１を非アクティブとする。
、第１実施形態と同様に構成されている。一方、Ｒ用メモリＭｒ２、Ｇ用メモリＭｇ２、
及びＢ用メモリＭｂ２はマスターリセット端子ＭＲを備える点で第１実施形態の各メモリ
Ｍｒ１、Ｍｇ１、及びＭｂ１と相違する。図７はＲ用メモリＭｒ２の回路であり、図８は
Ｇ用メモリＭｇ２及びＢ用メモリＭｂ２の回路図である。まず、Ｒ用メモリＭｒ２におい
ては、ＴＦＴ３５３と並列にＴＦＴ３５５が追加されている。ＴＦＴ３５５は、マスター
リセット端子ＭＲの電位がＨレベルになるとオン状態となり、制御信号Ｃ１をアクティブ
とする。一方、Ｇ用メモリＭｇ２及びＢ用メモリＭｂ２には、ＴＦＴ３５４と並列にＴＦ
Ｔ３５６が追加されている。ＴＦＴ３５６は、マスターリセット端子ＭＲの電位がＨレベ
ルになるとオン状態となり、制御信号Ｃ１を非アクティブとする。
上述した第１実施形態の制御部３１０において、各メモリＭｒ１、Ｍｇ１、及びＭｂ１
の初期状態は不定である。換言すれば、レベルシフタ３２１〜３２３に対して動作を許可
する制御信号Ｃ１〜Ｃ３を生成するとは限らない。このため、電源投入時において、制御
信号Ｃ１〜Ｃ３が総て非アクティブとなることがある。この場合、低振幅選択信号ＲＳＥ
Ｌ、ＧＳＥＬ、ＢＳＥＬがアクティブになってもレベル変換は実行されない。もっとも、
１水平走査期間が経過すれば、各メモリＭｒ１、Ｍｇ１、及びＭｂ１のセット端子Ｓのレ
ベルが順次Ｈレベルとなるので、正常動作に復帰する。
の初期状態は不定である。換言すれば、レベルシフタ３２１〜３２３に対して動作を許可
する制御信号Ｃ１〜Ｃ３を生成するとは限らない。このため、電源投入時において、制御
信号Ｃ１〜Ｃ３が総て非アクティブとなることがある。この場合、低振幅選択信号ＲＳＥ
Ｌ、ＧＳＥＬ、ＢＳＥＬがアクティブになってもレベル変換は実行されない。もっとも、
１水平走査期間が経過すれば、各メモリＭｒ１、Ｍｇ１、及びＭｂ１のセット端子Ｓのレ
ベルが順次Ｈレベルとなるので、正常動作に復帰する。
本実施形態によれば、マスターリセット信号ＭＲＳＴを制御部３１０に供給する。する
と、Ｒ用メモリＭｒ２においては、その記憶内容が動作許可状態にセットされ、Ｇ用メモ
リＭｇ２及びＢ用メモリＭｂ２においてはそれらの記憶内容が動作禁止状態にリセットさ
れる。この例では、電源投入の後に最初にアクティブとなる低振幅選択信号はＲＳＥＬで
ある。従って、電源投入の直後であっても、レベルシフタ３２１〜３２３を安定して動作
させることが可能となる。この結果、表示画像の乱れを無くすことが可能となる。
と、Ｒ用メモリＭｒ２においては、その記憶内容が動作許可状態にセットされ、Ｇ用メモ
リＭｇ２及びＢ用メモリＭｂ２においてはそれらの記憶内容が動作禁止状態にリセットさ
れる。この例では、電源投入の後に最初にアクティブとなる低振幅選択信号はＲＳＥＬで
ある。従って、電源投入の直後であっても、レベルシフタ３２１〜３２３を安定して動作
させることが可能となる。この結果、表示画像の乱れを無くすことが可能となる。
なお、マスターリセット信号ＭＲＳＴとして、Ｙ転送開始パルスＤＹを供給してもよい
。上述したようにＹ転送開始パルスＤＹは、垂直走査期間の始まりでアクティブとなる。
また、低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬは、各垂直走査期間においてＹ
転送開始パルスＤＹのアクティブ期間が終了した後にアクティブとなる。従って、Ｙ転送
開始パルスＤＹをマスターリセット信号ＭＲＳＴとして用いることによって、安定して動
作させることができる。更に、タイミング発生回路４００はＹ転送開始パルスＤＹと独立
してマスターリセット信号ＭＲＳＴを生成する必要がないので、タイミング発生回路４０
０の構成を簡易にできる。また、マスターリセット信号ＭＲＳＴとして、Ｘ転送開始パル
スＤＸを用いてもよい。Ｘ転送開始パルスＤＸは水平走査期間の始まりでアクティブとな
る信号であるが、各水平走査期間においてＸ転送開始パルスＤＸが非アクティブとなった
後、低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬはアクティブとなる。従って、Ｘ
転送開始パルスＤＸをマスターリセット信号ＭＲＳＴとして用いても、安定して動作させ
ることができ、タイミング発生回路４００の構成を簡易にできる。
。上述したようにＹ転送開始パルスＤＹは、垂直走査期間の始まりでアクティブとなる。
また、低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬは、各垂直走査期間においてＹ
転送開始パルスＤＹのアクティブ期間が終了した後にアクティブとなる。従って、Ｙ転送
開始パルスＤＹをマスターリセット信号ＭＲＳＴとして用いることによって、安定して動
作させることができる。更に、タイミング発生回路４００はＹ転送開始パルスＤＹと独立
してマスターリセット信号ＭＲＳＴを生成する必要がないので、タイミング発生回路４０
０の構成を簡易にできる。また、マスターリセット信号ＭＲＳＴとして、Ｘ転送開始パル
スＤＸを用いてもよい。Ｘ転送開始パルスＤＸは水平走査期間の始まりでアクティブとな
る信号であるが、各水平走査期間においてＸ転送開始パルスＤＸが非アクティブとなった
後、低振幅選択信号ＲＳＥＬ、ＧＳＥＬ、及びＢＳＥＬはアクティブとなる。従って、Ｘ
転送開始パルスＤＸをマスターリセット信号ＭＲＳＴとして用いても、安定して動作させ
ることができ、タイミング発生回路４００の構成を簡易にできる。
＜３．応用例＞
（１）上述した第１及び第２実施形態において、制御部３１０は、低振幅選択信号ＲＳ
ＥＬ、ＧＳＥＬ、及びＢＳＥＬに基づいて制御信号Ｃ１〜Ｃ３を生成したが、高振幅選択
信号ＲＳＥＬ’、ＧＳＥＬ’、及びＢＳＥＬ’に基づいて制御信号Ｃ１〜Ｃ３を生成して
もよい。例えば、図１に示す第１実施形態の電気光学装置において、レベルシフト回路３
００の代わりに図９に示すレベルシフト回路３００Ａを用いてもよい。また、図５に示す
第２実施形態の電気光学装置において、レベルシフト回路３００の代わりに図１０に示す
レベルシフト回路３００Ｂを用いてもよい。
（１）上述した第１及び第２実施形態において、制御部３１０は、低振幅選択信号ＲＳ
ＥＬ、ＧＳＥＬ、及びＢＳＥＬに基づいて制御信号Ｃ１〜Ｃ３を生成したが、高振幅選択
信号ＲＳＥＬ’、ＧＳＥＬ’、及びＢＳＥＬ’に基づいて制御信号Ｃ１〜Ｃ３を生成して
もよい。例えば、図１に示す第１実施形態の電気光学装置において、レベルシフト回路３
００の代わりに図９に示すレベルシフト回路３００Ａを用いてもよい。また、図５に示す
第２実施形態の電気光学装置において、レベルシフト回路３００の代わりに図１０に示す
レベルシフト回路３００Ｂを用いてもよい。
（２）上述した第１及び第２実施形態、並びに応用例では、デマルチプレクサＤＭＰ１
〜ＤＭＰｎとして１入力３出力のものを用いたが、その倍率は、３以上であれば任意であ
る。データ線駆動回路２００を液晶パネルＡＡの外部に設ける場合には、画像信号ｘ１、
ｘ２、…を供給するために液晶パネルＡＡの端部に入力端子を設ける必要がある。そのよ
うな構成においては、入力端子間の短絡を防止するため入力端子数を低減することが重要
である。この場合、デマルチプレクサの倍率を上げるのが有効である。しかしながら、デ
マルチプレクサの倍率を上げると、選択信号の数が増加するので、レベルシフタの数も増
加して消費電力が増える。上述したレベルシフト回路は、選択信号の数が増加する程、消
費電力を削減することができる。
〜ＤＭＰｎとして１入力３出力のものを用いたが、その倍率は、３以上であれば任意であ
る。データ線駆動回路２００を液晶パネルＡＡの外部に設ける場合には、画像信号ｘ１、
ｘ２、…を供給するために液晶パネルＡＡの端部に入力端子を設ける必要がある。そのよ
うな構成においては、入力端子間の短絡を防止するため入力端子数を低減することが重要
である。この場合、デマルチプレクサの倍率を上げるのが有効である。しかしながら、デ
マルチプレクサの倍率を上げると、選択信号の数が増加するので、レベルシフタの数も増
加して消費電力が増える。上述したレベルシフト回路は、選択信号の数が増加する程、消
費電力を削減することができる。
例えば、１入力６出力のデマルチプレクサを用いる場合を想定する。図１１は、１入力
６出力のデマルチプレクサに対応するレベルシフト回路３００Ｃのブロックである。同図
に示すメモリＭ１〜Ｍ６は、図２に示すＲ用メモリＭｒ１と同様の構成であり、レベルシ
フタ３６１〜３６６は、図２に示すＲ用レベルシフタ３２１と同様の構成である。
６出力のデマルチプレクサに対応するレベルシフト回路３００Ｃのブロックである。同図
に示すメモリＭ１〜Ｍ６は、図２に示すＲ用メモリＭｒ１と同様の構成であり、レベルシ
フタ３６１〜３６６は、図２に示すＲ用レベルシフタ３２１と同様の構成である。
図１２に、レベルシフト回路３００Ｃのタイミングチャートを示す。この図に示すよう
に低振幅選択信号は、ＲＳＥＬ１→ＧＳＥＬ１→ＢＳＥＬ１→ＲＳＥＬ２→ＧＳＥＬ２→
ＢＳＥＬ２の順にアクティブとなり、このサイクルを繰り返する。ここで、レベルシフタ
３３２に着目すると、レベルシフタ３３２に対応するメモリＭ２のセット端子Ｓには低振
幅信号ＲＳＥＬ１が供給され、リセット端子Ｒには低振幅選択信号ＢＳＥＬ１が供給され
ている。従って、制御信号Ｃ２は、時刻ｔ１において低振幅選択信号ＲＳＥＬ１がＨレベ
ルになるとアクティブとなり、時刻ｔ３において低振幅選択信号ＢＳＥＬ１がＨレベルに
なると非アクティブになる。そして、時刻ｔ２において再び低振幅選択信号ＲＳＥＬ１が
アクティブになるまで、制御信号Ｃ２は非アクティブとなる。制御信号Ｃ２が非アクティ
ブとなる期間は、レベルシフタ３３２の動作が停止して貫通電流が「０」となる。従って
、レベルシフタ３３２の消費電力は、常時動作する場合と比較して１／３倍に低減される
。
に低振幅選択信号は、ＲＳＥＬ１→ＧＳＥＬ１→ＢＳＥＬ１→ＲＳＥＬ２→ＧＳＥＬ２→
ＢＳＥＬ２の順にアクティブとなり、このサイクルを繰り返する。ここで、レベルシフタ
３３２に着目すると、レベルシフタ３３２に対応するメモリＭ２のセット端子Ｓには低振
幅信号ＲＳＥＬ１が供給され、リセット端子Ｒには低振幅選択信号ＢＳＥＬ１が供給され
ている。従って、制御信号Ｃ２は、時刻ｔ１において低振幅選択信号ＲＳＥＬ１がＨレベ
ルになるとアクティブとなり、時刻ｔ３において低振幅選択信号ＢＳＥＬ１がＨレベルに
なると非アクティブになる。そして、時刻ｔ２において再び低振幅選択信号ＲＳＥＬ１が
アクティブになるまで、制御信号Ｃ２は非アクティブとなる。制御信号Ｃ２が非アクティ
ブとなる期間は、レベルシフタ３３２の動作が停止して貫通電流が「０」となる。従って
、レベルシフタ３３２の消費電力は、常時動作する場合と比較して１／３倍に低減される
。
この例では、ある低振幅選択信号（例えば、ＧＳＥＬ１）がアクティブとなるタイミン
グの直前にアクティブとなる低振幅選択信号（例えば、ＲＳＥＬ１）を用いてメモリに動
作許可状態を記憶し、直後にアクティブとなる低振幅選択信号（例えば、ＢＳＥＬ１）用
いてメモリに動作禁止状態を記憶し、メモリの記憶内容に従ってある低振幅選択信号が供
給されるレベルシフタの動作が制御される。なお、直前、直後の低振幅選択信号の代わり
に２つ前、２つ後にアクティブとなる低振幅選択信号を用いて、メモリの記憶内容を書き
換えてもよい。要は、ある低振幅選択信号に先行してアクティブとなる先行選択信号を用
いてメモリに動作許可状態を記憶し、後行する後行選択信号を用いてメモリに動作禁止状
態を記憶し、メモリの記憶内容に従ってある低振幅選択信号が供給されるレベルシフタの
動作を制御すればよい。もっとも、直前、直後の低振幅選択信号を用いる場合が消費電力
の低減効果が最大であり。２つ前、２つ後にアクティブとなる低振幅選択信号を用いると
、貫通電流の停止期間が短くなるので消費電力の低減効果が減少する。
グの直前にアクティブとなる低振幅選択信号（例えば、ＲＳＥＬ１）を用いてメモリに動
作許可状態を記憶し、直後にアクティブとなる低振幅選択信号（例えば、ＢＳＥＬ１）用
いてメモリに動作禁止状態を記憶し、メモリの記憶内容に従ってある低振幅選択信号が供
給されるレベルシフタの動作が制御される。なお、直前、直後の低振幅選択信号の代わり
に２つ前、２つ後にアクティブとなる低振幅選択信号を用いて、メモリの記憶内容を書き
換えてもよい。要は、ある低振幅選択信号に先行してアクティブとなる先行選択信号を用
いてメモリに動作許可状態を記憶し、後行する後行選択信号を用いてメモリに動作禁止状
態を記憶し、メモリの記憶内容に従ってある低振幅選択信号が供給されるレベルシフタの
動作を制御すればよい。もっとも、直前、直後の低振幅選択信号を用いる場合が消費電力
の低減効果が最大であり。２つ前、２つ後にアクティブとなる低振幅選択信号を用いると
、貫通電流の停止期間が短くなるので消費電力の低減効果が減少する。
また、この応用例においても、メモリＭ１〜Ｍ６として上述したマスターリセット端子
を備えたものを用いてもよく、この場合には、マスターリセット信号ＭＲＳＴとしてＹ転
送開始パルスＤＹ又はＸ転送開始パルスＤＸを用いてもよい。更に、上述した応用例と同
様に、メモリＭ１〜Ｍ６のセット端子Ｓ及びリセット端子Ｒに、高選択振幅信号を供給し
てもよい。
を備えたものを用いてもよく、この場合には、マスターリセット信号ＭＲＳＴとしてＹ転
送開始パルスＤＹ又はＸ転送開始パルスＤＸを用いてもよい。更に、上述した応用例と同
様に、メモリＭ１〜Ｍ６のセット端子Ｓ及びリセット端子Ｒに、高選択振幅信号を供給し
てもよい。
＜４．電子機器＞
次に、本発明に係る電気光学装置を適用した電子機器について説明する。図１３に、上
記各実施形態に係る電気光学装置を適用したモバイル型のパーソナルコンピュータの構成
を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本
体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２０
０２が設けられている。この電気光学装置は低消費電力で動作する。
次に、本発明に係る電気光学装置を適用した電子機器について説明する。図１３に、上
記各実施形態に係る電気光学装置を適用したモバイル型のパーソナルコンピュータの構成
を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１と本
体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２０
０２が設けられている。この電気光学装置は低消費電力で動作する。
図１４に、上記各実施形態に係る電気光学装置を適用した携帯電話機の構成を示す。携
帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、ならび
に表示ユニットとしての電気光学装置を備える。スクロールボタン３００２を操作するこ
とによって、電気光学装置に表示される画面がスクロールされる。この携帯電話機３００
０によれば、電気光学装置の消費電力が削減されているので、１回の充電で長時間動作さ
せることが可能となる。
帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、ならび
に表示ユニットとしての電気光学装置を備える。スクロールボタン３００２を操作するこ
とによって、電気光学装置に表示される画面がスクロールされる。この携帯電話機３００
０によれば、電気光学装置の消費電力が削減されているので、１回の充電で長時間動作さ
せることが可能となる。
図１５に、上記各実施形態に係る電気光学装置を適用した情報携帯端末（ＰＤＡ：Pers
onal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン
４００１及び電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置を備え
る。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が
電気光学装置に表示される。
onal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン
４００１及び電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置を備え
る。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が
電気光学装置に表示される。
なお、本発明に係る電気光学装置が適用される電子機器としては、図１３から図１５に
示したもののほか、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直
視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワ
ードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた
機器等などが挙げられる。
示したもののほか、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直
視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワ
ードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた
機器等などが挙げられる。
２…走査線、３…データ線、１００…走査線駆動回路、２００…データ線駆動回路、３
００…レベルシフト回路、３１０…制御部、３２１〜３２３…レベルシフタ、Ｍｒ1…Ｒ
用メモリ、Ｍｇ１…Ｇ用メモリ、Ｍｂ１…Ｂ用メモリ、Ｃ１〜Ｃ６…制御信号、ＤＭＰ１
〜ＤＭＰｎ…デマルチプレクサ、ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬ…低振幅選択信号、
ＲＳＥＬ’、ＧＳＥＬ’、ＢＳＥＬ’…低振幅選択信号。
００…レベルシフト回路、３１０…制御部、３２１〜３２３…レベルシフタ、Ｍｒ1…Ｒ
用メモリ、Ｍｇ１…Ｇ用メモリ、Ｍｂ１…Ｂ用メモリ、Ｃ１〜Ｃ６…制御信号、ＤＭＰ１
〜ＤＭＰｎ…デマルチプレクサ、ＲＳＥＬ、ＧＳＥＬ、ＢＳＥＬ…低振幅選択信号、
ＲＳＥＬ’、ＧＳＥＬ’、ＢＳＥＬ’…低振幅選択信号。
Claims (11)
- 排他的に順次アクティブとなる複数の選択信号が各々供給され、前記選択信号の信号レ
ベルを変換して各々出力する複数のレベルシフタと、
前記複数のレベルシフタの各々へ動作状態を制御する制御信号を供給する複数の制御回
路とを備え、
前記複数の制御回路の各々は、対応するレベルシフタに供給される選択信号がアクティ
ブとなる前にアクティブとなる先行選択信号を用いて動作許可状態を指示する前記制御信
号を生成し、前記選択信号がアクティブとなった後にアクティブとなる後行選択信号を用
いて対応する動作禁止状態を指示する前記制御信号を生成して、対応するレベルシフタに
供給する、
ことを特徴とするレベルシフト回路。 - 前記先行選択信号は、対応するレベルシフタに供給される選択信号がアクティブとなる
直前にアクティブとなり、前記後行選択信号は、対応するレベルシフタに供給される選択
信号がアクティブとなる直後にアクティブとなることを特徴とする請求項１に記載のレベ
ルシフト回路。 - 前記制御回路は、前記レベルシフタに供給される選択信号を用いて前記制御信号を生成
することを特徴とする請求項１又は２に記載のレベルシフト回路。 - 前記制御回路は、前記レベルシフタから出力される選択信号を用いて前記制御信号を生
成することを特徴とする請求項１又は２に記載のレベルシフト回路。 - 前記制御回路は動作状態を記憶するメモリ回路を備え、
前記メモリ回路は、前記先行選択信号がアクティブなると動作許可状態を記憶し、前記
後行選択信号がアクティブになると動作禁止状態を記憶し、記憶内容に応じた信号を前記
制御信号として出力する、
ことを特徴とする請求項１乃至４のうちいずれか１項に記載のレベルシフト回路。 - 複数のメモリ回路のうち、所定のメモリ回路の記憶内容を動作許可状態にセットし、他
のメモリ回路の記憶内容を動作禁止状態にリセットする初期化動作を実行する初期化手段
を備えたことを特徴とする請求項５に記載のレベルシフト回路。 - 入力信号の信号レベルを変換して出力信号を出力するレベルシフタであって、
前記入力信号が一端に供給される第１容量素子と、
一端が前記第１容量素子の一端と接続される第２容量素子と、
ゲートが前記第１容量素子の他端と接続され、ソースが高電位供給線と接続される第１
トランジスタと、
ゲートが前記第２容量素子の他端と接続され、ソースが低電位供給線と接続され、前記
ドレインが第１トランジスタのドレインと接続される第２トランジスタと、
前記高電位供給線と前記低電位供給線から電源が供給され、制御信号に基づいて前記電
源の供給を受けるか否かが制御され、入力端と出力端とが前記第１トランジスタのゲート
と接続される第１クロックドインバータと、
前記高電位供給線と前記低電位供給線から電源が供給され、制御信号に基づいて前記電
源の供給を受けるか否かが制御され、入力端と出力端が前記第２トランジスタのゲートと
接続される第２クロックドインバータと、
前記第１トランジスタ及び前記第２トランジスタのドレインと入力端が接続され、出力
端から前記出力信号を出力するインバータとを、
備えたことを特徴とするレベルシフタ。 - 請求項１乃至５のうちいずれか１項に記載のレベルシフト回路と、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の電気光学素子と、
前記複数の走査線に走査信号を各々供給する走査線駆動回路と、
前記複数のデータ線に供給するデータ信号を生成するデータ線駆動回路と、
所定数のデータ線ごとに設けられた複数のデマルチプレクス回路とを備え、
前記複数のデマルチプレクス回路の各々は、前記レベルシフト回路から出力される複数
の選択信号に基づいて前記所定数のデータ線の中から選択した一のデータ線へ前記データ
信号を出力する、
ことを特徴とする電気光学装置。 - 請求項６に記載のレベルシフト回路と、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線との交差に対応して設けられた複数の電気光学素子と、
前記複数の走査線に走査信号を各々供給する走査線駆動回路と、
前記複数のデータ線に供給するデータ信号を生成するデータ線駆動回路と、
所定数のデータ線ごとに設けられた複数のデマルチプレクス回路と、
前記レベルシフト回路へ供給する前記複数の選択信号を生成するタイミング発生手段と
を備え、
前記複数のデマルチプレクス回路の各々は、前記レベルシフト回路から出力される複数
の選択信号に基づいて前記所定数のデータ線の中から選択した一のデータ線へ前記データ
信号を出力し、
前記タイミング発生手段は、電源が投入されてから前記複数の選択信号を生成する前に
初期化信号を生成して前記初期化手段に供給し、
前記初期化手段は前記初期化信号に従って前記初期化動作を実行する、
ことを特徴とする電気光学装置。 - 前記タイミング発生手段は、垂直走査期間の始まりでアクティブとなる第１開始信号を
生成して前記走査線駆動回路へ供給し、水平走査期間の始まりでアクティブとなる第２開
始信号を生成してデータ線駆動回路へ供給し、前記初期化信号を生成して前記初期化手段
へ供給する代わりに前記第１開始信号又は第２開始信号を前記初期化手段へ供給し、
前記初期化手段は、前記タイミング発生手段から供給される前記第１開始信号又は前記
第２開始信号に従って前記初期化動作を実行する、
ことを特徴とする請求項９に記載の電気光学装置。 - 請求項８乃至１０のうちいずれか１項に記載の電気光学装置を備えたことを特徴とする
電子機器。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004109223A JP4127232B2 (ja) | 2004-04-01 | 2004-04-01 | レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 |
| KR1020050020911A KR100714817B1 (ko) | 2004-04-01 | 2005-03-14 | 레벨 시프터, 레벨 시프트 회로, 전기 광학 장치 및 전자기기 |
| US11/079,555 US7136311B2 (en) | 2004-04-01 | 2005-03-15 | Level shifter, level shift circuit, electro-optical device, and electronic apparatus |
| EP05006871A EP1585103A2 (en) | 2004-04-01 | 2005-03-30 | Level shifter, level shift circuit, electro-optical device, and electronic apparatus |
| TW094110345A TW200604981A (en) | 2004-04-01 | 2005-03-31 | Level shifter, level shift circuit, electro-optical device, and electronic apparatus |
| CNB2005100626105A CN100525106C (zh) | 2004-04-01 | 2005-04-01 | 电平转换器、电平转换电路、电光学装置及电子机器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004109223A JP4127232B2 (ja) | 2004-04-01 | 2004-04-01 | レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005292588A true JP2005292588A (ja) | 2005-10-20 |
| JP4127232B2 JP4127232B2 (ja) | 2008-07-30 |
Family
ID=34909461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004109223A Expired - Lifetime JP4127232B2 (ja) | 2004-04-01 | 2004-04-01 | レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7136311B2 (ja) |
| EP (1) | EP1585103A2 (ja) |
| JP (1) | JP4127232B2 (ja) |
| KR (1) | KR100714817B1 (ja) |
| CN (1) | CN100525106C (ja) |
| TW (1) | TW200604981A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI344625B (en) * | 2005-03-08 | 2011-07-01 | Epson Imaging Devices Corp | Driving circuit of display device, driving circuit of electro-optical device, and electronic apparatus |
| US7830176B2 (en) * | 2006-07-27 | 2010-11-09 | Arm Limited | Controlling signal levels on a signal line within an integrated circuit |
| US20080117190A1 (en) * | 2006-11-22 | 2008-05-22 | Chien-Ru Chen | Method and driver for driving a display |
| KR20090050730A (ko) * | 2007-11-16 | 2009-05-20 | 삼성전자주식회사 | 표시장치 및 그 제어방법 |
| JP4674280B2 (ja) * | 2008-03-13 | 2011-04-20 | 奇美電子股▲ふん▼有限公司 | デマルチプレクサ、それを用いた電子装置、液晶表示装置 |
| US9270273B2 (en) | 2011-10-28 | 2016-02-23 | Texas Instruments Incorporated | Level shifter |
| US8988960B2 (en) * | 2012-11-29 | 2015-03-24 | Nvidia Corporation | Technique for improving static random-access memory sense amplifier voltage differential |
| JP2014179723A (ja) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | レベルシフト回路、電気光学装置、及び電子機器 |
| CN104253607B (zh) * | 2013-06-25 | 2018-01-23 | 英业达科技有限公司 | 电平调整电路 |
| US9607539B2 (en) * | 2014-12-31 | 2017-03-28 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Display panel capable of reducing a voltage level changing frequency of a select signal and drive circuit thereof |
| DE102016109114B4 (de) * | 2016-05-18 | 2025-06-18 | Infineon Technologies Ag | Pegelwandler-Schaltkreis, sowie Messanordnung und Chip mit einem solchen Pegelwandler-Schaltkreis |
| DE102016109118A1 (de) | 2016-05-18 | 2017-11-23 | Infineon Technologies Ag | Schaltkreisarchitektur für eine Messanordnung, einen Pegelwandler-Schaltkreis, eine Ladungspumpstufe und eine Ladungspumpe sowie Verfahren zum Betreiben dieser |
| JP6757352B2 (ja) * | 2018-03-28 | 2020-09-16 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
| CN115188306B (zh) * | 2021-04-02 | 2025-07-22 | 格科微电子（上海）有限公司 | 像素刷新方法及装置、存储介质、显示器 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163003A (ja) * | 1998-11-26 | 2000-06-16 | Seiko Epson Corp | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP2000339984A (ja) * | 1999-05-28 | 2000-12-08 | Sharp Corp | シフトレジスタ、および、それを用いた画像表示装置 |
| JP2001307495A (ja) * | 2000-04-18 | 2001-11-02 | Sharp Corp | シフトレジスタおよびそれを備えた画像表示装置 |
| JP2002175036A (ja) * | 2000-12-07 | 2002-06-21 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| WO2003036606A1 (en) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Level conversion circuit, display apparatus, and cellular terminal apparatus |
| JP2003323162A (ja) * | 2002-05-02 | 2003-11-14 | Sony Corp | 表示装置およびその駆動方法、ならびに携帯端末装置 |
| JP2004021096A (ja) * | 2002-06-19 | 2004-01-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW423162B (en) * | 1997-02-27 | 2001-02-21 | Toshiba Corp | Power voltage supplying circuit and semiconductor memory including the same |
| JPH11220380A (ja) | 1998-02-03 | 1999-08-10 | Sony Corp | レベルシフト回路 |
| JP3426541B2 (ja) * | 1999-07-29 | 2003-07-14 | 株式会社 沖マイクロデザイン | プリチャージ制御信号発生回路 |
| JP3596540B2 (ja) * | 2001-06-26 | 2004-12-02 | セイコーエプソン株式会社 | レベルシフタ及びそれを用いた電気光学装置 |
| JP3972735B2 (ja) | 2001-06-26 | 2007-09-05 | セイコーエプソン株式会社 | レベルシフタ及びそれを用いた電気光学装置 |
| JP3813538B2 (ja) * | 2001-11-28 | 2006-08-23 | 富士通株式会社 | レベルシフタ |
| KR100432652B1 (ko) | 2002-08-01 | 2004-05-22 | 삼성에스디아이 주식회사 | 레벨 시프터 및 평판 표시 장치 |
| JP4326215B2 (ja) | 2002-12-26 | 2009-09-02 | 株式会社 日立ディスプレイズ | 表示装置 |
-
2004
- 2004-04-01 JP JP2004109223A patent/JP4127232B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-14 KR KR1020050020911A patent/KR100714817B1/ko not_active Expired - Lifetime
- 2005-03-15 US US11/079,555 patent/US7136311B2/en not_active Expired - Lifetime
- 2005-03-30 EP EP05006871A patent/EP1585103A2/en not_active Withdrawn
- 2005-03-31 TW TW094110345A patent/TW200604981A/zh not_active IP Right Cessation
- 2005-04-01 CN CNB2005100626105A patent/CN100525106C/zh not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000163003A (ja) * | 1998-11-26 | 2000-06-16 | Seiko Epson Corp | シフトレジスタ回路、電気光学装置の駆動回路、電気光学装置および電子機器 |
| JP2000339984A (ja) * | 1999-05-28 | 2000-12-08 | Sharp Corp | シフトレジスタ、および、それを用いた画像表示装置 |
| JP2001307495A (ja) * | 2000-04-18 | 2001-11-02 | Sharp Corp | シフトレジスタおよびそれを備えた画像表示装置 |
| JP2002175036A (ja) * | 2000-12-07 | 2002-06-21 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| WO2003036606A1 (en) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Level conversion circuit, display apparatus, and cellular terminal apparatus |
| JP2003323162A (ja) * | 2002-05-02 | 2003-11-14 | Sony Corp | 表示装置およびその駆動方法、ならびに携帯端末装置 |
| JP2004021096A (ja) * | 2002-06-19 | 2004-01-22 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100714817B1 (ko) | 2007-05-04 |
| TW200604981A (en) | 2006-02-01 |
| KR20060043600A (ko) | 2006-05-15 |
| EP1585103A2 (en) | 2005-10-12 |
| CN100525106C (zh) | 2009-08-05 |
| US7136311B2 (en) | 2006-11-14 |
| TWI304197B (ja) | 2008-12-11 |
| US20050219192A1 (en) | 2005-10-06 |
| JP4127232B2 (ja) | 2008-07-30 |
| CN1677860A (zh) | 2005-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5036864B2 (ja) | 表示装置および携帯端末 | |
| CN111048025B (zh) | 移位寄存器和使用该移位寄存器的显示装置 | |
| JP5037680B2 (ja) | 表示装置および携帯端末 | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| US8314764B2 (en) | Voltage amplifier and driving device of display device using the voltage amplifier | |
| KR101267019B1 (ko) | 평판 디스플레이 장치 | |
| CN102792364B (zh) | 显示装置 | |
| JP4127232B2 (ja) | レベルシフタ、レベルシフト回路、電気光学装置、及び電子機器 | |
| US7116307B2 (en) | Level converter circuit, display device and portable terminal device | |
| WO2011148655A1 (ja) | シフトレジスタ | |
| US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| KR20180066375A (ko) | 시프트 레지스터 및 이를 이용한 표시장치 | |
| JP2008241976A (ja) | 液晶装置、その駆動方法および電子機器 | |
| JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
| US20070159439A1 (en) | Liquid crystal display | |
| TWI386903B (zh) | 掃描驅動器 | |
| JP2002372957A (ja) | ライン駆動回路、電気光学装置及び表示装置 | |
| JP2011013420A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP4367342B2 (ja) | クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 | |
| JP2006203503A (ja) | レベルシフタ、レベルシフタの駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| US20060028461A1 (en) | Shift register and display panel utilizing same | |
| JP2025067708A (ja) | 駆動回路、表示装置、及びインセルタッチパネル装置 | |
| JP2007219048A (ja) | 電気光学装置および電子機器 | |
| JP4442425B2 (ja) | クロックドインバータ回路、シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器 | |
| JP2008076731A (ja) | データ線駆動回路、液晶表示装置およびこれを搭載した電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4127232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |