JP2005308917A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】
プラズマディスプレイの維持放電に関するものである。アドレス放電をさせて、壁電荷をつけることにより、逆方向の電圧を印加した時に放電し易くなる現象を用いて、点灯セルと非点灯セルを弁別し、維持放電を行なうようになっているが、気温や内部ガス圧の経時変化等により、放電のし易さが変化し、点灯を期待しているセルが不点灯となったり、非点灯を期待しているセルが点灯したりすることがあった。正確な画像を表示するためには、このような誤点灯を防止する必要がある。
【解決手段】
パネル５にアドレスする画素数をパルスカウント回路７でカウントしこのパルス電圧を１１，１３，１４からなる積分器で直流電圧に変換し、同じく維持放電の電流パルスに比例する電圧を電流検出器１０にて発生させ、上記積分器にて減算する。この減算結果で、維持放電に印加する電圧を制御することにした。
【選択図】図１

Description

本発明は、テレビ映像等を表示するプラズマディスプレイパネルを用いたプラズマディスプレイ装置に関する。

薄型でテレビ映像等を表示できる表示装置として、ＡＣ型プラズマディスプレイパネルを用いたプラズマディスプレイ装置がある。プラズマディスプレイ装置は、大画面で薄型の平面ディスプレイを実現でき、業務用、家庭用共に需要が高まっている。

従来のプラズマディスプレイ装置は、対向して配置されたガラス基材からなる前面基板と背面基板で構成され、前面基板側に略平行に配置された対を成す共通電極（「維持放電電極」ともいう）と走査電極が表示ライン数分設けられ、背面基板側に前記電極対と略直交配置され、走査電極との間で走査放電を行うアドレス電極が表示ドット数分設けられたＡＣ型プラズマディスプレイパネル(以下、「ＰＤＰ」と省略する)と、各電極に駆動パルス電圧を印加する共通電極，走査電極およびアドレス電極の各駆動回路と、各駆動回路に電源を供給する電源回路から構成されている。ＰＤＰの各画素となる放電セル（以下、単に「セル」と省略する場合もある）は共通電極，走査電極対とアドレス電極の交点に表示ライン数×表示ドット数分形成され、各放電セルの背面板側内壁には蛍光体が塗布されている。なお、以降では、「画素」＝「放電セル」として説明している。

そして、その駆動方法としては、階調表示を放電回数で制御するサブフィールド駆動方式が一般的である。即ち、黒から白までを例えば２５６段階（８ビット）で表現する場合を考える。この場合１つのフィールドを８つのサブフィールドに分割し、ＬＳＢは１（＝２^０）サイクルの放電・・・ＭＳＢは１２８（＝２^７）サイクルの放電をさせる。従って、明るさを表現するために、８回のアドレス動作をさせる必要がある。

各サブフィールドは、リセット期間、アドレス期間、および維持放電期間から構成され、各々は概略次のような動作を行う。

リセット期間では、点灯させるのに先立って、走査電極，共通電極間にリセットパルス電圧を印加して全画素で放電させ、直前のサブフィールドでの壁電荷を消去し、各画素を初期状態にする。そのために、走査電極と共通電極の間に通常の点灯電圧の２倍程度の高電圧（リセットパルス電圧）を印加する。これにより、夫々の電極上（誘電体上）に電荷があってもなくても放電する。この放電により、走査電極と共通電極上に大量の壁電荷が付着する。その後、両電極の電圧を０にすると、前述の壁電荷による電界で、絶縁破壊を起こし、電荷が中和して、壁電荷が消滅する。

次のアドレス期間では、各走査電極に順次に走査パルスを印加し、同時に映像表示内容に対応する画素（以下、このような点灯させるべき画素を「書込画素」と記す）のアドレス電極にアドレスパルス電圧を印加する。即ち、書込画素のアドレス電極にプラスの電圧、その画素のある表示ラインの走査電極にマイナスの電圧を印加する（便宜上以下、このような「書込画素を選択して電圧を印加する」ことを「アドレスする」と記す）。これにより、前記画素の走査電極とアドレス電極間に放電（以下、この放電を「アドレス放電」と称す）が生じ、アドレス電極上にマイナスの電荷、走査電極上にプラスの電荷が壁電荷として付着する。その後各電極の電圧を０にするが、壁電荷による電界では、絶縁破壊しない程度の電荷としている。これで、アドレスが終了し、次の維持放電期間に移行する。

維持放電期間では、まず共通電極にマイナスの電圧を印加する。こうすると走査電極との間に電界が発生するが、前記書込画素では、その電界にアドレス期間に形成された壁電荷による電界が加わるため、絶縁破壊しやすくなり、放電（この放電を「維持放電」という）が生じる。この維持放電により発生した真空紫外線が蛍光体に照射されることにより可視光が発生し、その画素を点灯させる。放電すると壁電荷の付着極性が反転する。

次に共通電極の電圧を０に戻し、走査電極にマイナスの電圧を印加する。こうすると前述したのと同様のことが、走査電極と共通電極上で起こり、再度壁電荷が反転する。このサイクルをＭＳＢの場合は１２８回繰り返し、ＬＳＢの場合は１回で終了する。

以上述べたような背景技術については、例えば特許文献１に記載されている。

ところで、上記した維持放電のための印加電圧（以下、「維持放電電圧」と称する）は、非常に重要で、アドレス期間で選択された（書き込まれた）画素（書込画素）は放電し、アドレス期間で選択されていない（書き込まれていない）画素は放電しないような電圧に設定する必要がある。この両方の条件を満足する電圧範囲をマージンと称しているが、現状はそのマージンの中間になるように維持放電駆動回路の電源電圧（即ち、維持放電電圧）を工場出荷時調整している。

しかし、放電を起させる放電開始電圧は経時変化で低下し、維持放電時、アドレスされてない画素が放電する誤放電が生じる懸念がある。そこで、放電開始電圧の累積時間に対する低下曲線に基づいて維持放電電圧を制御する技術が例えば特許文献２で開示されている。また、全黒信号や全白信号のテスト映像信号を用いて、発光セルと非発光セルを放電電流で自動検出し、維持放電電圧の調整を自動的に行う技術が例えば特許文献３で開示されている。

特開２００１−１３９１６号公報 特開２００２−３６６０８８号公報 特開２０００−２８４７４３号公報

上記特許文献１では、放電開始電圧の累積時間に対する低下曲線に基づいて維持放電電圧を制御している。しかし、この放電開始電圧の低減曲線は数多くのＰＤＰの平均特性であり、個々のＰＤＰでは、この低減曲線からズレたものも有る。その場合、経時変化で誤放電を生じる懸念があり、信頼性に乏しいという事情がある。

また、上記特許文献２では、維持放電電圧の調整は、経時変化に対しては、サービスマンによる保守サービスを前提としており、ユーザーではこの機能を使用できないという事情がある。さらに、この機能は通常視聴時には行えないという不便さもある。
本発明は上記事情に鑑みてなされたもので、その目的は、経時変化にともなって行われる維持放電電圧の自動調整を、個々のＰＤＰの放電特性に応じて、かつ通常視聴時でも行うことができるプラズマディスプレイ装置を提供することにある。

上記目的を達成するために、ある時点をとらえ点灯すべき画素の数と維持放電による移動電荷量の関係により、維持放電駆動回路の電源電圧を調整する構成とするものである。即ち、点灯させるべきセル数に比例する電圧を発生させ、そこから実際に点灯したセル数に比例する電圧を減算する構成とし、その減算出力により、ＰＤＰに維持放電電圧を印加する共通電極駆動回路および走査電極駆動回路に電源電圧を供給する電源回路の出力電圧（即ち維持放電電圧）を制御（自動調整）する構成とする。これにより、経時変化により、各セルの放電のし易さが変わっても、アドレスされた点灯点灯させるべきセル数と同数のセル数を点灯させることができる。この調整は、視聴しながら行うことができる利点がある。

本発明によれば、視聴しながら表示品質を維持することができる。

以下、本発明の最良の形態について、図を用いて詳細に説明する。なお、各図において、同一な機能を有する要素には同一符号を付して示す。

図１は本発明による第１の実施例を示すプラズマディスプレイ装置の一ブロック構成図、図２はプラズマディスプレイ装置の動作の概要を示すタイミングチャートである。

図１において、１は映像信号Ｓを出力するテレビ信号源、２はアナログの映像信号Ｓをデジタルデータに変換するＡ／Ｄ変換器、３はフレームメモリ、４はフレームメモリ３からのシリアルの書込画素ビットデータをパラレルデータに変換し、書込画素をアドレスするアドレス駆動回路、５はＰＤＰ、８は共通電極駆動回路、９は走査電極駆動回路である。走査電極駆動回路９は各走査ライン出力にスイッチ９ａを有する。

７はフレームメモリ３からアドレス駆動回路４へ出力されるシリアルの書込画素ビットデータから、書込画素ビットに対応して所定パルス幅を有する負電圧のパルスを生成するパルス数カウント回路、１０は共通電極駆動回路８から出力される維持放電の出力電流（維持放電電流）を検出し、該出力電流に比例した正電圧のパルスを生成する電流検出回路である。

１９は加減算回路で、演算増幅器１４と、演算増幅器１４の逆相入力端子に接続された抵抗１１，１２と、演算増幅器１４の逆相入力端子と出力端子の間にそれぞれ接続された積分用コンデンサ１３およびリセット用スイッチ１５とからなる。リセット用スイッチ１５は加減算回路１９の動作を初期化するものである。演算増幅器１４の逆相入力端子に抵抗１１及び抵抗１２の一端が接続され、他端はパルス数カウント回路７及び電流検出回路１０の出力にそれぞれ接続されている。なお、演算増幅器１４の正相入力端子は接地されている。

２０は加減算回路１９の出力を制御するスイッチ、２５は抵抗２２と積分用コンデンサ２４と演算増幅器２３とからなる積分回路、１８は共通電極駆動回路８と走査電極駆動回路９に電源を供給する電源回路である。

電源回路１８は基準電圧発生器１８１と比較器１８０と増幅器１８２とからなり、抵抗２６を介して入力される電圧Ｖｇがなければ（０Ｖであれば）、一般の基準電圧発生器１８１と比較器１８０と増幅器１８２とで構成される所定電源電圧Ｖｓを出力する帰還形の電源回路である。電圧Ｖｇがあれば、入力された電圧Ｖｇを基準電圧発生器１８１の基準電圧Ｖｒと比較器１８０で比較し、その比較誤差を増幅器１８２で反転増幅して、所定電源電圧Ｖｓを入力電圧Ｖｇとは逆極性方向（例えば入力電圧Ｖｇが負なら電源電圧を上げる方向）に変化させて、共通電極駆動回路８と走査電極駆動回路９に供給する。即ち、入力電圧Ｖｇの電圧に対応したかつ入力電圧Ｖｇとは逆極性の電圧変化分を電源電圧Ｖｓに重畳させて共通電極駆動回路８と走査電極駆動回路９に供給する。

６はフレームメモリ３、走査電極駆動回路９、リセット用スイッチ１５およびスイッチ２０の動作を制御するタイミング信号を供給するタイミングジェネレータである。

以下、本実施例のプラズマディスプレイ装置の動作を図１，図２を参照して説明する。

テレビ信号源１からの映像信号はＡ／Ｄ変換器２にてデジタルデータに変換され、そのデータはフレームメモリ３に蓄積される。そして、任意のサブフィールド期間のアドレス期間において、フレームメモリ３から、タイミングジェネレータ６の指令により、その時点でアドレスすべき走査線のデータのうち、その時に表示すべきビットデータ（書込画素ビットデータ）がアドレス駆動回路４にシリアルデータとして転送される。図２の（ａ）に任意サブフィールドにおけるアドレス期間でのアドレス駆動回路４の入力波形を示す。図２（ａ）で、各パルスが書込画素ビットである。図２（ａ）では、説明の都合上、書込画素ビットが連続して存在するものとしているが、表示すべき映像信号に応じて、書込画素ビットがない場合もあるのはいうまでもない。

このシリアルデータは、アドレス駆動回路４にて１走査線分のパラレルデータに変換される。また、タイミングジェネレータ６は、走査電極駆動回路９とアドレス駆動回路４に指令を出し、スイッチ９ａで選択されたＰＤＰ５の走査電極と、アドレス電極との間でアドレス放電（「書込放電」ともいう）を発生させ、壁電荷を付着させる。以上述べた動作を全走査線分行い、光らせるべき全画素に壁電荷を付着させた後、共通電極と走査電極の間でそのサブフィールドとリンクしたサイクル数分維持放電を繰り返し、所望の階調を得る。

このような基本構成のプラズマディスプレイ装置において、パルス数カウント回路７は、フレームメモリ３からアドレス駆動回路４に送信される前記シリアルデータの書込画素ビット毎に、対応する所定パルス幅の負電圧パルスを生成する。即ち、図２（ｂ）のパルス数カウント回路７の出力波形から明らかなように、書込画素ビット数と同数の負電圧パルスを生成する。

一方共通電極駆動回路８の維持放電の出力電流を検出する電流検出回路１０は、該出力電流に比例する正電圧のパルスを生成する（図２（ｃ）の電流検出回路１０の出力波形参照）。

パルス数カウント回路７の出力は抵抗１１を介して、また電流検出回路１０の出力は抵抗１２を介して加減算回路１９に入力されている。アドレス期間では、加減算回路１９にはパルス数カウント回路７から負電圧パルスが入力される。このパルス電圧は抵抗１１により電流に変換され、その電流で積分用コンデンサ１３がチャージされるので、パルス数に比例する電圧分だけ加減算回路１９の出力電圧は上昇する。従って、図２（ｅ）の加減算回路１９の出力波形から明らかなように、加減算回路１９の出力電圧は書込画素ビットに対応して生成される負電圧パルスの入力により次第に増大する。アドレス期間から維持放電期間に移行すると、発光のため共通電極駆動回路８が動作し、全画素に電圧が印加され、アドレスされた画素のみ最初の維持放電が起きる。これにともない、電流検出回路１０で、図２（ｃ）の電流検出回路１０の出力波形で示される、維持放電電流に比例する正電圧パルスが生成され、加減算回路１９に入力される。この正電圧パルスは抵抗１２により電流に変換され、この電流が積分用コンデンサ１３の電荷を減少させ、図２（ｅ）のように加減算回路１９の出力電圧は減少する。

この時、加減算回路１９の抵抗１１，１２は、アドレスした全ての画素が過不足なく放電した場合、図２（ｅ）の波形１９０のように、加減算回路１９の出力電圧が０に戻るように調整されている。

しかしながら、ＰＤＰ５の経時変化により、アドレスした画素数よりも放電した画素が少なかった場合（点灯不足の場合）を想定してみる。この場合、維持放電電流が想定値よりも低下しているため、図２（ｅ）の波形１９１のように、加減算回路１９の出力電圧が正の値となる。以下、加減算回路１９の出力電圧を、説明の都合上、誤差電圧と称する。

スイッチ２０は、タイミングジェネレータ６の制御により、図２（ｆ）のスイッチ状態のように、最初の維持放電後で次の維持放電までの所定時間の間、閉じる（以下、「ＯＮする」と記す）ので、この正電圧（誤差電圧）は、スイッチ２０を介して積分回路２５に供給され、積分回路２５の出力電圧は負（誤差電圧とは逆極性の電圧）電圧にホールドされる（スイッチ２０の開放後も）。

この負電圧（誤差電圧とは逆極性の電圧）を電源回路１８の増幅器に加えることにより、電源回路１８の出力電圧である電源電圧が上昇を開始し、この電源電圧が共通電極駆動回路８，走査電極駆動回路９に供給されるので、維持放電し易くなり、アドレスした画素が放電するようになる。

これが逆に経時変化によりアドレスしていない画素も放電する点灯過多の場合、上記の逆の作用が起こり、電源回路１８の出力電圧が低下をはじめ、アドレスした画素のみ維持放電するように制御される。なお、図２（ｅ）の波形１９２は点灯過多の場合の加減算回路１９の出力特性である。

スイッチ２０は所定時間後開放となり、その後、加減算回路１９の積分用コンデンサ１３に並列に接続されているリセット用スイッチ１５が、タイミングジェネレータ６の制御により、図２（ｄ）のスイッチ１５状態のように、閉じて（ＯＮして）加減算回路１９が初期化され、次のサブフィールドのアドレス期間の開始を待つ。なお、リセット用スイッチ１５は、フレームメモリ３からアドレス駆動回路に書込画素ビットデータが送信される前に、開放されるものである。

以上述べた動作をサブフィールド毎に行い、アドレスされた書込画素数と維持放電した画素数とが同数となるように、ＰＤＰ５に維持放電電圧を印加する共通電極駆動回路８，走査電極駆動回路９の電源電圧を制御することにより、経時変化で放電開始電圧が低下しても、個々のＰＤＰの放電特性に応じて、アドレスされた書込画素が適切に維持放電するように、維持放電電圧の自動調整をすることができる。しかも、この調整は、視聴しながら行うことができる利点がある。

次に第２の実施例について説明する。

加減算回路１９の出力には、ノイズ成分が含まれており、積分回路２５を通っても減衰しきれず、第１の実施例では、ノイズにより電源回路１８の電源電圧が微変動する懸念がある。

そこで、本実施例では、ノイズの影響を排除するため、加減算回路の出力に所定範囲の不感帯を設け、この不感帯の範囲を越えた誤差出力により、ＰＤＰ５に維持放電電圧を印加する共通電極駆動回路８，走査電極駆動回路９の電源電圧を制御することに特徴がある。

図３は本発明による第２の実施例を示すプラズマディスプレイ装置の一ブロック構成図、図４は不感帯を設定するウィンドウ回路の入出力特性、図５は論理回路の入出力特性、図６はプラズマディスプレイ装置の動作の概要を示すタイミングチャートである。なお、図３，図６において、図１，図２と同一な機能を有する要素には同一符号を付して示し、その説明を省略する。

図３において、第１の実施例との相違は積分回路２５の出力に接続されるスイッチ２１以降である。同図において、１６は図４に示す不感帯特性（閾値特性）を有し、積分回路２５からの出力が正の閾値Ｖ_ＴＨを越えるとハイ（以下、「Ｈ」と記す）レベルを出力し、負の閾値−Ｖ_ＴＨを越えるとロー（以下、「Ｌ」と記す）レベルを出力し、閾値範囲内であれば０レベルを出力するウィンドウ回路である。１７はウィンドウ回路１６の出力Ｈ，０，Ｌレベルを受けて、図５に示すように、所定値の直流電圧を出力する論理回路である。電源回路１８は図１に同じであり、論理回路１７からの所定値の直流電圧を受けて、この直流電圧とは逆極性の方向に、該直流電圧に対応した所定値分だけ電源電圧を変化させる。

以下、本実施例のプラズマディスプレイ装置の動作を図３乃至図６を参照して説明する。

各フィールドの誤差電圧が加減算回路１９の出力に出力された時点で、図６（ｆ）のスイッチ状態で示されるように、スイッチ２０，２１が閉じて、誤差電圧が積分回路２５を介してウィンド回路１６に入力される。ウィンド回路１６は図４に示すような不感帯（閾値）特性をもっており、閾値内（±Ｖ_ＴＨ内）の小さい誤差電圧が入力されても出力は０であるが、誤差電圧が閾値を越えると出力がＨまたは、Ｌに振れる。この出力が次段の論理回路１７に入力される。論理回路１７は図５に示すような論理特性をもっており、論理出力で電源回路１８の電源出力を変化させるようになっている。

例えば、点灯過多で加減算回路１９出力が負、即ち積分回路２５の出力が正の場合、この正電圧でウィンドウ回路１６の出力がＨレベル、論理回路１７の出力が所定値の正電圧となり、電源回路１８は入力された正電圧とは逆方向に、つまり、電源電圧を下げる方向に正電圧値に対応した所定値分変化させる。

こうすることにより、放電画素が予定より多かった場合（点灯過多の場合）には、電源回路１８の電源電圧が低下し、この低下した電源電圧が共通電極駆動回路８，走査電極駆動回路９に供給されて、次のサブフィールドではＰＤＰ５に印加される維持放電電圧が下がって、放電し難くなる。逆に放電画祖が予定より少なかった場合（放電不足の場合）には、電源回路１８の電源電圧が上昇し、次のサブフィールドでは放電し易くなる。このような動作を複数サブフィールドに渡って繰り返すことにより、結局電源回路１８の電源電圧は適正な電源電圧に収束することになる。

本実施例によれば、誤差電圧の検出に不感帯を設けることにより、誤差電圧に含まれるノイズの影響を排除することができる。

第２の実施例では、論理回路の出力を、現在サブフィールドのウィンドウ出力に基づいて生成しているが、例えば前回サブフィールドでのウィンドウ出力も加味して生成するようにしてもよい。例えば、前回ウィンドウ出力が０で、今回がＨならば、電源電圧の低減変化分を小さくし（この変化分を「第１の変化分」とする）、もし、前回も今回もＨならば、電源電圧の低減変化分をより大きな第２の変化分とするようにしてもよい。

このように、現在ウィンドウ出力のみならず、現在サブフィールドより以前の複数サブフィールドのウィンドウ出力も参照して、電源回路の電源電圧の変化分を複数レベルに設定できるようにすれば、最適電源電圧への収束を早めることができる。

本発明による第１の実施例を示すプラズマディスプレイ装置の一ブロック構成図。 第１の実施例を示すプラズマディスプレイ装置の動作の概要を示すタイミングチャート。 本発明による第２の実施例を示すプラズマディスプレイ装置の一ブロック構成図。 第２の実施例に使用したウインドウ回路の入出力特性。 第２の実施例に使用した論理回路の入出力特性。 第２の実施例を示すプラズマディスプレイ装置の動作の概要を示すタイミングチャート。

符号の説明

1 信号源、２ Ａ／Ｄ変換器、３ フレームメモリ、４ アドレス駆動回路、５ ＰＤＰ、６ タイミングジェネレータ、７ パルス数カウント回路、８ 共通電極駆動回路、９ 操作電極駆動回路、１０ 電流検出回路、１１ 抵抗器、１２ 抵抗器、１３ 積分用コンデンサ、１４ 演算増幅器、１５ リセット用スイッチ、１６ ウインドウ回路、１７ 論理回路、１８ 電源回路、１９ 加減算回路、２０ スイッチ、２１ スイッチ、２２ 抵抗器、２３ 演算増幅器、２４ 積分用コンデンサ、２５ 積分回路、２６ 抵抗器、１８０ 比較器、１８１ 基準電圧発生器、１８２ 増幅器

Claims (8)

1. アドレス電極と走査電極とを有するプラズマディスプレイパネルと、
   アドレス放電を行なうように前記アドレス電極を駆動するアドレス放電駆動手段と、
   維持放電を行なうように前記走査電極に電圧を印加し駆動する維持放電駆動手段と、
   前記アドレス駆動手段に入力される信号と、維持放電により前記維持放電駆動手段から検出される信号と、に基づき前記維持放電駆動手段において前記走査電極を駆動する電圧を制御する制御手段と、
   を備えてなることを特徴とするプラズマディスプレイ装置。
2. アドレス電極と走査電極とを有するプラズマディスプレイパネルと、
   アドレス放電を行なうように前記アドレス電極を駆動するアドレス放電駆動手段と、
   維持放電を行なうように前記走査電極に電圧を印加し駆動する維持放電駆動手段と、
   前記アドレス電極にてアドレス放電が行なわれてても維持放電が行なわれない画素がある場合に、前記維持放電駆動手段における前記走査電極に印加される電圧をフィードバック制御する制御手段と、
   を備えてなることを特徴とするプラズマディスプレイ装置。
3. 前記アドレス駆動手段に入力される信号から、前記アドレス放電駆動手段に入力されるアドレス放電のためのパルスの数をカウントするパルス検出手段と、
   前記維持放電駆動手段から出力される維持放電の電流を検出する電流検出手段と、を備え、
   前記制御手段は、前記パルス検出手段の出力と、前記電流検出手段の出力とを比較することにより、前記維持放電駆動手段における電圧を制御することを特徴とする請求項１または２に記載のプラズマディスプレイ装置。
4. 前記制御手段は、前記アドレス電極にてアドレス放電が行なわれてても維持放電が行なわれない画素がある場合に、前記維持放電駆動手段における前記走査電極に印加される電圧を増加させることを特徴とする請求項２に記載のプラズマディスプレイ装置。
5. 前記制御手段は、前記アドレス電極にてアドレス放電が行なわないが維持放電が行なわれる画素がある場合に、前記維持放電駆動手段における前記走査電極に印加される電圧を減少させることを特徴とする請求項４に記載のプラズマディスプレイ装置。
6. 前記制御手段は、
   入力される電圧に基づき前記維持放電駆動手段における前記走査電極に印加される電圧を制御するために出力電圧を発生する電圧制御手段を備え、
   前記入力される電圧は、前記アドレス駆動手段に入力される信号と、前記維持放電駆動手段の維持放電により検出される信号と、の比較により決定されることを特徴とする請求項１または２に記載のプラズマディスプレイ装置。
7. 前記電圧制御手段は、出力電圧について、入力される電圧との関係において、所定の範囲の入力電圧に対して変化しない不感帯を有することを特徴とする請求項６に記載のプラズマディスプレイ装置。
8. 前記電圧制御手段は、入力される電圧との関係に関係において、所定の範囲の入力電圧が複数回入力されると、出力電圧の範囲を変化させることを特徴とする請求項７に記載のプラズマディスプレイ装置。
   

Images